JPH0260170A - 半導体不揮発性メモリ - Google Patents
半導体不揮発性メモリInfo
- Publication number
- JPH0260170A JPH0260170A JP21276388A JP21276388A JPH0260170A JP H0260170 A JPH0260170 A JP H0260170A JP 21276388 A JP21276388 A JP 21276388A JP 21276388 A JP21276388 A JP 21276388A JP H0260170 A JPH0260170 A JP H0260170A
- Authority
- JP
- Japan
- Prior art keywords
- region
- channel
- gate electrode
- low
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims description 34
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 239000012535 impurity Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 230000007423 decrease Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 239000002784 hot electron Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、コンピュータなどの電子機器に用いられる
半導体不揮発性メモリに関する。
半導体不揮発性メモリに関する。
この発明は、ホットエレクトロンチャネル注入を用いた
紫外線消去の浮遊ゲート型半導体不揮発性メモリにおい
て、チャネル領域に低閾値形成用不純物領域を設けるこ
とにより、半導体不揮発性メモリの読み出しを低電圧で
行うことができるようにしたものである。
紫外線消去の浮遊ゲート型半導体不揮発性メモリにおい
て、チャネル領域に低閾値形成用不純物領域を設けるこ
とにより、半導体不揮発性メモリの読み出しを低電圧で
行うことができるようにしたものである。
従来、第２図に示すようにＰ型シリコン基板１の表面に
、チャネルホットエレクトロン発生用Ｐ型高不純物領域
１１３を形成し、さらに、その上にゲート酸化膜５を介
して浮遊ゲート電極６を設け、浮遊ゲート電極６に対し
て自己整合的にＮ゛型ソース領域２及びドレイン領域３
を基板ｌの表面に形成する紫外線消去タイプの半導体不
揮発性メモリが知られている。例えば、Ｍ、Ｗａｄａ
ｅｔ ａｌ“ＬＬｉｍ−１ｔｉｎ Ｆａｃｔｏｒｓ ｆ
ｏｒ Ｐｒａｇｒａｍｉｎｇ ＥＰＲＯＭ ｏｆ Ｒｅ
ｄｕｃｅｄＤｉｍｅｎｓｉｏｎｓ″ＩＥＥＥ 夏ＥＤ
Ｍ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ
ｐａｐｅｒｓ ＰＰ３８〜４１ （１９８０）に記載
されている。
、チャネルホットエレクトロン発生用Ｐ型高不純物領域
１１３を形成し、さらに、その上にゲート酸化膜５を介
して浮遊ゲート電極６を設け、浮遊ゲート電極６に対し
て自己整合的にＮ゛型ソース領域２及びドレイン領域３
を基板ｌの表面に形成する紫外線消去タイプの半導体不
揮発性メモリが知られている。例えば、Ｍ、Ｗａｄａ
ｅｔ ａｌ“ＬＬｉｍ−１ｔｉｎ Ｆａｃｔｏｒｓ ｆ
ｏｒ Ｐｒａｇｒａｍｉｎｇ ＥＰＲＯＭ ｏｆ Ｒｅ
ｄｕｃｅｄＤｉｍｅｎｓｉｏｎｓ″ＩＥＥＥ 夏ＥＤ
Ｍ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ
ｐａｐｅｒｓ ＰＰ３８〜４１ （１９８０）に記載
されている。
しかし、従来の半導体不揮発性メモリは、チャネルホッ
トエレクトロン発生用Ｐ型高不純物領域１１３の形成に
よって、チャネル領域の闇値電圧が高くなっていた。そ
のため、浮遊ゲート電極６に制御ゲート電極８を介して
間接的に高い電圧を印加してメモリの情報を読まざるを
得なかった。
トエレクトロン発生用Ｐ型高不純物領域１１３の形成に
よって、チャネル領域の闇値電圧が高くなっていた。そ
のため、浮遊ゲート電極６に制御ゲート電極８を介して
間接的に高い電圧を印加してメモリの情報を読まざるを
得なかった。
即ち、低い電圧での読み出しができないという欠点があ
った。
った。
そこで、この発明は従来のこのような欠点を解決するた
めに、低い電圧でも読み出しができる紫外線消去型半導
体不揮発性メモリを得ることを目的としている。
めに、低い電圧でも読み出しができる紫外線消去型半導
体不揮発性メモリを得ることを目的としている。
上記課題を解決するために、この発明はＮ°型ソース領
域とドレイン領域との間に、低閾値電圧形成用不純物領
域を形成して、紫外線消去後の閾値電圧をＩＶ以下にす
ることにより、２ｖ以下の低電圧での読み出しを可能に
した。
域とドレイン領域との間に、低閾値電圧形成用不純物領
域を形成して、紫外線消去後の閾値電圧をＩＶ以下にす
ることにより、２ｖ以下の低電圧での読み出しを可能に
した。
以下に、この発明の実施例を図面に基づいて説明する。
第１図１８）は、本発明の半導体不揮発性メモリの平面
図、第１図＋ｂ）は、第１図１ａｌのＡ−Ａ’線に沿っ
た断面図、第１図［０１は、第１図（ａｌのＢ−Ｂ″線
に沿った断面図である。Ｐ型シリコン基板１の表面にゲ
ート酸化膜５を介して浮遊ゲート電極６を設け、さらに
、浮遊ゲート電極６の上に制御ゲート絶縁膜７を介して
制御ゲート電極８が形成されている。また、基板ｌの表
面には浮遊ゲート電極６に対して自己整合的にＮ゛型の
ソース領域２及びドレイン領域３が形成されている。制
御ゲート電極８は、浮遊ゲート電極６と制御ゲート絶縁
膜と強く容量結合しており、浮遊ゲート電極６の電位を
効果的に制御することができる。
図、第１図＋ｂ）は、第１図１ａｌのＡ−Ａ’線に沿っ
た断面図、第１図［０１は、第１図（ａｌのＢ−Ｂ″線
に沿った断面図である。Ｐ型シリコン基板１の表面にゲ
ート酸化膜５を介して浮遊ゲート電極６を設け、さらに
、浮遊ゲート電極６の上に制御ゲート絶縁膜７を介して
制御ゲート電極８が形成されている。また、基板ｌの表
面には浮遊ゲート電極６に対して自己整合的にＮ゛型の
ソース領域２及びドレイン領域３が形成されている。制
御ゲート電極８は、浮遊ゲート電極６と制御ゲート絶縁
膜と強く容量結合しており、浮遊ゲート電極６の電位を
効果的に制御することができる。
本発明の半導体不揮発性メモリの読み出し方法は、制御
ゲート電極８に電源電圧を印加した状態で、浮遊ゲート
電極６に電位が充分入っている場合は、Ｎ°型ソース領
域２及びドレイン領域３との間のチャネルコンダクタン
スが低く、逆に紫外線消去後の電子が注入されていない
場合は、チャネルコンダクタンスが高いことにより記憶
を読み出すことができる。
ゲート電極８に電源電圧を印加した状態で、浮遊ゲート
電極６に電位が充分入っている場合は、Ｎ°型ソース領
域２及びドレイン領域３との間のチャネルコンダクタン
スが低く、逆に紫外線消去後の電子が注入されていない
場合は、チャネルコンダクタンスが高いことにより記憶
を読み出すことができる。
本発明の半導体不揮発性メモリのプログラム方法は、制
御ゲート電極８に電源電圧より高い電圧を印加して、さ
らに、ドレイン領域３に基板１とゲート酸化膜５とのバ
リア障壁である約３．２ｅｖに対応する３Ｖ以上の高い
電圧を印加することによりζ ドレイン領域３近傍でチ
ャネル電流により発生するホットエレクトロンが浮遊ゲ
ート電極６へ注入されることにより行われる。ホットエ
レクトロンを効率よく発生注入するために、基板１の表
面にＰ型高不純物頑域１１３は、プログラムを効率よく
するためだけでなく、メモリをアレイ状態にしたときの
、隣り同志のメモリの分離のための領域として機能して
いる。即ち、フィールド酸化膜９の端部に拡散すること
により、フィールド酸化膜９の下の基板ｌの表面の闇値
電圧を高くすることができる。そのため、隣り同志のメ
モリをこのフィールド酸化膜９及び高不純物ｎ１ＤＡ１
１３によって分散できる。
御ゲート電極８に電源電圧より高い電圧を印加して、さ
らに、ドレイン領域３に基板１とゲート酸化膜５とのバ
リア障壁である約３．２ｅｖに対応する３Ｖ以上の高い
電圧を印加することによりζ ドレイン領域３近傍でチ
ャネル電流により発生するホットエレクトロンが浮遊ゲ
ート電極６へ注入されることにより行われる。ホットエ
レクトロンを効率よく発生注入するために、基板１の表
面にＰ型高不純物頑域１１３は、プログラムを効率よく
するためだけでなく、メモリをアレイ状態にしたときの
、隣り同志のメモリの分離のための領域として機能して
いる。即ち、フィールド酸化膜９の端部に拡散すること
により、フィールド酸化膜９の下の基板ｌの表面の闇値
電圧を高くすることができる。そのため、隣り同志のメ
モリをこのフィールド酸化膜９及び高不純物ｎ１ＤＡ１
１３によって分散できる。
プログラムの消去は、メモリに紫外線を照射することに
より、注入されたホットエレクトロンは、再び基板ｌへ
放出されることにより行うことができる。
より、注入されたホットエレクトロンは、再び基板ｌへ
放出されることにより行うことができる。
第３図は、本発明の半導体不揮発性メモリの電気特性図
を示す。横軸に制御ゲート電極８への印加電圧■、６．
縦軸にソース領域２とドレイン領域３との間に流れるチ
ャネル電流！を示す、消去後及びプログラム後の電気特
性を示す。例えば、電源電圧が１．５Ｖの場合、制御ゲ
ート電極８への印加電圧ＶＣＧとして、電源電圧１．５
Ｖを印加した場合、プログラム後はＯＦＦであり、消去
後はＯＮ状態となる。本発明のメモリは、消去後、この
ような低電圧でＯＮするために、第１図１ａｌｌから第
１図１ｃｌに示すように低閾値形成用不純物領域１１２
が設けられている。チャネル注入用のＰ型窩不純物領域
Ｌ１３より拡散定数の小さい不純物をドーピングするこ
とにより形成できる。例えば、高不純物領域１１３をボ
ロンで形成し、低閾値形成用不純物領域１１２にヒ素を
ドーピングして形成できる。第３図において、Ｖｃｃ”
’２Ｖ２ＶのＶ６．、において、チャネルコンダクタン
スが高くなる原因は、高不鈍物領域１１３がＯＮするた
めである。即ち、低閾値形成用不純物領域１１２の存在
により、ｖｃｃ＜ ２ Ｖでもチャネル電流を流すこと
ができ、低い制御ゲート電極８への印加電圧Ｖ、。によ
り読み出すことができる。Ｖｃｃ”ＩＶでも、消去状態
ではメモリはＯＮ、プログラム状態ではＯＦＦとなって
いる。
を示す。横軸に制御ゲート電極８への印加電圧■、６．
縦軸にソース領域２とドレイン領域３との間に流れるチ
ャネル電流！を示す、消去後及びプログラム後の電気特
性を示す。例えば、電源電圧が１．５Ｖの場合、制御ゲ
ート電極８への印加電圧ＶＣＧとして、電源電圧１．５
Ｖを印加した場合、プログラム後はＯＦＦであり、消去
後はＯＮ状態となる。本発明のメモリは、消去後、この
ような低電圧でＯＮするために、第１図１ａｌｌから第
１図１ｃｌに示すように低閾値形成用不純物領域１１２
が設けられている。チャネル注入用のＰ型窩不純物領域
Ｌ１３より拡散定数の小さい不純物をドーピングするこ
とにより形成できる。例えば、高不純物領域１１３をボ
ロンで形成し、低閾値形成用不純物領域１１２にヒ素を
ドーピングして形成できる。第３図において、Ｖｃｃ”
’２Ｖ２ＶのＶ６．、において、チャネルコンダクタン
スが高くなる原因は、高不鈍物領域１１３がＯＮするた
めである。即ち、低閾値形成用不純物領域１１２の存在
により、ｖｃｃ＜ ２ Ｖでもチャネル電流を流すこと
ができ、低い制御ゲート電極８への印加電圧Ｖ、。によ
り読み出すことができる。Ｖｃｃ”ＩＶでも、消去状態
ではメモリはＯＮ、プログラム状態ではＯＦＦとなって
いる。
プログラムは、高不純物領域１１３の存在により、従来
と同じ特性でプログラムできる。本発明の半導体不揮発
性メモリにおいて、低闇値形成用領域１１２は、分離領
域の闇値電圧を低くしないために、各々のメモリ間の分
離をするための高不純物領域１１３より横方向の拡散を
小さ（する必要がある。
と同じ特性でプログラムできる。本発明の半導体不揮発
性メモリにおいて、低闇値形成用領域１１２は、分離領
域の闇値電圧を低くしないために、各々のメモリ間の分
離をするための高不純物領域１１３より横方向の拡散を
小さ（する必要がある。
従って、第１図ｔｅｌのように、チャネル領域の中方向
に対して中央部に形成されることが望ましい。
に対して中央部に形成されることが望ましい。
チャネル領域の中方向の端部に低閾値用領域１１２を設
けると、分離用の不純物領域をフィールド酸化膜９の下
に設ける必要が生ずるために、メモリトランジスタの狭
チャネル効果が大きくなりメ°モリのチャネルコンダク
タンスが低下してアクセスタイムを低下させてしまう。
けると、分離用の不純物領域をフィールド酸化膜９の下
に設ける必要が生ずるために、メモリトランジスタの狭
チャネル効果が大きくなりメ°モリのチャネルコンダク
タンスが低下してアクセスタイムを低下させてしまう。
従って、第１図（ａｌ及び第１図（Ｃ１のように、チャ
ネル領域の中央部に低闇値領域１２を設けるのが望まし
い。
ネル領域の中央部に低闇値領域１２を設けるのが望まし
い。
第４図は、本発明の半導体不揮発性メモリの第２の実施
例である。第４図のようにチャネル領域の中方向におい
て、プログラム用の高不純物領域１１３をフィールド酸
化膜９の端部側のみ形成しである。従って、チャネル領
域の中方向の中央部は、端部より低い闇値電圧の領域に
形成される。このため、第４図のメモリにおいても、第
３図のような特性のメモリが得られる。プログラム及び
低い電圧での読み出しが可能である。
例である。第４図のようにチャネル領域の中方向におい
て、プログラム用の高不純物領域１１３をフィールド酸
化膜９の端部側のみ形成しである。従って、チャネル領
域の中方向の中央部は、端部より低い闇値電圧の領域に
形成される。このため、第４図のメモリにおいても、第
３図のような特性のメモリが得られる。プログラム及び
低い電圧での読み出しが可能である。
第５図は、本発明の半導体不揮発性メモリの第３の実施
例である。半導体基＋１ｉ、１に自己整合的にプログラ
ム用の高不純物領域１１３を形成し、チャネル領域の巾
方向の中央部の基板を部分的に高不純物領域１１３がな
くなるまでエツチングする。エツチング後ゲート酸化膜
５及び浮遊ゲート電極６を形成することにより作ること
ができる。チャネル領域の中央部は低闇値領域１１２Ａ
が形成される。
例である。半導体基＋１ｉ、１に自己整合的にプログラ
ム用の高不純物領域１１３を形成し、チャネル領域の巾
方向の中央部の基板を部分的に高不純物領域１１３がな
くなるまでエツチングする。エツチング後ゲート酸化膜
５及び浮遊ゲート電極６を形成することにより作ること
ができる。チャネル領域の中央部は低闇値領域１１２Ａ
が形成される。
高不純物領域１１３のエツチングにより、低閾値領域１
１２Ａが形成される。チャネルホットエレクトロン注入
によるプログラムは、高不純物領域１１３．低電圧での
読み出しは、低闇値領域１１２＾により行うことができ
る。さらに、高不純物領域１１３のエツチング直後に、
基板ｌと逆導電型のドーパントであるヒ素をドーピング
すれば、さらに、低閾値化が可能になる。
１２Ａが形成される。チャネルホットエレクトロン注入
によるプログラムは、高不純物領域１１３．低電圧での
読み出しは、低闇値領域１１２＾により行うことができ
る。さらに、高不純物領域１１３のエツチング直後に、
基板ｌと逆導電型のドーパントであるヒ素をドーピング
すれば、さらに、低閾値化が可能になる。
この発明は、以上説明したようにチャネル領域の１１方
向に対して中央部の低閾値領域を形成することにより、
紫外線消去後のチャネルコンダクタンスを高くして、低
い電圧での読み出しを容易にする効果がある。
向に対して中央部の低閾値領域を形成することにより、
紫外線消去後のチャネルコンダクタンスを高くして、低
い電圧での読み出しを容易にする効果がある。
第１図Ｔａ＋は、この発明にかかる半導体不揮発性メモ
リの平面図、第１図（ｂｌは第１図（ａｌのＡ−Ａ’線
に沿った断面図、第１図（Ｃ１は第１図（ａ）のＢ−Ｂ
線に沿った断面図、第２図は従来の半導体不揮発性メモ
リの断面図、第３図は本発明の半導体不揮発性メモリの
電気特性図、第４０及び第５図はそれぞれ本発明にかか
る半導体不揮発性メモリの他の実施例の断面図である。 基板 ソース領域 ドレイン領域 ゲート酸化膜 浮遊ゲート電罹 制御ゲート絶縁膜 制御ゲート電極 フィールド酸化膜 低閾値ドーピング領域 高閾値ドーピング領域 出願人 セイコー電子工業株式会社 代理人 弁理士 林 敬 之 助 ｔ、Ｂ’
リの平面図、第１図（ｂｌは第１図（ａｌのＡ−Ａ’線
に沿った断面図、第１図（Ｃ１は第１図（ａ）のＢ−Ｂ
線に沿った断面図、第２図は従来の半導体不揮発性メモ
リの断面図、第３図は本発明の半導体不揮発性メモリの
電気特性図、第４０及び第５図はそれぞれ本発明にかか
る半導体不揮発性メモリの他の実施例の断面図である。 基板 ソース領域 ドレイン領域 ゲート酸化膜 浮遊ゲート電罹 制御ゲート絶縁膜 制御ゲート電極 フィールド酸化膜 低閾値ドーピング領域 高閾値ドーピング領域 出願人 セイコー電子工業株式会社 代理人 弁理士 林 敬 之 助 ｔ、Ｂ’
Claims (1)
- 第１導電型の半導体基板表面に互いに間隔を置いて設け
られた第２導電型のソース・ドレイン領域と、前記ソー
ス・ドレイン領域の間の前記半導体基板表面のチャネル
領域の上にゲート絶縁膜を介して設けられた浮遊ゲート
電極とから構成される半導体不揮発性メモリにおいて、
前記ソース領域と前記ドレイン領域が前記チャネル領域
に形成された低閾値形成用不純物領域により接続されて
いることを特徴とする半導体不揮発性メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21276388A JPH0260170A (ja) | 1988-08-26 | 1988-08-26 | 半導体不揮発性メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21276388A JPH0260170A (ja) | 1988-08-26 | 1988-08-26 | 半導体不揮発性メモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0260170A true JPH0260170A (ja) | 1990-02-28 |
Family
ID=16627996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21276388A Pending JPH0260170A (ja) | 1988-08-26 | 1988-08-26 | 半導体不揮発性メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0260170A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07254687A (ja) * | 1993-12-15 | 1995-10-03 | Sgs Thomson Microelettronica Spa | 電気的にプログラム可能な読出し専用メモリーセルを備えたモノリシック集積回路構造体 |
| JP2006502581A (ja) * | 2002-10-09 | 2006-01-19 | フリースケール セミコンダクター インコーポレイテッド | 不揮発性メモリーデバイスおよびそれの形成方法 |
-
1988
- 1988-08-26 JP JP21276388A patent/JPH0260170A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07254687A (ja) * | 1993-12-15 | 1995-10-03 | Sgs Thomson Microelettronica Spa | 電気的にプログラム可能な読出し専用メモリーセルを備えたモノリシック集積回路構造体 |
| JP2006502581A (ja) * | 2002-10-09 | 2006-01-19 | フリースケール セミコンダクター インコーポレイテッド | 不揮発性メモリーデバイスおよびそれの形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5301150A (en) | Flash erasable single poly EPROM device | |
| US5896315A (en) | Nonvolatile memory | |
| US5079603A (en) | Semiconductor memory device | |
| US4622656A (en) | Non-volatile semiconductor memory | |
| US5300802A (en) | Semiconductor integrated circuit device having single-element type non-volatile memory elements | |
| US5659504A (en) | Method and apparatus for hot carrier injection | |
| CA2286180A1 (en) | Nonvolatile semiconductor memory | |
| US5691560A (en) | Nonvolatile semiconductor memory device and method of manufacturing the same | |
| JPH0797608B2 (ja) | 不揮発性半導体メモリおよびその製造方法 | |
| US4972371A (en) | Semiconductor memory device | |
| US5340760A (en) | Method of manufacturing EEPROM memory device | |
| USRE37959E1 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| US6313498B1 (en) | Flash memory cell with thin floating gate with rounded side wall, and fabrication process | |
| JPS649741B2 (ja) | ||
| US6127225A (en) | Memory cell having implanted region formed between select and sense transistors | |
| US5189497A (en) | Semiconductor memory device | |
| EP0700097B1 (en) | A self-aligned buried channel/junction stacked gate flash memory cell | |
| JP4252637B2 (ja) | 不輝発性メモリ装置の製造方法 | |
| US5604142A (en) | Method of making an EPROM with peripheral transistor | |
| JP2844475B2 (ja) | 半導体不揮発性メモリ | |
| JP2963882B2 (ja) | フラッシュメモリセルのプログラム方法 | |
| JPH0260170A (ja) | 半導体不揮発性メモリ | |
| JP3069607B2 (ja) | 半導体不揮発性メモリの動作方法 | |
| US5838616A (en) | Gate edge aligned EEPROM transistor | |
| JPH0352269A (ja) | 紫外線消去型半導体不揮発性メモリ |