JP2844475B2

JP2844475B2 - 半導体不揮発性メモリ

Info

Publication number: JP2844475B2
Application number: JP1190185A
Authority: JP
Inventors: 芳和小島
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 1989-07-21
Filing date: 1989-07-21
Publication date: 1999-01-06
Anticipated expiration: 2014-01-06
Also published as: JPH0354869A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、コンピュータなどの電子機器に用いられ
ている半導体不揮発性メモリに関する。

〔発明の概要〕

この発明は、紫外線消去の浮遊ゲート型半導体不揮発
性メモリにおいて浮遊ゲート電極により制御されるチャ
ネル領域に、Ｐ型及びＮ型の不純物をドープすることに
より、低電圧動作及び高速動作を可能にしたものであ
る。

〔従来の技術〕

従来、第２図に示すように、Ｐ型半導体基板１の表面
にN⁺のソース領域２及びドレイン領域３を設け、ソース
領域２とドレイン領域３との間の半導体基板表面である
チャネル領域上に絶縁膜で覆われた浮遊ゲート電極５が
形成されている紫外線消去型の半導体不揮発性メモリが
知られている。例えば、M.Wada et al“Limiting Facto
rs for Programming EPROM of Reduced Dimensions"in
IEDM Dig.Tech.Papers,pp38〜41（1980）に開示されて
いる。

〔発明が解決しようとする課題〕

しかし、従来の半導体不揮発性メモリは、プログラム
時間を短縮及びそれぞれのメモリセル間の分離のため
に、第２図に示したように基板１の表面に基板より高い
濃度の不純物領域８を形成してあるために、紫外線消去
後の閾値電圧が約1.5Vと高く、従って、低電圧領域で
の動作が困難であるという欠点があった。

そこで、この発明は従来のこのような欠点を解決する
ため、プログラム特性及び分離状態を維持したままで、
低電圧動作及び高速動作をする半導体不揮発性メモリを
得ることを特徴としている。

〔課題を解決するための手段〕

上記課題を解決するために、この発明は、プログラム
特性及びセル間の分離特性を得るための高い濃度の不純
物領域の内側に、それと逆導電型不純物を含んだ薄い濃
度の不純物領域を設けることにより、紫外線消去後の閾
値電圧を約0.7Vと低くすることにより、低電圧動作及び
高速動作を実現した。

〔実施例〕

以下に、この発明の実施例を図面に基づいて説明す
る。Ｎ型の紫外線消去型半導体不揮発性メモリの場合に
ついて説明する。第１図は、本発明の第１実施例の断面
図である。Ｐ型シリコン基板１の表面に、基板１より高
い濃度の不純物領域８を形成する。さらに、不純物領域
８の内側に、濃度の薄いＮ型不純物を領域９にドーピン
グする。不純物領域８及び９の表面にゲート酸化膜４を
介して浮遊ゲート電極５を設け、さらに浮遊ゲート電極
５の上に制御ゲート絶縁膜６を介して制御ゲート電極７
が形成されている。また、浮遊ゲート電極５の下の基板
表面には、間隔を置いて、N⁺型のソース領域２及びドレ
イン領域３が設けられている。ここで、制御ゲート電極
７は、制御ゲート絶縁膜６を介して、浮遊ゲート電極５
と強く容量結合しており、制御ゲート電極７へ電圧を印
加することにより、間接的に浮遊ゲート電極５の電位を
制御することができる。

まず、第１図のような浮遊ゲート型半導体不揮発性メ
モリの読み出し方法について説明する。制御ゲート電極
７に一定電圧を印加した状態での、ソース領域２とドレ
イン領域３との間の半導体基板１の表面であるチャネル
領域のインピーダンスを検出することにより、情報を読
み出すことができる。即ち、浮遊ゲート電極５に多数の
電子が注入されている場合は、インピーダンスは高く、
逆に紫外線消去後のように、浮遊ゲート電極５に電子が
注入されていない場合は、インピーダンスは低くなる。
従って、浮遊ゲート電極５の中に電子が注入されている
かいないかにより、インピーダンスが変化することか
ら、情報を読み出すことができる。この情報は、浮遊ゲ
ート電極５中の電子量に対応することから、通常動作、
あるいは保管状態では揮発することはない。情報を変え
る場合は、紫外線を照射することにより、浮遊ゲート電
極５の中の電子を基板へ放出し（紫外線消去），その
後、プログラムしたい情報に対応して、各電極に電圧を
印加することにより、電子を浮遊ゲート電極５に注入
（プログラム）することにより行う。この電子を浮遊ゲ
ート電極５に注入、即ち、プログラムする方法について
詳しく説明する。

ソース領域２を基板１と同電位にして、ドレイン領域
３に４〜10Vの電圧を印加し、制御ゲート電極７に７〜1
4Vの高電圧を印加すると、チャネル電流がソース・ドレ
イン領域間に流れ、その一部は、ホットエレクトロンと
なり、浮遊ゲート電極５に注入される。注入したくない
メモリセルは、ドレイン領域３あるいは制御ゲート電極
７のいずれか一方を基板と同電位にすれば注入されな
い。基板１の表面にＰ型の濃い不純物領域８を設けるこ
とにより、ホットエレクトロンは発生しやすくなり、プ
ログラム特性を向上することができる。

第３図は、本発明の半導体不揮発性メモリのチャネル
幅方向の断面図である。メモリセルをアレイ状に配置し
た場合、各メモリセル間の分離が必要になる。即ち、第
３図に示したように、例えば、メモリセルＡのドレイン
領域3AとメモリセルＢのドレイン領域3Bとをフィールド
酸化膜10を介した分離領域20により、電気的に分離する
必要がある。浮遊ゲート電極５に電子を注入する場合、
制御ゲート電極７及びドレイン領域３に高電圧を印加す
るが、その高電圧印加に耐える分離が必要となる。例え
ば、制御ゲート電極７に約12.5Vの電圧を印加して電子
注入を行う場合には、この12.5Vに耐える分離領域20を
形成しなければならない。本発明においては、第３図の
ように、基板１と同じＰ型の高濃度領域８を活性領域
（分離領域以外の領域を言う）に対して自己整合的に形
成し、分離領域20に高濃度領域８を十分オーバーラップ
させるように形成することにより、分離領域20の閾値電
圧は高くして、分離特性を確保している。プログラムに
約12.5V使用する場合には、高濃度領域８へのイオン注
入量として２×10¹²atoms/cm²以上のドーピングが必要
である。このドーピング量を増加することにより、分離
特性を良くすることができる。

本発明の半導体不揮発性メモリは、さらに、低電圧動
作を可能にするために、この不純物領域８の濃度を下げ
る方法ではなく、Ｎ型のドーパントを不純物領域８の内
側に設けている。この領域９により、チャネル領域の表
面の濃度は低くなり、紫外線照射後の閾値電圧は、約0.
7V程度にすることができる。このＮ型ドーパンドの導入
は、Ｐ型の高い不純物領域８と同一工程で導入できる。
即ち、フォト工程の増加なしに、活性領域にＮ型とＰ型
ドーパンドのダブルイオン注入により形成できる。但
し、Ｎ型ドーパンドは、領域９を領域８の内側に形成で
きるように、Ｐ型ドーパンドに比べ拡散定数の小さい元
素を用いる必要がある。例えば、Ｎ型ドーパンドとして
砒素を、Ｐ型ドーパンドとしてボロンを用いれば、第１
図のように、濃いＰ型不純物領域８の内側に、薄い濃度
の不純物領域９を設けることができる。

以上のように、閾値電圧を下げるために領域９を形成
しても、第３図に示したような、各メモリセル間の分離
は充分である。即ち、Ｐ型高濃度不純物領域８とフィー
ルド酸化膜10とのオーバーラップ量は充分であるためで
ある。

具体的には、分離のために、イオン注入量として２×
10¹²atoms/cm³以上のボロンにより領域８を形成し、そ
のボロン注入量より少ない砒素のイオン注入により、領
域９を形成して分離特性及びプログラム特性の良い低電
圧領域で動作するメモリを実現できる。ボロンと砒素の
イオン注入は、同一フォト工程で、連続したイオン注入
により形成できるので、フォト工程増加によるコストア
ップはない。また、実効的には、Ｎ型及びＰ型のドーパ
ントが分離領域に対して自己整合的に形成されているこ
とも、分離特性を良くている理由である。

第４図は、本発明の半導体不揮発性メモリの第２の実
施例の断面図である。本発明の半導体不揮発性メモリ
は、シリコン基板上に限定されたことは言うまでもな
く、基板内に設けらた半導体領域上にも形成できる。ま
た、薄膜半導体表面にも形成できる。第４図は、Ｐ型シ
リコン基板１の表面に第１のゲート絶縁膜４を介して浮
遊ゲート電極５を設け、浮遊ゲート電極５の上の層間絶
縁膜６及び第２のゲート絶縁膜14を介して制御ゲート電
極７が形成されており、浮遊ゲート電極５及び制御ゲー
ト電極７に対して自己整合的に基板１の表面にN⁺型のソ
ース領域２及びドレイン領域３が形成されている。また
ソース領域２とドレイン領域３との間の基板１の表面で
あるチャネル領域には、半導体基板１より濃度の高いＰ
型の第１の不純物領域８が形成され、さらにＰ型の第１
の不純物領域８が形成され、さらにＰ型の第１の不純物
領域８の表面にＮ型の不純物を多く含む第２の不純物領
域９が形成されている。一般に、第１の不純物濃度８の
表面濃度の方が第２の不純物領域９の表面濃度より濃く
形成されているので、第２の不純物領域９は、電気的に
はＰ型になっている。この第１および第２の不純物領域
もイオン注入によってドーピングできる。第５図にその
濃度分布を示す。即ち、第４図のＡ−Ａ′線に沿った基
板１の表面から不純物分布を示している。第１の不純物
領域８の不純物としてボロン、第２の不純物領域９の不
純物として砒素を用いた場合の図である。ボロン及び砒
素を同一工程で導入しても、砒素の拡散係数の方がボロ
ンの拡散係数より小さいので、第５図のように砒素の分
布がボロンの領域の内側に入る。従って、チャネル領域
の表面の電気的Ｐ型不純物濃度は、Ｎ型の砒素の分布に
よって低い値となる。第１の不純物領域８は、第１の実
施例と同様に本発明の半導体不揮発性メモリのプログラ
ム特性を満足するため及びこの不純物領域８により、メ
モリセル間のフィールドの閾値電圧を高くすることによ
り、複数のメモリセル間のフィールドの閾値電圧を高く
することにより、複数のメモリセルを電気的に分離する
ためである。第１の不純物領域８は基板１の表面に10¹⁷
atoms/cm³前後のＰ型不純物を入れることにより、プロ
グラム時にホットエレクトロンを発生しやすくしてい
る。第２の不純物領域９はメモリの閾値電圧を下げるた
めの領域である。制御ゲート電極７は、浮遊ゲート電極
５を強い容量結合をしている。従って、制御ゲート電極
７に電圧を印加することにより、間接的に浮遊ゲート電
極５の電位を変化させることができる。

まず、第４図の半導体不揮発性メモリの読み出し方法
について説明する。

メモリセルを複数個集積したメモリアレイにおいて、
情報を読み出すセル、即ち、選択メモリセルにおいて、
制御ゲート電極７に電源電圧、あるいは電源電圧に近い
レベルの電圧を印加した状態で、ソース領域２とドレイ
ン領域３との間のチャネル領域のコンダクタンスの大き
さにより、情報を読み出すことができる。即ち、紫外線
消去後と同じ状態であれば、チャネルコンダクタンスは
大きく、逆にプログラムされて浮遊ゲート電極５に多数
の電子が注入されている場合には、チャネルコンダクタ
ンスは小さい。チャネルコンダクタンスは、第２のゲー
ト絶縁膜14を介して制御ゲート電極７により制御される
第１のチャネル領域と、第１のゲート絶縁膜４を介して
浮遊ゲート電極５の電位によって制御される第２のチャ
ネル領域の直列接続された値になる。浮遊ゲート電極５
に注入されている電子の量によって、第２のチャネル領
域のコンダクタンスが変化することから、制御ゲート電
極７に一定電圧印加された状態なので、ソース領域２と
ドレイン領域３との間のチャネルコンダクタンスが変化
し、その変化量で情報を読み出すことができる。

本発明の第２の実施例の第４図の半導体不揮発性メモ
リにおいては、チャネル領域が制御ゲート電極７の電圧
によって直接制御される第１のチャネル領域と、浮遊ゲ
ート電極５の電位によって制御される第２のチャネル領
域との直列によって形成されている。従って、紫外線消
去後の第２のチャネル領域の閾値電圧を充分低く設定し
ても、第１のチャネル領域の閾値電圧をエンハンスレベ
ルに設定しておけば、非選択メモリセルのリーク電流は
充分低くできる。また、読み出し時にドレイン領域３に
電圧が印加されることにより、浮遊ゲート電極５の電位
が高くなり、第２のチャネル領域のチャネルコンダクタ
ンスが大きくなっても、第１のチャネル領域のチャネル
コンダクタンスを小さく設定することにより、非選択メ
モリセルのオフリーク電流を防ぐことができる。さら
に、本発明の第２の実施例のメモリにおいては、ドレイ
ン領域３を接地し、ソース領域２に負荷を介して電源電
圧を印加することにより、チャネルコンダクタンスの大
きさを読み出せば、より機能性の高いメモリを実現でき
る。即ち、浮遊ゲート電極５は、ソース領域２と構造的
に接続していないために、読み出し時の誤書き込み（ソ
フトライト）が起きない。従って、チャネル長を従来メ
モリセルよりも短くでき、また、読み出し時にソース領
域２へ電源電圧に近い高い電圧を印加することができ
る。このため、メモリの紫外線消去後のチャネルコンダ
クタンスを大きくすることができ、高速読み出しを実現
できる。

次に、本発明の第２の実施例のメモリのプログラム方
法について説明する。浮遊ゲート電極５に電子を注入す
るメモリの場合、ソース領域２及び基板１に対して約４
〜7V高い電圧をドレイン領域３に印加する。また、制御
ゲート電極７には、約12V程度の高電圧を印加する。こ
のドレイン領域３及び制御ゲート電極７への電圧印加に
より、チャネル領域に約1mA程度の大きなチャネル電流
が流れ、ドレイン領域３近傍で、ホットエレクトロンが
発生し、その一部が浮遊ゲート電極５へ注入される。非
選択メモリは、制御ゲート電極７へ電圧を印加しないた
めに書き込みは行われない。また、選択メモリセルにお
いても、浮遊ゲート電極５に電子を注入しないメモリセ
ルにおいては、制御ゲート電極７に高電圧が印加されて
いても、ドレイン領域３の電圧を接地状態にすることに
より書き込みは行われない。即ち、ドレイン領域３及び
制御ゲート電極７に共に電圧が印加された場合にのみ、
浮遊ゲート電極５に電子が注入される。第４図のメモリ
においては、ソフトライトが起きにくい構造であるため
に、チャネル長を短くできる。従って、書き込み動作に
おいても、非常に短い時間で書き込みを行うことができ
る。また、書き込み非選択のメモリセルにおいては、ド
レイン領域３に高電圧が印加されても、制御ゲート電極
７が接地されているために、第１のチャネル領域のコン
ダクタンスは充分小さく、従って、非選択メモリセルの
オフリークを防ぐことができる。

また、チャネル領域の表面に閾値電圧を下げるため
に、砒素による第２の不純物領域９を形成しているが、
この不純物領域９によってプログラム効率が悪くなるこ
とはない。書き込み時に形成されたドレイン領域３近傍
のホットエレクトロン発生のための表面ポテンンシャル
は、砒素のドーピングによってほとんど影響されない。
砒素による第２の不純物領域９は拡散係数が小さいため
に第５図のように極めて表面に形成されているからであ
る。

チャネル領域の閾値電圧を下げるため、第２の不純物
領域９を形成する変わりに、第１の不純物領域８の濃度
を低くした場合は、ホットエレクトロン発生のための表
面ポテンンシャルの形がならかになってしまうために、
プログラム効率は悪くなってしまう。第２の不純物領域
９の形成により、メモリのプログラム効率を維持して、
メモリの閾値電圧を下げることができる。

次に、第４図のメモリの消去方法について説明する。
消去は、メモリに紫外線を照射することにより行われ
る。浮遊ゲート電極５に注入されている電子は、紫外線
によって励起されて、基板１に戻ることにより消去され
る。第６図は紫外線消去後のメモリの閾値電圧の砒素
（As）の注入量依存性を示した図である。第６図のよう
に砒素の注入によって、５×10¹¹の注入量の境界にして
大きく閾値が減少する領域Ａと、小さく閾値が減少する
領域Ｂとに分けられる。第２の実施例のメモリの閾値電
圧は、第１のチャネル領域と第２のチャネル領域とのい
ずれか大きい閾値になる。砒素による第２の不純物領域
９が形成されていない場合、即ち、イオン注入量がゼロ
の場合の紫外線消去後の閾値電圧は、高い方の閾値電圧
である第２のチャネル領域の閾値電圧に等しい。第２の
不純物領域９への砒素の注入量の増加にともない、第１
のチャネル領域と第２のチャネル領域の閾値電圧の大き
さが逆になる。即ち、砒素の注入量の増加により、領域
Ａから領域Ｂに移行する。領域Ａは、第２のチャネル領
域の閾値電圧に対応し、領域Ｂは第１のチャネル領域の
閾値電圧に対応する。領域Ｂでは、第１のチャネル領域
の閾値電圧の砒素の注入量依存性を小さくする方法は、
第２のゲート絶縁膜14の単位面積当たりの容量を第１の
ゲート絶縁膜４の単位面積当たりの容量に比べ大きくす
ることによって行うことができる。ゲート絶縁膜の単位
面積当たりの容量を大きくすることにより、砒素注入量
の閾値電圧への寄与率を減少することができる。メモリ
の閾値電圧を下げるために、第２の不純物領域９を形成
せずに、第１の不純物領域８の濃度を下げる方法では、
常に第２のチャネル領域の閾値電圧の方が第１のチャネ
ル領域の閾値電圧よりも高く形成される。第２のチャネ
ル領域の閾値電圧は、制御ゲート電極７と浮遊ゲート電
極５との容量結合が100％ではなく、一般に70％程度の
容量結合であるために高くなってしまう。しかし、本発
明の第２実施例のメモリでは、第２の不純物領域９の形
成により、第１のチャネル領域の閾値電圧を第２のチャ
ネル領域の閾値電圧より高くできる。第１のチャネル領
域の閾値電圧を第２のチャネル領域の閾値電圧よりも高
くする方法として、不純物濃度を変えることによっても
行うことができる。

第７図は、本発明第３の実施例の半導体不揮発性メモ
リの断面図である。浮遊ゲート電極５をマスクとして自
己整合的に第１のチャネル領域にＰ型の第３の不純物領
域21を形成している。Ｎ型の不純物を入れた第２の不純
物領域９の不純物をキャンセルする方向にＰ型の不純物
を形成しているので、第１のチャネル領域の閾値電圧を
高く形成できる。第４図の半導体不揮発性メモリにおい
ても、第２のゲート絶縁膜の形成を第１のゲート絶縁膜
４をリムーブ後、熱酸化膜で形成すれば第２の不純物領
域９の一部は第２のゲート絶縁膜14に入ってしまうため
に、第１のチャネル領域の砒素の濃度は低くすることが
できる。従って、第１のチャネル領域の閾値電圧の方
が、第２のチャネル領域の閾値電圧より高くなる。

以上説明したように、第２及び第３の実施例のメモリ
においては、砒素の注入により紫外線消去後の閾値電圧
を約0.5V程度まで下げられる。このメモリの閾値電圧は
第１のチャネル領域の閾値電圧であるために、ドレイン
領域２の電圧にかかわらずに安定であり、オフリーク電
流を少なくできる。閾値電圧を約0.5V程度まで下げられ
ることから電源電圧として約1V程度までメモリを動作す
ることができる。また、閾値電圧を低くできることによ
り、ドレイン電流が大きくできるため、高速動作も容易
にできる。

〔発明の効果〕

この発明は、以上説明したように、分離領域に対して
自己整合的に半導体基板表面にドーピングされた基板と
同じ導電型のドーパンドと、それより拡散しにくく、密
度の少ないドーパンドとを有する紫外線消去タイプの浮
遊ゲート型半導体不揮発性メモリであり、その閾値電圧
を0.5〜1.0Vと低くすることにより、プログラミング特
性及び分離特性を満足しつつ、低電圧範囲での動作及び
高速動作を容易にする効果がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例の半導体不揮発性メモリ
のチャネル長方向の断面図、第２図は従来の半導体不揮
発性メモリの断面図、第３図は第１の実施例の半導体不
揮発性メモリのチャネル巾方向のアレイ状態でのドレイ
ン領域を含む半導体不揮発性メモリの断面図、第４図は
この発明にかかる半導体不揮発性メモリの第２の実施例
の断面図、第５図は第４図の半導体不揮発性メモリのＡ
−Ａ′線に沿ったチャネル領域の不純物分布図、第６図
は第２の実施例の半導体不揮発性メモリの閾値電圧の砒
素イオン注入依存性を示した図、第７図は本発明の半導
体不揮発性メモリの第３の実施例の断面図である。１…半導体基板２…ソース領域３…ドレイン領域５…浮遊ゲート電極７…制御ゲート電極

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＨ０１Ｌ 27/112 27/115 29/788 29/792

Claims

(57)【特許請求の範囲】

【請求項１】Ｐ型の第１の半導体と、前記第１の半導体
の表面に分離領域を形成するためのフィールド酸化膜
と、前記第１の半導体の活性領域表面部分に間隔を置い
て設けられたＮ型のソース領域とドレイン領域と、前記
ソース領域と前記ドレイン領域との間の前記第１の半導
体の表面部分であるチャネル領域の上に第１の絶縁膜を
介して設けられた浮遊ゲート電極と、前記浮遊ゲート電
極の上に第２の絶縁膜を介して設けられた制御ゲート電
極と、前記チャネル領域の表面部分に設けられ、前記第
１の半導体の不純物濃度より高く、且つＰ型不純物濃度
が10¹⁷atoms/cm³より高濃度の第１の不純物領域と、前
記第１の不純物領域の表面に、前記フィールド酸化膜に
より自己整合的に設けられ、前記第１の不純物領域の不
純物濃度より低い濃度のＮ型不純物である砒素をドープ
した第２の不純物領域とからなる半導体不揮発性メモリ
において、前記第１の不純物領域は前記フィールド酸化
膜より深く形成され、隣接した別のメモリと電気的に分
離するための前記分離領域が、前記第１の半導体の表面
部分に設けられた前記フィールド酸化膜と、前記フィー
ルド酸化膜の端部の下に設けられた前記第１の不純物領
域より構成されることを特徴とする半導体不揮発性メモ
リ。
【請求項２】Ｐ型の第１の半導体と、前記第１の半導体
の表面に分離領域を形成するためのフィールド酸化膜
と、前記第１の半導体の前記活性領域表面部分に間隔を
置いて設けられたＮ型のソース領域とドレイン領域と、
前記ソース領域と前記ドレイン領域との問の前記第１の
半導体の表面部分であり前記ソース領域と接して設けら
れた第１のチャネル領域と、前記第１のチャネル領域と
前記ドレイン領域との間の第２のチャネル領域と、前記
第２のチャネル領域の上に第１のゲート絶縁膜を介して
設けられた浮遊ゲート電極と、前記第１のチャネル領域
の上に第２のゲート絶縁膜を介して設けられるとともに
前記浮遊ゲート電極の上に第２の絶縁膜を介して設けら
れた制御ゲート電極と、前記第１及び第２のチャネル領
域の表面部分に設けられ、前記第１の半導体の不純物濃
度より高く、且つＰ型不純物濃度が10¹⁷atoms/cm³より
高濃度の第１の不純物領域と、前記第１の不純物領域の
表面に、前記前記フィールド酸化膜により自己整合的に
設けられ、前記第１の不純物領域の不純物濃度より低い
濃度のＮ型不純物である砒素をドープした第２の不純物
領域よりなる半導体不揮発性メモリにおいて、前記第１
の不純物領域は前記フィールド酸化膜より深く形成さ
れ、隣接した別のメモリと電気的に分離するための前記
分離領域が、前記第１の半導体の表面部分に設けられた
前記フィールド酸化膜と、前記フィールド酸化膜の端部
の下に設けられた前記第１の不純物領域より構成される
ことを特徴とする半導体不揮発性メモリ。
【請求項３】前記第１のチャネル領域の閾値電圧が0.5
から1.0Vである請求項２記載の半導体不揮発性メモリ。