DE2810597C2 - Elektrische Bauelementstruktur mit einer mehrschichtigen Isolierschicht - Google Patents

Elektrische Bauelementstruktur mit einer mehrschichtigen Isolierschicht

Info

Publication number
DE2810597C2
DE2810597C2 DE2810597A DE2810597A DE2810597C2 DE 2810597 C2 DE2810597 C2 DE 2810597C2 DE 2810597 A DE2810597 A DE 2810597A DE 2810597 A DE2810597 A DE 2810597A DE 2810597 C2 DE2810597 C2 DE 2810597C2
Authority
DE
Germany
Prior art keywords
insulating layer
interface
band
silicon
sio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2810597A
Other languages
English (en)
Other versions
DE2810597A1 (de
Inventor
Donelli J. Mount Kisco N.Y. Dimaria
Donald R. Ossining N.Y. Young
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2810597A1 publication Critical patent/DE2810597A1/de
Application granted granted Critical
Publication of DE2810597C2 publication Critical patent/DE2810597C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

  • Die Erfindung bezieht sich auf elektrische Bauelementstrukturen mit Ladungsträgerinjektion bzw. -speicherung in einer mehrschichtigen Isolierschicht entsprechend dem Oberbegriff des Patentanspruchs 1. Solche Bauelemente sind beispielsweise in den US Patenten 39 72 059 und 36 04 988 behandelt. Bevorzugte Anwendung können derartige Strukturen in elektrischen Speichern, insbesondere Halbleiterspeichern, finden.
  • Halbleiterspeicheranordnungen sind in vielfältiger Weise bekanntgeworden. Eine als strahladressierter MOS-Speicher bekanntgewordene Anordnung verwendet eine Metall-Oxid- Halbleiterstruktur, enthaltend einen PN-Übergang, in welcher nach dem Einschreiben mit einem Elektronenstrahl elektrische Ladungen gespeichert werden können. Der Auslesevorgang erfolgt dabei ebenfalls mittels eines allerdings energiemäßig schwächeren Elektrodenstrahls. Es handelt sich hierbei insofern um einen nicht völlig die Speicherinformation zerstörenden Auslesevorgang als größenordnungsmäßig mehr als zehn derartiger Auslesevorgänge durchgeführt werden können, bevor die in einer derartigen Speicherzelle gespeicherte Ladung erneuert werden muß. Vorteilhaft bei dieser Speicheranordnung ist die sehr hohe erreichbare Speicherdichte. Dem stehen jedoch die damit verbundenen Nachteile aus dem Erfordernis einer Hochvakuum-Elektronenstrahlapparatur, einer sehr genauen Elektronenoptik und -ablenkung usw. gegenüber, was letztlich einen erheblichen Kostenaufwand bedeutet.
  • Es sind auch bereits Speicherelemente mit Feldeffekttransistoren (FET) bekanntgeworden. Eine derartige Anordnung benutzt auch bereits eine MI1I2S-Struktur. Darin bedeuten I1 und I2 eine zweischichtige Isolierschichtstruktur. Die I1I2- Grenzfläche kann dabei metallische Verunreinigungen zur Bereitstellung eines gut definierten Elektronen-Fangstellengebiets enthalten. Das Vorhandensein oder Fehlen in diesem Fangstellengebiet vorhandener Elektronen wird dabei für die Speicherfunktion ausgenutzt, wobei entweder die unterschiedlichen Kapazitätswerte einer derartigen Struktur oder deren unterschiedlicher, beim Anlegen einer geeigneten Gatespannung zustandekommender Source-Drainstrom ausgewertet wird. Es sind auch nicht in jedem Fall metallische Verunreinigungen an der I1I2-Grenzfälle erforderlich. Vielmehr kann derselbe Effekt auch durch Einsatz zweier unterschiedlicher Isolierschichtmaterialien erreicht werden. Beispielsweise benutzt eine derartige als MNOS-Struktur bekanntgewordene Anordnung eine erste sehr dünne und direkt auf dem Siliciumsubstrat ausgebildete Oxidschicht, über die eine erheblich dickere Siliciumnitridschicht aufgebracht ist. Elektronen oder Löcher werden bei dieser Struktur in der Siliciumnitridschicht eingefangen. Verglichen mit dem erwähnten strahladressierbaren MOS-Speicherelement weist diese Anordnung den Vorteil einer erheblich einfacheren apparativen Durchführung des Lese- und Schreibvorgangs im Speicherbetrieb auf. Der mit dem letztgenannten Strukturaufbau jedoch verbundene hauptsächliche Nachteil besteht in dem Erfordernis der dünnen Oxidschicht. Diese Oxidschicht muß sehr dünn gehalten werden, größenordnungsmäßig etwa 2 nm, um einen Tunnel der Elektronen oder Löcher vom Siliciumsubstrat zuzulassen. Derart ausgebildete Speicheranordnungen weisen bezüglich dieser dünnen Tunneloxidschicht angesichts der hohen darüber im Betrieb anliegenden Feldstärken erhebliche Zuverlässigkeitsprobleme auf.
  • Es ist Aufgabe der Erfindung, einen verbesserten Aufbau der im Oberbegriff des Patentanspruchs 1 näher bezeichneten Bauelementstruktur anzugeben, der eine genauere Approximation der einem gewünschten Betriebsverhalten zugeordneten Bändermodelldarstellung erlaubt.
  • Die zur Lösung dieser Aufgabe im Rahmen der Erfindung vorgesehenen Maßnahmen finden sich im kennzeichnenden Teil des Patentanspruchs 1. Diese Maßnahmen ergeben eine Bauelementstruktur mit im zugehörigen Bändermodell zum Ausdruck kommenden abgestuften Bandabständen. Als Beispiel für eine solche Struktur mit verringerten Bandabständen ist eine sog. MGOS-Feldeffekttransistorstruktur (metal-graded oxide-semiconductor) anzusehen. Eine derartige Struktur verwendet dabei Löcherfangstellen in der Nähe der Si-SiO2-Grenzfläche der Gate- Struktur in einer ansonsten üblichen Feldefekttransistorkonfiguration. Das Einschreiben erfolgt bei mäßiger Vorspannung durch Löcherinjektion von der Gate-Elektrode, woraufhin die Ladungsträger zur Si-SiO2- Grenzfläche wandern und einige der Ladungsträger dort stabil eingefangen werden. Das Löschen erfolgt mit mäßiger negativer Vorspannung durch Injektion von Elektronen von der Gate-Elektrode, woraufhin die Elektronen zur Si-SiO2-Grenzfläche gelangen und die dort aufgrund der eingefangenen Löcher gespeicherte Ladung kompensieren. Beim Lesen wird zum Abfühlen der jeweiligen Ladungszustände in der Nähe Si-SiO2 -Grenzfläche der daraus resultierende jeweilige Leitfähigkeitszustand der Siliciumoberfläche abgefühlt, wobei zur Verhinderung einer weiteren Aufladung geringe Gate-Spannung eingesetzt werden.
  • Die mit abgestuften Bandabständen ausgestattete Struktur kann hergestellt werden, indem man auf einer relativ dicken thermischen SiO2-Schicht mehrere pyrolithisch oder durch chemischen Niederschlag erzeugte SiO2-Schichten ausbildet, wobei diese pyrolithischen SiO2-Schichten einen in der Reihenfolge ihres Aufbringens zunehmenden Gehalt an überschüssigem Silicium enthalten. Weiterhin läßt sich eine derartige Bauelementstruktur durch kontrollierte Silicium-Ionenimplantation in die thermische SiO2-Schicht aufbauen.
  • Die Erfindung wird im folgenden anhand von Ausführungsbeispielen unter Zuhilfenahme der Zeichnungen näher erläutert. Es zeigt
  • Fig. 1 eine Bändermodelldarstellung einer konventionellen MOS-Struktur;
  • Fig. 2 eine grundsätzlich mit Fig. 1 vergleichbare Bändermodelldarstellung, bei der jedoch die Bandabstände der Oxidschicht kontinuierlich zur Metallelektroden-Grenzfläche hin abnehmen;
  • Fig. 3 eine Approximation der Bändermodelldarstellung von Fig. 2 durch Vorsehung gestufter Bandabstände;
  • Fig. 4 eine Querschnittsdarstellung einer MGOS- Struktur, die hinsichtlich ihres Bändermodells die in Fig. 3 gezeigten Verhältnisse aufweist;
  • Fig. 5 eine Darstellung des Bändermodells der MGOS- Struktur von Fig. 4 bei positiver Gate- Vorspannung und damit bei Löcherinjektion und -speicherung;
  • Fig. 6 die zu Fig. 5 vergleichbaren Verhältnisse im Bändermodell bei negativer Gate-Vorspannung und damit bei einer Elektroneninjektion und Kompensation von eingefangenen Löchern bzw. Defektelektronen und
  • Fig. 7 eine verallgemeinerte Querschnittsdarstellung einer MGOS-Feldeffekttransistorstruktur nach der Erfindung.
  • In Fig. 1 ist das Bändermodell einer konventionellen MOS- Struktur gezeigt, wobei das Valenzband mit ε v und das Leitungsband im Silicium mit ε c bezeichnet ist. Die Kante des Leitungsbandes liegt typisch etwa ein Elektronenvolt (eV) höher als die des Valenzbandes. Mit ε f ist das Fermi-Niveau der Metall-Elektrode, in diesem Fall Aluminium, bezeichnet. Das Fermi-Niveau liegt im Bändermodell zwischen Valenz- und Leitungsband des Siliciumsubstrats. Zwischen dem Siliciumsubstrat und dem Aluminiumkontakt befindet sich eine Isolierschicht aus thermischem SiO2. In dieser Isolierschicht beträgt der Bandabstand zwischen Valenz- und Leitungsband größenordnungsmäßig etwa 9 eV. Die Differenz zwischen dem Fermi-Niveau ε f des Aluminiumkontakts und dem Leitungsband im thermischen SiO2 beträgt etwa 3 eV. Im Ergebnis stellt somit das thermische SiO2 eine erhebliche Leitungsbarriere zwischen dem Siliciumsubstrat und dem Aluminiumkontakt dar. Durch Verringerung des Bandabstandes der SiO2-Isolierschicht in der Nähe der Al-SiO2-Grenzfläche können Löcher oder Elektronen (je nach der Vorspannung) unter mäßigen elektrischen Feldbedingungen von dem Aluminiumkontakt in die Isolierschicht injiziert werden. Dabei wird infolge des größeren Bandabstandes der Isolierschicht an der gegenüberliegenden Si-SiO2 - Grenzfläche eine derartige Elektronen- oder Löcherinjektion unterbunden. Ein Bändermodell mit derart abfallenden Bandabständen ist in Fig. 2 gezeigt. Der kontinuierliche Abfall der Bandkanten der Isolierschicht kann beispielsweise durch Ionenimplantation von Silicium in bestimmte Tiefen benachbart zur Al-SiO2-Grenzfläche hergestellt werden.
  • Gemäß einem bevorzugten Ausführungsbeispiel der Erfindung wird der kontinuierliche Kantenabfall im Bändermodell der Isolierschicht, entsprechend Fig. 2, durch eine stufenförmige Ausbildung entsprechend Fig. 3 angenähert. Die dazugehörige Bauelementstruktur ist in allgemeiner Form in Fig. 4 dargestellt. Ausgehend von einem einkristallinen Siliciumsubstrat wird darüber eine realtiv dicke thermische SiO2 -Isolierschicht durch Aufwachsen gebildet. Über dieser thermischen Oxidschicht werden nacheinander pyrolithisch oder durch chemischen Niederschlag weitere SiO2-Schichten aufgebracht. Zum Zwecke der Veranschaulichung und ohne die Erfindung darauf zu beschränken sind in Fig. 4 drei solche Schichten gezeigt. Jede einzelne pyrolithische Oxidschicht ist verglichen mit der thermischen Oxidschicht relativ dünn, wobei weiterhin in jeder der aufeinanderfolgenden pyrolithischen Oxidschichten ein zunehmender Anteil von Überschuß-Silicium enthalten ist. Die Vorsehung pyrolithischer Oxidschichten mit Überschuß-Silicium ist beispielsweise aus der US-Patentschrift 36 49 884 bekannt. Anzahl und Dicke dieser pyrolithischen Schichten sowie der Anteil an Überschuß-Silicium in jeder der aufeinanderfolgenden Schichten richten sich nach dem jeweiligen gewünschten Betriebsverhalten. Festzustellen ist in dem Zusammenhang, daß eine genauere Approximation der in Fig. 2 gezeigten Bändermodelldarstellung durch entsprechend viele kleine Schritte erreicht werden kann. Auf der anderen Seite sollte die thermische Oxidschicht relativ zu den Stufenoxidschichten dick gehalten werden, um beim Abfühlen der resultierenden Zustände an der Oberfläche des Halbleitersubstrats eine weitere Ladungsbeeinflussung auszuschalten. Durch die dicke thermische Oxidschicht wird zudem das eingangs erwähnte Zuverlässigkeitsproblem gegenüber Speicherstrukturen mit dünnen Tunnel-Oxidschichten, z. B. in MNOS-Strukturen, vermieden.
  • Fig. 5 zeigt eine Bändermodelldarstellung für den Fall einer positiven Gate-Spannung am Metallkontakt in einer Struktur entsprechend Fig. 4. In anderen Worten wird bei einer positiven Gate-Vorspannung das Fermi-Niveau ε f des Aluminiumkontaktes wesentlich gegenüber dem Valenzband ε v des Siliciums abgesenkt. Bei solchen Vorspannungsbedingungen werden die durch Kreise dargestellten Löcher bzw. Defektelektronen von der Gateelektrode in das Valenzband der ersten pyrolithischen Oxidschicht tunneln und von dort sequentiell von einer Oxidschicht zur nächsten weitergeleitet, wie das durch die Pfeilrichtung angedeutet ist. Das Loch wird schließlich in einem Abstand von etwa 5 nm von der Si-SiO2-Grenzfläche festgehalten, was durch die in unterbrochenen Linien gezeigten Pfeile angedeutet ist. Eine Löcheransammlung an dieser Grenzfläche stellt somit eine gespeicherte Ladung bereit, die zur Ausnutzung einer Speicherfunktion verwendet werden kann. Ein derartiger Einschreibvorgang geht somit durch eine unter mäßigen positiven Vorspannungsbedingungen vom Gate ausgehende Injektion von Löchern zur Si-SiO2-Grenzfläche vor sich, wo einige der positiven Ladungsträger in außerordentlich stabiler Weise festgehalten werden.
  • Beim Anlegen einer negativen Gate-Vorspannung wird das Fermi-Niveau ε f des Aluminiumkontakts wesentlich über die Leitungsbandkante ε c des Siliciumsubstrats angehoben, was in Fig. 6 gezeigt ist. Unter diesen Umständen einer negativen Vorspannung werden Elektronen vom Aluminiumkontakt in das Leitungsband der ersten pyrolithischen Oxidschicht injiziert und von dort sequentiell von einer Oxidschicht zur nächsten weitergeleitet. Sobald diese Elektronen in das Leitungsband des thermischen Oxids eintreten, können die Elektronen mit den vorher dort eingefangenen Löchern rekombinieren. Durch diesen Schritt wird somit ein Löschvorgang dargestellt, der in der Injektion von Elektronen vom Gate unter mäßigen negativen Vorspannungsbedingungen und Tunneln dieser Elektronen zur Si-SiO2-Grenzfläche besteht, wo diese Elektronen die dort befindliche Ladung aufheben.
  • Beim Lesevorgang wird die Auswirkung auf die Leitfähigkeit der Siliciumoberfläche ausgenützt, um den Ladungszustand des Oxidbereichs in der Nähe des Si-SiO2-Grenzfläche abzufühlen. Dies erfolgt bei niedrigen Gate-Spannungen, um eine weitere Ladungsbeeinflussung dieses Gebiets zu verhindern. Wegen der Dicke der thermischen Oxidschicht erfolgt beim Lesen keine weitere ladungsaufbauende oder -abbauende Beeinflussung in dem gestuften pyrolithischen Oxid. Ferner ist beim Auslesevorgang das angelegte elektrische Feld erheblich kleiner als im Injektionsfall.
  • In Fig. 7 ist die Struktur eines als MGOS-Feldeffekttransistors bezeichneten Bauelements dargestellt. Dieses Bauelement benutzt eine Gate-Struktur entsprechend Fig. 4 und ist im übrigen konventionell ausgelegt. Eine umfangreichere Anordnung solcher Feldeffekttransistoren kann somit für relativ langzeitige Speicherung und zerstörungsfreie Auslesung bei relativ geringen Betriebsspannungen zum Treiben eingesetzt werden.
  • Obwohl die Erfindung anhand von MOS- bzw. MIS-Strukturen erläutert wurde, lassen sich die vorgeschlagenen Maßnahmen gleicher Weise auch auf Metall-Isolierschicht-Metall-Strukturen anwenden. Auch sind die weiteren in den Ausführungsbeispielen angenommenen Einschränkungen, z. B. auf Aluminium als Kontaktmaterial, nicht in jedem Fall erforderlich. Insbesondere kann auch zur Bildung der Gate-Elektrode polykristallines Silicium über die pyrolithischen Oxidschichten aufgebracht werden.

Claims (2)

1. Elektrische Bauelementstruktur mit Ladungsträgerinjektion bzw. -speicherung in einer mehrschichtigen Isolierschicht, an deren äußeren Grenzflächen Halbleiter und/oder metallische Schichten angrenzen und der Bandabstand der an der einen äußeren Grenzfläche angrenzenden Isolierschicht geringer ist als der Bandabstand der an der anderen äußeren Grenzfläche angrenzenden Isolierschicht, so daß eine Ladungsträgerinjektion bevorzugt über die eine Grenzfläche mit geringerem Bandabstand erfolgt, dadurch gekennzeichnet, daß auf einem Siliciumsubstrat mit einer darauf angeordneten relativ dicken thermischen Oxidschicht mehrere dünne pyrolithische Oxidschichten angeordnet sind, die aufeinanderfolgend mit zunehmendem Gehalt an Überschuß-Silicium ausgebildet sind.
2. Bauelementstruktur nach Anspruch 1, gekennzeichnet durch eine Feldeffekttransistorstruktur, deren Gate-Dielektrikum eine auf einem Siliciumsubstrat gebildete relativ dicke thermische Oxidschicht und darauf angeordnete mehrere relativ dünne pyrolithische Schichten mit zunehmendem Gehalt an Überschußsilicium umfaßt.
DE2810597A 1977-06-21 1978-03-11 Elektrische Bauelementstruktur mit einer mehrschichtigen Isolierschicht Expired DE2810597C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/808,501 US4104675A (en) 1977-06-21 1977-06-21 Moderate field hole and electron injection from one interface of MIM or MIS structures

Publications (2)

Publication Number Publication Date
DE2810597A1 DE2810597A1 (de) 1979-01-11
DE2810597C2 true DE2810597C2 (de) 1987-03-05

Family

ID=25198955

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2810597A Expired DE2810597C2 (de) 1977-06-21 1978-03-11 Elektrische Bauelementstruktur mit einer mehrschichtigen Isolierschicht

Country Status (5)

Country Link
US (2) US4104675A (de)
JP (1) JPS548479A (de)
DE (1) DE2810597C2 (de)
FR (1) FR2395604A1 (de)
GB (1) GB1596445A (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4104675A (en) * 1977-06-21 1978-08-01 International Business Machines Corporation Moderate field hole and electron injection from one interface of MIM or MIS structures
US4323910A (en) * 1977-11-28 1982-04-06 Rca Corporation MNOS Memory transistor
US4217601A (en) * 1979-02-15 1980-08-12 International Business Machines Corporation Non-volatile memory devices fabricated from graded or stepped energy band gap insulator MIM or MIS structure
USRE31083E (en) * 1979-02-15 1982-11-16 International Business Machines Corporation Non-volatile memory devices fabricated from graded or stepped energy band gap insulator MIM or MIS structure
US4291328A (en) * 1979-06-15 1981-09-22 Texas Instruments Incorporated Interlevel insulator for integrated circuit with implanted resistor element in second-level polycrystalline silicon
JPS5642375A (en) * 1979-08-31 1981-04-20 Fujitsu Ltd Semiconductor nonvolatile memory
US4334347A (en) * 1979-10-19 1982-06-15 Rca Corporation Method of forming an improved gate member for a gate injected floating gate memory device
US4253106A (en) * 1979-10-19 1981-02-24 Rca Corporation Gate injected floating gate memory device
DE3067881D1 (en) * 1980-02-25 1984-06-20 Ibm Dual electron injector structures
US4334292A (en) * 1980-05-27 1982-06-08 International Business Machines Corp. Low voltage electrically erasable programmable read only memory
US4336603A (en) * 1980-06-18 1982-06-22 International Business Machines Corp. Three terminal electrically erasable programmable read only memory
US4375085A (en) * 1981-01-02 1983-02-22 International Business Machines Corporation Dense electrically alterable read only memory
US4472726A (en) * 1981-05-06 1984-09-18 The United States Of America As Represented By The Secretary Of The Air Force Two carrier dual injector apparatus
EP0081626B1 (de) * 1981-12-14 1988-10-19 International Business Machines Corporation Doppel-Elektroneninjektionsstruktur und Halbleiterspeicheranordnung mit Doppel-Elektroneninjektionsstruktur
JPS6180866A (ja) * 1984-09-27 1986-04-24 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 不揮発性半導体メモリ・セル
US4665417A (en) * 1984-09-27 1987-05-12 International Business Machines Corporation Non-volatile dynamic random access memory cell
US4729115A (en) * 1984-09-27 1988-03-01 International Business Machines Corporation Non-volatile dynamic random access memory cell
US4752812A (en) * 1987-01-12 1988-06-21 International Business Machines Corporation Permeable-base transistor
US4870470A (en) * 1987-10-16 1989-09-26 International Business Machines Corporation Non-volatile memory cell having Si rich silicon nitride charge trapping layer
CA1276314C (en) * 1988-03-24 1990-11-13 Alexander Kalnitsky Silicon ion implanted semiconductor device
DE69107262D1 (de) * 1990-03-20 1995-03-23 Fujitsu Ltd Elektronische anordnung mit stromkanal aus dielektrischem material.
US5432749A (en) * 1994-04-26 1995-07-11 National Semiconductor Corporation Non-volatile memory cell having hole confinement layer for reducing band-to-band tunneling
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
TW335503B (en) * 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
US6548825B1 (en) 1999-06-04 2003-04-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device including barrier layer having dispersed particles
US20090032861A1 (en) * 2007-07-30 2009-02-05 Zhong Dong Nonvolatile memories with charge trapping layers containing silicon nitride with germanium or phosphorus
US20090140318A1 (en) * 2007-12-03 2009-06-04 Zhong Dong Nonvolatile memories with higher conduction-band edge adjacent to charge-trapping dielectric
US20110039034A1 (en) * 2009-08-11 2011-02-17 Helen Maynard Pulsed deposition and recrystallization and tandem solar cell design utilizing crystallized/amorphous material

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS497870B1 (de) * 1969-06-06 1974-02-22
BE756782A (fr) * 1969-10-03 1971-03-01 Western Electric Co Organe de memoire ayant une structure comportant deux couches isolantesentre un semiconducteur et une couche de metal
GB1360770A (en) * 1972-05-30 1974-07-24 Westinghouse Electric Corp N-channel mos transistor
US3972059A (en) * 1973-12-28 1976-07-27 International Business Machines Corporation Dielectric diode, fabrication thereof, and charge store memory therewith
US4047974A (en) * 1975-12-30 1977-09-13 Hughes Aircraft Company Process for fabricating non-volatile field effect semiconductor memory structure utilizing implanted ions to induce trapping states
US4104675A (en) * 1977-06-21 1978-08-01 International Business Machines Corporation Moderate field hole and electron injection from one interface of MIM or MIS structures
US4217601A (en) * 1979-02-15 1980-08-12 International Business Machines Corporation Non-volatile memory devices fabricated from graded or stepped energy band gap insulator MIM or MIS structure

Also Published As

Publication number Publication date
FR2395604A1 (fr) 1979-01-19
DE2810597A1 (de) 1979-01-11
JPS548479A (en) 1979-01-22
USRE31734E (en) 1984-11-13
GB1596445A (en) 1981-08-26
JPS5544468B2 (de) 1980-11-12
FR2395604B1 (de) 1980-03-14
US4104675A (en) 1978-08-01

Similar Documents

Publication Publication Date Title
DE2810597C2 (de) Elektrische Bauelementstruktur mit einer mehrschichtigen Isolierschicht
DE2711895C2 (de) Speicher-Feldeffekttransistor mit zwei Gateelektroden und Verfahren zu dessen Herstellung
DE69028507T2 (de) Nichtflüchtige Halbleiterspeicheranordnung mit einer isolierenden Schicht für Tunneleffekt
DE2600337C2 (de) Halbleiterspeicheranordnung
DE4020007C2 (de) Nichtflüchtiger Speicher
DE2409568C2 (de) Halbleiter-Speicherelement
DE2547828A1 (de) Halbleiter-speicherelement und verfahren zur herstellung desselben
DE2705503C3 (de) Halbleiterspeicheranordnung
DE3038187A1 (de) Halbleiter-speichervorrichtung
DE3413829C2 (de)
DE3519389A1 (de) Mosfet mit veraenderlicher leitfaehigkeit
DE2838937A1 (de) Rom-speicheranordnung mit feldeffekttransistoren
DE3029539A1 (de) Nichtfluechtige, programmierbare integrierte halbleiterspeicherzelle
DE2149303A1 (de) Halbleiter-Speichervorrichtung
DE3942171C2 (de) Nichtflüchtige Halbleiterspeichereinrichtung
DE2432352C3 (de) MNOS-Halbleiterspeicherelement
DE2201028C3 (de) Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens
DE2845328A1 (de) Speichertransistor
DE2748222A1 (de) Kondensatorspeicheranordnung
DE69025784T2 (de) Nichtflüchtige Speicher-Halbleiteranordnung
DE69316298T2 (de) Nichtflüchtige Speicherzelle
DE2923365A1 (de) Feldeffekttransistor zur bildung einer speicherzelle und verfahren zur herstellung desselben
EP0892991B1 (de) Halbleiterbauelement mit einstellbarer, auf einem tunnelstromgesteuerten lawinendurchbruch basierende stromverstärkung
DE2657511A1 (de) Monolithisch integrierbare speicherzelle
DE19614011C2 (de) Halbleiterbauelement, bei dem die Tunnelgateelektrode und die Kanalgateelektrode an der Grenzfläche zum Tunneldielektrikum bzw. Gatedielektrikum durch eine Isolationsstruktur unterbrochen sind

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee