DE3942171C2 - Nichtflüchtige Halbleiterspeichereinrichtung - Google Patents

Description

Die Erfindung betrifft eine nichtflüchtige Halbleiterspeichereinrichtung nach dem Oberbegriff des Patentanspruches 1 und eine Halbleiterspeichereinrichtung nach dem Oberbegriff des Patentanspruches 6.

Ein elektrisch löschbarer, programmierbarer Festwertspeicher (EPROM) ist ein nichtflüchtiger Speicher, in den Informationen elektrisch eingegeben und die eingegebenen Informationen durch Bestrahlen des Speicherelements mit ultravioletter Strahlung gelöscht werden können, wobei die Information jederzeit wieder neu geschrieben werden kann.

Fig. 1 zeigt in einer Teilansicht ein EPROM, wie er zum Beispiel aus S. Mori et. al.: "Novel Process and Device Technologies for Submicron 4Mb CMOS EPROMS", 556 - IEDM 87 bekannt ist. Unter Bezugnahme auf Fig. 1 wird dieser EPROM nachfolgend beschrieben.

Auf der Oberfläche eines Halbleitersubstrats 1 sind mit vorge­ gebenen Abständen zueinander Feldoxidfilme 2 zur Isolation von Bauelementen ausgebildet. Auf dem Feldoxidfilm 2 ist ein dünner Isolierfilm 4 vorgesehen. Zwischen benachbarten Feldoxidfilmen 2 ist ein Elementbereich 3, d. h. ein Bereich, in dem Bandelemente der Halbleiterspeichereinrichtung gebildet werden sollen, ausgebildet, in dem wiederum ein Halbleiterelement ausgebildet ist. Auf dem Isolier­ film 4 ist ein schwebendes Gate 5 ausgebildet. Dieses Gate 5 ist an einem zentralen Bereich flach und an den Enden in Form einer Schwinge erhoben ausgebildet. Der zentrale Bereich des schwebenden Gates ist auf dem Elementbereich 3 und der schwingenartige Bereich ist auf einem Bereich des Feldoxid­ films 2 angeordnet. Auf dem schwebenden Gate 5 ist ein weiterer Isolierfilm 6 angeordnet. Somit ist das schwebende Gate 5 zwi­ schen den Isolierfilmen 4, 6 eingeschlossen. Das schwebende Gate ist von anderen elektrischen Schaltungsteilen isoliert, so daß es elektrisch "schwebend" ausgebildet ist. Auf dem Isolierfilm 6 ist ein Steuergate 7 ausgebildet. Dieses Steuer­ gate 7 ist ein Teil der Wortleitung 8. Auf der Wortleitung 8 ist ein glatter, abdeckender Film 9 ausgebildet. Orthogonal zu den Wortleitungen 8 verlaufende Bitleitungen 10 sind auf dem Film 9 vorgesehen. Auf den Bitleitungen 10 ist ein dünner Glas- Überzug 11 zum Schutz der Bitleitungen 10 vorgesehen.

Fig. 2 zeigt in einer vergrößerten Darstellung einen Aus­ schnittsbereich II der in Fig. 1 dargestellten Wortleitung. Ge­ mäß der Darstellung in Fig. 2 besteht die Wortleitung 8 aus ei­ ner ersten elektrisch leitenden Schicht 81 und einer zweiten elektrisch leitenden Schicht 82. Als Material wird für die er­ ste elektrisch leitende Schicht 82 beispielsweise Polysilizium verwendet. Als Material für die zweite elektrisch leitende Schicht 82 wird eine Siliziummetallverbindung mit einem hohen Schmelzpunkt, beispielsweise Wolframsilicid oder Molybdänsili­ cid, verwendet. Der Grund für die Verwendung dieser Silicide liegt in der Verringerung des elektrischen Widerstandes der Wortleitung.

Bei dem in Fig. 1 gezeigten EPROM weist die Wortleitung 8 gemäß der Darstellung in Fig. 2 aufgrund des Vorhandenseins des dicken Feldoxidfilms 2 einen geneigten Bereich auf. Die zuvor genannten, durch chemisches Dampfabscheiden (CVD) aufgebrachten Siliziummetallverbindungen mit einem hohen Schmelzpunkt lassen sich aufgrund des Vorhandenseins dieses geneigten Bereichs nur schwierig ausbilden. Dies bringt das Problem mit sich, daß die Wortleitung 8 in diesem Bereich einen höheren elektrischen Wi­ derstand aufweist.

Während es erforderlich ist, die Länge des Feldoxidfilms 2 zur Verringerung der Größe der Vorrichtung oder des Elements zu re­ duzieren, entsteht ein weiteres Problem dahingehend, daß dann, wenn die Länge des Feldoxidfilms 2 verringert ist, die Film­ dicke ebenso verringert ist, so daß eine hinreichende Isolation der Elemente nicht erreicht wird.

Halbleiterspeichereinrichtungen der eingangs beschriebenen Art sind aus dem US-Patent 4,663,645 bekannt. Dabei sind die Bau­ elemente der Halbleiterspeichereinrichtung durch dicke Oxid­ filme voneinander getrennt. Die Oxidfilme erstrecken sich aus der Oberfläche des Substrates, so daß eine unebene Oberfläche entsteht. Dies hat die oben beschriebenen Nachteile zur Folge, daß nämlich es schwierig ist, eine gut leitende Wortleitung zu bilden. Wenn die Integration erhöht werden soll, wird außer­ dem die Trennung der Bauelemente voneinander schlechter.

Aus dem US-Patent 4,470,062 ist eine Halbleitereinrichtung bekannt, die eine Mehrzahl von auf einem Substrat integrier­ ten Bauelementen aufweist. Die Bauelemente werden durch eine Anordnung voneinander getrennt, die in Aussparungen in dem Sub­ strat gebildet sind. Insbesondere wird in der Aussparung eine auf Masse gelegte leitende Schicht gebildet. Diese isolierende Struktur ist in einer Richtung gebildet, die Isolierung in die Richtung senkrecht dazu ist jedoch unvollkommen.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, eine Halbleiterspeichereinrichtung mit einer relativ flachen Isolierstruktur, die trotzdem eine gute Elementtrennung bewirkt, zu schaffen.

Voranstehende Aufgabe wird durch eine nichtflüchtige Halbleiter­ speichereinrichtung mit den Merkmalen des Patentanspruches 1 gelöst.

Die der Erfindung zugrunde liegende Aufgabe wird auch durch eine Halbleiterspeichereinrichtung mit den Merkmalen des Patentan­ spruches 6 gelöst.

Bei der erfindungsgemäßen nichtflüchtigen Halbleiterspeichereinrichtung wird als eine Speicherzelle isolierende Struktur eine sogenannte Feldabschirmisolierung verwendet. Diese Struktur weist eine über dem die Speicherzellen voneinander isolierenden Bereich auf dem Halbleitersubstrat ausgebildete Elektrodenschicht, die vom Halbleitersubstrat durch einen Isolierfilm getrennt ist, auf. Indem diese Elemente trennende Elektrodenschicht ein Massepotential aufweist, erzeugt sie an der Halbleitersubstratoberfläche eine Verarmungsschicht. Dadurch werden die Halbleitervorrichtungen auf beiden Seiten der Isolierbereiche voneinander isoliert. Durch die Nutzung dieser Elemente isolierenden Struktur läßt sich die Größe der Isolierbereiche im Vergleich zu herkömmlichen Isolationsmethoden unter Verwendung dicker Oxidfilme verringern.

Es folgt die nähere Erläuterung der Erfindung anhand der beigefügten Zeichnung. In der Zeichnung zeigt

Fig. 1 in einer geschnittenen Darstellung einen herkömmlichen EPROM,

Fig. 2 in einer vergrößerten Darstellung einen in Fig. 1 gekennzeichneten Bereich der Wortleitung,

Fig. 3 in einem Blockdiagramm die Anordnung eines Ausführungsbeispiels des erfindungsgemäßen EPROM,

Fig. 4 in einem Ersatzschaltbild eine Anordnung einer Speicherzelle gemäß Fig. 3 und eines Peripherie­ bereichs davon,

Fig. 5 in einer Draufsicht einen Bereich einer Speicher­ zellenanordnung eines EPROM gemäß dem Ausführungs­ beispiel der vorliegenden Erfindung,

Fig. 6 den Gegenstand aus Fig. 5 im Schnitt entlang der Linie VI-VI,

Fig. 7 den Gegenstand aus Fig. 5 im Schnitt entlang der Linie VII-VII,

Fig 8 in einer vergrößerten Darstellung den Gegenstand aus Fig. 5 im Schnitt entlang der Linie VIII-VIII und

Fig. 9A bis 9D in geschnittenen Darstellungen einzelne Verfahrens­ stufen bei der Herstellung einer Speicherzelle.

Gemäß Fig. 3 weist der EPROM 50 eine Speicherzellenanordnung 51 mit einer Mehrzahl von Speicherzellen zum Abspeichern von Informationen in einer Matrixanordnung, einen Adreßpuffer 52 zur Aufnahme von äußeren Adreßsignalen zur Bestimmung einer Speicherzelle, einen X-Dekoder 53, einen Y-Dekoder 54 und ein Y-Gatter 55 zum Bezeichnen einer Speicherzelle durch Dekodieren des Adreßsignals, einen Leseverstärker-I/O-Puffer 56 zum Lesen und Verstärken des Outputs von der Speicherzelle und zum Über­ tragen des Outputs nach außen in Form eines Signals mit logi­ schen Signalpegeln und einen Steuerkreis 57 zum Steuern der Operation des gesamten Systems auf.

Fig 4 zeigt, daß das Y-Gatter 55 eine Mehrzahl von Transistoren 551 aufweist, die auf einen Output des Y-Dekoders 54 schaltbar sind. Jede Speicherzeile der Speicherzellenanordnung ist durch einen Transistor 511 gebildet. Die Source des Transistors 511 ist mit einer von einer Diffusionsschicht gebildeten Quell­ diffusionsleitung 512 verbunden. Die Drain des Transistors ist mit einer Senkenleitung (Bitleitung) 513 verbunden. Die Quell­ diffusionsleitung 512 ist mit einer aus Metall, z. B. aus Alumi­ nium, gebildeten, geerdeten Quellmetalleitung 514 verbunden. Jede der Quellmetalleitungen 514 ist für acht oder sechzehn Senkenleitungen vorgesehen. Das Gate des Transistors 511 ist durch ein schwebendes Gate 5 und ein Steuergate 7 gebildet. Das Steuergate ist mit der Wortleitung 8 verbunden, während das schwebende Gate im elektrisch "schwebenden" Zustand ist.

Anhand der Fig. 5 bis 7 wird nachfolgend eine Anordnung von Speicherzellen entsprechend einem Ausführungsbeispiel der vor­ liegenden Erfindung beschrieben.

In der Speicherzellenanordnung sind Wortleitungen 8a, 8b, 8c, 8d vorgesehen, die sich in Richtung des Buchstabens x erstrec­ ken. Desweiteren sind Bitleitungen 10 vorgesehen, die sich in die durch den Buchstaben y angegebene Richtung erstrecken. Die Bitleitungen 10 verlaufen gemäß Fig. 5 orthogonal zu den Wort­ leitungen 8a, 8b, 8c, 8d. Jede Speicherzelle weist ein mit der Wortleitung verbundenes Steuergate 7, ein unterhalb des Steuer­ gates 7 angeordnetes und durch die Isolierfilme 4, 6 bedecktes schwebendes Gate 5, eine Elektronensenke (Drain) 21 und eine Elektronenquelle (Source) 23 auf. Gemäß Fig. 8 sind die Elek­ tronensenke 21 und die Elektronenquelle 23 jeweils auf unter­ schiedlichen Seiten des schwebenden Gates 5 auf der Oberfläche des Halbleitersubstrats 1 angeordnet. Die Elektronensenke 21 ist an einer Kontaktöffnung 22 mit der Bitleitung 10 elektrisch verbunden. Die Elektronenquelle 23 jeder Speicherzelle ist eine sich in x-Richtung erstreckender Bereich der Quelldiffusions­ leitung (512).

In der Oberfläche des Halbleitersubstrats ist eine Mehrzahl von Elemente isolierenden Bereichen 31 zum Isolieren und Sepa­ rieren jedes Elemente bildenden Bereichs 3 ausgebildet. Gemäß der Darstellung in Fig. 6 ist in dem Elemente isolierenden Be­ reich 31 des Halbleitersubstrats 1 eine Aussparung 32 vorgese­ hen. Gemäß Fig. 7 ist diese Aussparung 32 in einem Bereich zwi­ schen einer Quelldiffusionsleitung 512 und einer dazu benach­ barten Quelldiffusionsleitung 512 ausgebildet. Die Elemente isolierende Elektrodenschicht 30 ist zur Isolierung auf einem dünnen Oxidfilm 33 in der Aussparung 32 und auf Quelldiffusi­ onsleitung 52 ausgebildet. Die Elemente isolierende Elektroden­ schicht 30 ist beispielsweise aus Polysilizium gefertigt. Da eine Mehrzahl von Quelldiffusionsleitungen 512 und eine Mehr­ zahl von Aussparungen 32 abwechselnd in Y-Richtung angeordnet sind, stellt die Querschnittsfläche entlang der Längsachse der Elemente isolierenden Elektrodenschicht 30 eine Wiederholung von abwechselnd hervorstehenden und zurückgesetzten Bereichen dar.

Die Elemente isolierende Elektrodenschicht 30 ist in das Halb­ leitersubstrat 1 dort eingebettet, wo die schwebende Elektrode 5 ausgebildet wird, so daß die schwebende Elektrode 5 gemäß Fig. 6 als flache Platte ausgebildet werden kann. Somit ist der Niveauunterschied des gestuften Bereichs der auf der schweben­ den Elektrode 5 ausgebildeten Wortleitung im Vergleich zu dem Stand der Technik gemäß der Darstellung in Fig. 1 wesentlich verringert. Folglich kann dann, wenn die Wortleitung aus einer Polysiliziumschicht und einer Schicht aus hochschmelzender Si­ liziummetallverbindung gebildet ist, die Schicht aus hoch­ schmelzender Siliziummetallverbindung mit einheitlicher Dicke auf der Polysiliziumschicht ausgebildet werden. Dadurch läßt sich ein geringer elektrischer Widerstand der Wortleitungen verwirklichen.

In Fig. 8 ist das Steuergate 7 aus einer Polysiliziumschicht 71 und aus einer Wolframsilicidschicht 72 gefertigt. Nachfolgend wird die Wirkungsweise des EPROM unter Bezugnahme auf Fig. 8 erörtert.

Zum Einschreiben bzw. Speichern der Information in die Speicherzelle wird an das Steuergate 7 und an das Draingebiet 21 eine hochelektrische Spannung zwischen 10 und 20 V angelegt. Dadurch kann der Strom zwischen dem Sourcegebiet 23 und dem Draingebiet 21 in dem Speichertransistor fließen. Ein Teil der in dem Speichertransistor fließenden Elektronen in der Nähe des Draingebietes 21 durch das hochelektrische Feld eine hohe kinetische Energie. Dadurch wird diejenige kinetische Energie erreicht, die erforderlich ist, um durch eine Energiebarriere des Gate-Isolierfilms 4 hindurchzuwandern, so daß sie in das schwebende Gate 5 eingebracht werden. Da das schwebende Gate 5 nicht mit anderen Schaltungsteilen elektrisch verbunden ist, lassen sich darin elektrische Ladungen permanent speichern.

Zum Lesen von Information wird eine mit dem Bereich des Steuer­ gates oberhalb der schwebenden Elektrode 5 und mit der Bitlei­ tung 10 verbundene Speicherzelle über die Wortleitung 8 ge­ wählt. Der Schwellenwert des Transistors 511 wird durch die im schwebenden Gate 5 gespeicherte Ladung geändert, so daß sich der in die ausgewählte Speicherzelle strömende elektrische Strom durch die Information ändert. Der Strom läßt sich detektieren und verstärken, so daß die Information von außerhalb gelesen werden kann.

Zum Löschen oder Beseitigen der Information wird die Speicher­ zelle durch ultraviolettes Licht bestrahlt. Die in dem schwe­ benden Gate 5 gespeicherten Elektronen werden durch die ultraviolette Strahlung angeregt und können darauf durch die Energiebarriere des Oxidfilms wandern. Dadurch werden sie in das Halbleitersubstrat 1 oder in das Steuergate 7 emit­ tiert.

Die die Elemente isolierende Elektrodenschicht 30 benutzende Elemente isolierende Funktion wird nachfolgend erklärt. Dabei wird an die Elemente isolierende Elektrodenschicht 30 ein Po­ tential von 0 V angelegt. Das bedeutet, daß der Halbleitersubstratoberflächenbereich unterhalb der Elektrodenschicht 30 nichtleitend ist. Dadurch sind die Speicherzellen voneinander isoliert.

Unter Bezugnahme auf die Fig. 9A bis 9D wird nachfolgend ein erfindungsgemäßes Verfahren zum Herstellen des zuvor erörterten Ausführungsbeispiels der erfindungsgemäßen Lehre erläutert. Die Darstellung in diesen Fig. entspricht dem Gegenstand aus Fig. 5 im Schnitt entlang der Linie VI-VI. Gemäß Fig. 9A werden in ei­ ner Matrixanordnung auf der Oberfläche des Halbleitersubstrats 1 eine Mehrzahl von Aussparungen 32 vorgesehen. Anschließend werden die Fremdatomionen in denjenigen in der Figur nicht ge­ zeigten Bereich implantiert, wo die Quelldiffusionsleitung aus­ gebildet werden wird.

Anschließend wird gemäß Fig. 9B auf der gesamten Oberfläche ein dünner Oxidfilm 33 ausgebildet, wobei Teile 33′ davon oberhalb der Substratoberfläche entfernt werden. Auf diesem Oxidfilm wird ein Polysiliziumfilm ausgebildet und einer formgebenden Operation unterworfen. Auf diese Art werden der Oxidfilm 33 und die sich gemäß Fig. 5 in Y-Richtung erstreckende Elemente iso­ lierende Elektrodenschicht 30 ausgebildet. Der Grund dafür, daß der Ausbildung der Elemente isolierenden Elektrodenschicht 30 die Ionenimplantation vorangegangen ist, liegt darin, daß verhin­ dert werden soll, daß die Quelldiffusionsleitung 512 durch Bil­ dung der Elemente isolierenden Elektrodenschicht 30 nicht un­ terbrochen wird.

Gemäß Fig. 9C wird der dünne Isolierfilm 4 ausgebildet. Auf dem Isolierfilm 4 wird dann ein das schwebende Gate 5a bildender Polysiliziumfilm ausgebildet. Dieser Polysiliziumfilm wird dann zur Bildung sich in Y-Richtung gemäß Fig. 5 erstreckender Schwebegateleitungen 5a bandförmig geätzt.

Nach Fig. 9D wird dann auf der Schwebegateleitung 5a ein Iso­ lierfilm 6 ausgebildet. Der Wolframsilicidfilm und der Polysi­ liziumfilm, die das Steuergate 7 bilden werden, werden auf die­ sem Isolierfilm ausgebildet. Dieser Polysiliziumfilm und Wolf­ ramsilicidfilm werden zur Bildung sich gemäß Fig. 5 in x-Rich­ tung erstreckender Wortleitungen 8 bandförmig geätzt. Dabei werden ebenso die Schwebegateleitungen 5a unterhalb des Steuer­ gates 7 geätzt, so daß die Schwebegateleitungen 5a in schwe­ bende Gates 5 aufgeteilt werden. Danach werden mit der Elemente isolierenden Elektrodenschicht 30 und der Wortleitung 8 als Maske zur Bildung von Sourcegebieten und von Draingebieten Fremdatomione injiziert. Auf der Wortleitung 8 wird der glatte, abdeckende Film 8 ausgebildet. Dann werden die mit den Draingebieten verbindenden Kontaktöffnungen 22 ausgebildet. Ein Aluminiumfilm wird auf der gesamten Oberfläche ausgebildet und zu Bitleitungen 10 geformt. Anschließend wird ein Schutz­ film 11 aufgebracht. Dadurch ist die in den Fig. 5 bis 7 ge­ zeigte Speicherzelle fertiggestellt.

Obwohl bei dem voranstehend beschriebenen Ausführungsbeispiel als Wortleitung ein Polysilizium­ film und Wolframsilicidfilme verwendet worden sind, kann an­ stelle des Wolframsilicids eine höher schmelzende Siliziumme­ tallverbindung, beispielsweise Molybdänsilizide, verwendet werden. Jegliche anderen elektrisch leitenden Materialien lassen sich verwenden, sofern sie einen geringen elektrischen Wider­ stand aufweisen.

Es ist hervorzuheben, daß der Elemente isolierende Bereich durch einen Isolierfilm auf dem Halbleitersubstrat und eine Elemente isolierende Elek­ trodenschicht auf diesem Isolierfilm gebildet ist, so daß die Größe des Elemente isolierenden Bereichs verringert werden kann. Dabei zeigen die auf den Elemente isolierenden Bereichen ausgebildeten Wortleitungen geringere wellenartige Strukturen. Desweiteren lassen sich diese Wortleitungen leicht als elektrisch leitende Schichten mit geringem elektrischen Widerstand ausbilden. Ande­ rerseits läßt sich durch Verringerung der Größe der Elemente isolierenden Bereiche der Integrationsgrad der Speicherzelle erhöhen.

Claims (7)

1. Nichtflüchtige Halbleiterspeichereinrichtung
mit einen Halbleitersubstrat (1) mit einer Mehrzahl von Ele­ mentbereichen (3), in denen jeweils eine mit einer Wortleitung (8a-8d) und einer die Wortleitung (8a-8d) schneidenden Bit­ leitung (10) verbundenen Speicherzelle (511) mit einer elek­ trisch schwebenden Elektrode (5) gebildet ist, und
mit Isolierbereichen (31) zwischen den Elementbereichen (3) zum Isolieren der Elementbereiche (3) voneinander,
dadurch gekennzeichnet, daß die Isolierbereiche (31) in wesent­ lichen parallel zu den Bitleitungen (10) auf beiden Seiten be­ nachbart zu der jeweiligen schwebenden Elektrode (5) gebildet sind,
daß die Isolierbereiche (31) in dem Halbleitersubstrat (1) ge­ bildete Aussparungen (32) aufweisen, auf deren Oberfläche ein Isolierfilm (33) gebildet ist und
daß eine Feldabschirmelektrode (30) auf den Isolierfilm (33) in der Aussparung (32) eingebettet ist.

2. Nichtflüchtige Halbleiterspeichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Speicherzellen (511) an den Schnittpunkten der Wortleitungen (8a-8d) mit den Bitleitungen (10) gebildet sind,
daß die schwebende Elektrode eine auf der Oberfläche eines auf dem Halbleitersubstrat (1) ausgebildeten Isolators (4) vorge­ sehene elektrisch schwebende erste Gate-Elektrode (5) ist,
daß eine über der schwebenden Gate-Elektrode (5) ausgebildete und mit den Wortleitungen (8a-8d) verbundene zweite Gate- Elektrode (7) und zwei auf jeweils gegenüberliegenden Seiten der ersten Gate-Elektrode (5) und auf beiden Seiten der Wortleitung (8a-8d) in der Oberfläche des Halbleitersubstrats (1) ausge­ bildete, mit Fremdatomen dotierte Drain-/Source-Bereiche (21, 23) vorgesehen sind.

3. Nichtflüchtige Halbleiterspeichereinrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Wortleitungen (8a-8d) und die zweite Gate-Elektrode (7) eine erste elektrisch leitende Schicht (71) und eine auf der ersten elektrisch leitenden Schicht ausge­ bildete zweite elektrisch leitende Schicht (72) aufweisen.

4. Nichtflüchtige Halbleiterspeichereinrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die erste elektrisch leitende Schicht (71) als polykristalline Siliziumschicht und die zweite elektrisch leitende Schicht (72) als Schicht, die aus Metallsi­ liciden mit einem hohen Schmelzpunkt besteht, ausgeführt ist.

5. Nichtflüchtige Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Wortleitungen (8a-8d) und die zweite Gate-Elektrode (7) ohne große Niveauunterschiede gebildet sind.

6. Halbleiterspeichereinrichtung mit
einem Halbleitersubstrat (1) mit einer Mehrzahl von im Oberflächen­ bereich des Halbleitersubstrates ausgebildete, kontinuier­ lich sich erstreckenden und parallel zueinander angeordneten Diffusionsbereichen (512);
einer Mehrzahl von sich in eine Richtung senkrecht zu den Diffu­ sionsbereichen (512) erstreckenden, parallel zueinander ange­ ordneten getrennten leitenden Schichten (30);
dadurch gekennzeichnet, daß die leitenden Schichten (30) in Gebieten zwischen den Diffusionsbereichen (512) in dem Halblei­ tersubstrat (1) eingebettet sind und ihre Oberflächen im wesent­ lichen planar mit der Oberfläche des Halbleitersubstrats (1) sind,
daß die leitenden Schichten (30) an den Stellen des Halbleiter­ substrats (1), an denen die leitenden Schichten (30) die Diffu­ sionsbereiche (512) überschneiden, oberhalb der Oberfläche des Halbleitersubstrats (1) angeordnet sind, und
daß in den von den Diffusionsschichten (512) und den leitenden Schichten (30) umgebenen Gebieten Speicherzellen (511) gebildet sind.

7. Halbleiterspeichereinrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die leitenden Schichten (30) und die Diffusionsbereiche (512) auf einem vorbestimmten Potential ge­ halten sind, wodurch die Speicherzellen (512) voneinander elek­ trisch isoliert sind.