DE2637481A1 - Duennschicht-transistoreinrichtung - Google Patents

Duennschicht-transistoreinrichtung

Info

Publication number
DE2637481A1
DE2637481A1 DE19762637481 DE2637481A DE2637481A1 DE 2637481 A1 DE2637481 A1 DE 2637481A1 DE 19762637481 DE19762637481 DE 19762637481 DE 2637481 A DE2637481 A DE 2637481A DE 2637481 A1 DE2637481 A1 DE 2637481A1
Authority
DE
Germany
Prior art keywords
layer
indium
control electrode
transistor device
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762637481
Other languages
English (en)
Other versions
DE2637481C2 (de
Inventor
Fang-Chen Luo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CBS Corp
Original Assignee
Westinghouse Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Westinghouse Electric Corp filed Critical Westinghouse Electric Corp
Publication of DE2637481A1 publication Critical patent/DE2637481A1/de
Application granted granted Critical
Publication of DE2637481C2 publication Critical patent/DE2637481C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Description

DipL-ing. Peter-C. Sroka Dr.-Ing. Ernst Stratmann
Patentanwälte
4 Düsseldorf 1 · Schadowplatz 9 /Dv /HO I
Düsseldorf, 19. Aug. 1976 45,877
7682
Westinghouse Electric Corporation
Pittsburgh·,· Pa'.,' V.' StY A.
Dünnschicht-Transistoreinrlcht'ung
Die Erfindung betrifft Dünnschicht-Transistoreinrichtungen, wobei Schaufelder, die derartige Einrichtungen verwenden, von besonderem Interesse sind.
Dünnschicht-Feldeffekt-Transistoren sind bekannt und verwenden typischerweise Cadmiumsulfid oder Cadmiumselenid als halbleitendes Material. Es war bisher üblich, Gold, Aluminium oder Indiumgold als Quellen- und Senkenkontakte bei derartigen Einrichtungen zu verwenden. Doppelt gesteuerte Feldeffekt-Transistoren sind ebenfalls bekannt, und zwar sowohl als Siliziumeinrichtungen als auch als Dünnschicht-Transistoren. Ein doppelt gesteuerter Dünnschicht-Transistor ist in der US-Patentschrift 3 500 142 gezeigt.
Ein Hauptverwendungsgebiet für Dünnschicht-Transistoren gemäß der vorliegenden Erfindung stellen großflächige ebene Schaufeldeinrichtungen dar. Bei derartigen Einrichtungen wird eine Anordnung von Dünnschicht-Transistoren auf einem Substrat angeordnet und dazu benutzt, ein einzelnes Darstellungsmedium zu steuern und anzutreiben, das mit einer spezifischen Darstellungs-Zelleneinheit verbunden ist, die über das gesamte Gebiet des Schaufeldes wiederholt wird. Eine derartige Einrich-
709809/0842
Telefon (0211) 32 08 58 Telegramme Custopat
tung ist aus der US-Patentschrift 3 840 695 zu entnehmen, in der eine Anordnung von Dünnschicht-Transistoren mit einem Flüssigkristall-Schaufeld integriert ist. Bei derartigen durch Dünnschicht-Transistoren gesteuerten und angetriebenen flachen Schaufeldern ist das Feld von Darstellungselementen durch Dünnschicht-Transistoren über horizontale und vertikale Sammelschienen verwoben. Die Steuerelektroden einer Reihe von Dünnschicht-Transistoren sind mit einer horizontalen Sammelschiene verbunden und von vertikalen Quellen-Sammelschienen elektrisch isoliert. Einzelne Darstellungselemente können über die Quellen-Sammelschiene nur dann adressiert werden, wenn eine positive Vorspannung dem Steuergitter des zugehörigen Dünnschicht-Transistors zugeführt wird und diese Transistoreinrichtung eingeschaltet wird. Um Informationen auf dem Schaufeld darzustellen, müssen sowohl die dem Steuergitter als auch die den Quellen-Sammelschienen zugeführten Signale verzerrungsfrei sein. Wenn es zwischen den Steuerelektroden und den Quellen elektrische Kurzschlüsse gibt, tritt starkes übersprechen zwischen unterschiedlichen Darstellungselementen auf und führt zu verschmiert aussehenden Bildern. Auch andere Darstellungsmedien neben den Flüssigkristallen sind für derartige Schaubilder bekannt geworden, einschließlich einem elektro-lumineszierenden Phosphor-Darstellungsmedium. Das elektro-lumineszente Medium bietet ein noch komplizierteres Problem als das Flüssigkristall-Darstellungsmedium, weil es eine viel höhere Betriebsspannung benötigt, um Licht abzugeben. Ein bedeutsames Problem bei bekannten Dünnschicht-Transistoreinrichtungen bestand darin, daß bei den bis jetzt benutzten Quellen- und Senken-Kontaktmaterialien die Einrichtungen nicht in der Lage waren, großen Spannungen über Quelle und Senke standzuhalten. Derartige Einrichtungen des Standes der Technik konnten daher als Antrieb für ein elektro-lumineszentes Schaufeld nicht wirksam benutzt werden.
Ein wichtiger Transistor-Betriebsparameter für flache, transistorgesteuerte Schaufeld-Einrichtungen ist der, daß die Einrichtungen hohe Transkonduktanz besitzen. Eine hohe Trans-
709809/0842
konduktanz bedeutet, daß die Einrichtung ein hohes Ein-Aus-Ververhältnis besitzt, die wegen der Adressier-Schemata -bei denen die Darstellungsinformation auf einer Leitung von Darstellungselementen gespeichert und dort auf einem ziemlich konstanten Pegel gehalten werden müssen, bis das Erneuerungsbild auftaucht, notwendig ist. In der vorzugsweisen Zellen-Steuerungs-Schaltkreiseinheit für eine flache Schaufeldeinrichtung ist ein logischer Verknüpfungs- oder Schalttransistor mit seiner Steuerelektrode an eine Synchronisiersignal-Sammelschiene angeschlossen, die den logischen Verknüpfungstransistor bzw. Schalttransistor einschaltet und der Darstellungsinformation ermöglicht, durch den Transistor zu einem Speicherkondensator adressiert zu werden. Der logische Verknüpfungs- oder Schalttransistor wird danach abgeschaltet und verbleibt im abgeschalteten Zustand, wobei die Spannung am Kondensator dem Steuergitter eines Steuertransistors zugeführt wird, der die dem elektro-lumineszenten Darstellungsmedium zugeführte Leistung tatsächlich steuert. Es ist sehr wichtig, daß die Spannung am Speicherkondensator bis zum neuen Bild verhältnismäßig konstant bleibt. Ein weiteres Problem bei bekannten Dünnschicht-Transistoren ist das Einfangen von Ladungen, was zu einem Driften der Betriebseigenschaften der Einrichtung führen kann. Dies stellt ein besonders schwerwiegendes Problem bei hohen Schaltraten dar, wie beispielsweise bei Video-Schaltraten, für die das Schaufeld besonders geeignet ist.
Aufgabe der Erfindung ist es demzufolge, eine Dünnschichfe-Transistoreinrichtung zu schaffen, die die oben angeführten Nachteile nicht aufweist.
Erfindungsgemäß wird die Aufgabe durch die Merkmale des Hauptanspruchs gelöst, also dadurch, daß eine Dünnschicht-Transistoreinrichtung geschaffen wird, die auf einem isolierenden Substrat angeordnet ist und eine halbleitende Schicht umfaßt, die auf dem isolierenden Substrat aufgebracht ist. Auf zumindest einer Seite der halbleitenden Schicht ist eine dünne Schicht aus Indium abgelagert. Es sind leitende Quellen- und
709809/0842
Senken-Kontakte vorhanden, die einander gegenüberliegende Seiten der halbleitenden Schicht überlappen, wobei die leitenden Quellen- und Senkenkontakte eine Schicht aus Indium mit einer darüber befindlichen Kupferschicht umfassen. Auf der halbleitenden Schicht und auf einem Teil der Quellen- und Senkenkontakte ist eine isolierende Schicht angeordnet. Über der isolierenden Schicht oberhalb der Halbleiterschicht befindet sich eine leitende Steuer-Elektrode. Die Einrichtung zeigt wesentlich verbesserte Transkonduktanz und verminderten Ladungsfang wie auch wesentlich verbesserte Hochspannungseigenschaften.
Gemäß einer vorteilhaften Weiterbildung der Erfindung ist auf dem Substrat eine leitende Steuerelektrode und eine isolierende Schicht über dieser Steuerelektrode angeordnet, wobei jedoch die Steuerelektrode sich über die isolierende Schicht hinauserstreckt. Die Halbleiterschicht ist über der isolierenden Schicht angeordnet und überdeckt zumindest einen Teil der leitenden Steuerelektrode, wobei letztere mit anderen Steuerelektroden elektrisch verbindbar ist.
Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen näher erläutert, die in den Zeichnungen dargestellt sind.
Es zeigt:
Fig. 1 eine vergrößerte Querschnittsansicht der erfindungsgemäßen Dünnschicht-Transistoranordnung;
Fig. 2 eine schematische Darstellung eines Dünnschicht-Schaufeldes, in dem Transistoreinrichtungen gemäß Fig. 1 enthalten sind;
Fig. 3A und 3B
grafische Darstellungen der Operations-Charakteristika der erfindungsgemäßen Transistoreinrichtungen vor und nach der Temperung (annealing);
709809/084 2-
Fig. 4 eine grafische Darstellung der Betriebscharakteristika der Einrichtung zur Erläuterung der Hochfrequenz-Stabilität der Einrichtung;
Fig. 5A und 5B
einen Vergleich zwischen den Hochspannungs-Betriebseigenschaften eines bekannten Dünnschicht-Transistors bei Benutzung von Quellen- und Senkenkontakten aus Aluminium und denen einer erfindungsgemäßen Einrichtung; Und
Fig. 6 eine vergrößerte Querschnittsansicht einer anderen Ausführungsform eines Dünnschicht-Transistors.
In Fig. 1 ist eine Dünnschicht-Transistoreinrichtung 10 auf einem Glassubstrat 12 angeordnet. Die Dünnschicht-Transistoreinrichtung 10 ist auf das Glassubstrat in aufeinanderfolgenden Verfahrensschritten dampfabgelagert. Eine erste Steuerelektrode 14 ist direkt auf dem Glassubstrat angeordnet und besteht typischerweise aus einer Schicht Aluminium mit einer Dicke von etwa 600 £. Eine erste isolierende Schicht 16 ist über der ersten Steuerelektrode 14 angeordnet und umfaßt typischerweise eine Aluminium-Oxidschicht mit einer Dicke von etwa 5.000 A*. Die erste Steuerelektrode 14 erstreckt sich über die isolierende Schicht auf zumindest der einen Seite hinaus, um einen Anschluß zu ermöglichen. Eine Leitung aus Cadmiumselenid-Halbleitermaterial 18 wird danach auf der ersten isolierenden Schicht abgelagert, wobei sie im allgemeinen die erste Steuerelektrode überzieht. Das Cadmiumselenid ist vorzugsweise in einer Dicke von 100 bis 200 2. abgelagert. Bei der in Fig. 1 dargestellten Ausfuhrungsform ist danach eine dünne Schicht 20 aus Indium auf dem Cadmiumselenid abgelagert, die die gleiche Erstreckung aufweist, wie die Cadmiumselenid-Leitung. Das Indium ist in einer sehr dünnen Schicht abgelagert, typischerweise in einer Dicke von etwa 5 8. Das Indium kann entweder auf der unteren oder auf der oberen Oberfläche des Cadmiumselenids abgelagert sein, so daß das Indium entweder
709809/0842
direkt auf die erste isolierende Schicht abgelagert und dann mit dem Cadmiumselenid bedeckt werden kann, oder es kann auch auf beiden Seiten des Cadmiumselenids abgelagert sein. Ein leitender Quellenkontakt 22 und ein leitender Senkenkontakt sind auf gegenüberliegenden Seiten des halbleitenden Cadmiumselenid-Kanals überlappend angeordnet. Quellen-und Senkenkontakt erstrecken sich von dem Glassubstrat hinauf bis über die erste isolierende Schicht und überlappen einen Teil des Cadmiumselenids. Quellenkontakt 22 und Senkenkontakt 24 sind eine Kombination einer ersten dünnen Indiumschicht 22a, 24a, deren Dicke von mehreren A* bis zu 500 2. reicht, vorzugsweise aber eine Dicke von 100 8 besitzt. Die Indiumschicht ist mit einer Kupferschicht 22b, 24b bedeckt, deren Dicke von etwa 600 bis 2.000 8 reicht und typischerweise etwa 1.000 8. dick ist. Wenn die Indiumschicht als anfängliche Kontaktschicht etwa 500 A überschreitet, diffundiert das Indium in den Cadmiumselenid-Kanal während der Temperung ein und beeinflußt die Funktionsfähigkeit des Kanals nachteilig. Die Kupferschicht-Dicke wird im wesentlichen durch die Stromerfordernisse für die Einrichtung bestimmt. Eine minimale Kupferschicht-Dicke ist erforderlich, um das Indium gegenüber Oxidation und Diffusion zu schützen. Der Abstand zwischen Quellen- und Senkenkontakt über dem Cadmiumselenid wird auf etwa 0,025 bis 0,075 mm gehalten. Eine zweite isolierende Schicht 26 wird dann über Quellen- und Senkenkontakt und über der indiumbedeckten Cadmiumselenid-Schicht abgelagert. Die zweite isolierende Schicht 26 besteht ebenfalls vorzugsweise aus Aluminiumoxid in einer Dicke von etwa 5.000 S. Eine zweite Steuerelektrode 18 ist auf der zweiten isolierenden Schicht angeordnet und überlappt den Cadmiumselenid-Halbleiterkanal, wobei die zweite Steuerelektrode typischerweise eine Aluminiumschicht von etwa 600 Dicke darstellt. Die erste und die zweite Steuerelektrode sind hinter der Erstreckung von erster und zweiter isolierender Schicht elektrisch verbunden. Die Ausdehnung des Cadmiumselenid-Halbleiterkanals zwischen Quellen- und Senkenkontakt kann gemäß der Funktion der Einrichtung verändert werden. Eine kürzere Kanallänge von etwa 0,025 mm erzeugt ein höheres
709809/0842
Ein-Aus-Verhältnis wegen der geringeren Kapazität der Einrichtung. Die Kanallänge muß die Betriebsspannung aushalten und eine Kanallänge von etwa 0,05 bis 0,064 wurde für die Anwendung bei flachen elektro-lumineszenten Schaufeldern als geeignet ermittelt. Die Verdampfungsmaske, die bei der Herstellung benutzt wird, begrenzt ebenfalls die Kanallänge. Die Kanalbreite kann praktisch unbegrenzt breit ausgeführt werden. Für den logischen Verknüpfungs- oder Schalt-Transistor T1 ist eine Breite von 0,05 mm nützlich, während für den Steuer- oder Leistungs-Transistor T2 eine Breite von 0,13 mm günstig ist.
Fig. 2 zeigt eine schematische Darstellung der flachen Schaufeldeinrichtung, die die erfindungsgemäßen Transistoren verwendet. Eine einzelne Schaufeld-Zelleneinheit ist durch die gestrichelten Linien abgegrenzt. Die Einheit wird definiert zwischen horizontalen Schaltsignal-Sammelschienen Y., Y-J+1 und vertikal angeordneten Informations-Signal-Sammelschienen X., X. ., χ·+ο· Ei-ne zusätzliche parallele vertikale Sammelschiene P ist vorgesehen, um eine gemeinsame Elektrode zur Verbindung mit der Leistungsversorgung zum Betrieb der Einrichtung zu ermöglichen. Ein logischer Verknüpfungs- oder Schalt-Transistor T1 ist mit seiner Steuerelektrode an der Schaltsignal-Sammelschiene Y. angeschlossen, mit seiner Quelle an der vertikalen Informations-Signal-Sammelschiene Xj+1· Die Senke des logischen Verknüpfungs- oder Schalt-Transistors T1 ist mit einer Seite eines Dünnschicht-Speicherkondensators C und ebenso mit der Steuerelektrode eines Steuer- oder Leistungs-Transistors T2 verbunden. Einer der Kontakte des Transistors T2 ist mit einer Elektrodenseite des elektro-lumineszenten Darstellungselementes verbunden, das einen Teil oder die gesamte Zelleneinheitfläche abdecken kann. Der andere Kontakt des Transistors T2 ist mit einer Bezugspotential- oder Massen-Sammelschiene verbunden. Die andere Elektrode der elektro-lumineszenten Zelle ist mit einer hochfrequenten Antriebspotentialquelle 30 verbunden. Die andere Seite der Speicherkapazität C ist ebenfalls mit der Sammelschiene für das Bezugspotential verbunden. Die einzelne Transistoreinrichtung gemäß der
709809/0842 '
vorliegenden Erfindung oder, was meist der Fall sein wird, einer Reihe derartiger Einrichtungen, die in einer Darstellungsmatrix, wie sie in Fig. 2 dargestellt ist, enthalten sind, werden hergestellt und dann in einer nicht oxidierenden Atmosphäre, wie beispielsweise Stickstoff, für etwa 10 Stunden bei etwa 400° C getempert. Der Temperungsprozeß verbessert die elektrischen Eigenschaften der Einrichtung. In Fig. 3A sind die elektrischen Eigenschaften der Einrichtung vor der Temperung dargestellt, in Fig. 3B sind die elektrischen Betriebseigenschaften der Einrichtung nach dem Temperungsverfahren wiedergegeben und illustrieren die höheren Transkonduktanzwerte, d. h., das höhere Ein-Aus-Widerstandsverhältnis der Einrichtung nach der Temperung. In Fig. 3A und 3B ist eine Familie von Kurven dargestellt, die bei 60 Hz-Betrieb aufgenommen wurden. Die vertikale Darstellung ist der Senkenstrom, wobei jede vertikale Teilung 10 Mikro-Ampere in Fig. 3A und 20 Mikro-Ampere in Fig. 3B entspricht. Die horizontale Darstellung ist die Spannung zwischen Quelle und Senke, wobei jeder Teilungsstrich 2 V entspricht. Die Steuerelektroden-Vorspannung wird in Stufen von 2 V erhöht, um die Kurvenfamilie zu erzeugen. Die Transkonduktanz wird definiert als das Verhältnis von Senkenstrom zu Steuerelektroden-Vorspannung und es ist leicht zu erkennen, daß die Transkonduktanz der Einrichtung nach der Temperung ungefähr verdoppelt ist. Fig. 4 illustriert den Betrieb der Einrichtung und zeigt die verbesserte Stabilität der Einrichtung und die stark verminderte schnelle Einfangung von Ladung für derartige Einrichtungen. In Fig. 4 ist eine Familie von V-I-Kurven wiederum für eine erfindungsgemäße Einrichtung dargestellt, wieder bei 60 Hz aufgenommen. Die vertikale Darstellung ist der Senkenstrom, wobei ein Teilstrich 20 Mikro-Ampere wiedergibt, während die horizontale Darstellung die Spannung zwischen Quelle und Senke wiedergibt, mit 2 V pro Teilstrich. Die Steuerelektroden-Vorspannung ist in Stufen von 2 V geändert worden, um die Familie von Kurven zu erzeugen. Über der Kurvenfamilie überlagert und am Ende jeweils mit inem χ markiert ist der Ausgang, der beim Anlegen eines 80/Us-Torsteuer-Vorspannungs-Impulses erzeugt wird, wenn
709809/084 2
dieser Impuls zur Zeit der maximalen Quellen-Senken-Spannung angelegt wird. Die Entsprechung der Punkte an der Familie von Kurven zeigt das Fehlen des Ladungsfangs. Fig. 5A und 5B erläutern einen der Hauptvorteile der erfindungsgemäßen Einrichtung. Fig. 5A zeigt Kurven einer bekannten doppelt gesteuerten Dünnschicht-Transistoreinrichtung, bei der Quellen- und Senken-Kontakte aus Aluminium benutzt werden. Fig. 5A erläutert den Hochspannungs-Zusammenbruch der Einrichtung bei typischerweise etwa 100 V. Fig. 5B erläutert die Hochspannungs-Eigenschaften der erfindungsgemäßen Einrichtung mit Quellen-Senken-Kontakten aus Indium-Kupfer. Sie zeigen, daß die Einrichtung Spannungen von mehr als 350 V ohne Durchbruch oder Zusammenbruch aushält. Fig. 5A und 5B zeigen den Senkenstrom als vertikale Darstellung, wobei in Fig. 5A ein Teilstrich 20 uA und in Fig. 5B ein Teilstrich 50 uA bedeuten. Die horizontale Achse gibt die Quellen-Senken-Spannung wieder, wobei in Fig. 5A 10 V pro Teilstrich und bei Fig. 5B 20 V pro Teilstrich wiedergegeben sind. Die Steuerelektroden-Vorspannung ist um 2-V-Inkremente jeweils geändert.
Eine andere Ausführungsform eines Dünnschicht-Transistors ist in Fig. 6 dargestellt. Der Transistor 40 unterscheidet sich von der anderen Ausführungsform nur dadurch, daß hier nur eine Steuerelektrode vorhanden ist. Die Cadmiumselenid-Schicht 42 ist direkt auf das isolierende Substrat 44 abgelagert. Eine dünne Indiumschicht 46 ist auf die Cadmiumselenid-Schicht 42 aufgesetzt. Die mehrschichtigen Quellen- und Senkenkontakte 48 überlappen entgegengesetzt liegende Enden des Cadmiumselenids. Die Kontakte 48 umfassen eine ursprüngliche Indiumschicht 48a und eine darauf abgelagerte Kupferschicht 48b, wie bereits hinsichtlich der in Fig. 1 dargestellten Ausführungsform beschrieben. Eine isolierende Schicht 50 bedeckt den halbleitenden Kanal und einen Teil der Kontakte» Die Steuerelektrode 52 ist auf dem Isolator 50 über dem Halbleiter-Kanal angeordnet o
TO 98 0 9/0 842
Die doppelt gesteuerte Einrichtung der Fig. 1 verbessert das Induzieren von Ladung in dem halbleitenden Cadmiumselenid-Kanal, jedoch ist die einfach gesteuerte Einrichtung der Fig. 6 eine alternative Anordnung.
Patentansprüche;
709809/0842

Claims (9)

  1. Pat e η t a n Sprüche ;
    Dünnschicht-Transistoreinrichtung, die auf einem isolierenden Substrat angeordnet ist, dadurch gekennzeichnet, daß eine Halbleiterschicht (18; 42) auf dem isolierenden Substrat (12; 44) angeordnet ist, daß eine dünne Schicht aus Indium (20; 46) auf zumindest einer Seite der Halbleiterschicht (18; 42) angeordnet ist; daß leitende Quellen- und Senken-Kontakte (22, 24; 48) entgegengesetzte Seiten der Halbleiterschicht (18; 42) überlappen, wobei die leitenden Quellen- und Senken-Kontakte (22, 24; 48) eine Schicht aus Indium (22a, 24a; 48a) mit einer darüber befindlichen Schicht aus Kupfer (22b, 24b; 48b) umfassen; daß eine isolierende Schicht (26; 50) auf der halbleitenden Schicht (18; 42) und auf einem Teil der Quellen- und Senken-Kontakte (22, 24; 48) angeordnet ist und daß eine leitende Steuerelektrode (28; 52) über der halbleitenden Schicht (18; 42) auf der isolierenden Schicht (26; 50) angeordnet ist.
  2. 2. Transistoreinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß eine leitende Steuerelektrode (14) auf dem Substrat (12) und eine isolierende Schicht (16) oberhalb dieser Steuerelektrode (14) angeordnet ist, wobei jedoch die Steuerelektrode (14) sich über die isolierende Schicht (16) hinaus erstreckt, und daß die Halbleiterschicht (18) oberhalb der isolierenden Schicht (16) angeordnet ist und zumindest einen Teil der leitenden Steuerelektrode (14) überdeckt, wobei die leitende Steuerelektrode (14) mit der anderen leitenden Steuerelektrode (28) elektrisch verbindbar ist.
  3. 3. Transistoreinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet,.daß das Halbleitermaterial (18; 42) Cadmiumselenid ist.
    709809/0842
  4. 4. Transistoreinrichtung nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß die Indiumschicht (20; 46) auf zumindest der einen Seite der Halbleiterschicht (18; 42) eine Dicke von etwa 5 A besitzt.
  5. 5. Transistoreinrichtung nach einem der vorhergehenden Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die leitenden Quellen- und Senken-Kontakte (22, 24; 48) eine Indiumschicht (22a, 24a; 48a) umfassen, die bis zu 5.000 A dick ist, sowie eine auf der Indiumschicht (22b, 24b; 48b) liegende Kupferschicht, die eine Dicke von 600 bis 2.000 A besitzt.
  6. 6. Transistoreinrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die Indiumschicht (22a, 24a; 48) etwa 100 %. dick ist und die Kupferschicht (22b, 24b; 48b) etwa 1.000 8 dick ist.
  7. 7. Transistoreinrichtung nach Anspruch 2, dadurch gekennzeichnet, daß sie auf einem hochtemperaturfesten Glas-Substrat (12) angeordnet ist und eine erste Aluminium-Steuer elektroden-Schicht (14) umfaßt, die auf dem Glassubstrat (12) angeordnet ist, außerdem eine erste isolierende Schicht (16) aus Aluminiumoxid oberhalb der ersten leitenden Aluminium-Steuerelektrode (14), wobei jedoch die erste Aluminium-Steuerelektrode (14) sich über die erste isolierende Schicht (16) hinaus erstreckt; weiterhin eine Halbleiterschicht aus Cadmiumselenid (18), die auf der ersten isolierenden Schicht (16) angeordnet ist und zumindest einen Teil der ersten Aluminium-Steuerelektrode (14) überdeckt; eine dünne Schicht aus Indium (20), die über dem Cadmiumselenid (18) angeordnet ist; leitende Quellen- und Senken-Kontakte (22, 24), die entgegengesetzte Seiten der Halbleiterschicht (18) überlappen und kontaktieren, wobei die leitenden Quellen- und Senken-Kontakte (22, 24) eine Indiumschicht (22a, 24a) mit einer Dicke bis zu 500 A und eine über der Indium-
    7Q980g/08A2
    schicht liegende Kupferschicht (22b, 24b) umfassen, die eine Dicke von 600 bis 2.000 S besitzt; weiterhin eine zweite isolierende Schicht (26) aus Aluminiumoxid, die auf der Indiumschicht (20) oberhalb der Halbleiterschicht (18) sowie auf zumindest einem Teil der Quellen- und Senken-Kontakte (22, 24), die die Halbleiterschicht (18) überlappen, angeordnet ist; und eine zweite Aluminium-Steuerelektrode (28), die auf der zweiten isolierenden Schicht (26) oberhalb der Halbleiterschicht (18) angeordnet ist.
  8. 8. Transistoreinrichtung nach Anspruch 7, dadurch gekennzeichnet, daß der halbleitende, stromführende Kanal ein dünner Kanal aus Cadmiumselenid (18) ist, daß eine dünne Schicht aus Indium (20) auf zumindest einer Seite des dünnen Cadmiumselenid-Kanals (18) angeordnet ist und daß Quellen- und Senken-Kontakte (22, 24) an entgegengesetzten Enden des Cadmium-Selenid-Kanals (18) eine dünne Indiumschicht (22a, 24a) sowie eine auf der Indiumschicht angeordnete Kupferschicht (22b, 24b) besitzen.
  9. 9. Transistoreinrichtung nach einem der vorhergehenden Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Einrichtung in einer nicht oxidierenden Atmosphäre bei etwa 400 C 10 Stunden lang getempert wurde.
    ES/hs 3
    709809/084 2
DE19762637481 1975-08-29 1976-08-20 Duennschicht-transistoreinrichtung Granted DE2637481A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US60913975A 1975-08-29 1975-08-29

Publications (2)

Publication Number Publication Date
DE2637481A1 true DE2637481A1 (de) 1977-03-03
DE2637481C2 DE2637481C2 (de) 1987-12-17

Family

ID=24439511

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762637481 Granted DE2637481A1 (de) 1975-08-29 1976-08-20 Duennschicht-transistoreinrichtung

Country Status (4)

Country Link
JP (1) JPS5235585A (de)
DE (1) DE2637481A1 (de)
FR (1) FR2322461A1 (de)
NL (1) NL7608958A (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5688354A (en) * 1979-12-20 1981-07-17 Toshiba Corp Semiconductor integrated circuit device
JPS5788944U (de) * 1980-11-20 1982-06-01
JPS5788943U (de) * 1980-11-20 1982-06-01
JPS5788945U (de) * 1980-11-20 1982-06-01
JPS5790977A (en) * 1980-11-27 1982-06-05 Seiko Epson Corp Double-layer gate polysilicon mos transistor
JPS5828780A (ja) * 1981-08-12 1983-02-19 富士通株式会社 表示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3500142A (en) * 1967-06-05 1970-03-10 Bell Telephone Labor Inc Field effect semiconductor apparatus with memory involving entrapment of charge carriers
GB1228699A (de) * 1968-07-15 1971-04-15
DE1764756B2 (de) * 1967-08-04 1973-07-19 Verfahren zur herstellung eines duennfilm-feldeffekt-bauelementes
US3840695A (en) * 1972-10-10 1974-10-08 Westinghouse Electric Corp Liquid crystal image display panel with integrated addressing circuitry

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2019295B1 (de) * 1968-07-15 1974-09-20 Ncr Co

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3500142A (en) * 1967-06-05 1970-03-10 Bell Telephone Labor Inc Field effect semiconductor apparatus with memory involving entrapment of charge carriers
DE1764756B2 (de) * 1967-08-04 1973-07-19 Verfahren zur herstellung eines duennfilm-feldeffekt-bauelementes
GB1228699A (de) * 1968-07-15 1971-04-15
US3840695A (en) * 1972-10-10 1974-10-08 Westinghouse Electric Corp Liquid crystal image display panel with integrated addressing circuitry

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
GB-Z: Solid State Electronics, Bd. 10, 1967, S. 997 - 1005 *
Tickle, A.C., Thin Film Tranistors, New York 1969, S. 87 *
US-Z: Electronics Letters, April 1965, S. 49 *

Also Published As

Publication number Publication date
FR2322461A1 (fr) 1977-03-25
DE2637481C2 (de) 1987-12-17
JPS5235585A (en) 1977-03-18
NL7608958A (nl) 1977-03-02
FR2322461B1 (de) 1982-11-19

Similar Documents

Publication Publication Date Title
DE69434235T2 (de) Aktivmatrixschaltkreisplatine und deren Herstellungsverfahren
DE2706623C2 (de)
DE2600337C2 (de) Halbleiterspeicheranordnung
DE3000890C2 (de)
DE1234856B (de) Festkoerper-Kippschaltung
DE2652296A1 (de) Elektrolumineszente darstellungstafel
DE1789084A1 (de) Duennschicht-Verknuepfungsglied und Verfahren zu seiner Herstellung
DE1807857A1 (de) Metall-Halbleitertransistor
DE2708654C3 (de) Anzeigevorrichtung für die Darstellung von Zeichen, Mustern oder Bildern in einer Ebene
DE2201028C3 (de) Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens
DE1437435B2 (de) Hochfrequenzverstärker mit Feldeffekttransistor
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE2727944C2 (de)
DE2637481A1 (de) Duennschicht-transistoreinrichtung
DE3926944A1 (de) Mosfet mit darin enthaltenem stromspiegel-fet
DE3927307A1 (de) Halbleitervorrichtung
DE2837433C2 (de) Flüssigkristall-Anzeigetafel in Matrixanordnung
DE1182293B (de) Elektronische Festkoerperschaltung mit Feldeffekt-Transistoren mit isolierter Steuerelektrode
DE1514228C3 (de) Feldeffekttransistor
DE2451364C2 (de) Digital steuerbarer MOS-Feldeffektkondensator
DE2931392A1 (de) Integrierbare treiberschaltung
DE2613096A1 (de) Halbleiteranordnung
DE2216060A1 (de) Ladungsgekoppelte Baueinheit mit tiefgelegtem Kanal
DE2160687B2 (de) Halbleitervorrichtung
EP0156022B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 29/78

AG Has addition no.

Ref country code: DE

Ref document number: 2704312

Format of ref document f/p: P

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee