KR20000051270A - 강유전 결정 물질 형성을 위한 공정 중 발생하는 파이로클로르를 제거하는 방법 - Google Patents

강유전 결정 물질 형성을 위한 공정 중 발생하는 파이로클로르를 제거하는 방법 Download PDF

Info

Publication number
KR20000051270A
KR20000051270A KR1019990001610A KR19990001610A KR20000051270A KR 20000051270 A KR20000051270 A KR 20000051270A KR 1019990001610 A KR1019990001610 A KR 1019990001610A KR 19990001610 A KR19990001610 A KR 19990001610A KR 20000051270 A KR20000051270 A KR 20000051270A
Authority
KR
South Korea
Prior art keywords
ferroelectric
forming
material film
phase
ferroelectric material
Prior art date
Application number
KR1019990001610A
Other languages
English (en)
Other versions
KR100308190B1 (ko
Inventor
정동진
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990001610A priority Critical patent/KR100308190B1/ko
Priority to US09/477,410 priority patent/US6258608B1/en
Publication of KR20000051270A publication Critical patent/KR20000051270A/ko
Application granted granted Critical
Publication of KR100308190B1 publication Critical patent/KR100308190B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 강유전 결정 물질 형성을 위한 공정 중 발생하는 파이로클로르(pyrochlore)를 제거하는 방법에 관한 것으로, 비정질의 강유전 전구물질을 증착한 후, 결정화 열처리 공정을 통해 비정질 강유전 전구물질을 페로브스카이트(perovskite) 결정구조로 전환시킨 후, 상기 결정화를 위한 열처리 공정에서 필연적으로 발생하는 중간물질인 파이로클로르를 제거하기 위해 건식 식각과 습식 세정 공정을 순차적으로 적용하여 강유전막 표면으로부터 파이로클로르를 완전히 제거한다. 이와 같은 방법에 의해서, 강유전막의 결정 결함을 최소화함으로써 그 신뢰성을 확보할 수 있으며 또한 이를 이용한 강유전 커패시터의 신뢰성을 확보할 수 있다.

Description

강유전 결정 물질 형성을 위한 공정 중 발생하는 파이로클로르를 제거하는 방법{METHOD OF REMOVING PYROCHLORE CAUSED DURING A FERROELECTRIC CRYSTALLINE DIELECTRIC FILM PROCESS}
본 발명은 반도체 장치 제조 방법에 관한 것으로, 좀 더 구체적으로는 강유전 결정 물질 형성을 위한 파이로클로르 결정 상을 제거하는 방법에 관한 것이다.
데이터 처리 시스템은 메모리에 저장된 정보에 빠른 속도를 가지고 수시로 접근할 수 있는 능력이 요구되어 지는 바, 이를 위해 FRAM(ferroelectric random access memory)이 연구 개발되고 있다.
이러한 FRAM은 비휘발성, 낮은 동작 전압(약 5V이하), 빠른 어세스 시간(access time, 약 40ns 이하), 무한한 읽기/쓰기 사이클에 대한 탁월한 내성(endurance) 등의 특성을 가지고 있다. 또한 낮은 소비 전력, 방사능(radiation)에 대해서도 강한 특성을 가지고 있다.
일반적으로 FRAM은 페로브스카이트(perovskite) 구조의 강유전(ferroelectric dielectric) 화합물 예를 들면 PZT(lead zinconate titanate), BST(barium strontium titanate), PLZT(lead lanthanum zinconate titanate) 또는 SBT(strontium bismuth tantalum)등을 커패시터의 유전물질로 사용한다.
상술한 강유전 물질 중 PZT(Pb[Zr1-xTix]O3)의 형성 방법은 일반적으로 다음과 같다. 먼저 강유전 물질 (예를 들면 금속 알콕사이드(metal alkoxide)의 혼합물)을 포함하는 전구물질이 비정질 형태로 증착된다. 이러한 강유전 전구 물질의 증착은 예를 들면 솔-젤 방법(sol-gel method)을 사용할 수 있다. 그리고 나서 비정질 전구물질을 원하는 강유전 결정구조 즉, 페로브스카이트 결정구조를 갖는 강유전막으로 전환시키기 위해 필수적으로 결정화 열처리가 고온에서 수행된다. 일반적으로 원하는 결정구조를 갖는 강유전막을 형성하기 위해서는 상기 열처리는 약 650℃ 내지 700℃의 온도 범위에서 산소 분압(partial oxygen pressure) 분위기에서 일정한 시간동안 수행되어야 한다. 그러나 이러한 증착후 열처리 공정 과정에서 비페로브스카이트 상(nonperovskite phase)이 형성된다. 즉 결정화 열처리 공정 중 PbO의 휘발로 인해 필연적으로PbTi3O7형태의 PbO 결핍 파이로클로르(pyrochlore)가 강유전막 표면에 생성된다.
일 예로, S.Merklein 등에 의한 Mat.Res.Symp.Proc.Vol.310, 1993, p 263-268에 기재된 "Crystallization behavior and electrical properties of wet-chemically deposited lead zinconate titanate films"의 논문에 의하면, 비정질 강유전물질을 강유전 페로브스카이트 상으로 전환시키기 위한 열처리 공정(결정화 공정)은 일정한 중간상태의 상을 경유하는 결정학적 전환을 포함하고 있다는 것을 알 수 있다. 이러한 중간상태의 상은 초기의 비정질 전구물질의 조성비와 화확량론(stoicheometry)에 영향을 받는 것으로 알려져 있다. 이러한 중간상태의 상(intermediate phase) 중 비페로브스카이트 상은, 일명 파이로클로르 상이라고 하는데 이는 강유전 상수(dielectric constant)가 낮고, 잔류분극특성이 없다. 즉, 강유전막이 아니다. 이러한 파이로클로르 상은 강유전 히스테레시스 루프(ferroelectric hysteresis loop, 인가된 전압과 분극상태와의 관계를 나타내는 그래프) 특성에서 비스위칭 차지 성분(non-switching charge component) 및 강폭전압(coercive voltage)을 증가시키고 그 결과 잔류분극을 감소시킨다.
또 다른 예로 B.A. Tuttle 등에 의한 Mat. Res. Symp. Proc. Vol. 200, 1993, p159-169에 기재된 "Characterization of chemically prepared PZT thin films" 논문에 의하면, 결정화 열처리를 약 650℃에서 약 30분간 수행했을 때, 이러한 파이로클로르 상은 평균 알갱이 사이즈(grain size)가 약 10 내지 15nm 로서 강유전막 표면에 생성됨을 알 수 있다.
또 다른 예로 J.S.Write 등에 의한 Mater. Res. Vol.8 no. 7, July. 1993에 기재된 "Phase development in Si modified sol gel derived lead-titanate" 논문에도 파이로클로르 상이 생성됨을 알 수 있다.
따라서, 이러한 파이로클로르 상을 최소한으로 생성되도록 하는 것이 강유전 물질 형성에 있어서 풀어야할 최대의 과제 중 하나이다. 이를 위해 결정화 공정의 조건을 변화시켜 페로브스카이트 결정 구조의 생성을 최대화하는 한편, 파이로클로르 상의 생성은 최소화하는 여러 방법들이 제안되었다. 일 예로 상기 B.A Tuttle 등에 의한 논문은 결정화 공정 과정 중 파이로클로르 상의 생성을 최소화하기 위해 약 525℃에서의 급속 열처리 공정(rapid thermal annealing)으로 낮은 온도에서 결정화공정을 수행했다. 또 다른 예로 U.S. PAT. NO. 5,728,603 " by Ismail T. Emesh et at. "Method of forming a crystalline ferroelectric dielectric material for an integrated circuit" 은 결정화 공정 조건으로 수증기 존재하의 산소 함유 열처리 분위기를 적용하고 있으며 바람직하게는 약 300℃ 이하의 온도에서 약간의 오존을 첨가하고 있다.
상술한 방법들은 결정화 공정 조건을 최적화 하여 페로브스카이트 결정 상의 생성을 최대화하고 있으나, 근본적으로 결정화 열처리 공정에서 생성되는 파이로클로르 상을 제거할 수 없다는 문제가 여전히 발생된다.
따라서 본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 강유전막 형성에 있어서 파이로클로르를 제거하는 방법을 제공함에 그 목적이 있다.
본 발명의 다른 목적은 파이로클로르 상이 없는 강유전막을 이용하여 강유전체 커패시터를 형성하는 방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 신규한 강유전체 커패시터 제조 방법을 순차적으로 보여주는 개략적인 단면도;
도 2a 내지 도 2d는 본 발명의 바람직한 실시예에 따른 강유전막 증착후 결정화 열처리 직후 표면처리를 하지 않은 강유전막 표면에 대한 전자현미경(SEM) 사진으로서 각각 웨이퍼의 중심부와 가장자리에 대해서 얻은 전자현미경사진;
도 3a 내지 도 3f는 도 2a 내지 도 2d에 나타난 강유전막에 대해 습식 세정 공정을 수행한 경우의 강유전막 표면에 대한 전자현미경 사진;
도 4a와 도 4b는 도 2a 내지 도 2d에 나타난 강유전막에 대해 반응성 이온 식각(reactive ion etching)을 수행하여 약 300Å식각 했을 경우의 강유전막에 대한 전자현미경 사진;
도 5a 및 도 5b는 본 발명의 바람직한 실시예에 따른 강유전막 증착후 결정화 열처리 직후 건식 식각 공정과 습식 세정 공정을 순차적으로 수행한 경우의 강유전막에 대한 전자현미경 사진으로서 각각 웨이퍼의 중심부와 가장자리에서 대해서 얻은 전자현미경 사진; 그리고
도 6은 본 발명의 바람직한 실시예에 따른 강유전체 커패시터에 대한 전자현미경 사진.
* 도면의 주요 부분에 대한 부호의 설명
100 : 반도체 기판102 : 소자격리막
104 : 트랜지스터106 : 절연막
108 : 반응방지/접착막110, 112 : 커패시터 하부 전극
114, 114a : 강유전막116, 118 : 커패시터 상부 전극
120 : 산화막 마스크
상술한 목적을 달성하기 위한 본 발명에 의하면, 페로브스카이트 결정상의 강유전 물질막 형성 방법은, 비정질의 강유전 물질막을 집적회로 기판 상에 증착하는 단계와 페로브스카이트 결정 상의 강유전 물질막을 형성하기 위해 상기 비정질 강유전 물질막을 어닐링하는 단계와 상기 결정화 과정 중 생성된 파이로클로르를 제거하기 위해 건식식각을 수행하는 단계와 상기 건식식각 공정에서 생성되는 식각 손상층과 잔존하는 파이로클로르를 제거하기 위해 습식 세정 공정을 수행하는 단계를 포함한다.
이 방법의 바람직한 실시예에 있어서, 상기 건식 식각은 반응성 이온 식각을 포함하고, 상기 습식 세정 공정은 에탄올, 초산, 그리고 순수에 희석된 불산 중 적어도 어느 하나 이상을 포함하는 세정용액을 사용한다. 더 바람직하게 상기 습식 세정 공정은 에탄올:초산:불산의 부피비(volume ration)가 85:10:5인 혼합용액을 사용하여 수행된다.
상술한 목적을 달성하기 위한 본 발명에 의하면, 강유전 물질막을 이용한 강유전 커패시터 제조 방법은, 반도체 기판 상에 절연막을 형성하는 단계와 커패시터 하부 전극을 상기 절연막 상에 형성하는 단계와 비정질의 강유전 물질막을 상기 절연막 상에 증착하는 단계와 페로브스카이트 상의 강유전 결정을 형성하기 위해 상기 비정질 강유전 물질막을 어닐링하는 단계와 상기 결정화 과정 중 생성된 파이로클로르를 제거하기 위해 건식식각과 습식 세정 공정을 수행하는 단계와 커패시터 상부전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
도 5a 및 도 5b를 참조하면, 본 발명의 실시예에 따른 신규한 강유전체 커패시터 제조 방법은, 비정질의 강유전 전구물질을 증착한 후 원하는 페로브스카이트 결정 상(crystalline perovskite phase)을 얻기 위해 결정화 열처리 공정을 퍼니스(furnace)에서 수행한다. 그리고 나서 상기 결정화 열처리 공정에서 필연적으로 발생되는 파이로클로르(pyrochlore)를 제거하기 위해 본 발명의 가장 중요한 특징인 건식 식각과 습식 세정 공정을 수행한다. 건식 식각 공정은, 예를 들면 반응성 이온 식각 방법(reactive ion etching method)을 이용하며, 파이로클로르를 제거하기 위해 강유전 물질막을 소정 두께로 식각하는 한편 강유전 물질막 표면에 식각손상층인 비정질막을 약 100Å두께 범위 내로 형성한다. 식각손상층인 비정질막 및 반응성 이온 식각으로 제거되지 않는 일부 파이로클로르를 제거하기 위해 습식 세정 공정이 이어서 수행된다. 습식 세정 공정은 에탄올, 초산 그리고 순수(deionized water)에 희석된 불산을 포함하는 혼합 세정 용액을 사용한다. 바람직하게는 에탄올:초산:불산의 부피비가 85:10:5이다. 이와 같은 반도체 커패시터 제조 방법에 의해 도 5a 및 도 5b에 나타난 바와 같이 표면이 부드러운(smooth), 파이로클로르가 제거된 페로브스카이트 결정의 강유전 물질막을 형성할 수 있다. 따라서, 신뢰성 있는 강유전 물질막을 형성할 수 있으며, 이를 이용한 신뢰성 있는 강유전체 메모리 장치를 구현할 수 있다.
이하, 도 1 내지 도 6을 참조하여 본 발명의 실시예를 상세히 설명한다.
본 발명은 강유전체 커패시터 제조 방법에 관한 것으로서 좀 더 구체적으로는 강유전 물질막을 형성함에 있어서 파이로클로르를 제거하는 방법에 관한 것이다. 따라서 본 발명의 보다 명확한 이해를 위해서 일반적으로 잘 알려진 소자격리막, 트랜지스터 등의 형성에 대해서는 간략히 언급한다. 또한 설명의 명확화 및 도의 간략화를 위해서 도 1a 내지 도 1e에서는 단지 하나의 트랜지스터와 하나의 소자격리막이 도시되어져 있다.
도 1a 내지 도 1e는 본 발명에 따른 강유전체 커패시터 제조 방법을 순차적으로 보여주는 개략적인 단면도이다. 도 1a는, 이미 본 발명의 실시예에 따른 여러 단계의 공정이 진행된 반도체 기판(100)의 개략적인 단면을 보여주고 있다. 먼저 상기 반도체 기판(100) 상에 활성영역과 비활성 영역을 정의하는 소자격리막(102), 즉 필드 산화막이 종래의 방법에 의해 형성된다. 예를 들면 국부적 실리콘 산화 방법(LOCal Oxidation of Silicon) 이나 트렌치 격리 방법(trench isolation method)이 사용될 수 있다. 다음, 통상적인 방법으로 트랜지스터(104)가 상기 활성 영역 상에 형성된다. 잘 알려진 바와 같이 상기 트랜지스터(104)는 게이트 산화막, 게이트 전극, 캡핑 하드 마스크, 측벽 스페이서, 그리고 상기 스페이서의 에지의 양측 반도체 기판 내에 형성된 소스/드레인 영역(105)을 포함하여 이루어진다. 상기 소스/드레인 사이의 상기 게이트 전극 하부의 반도체 기판은 채널 영역으로 정의된다. 이러한 트랜지스터(104)의 형성은 통상적인 방법이므로 이의 설명은 생략한다. 상기 결과물 전면에 절연막(106)이 종래의 방법으로 형성된다.
이후의 단계는 본 발명의 목적과 관계된 강유전체 커패시터 형성 공정으로, 특히 강유전 물질막 형성공정을 상세히 설명한다. 잘 알려진 바와 같이 강유전체 커패시터는 하부 전극, 강유전 물질막, 그리고 상부 전극으로 구성되며, 반응방지/접착막(barrier/glue layer)이 하부 전극과 절연막 사이에 더 형성될 수 있다. 도 1b를 참조하면, 반응방지/접착막(108)으로서 TiO2막이 상기 절연막(106) 상에 종래의 방법으로 형성된다. 예를 들면 물리적 스퍼터(sputter) 방법으로 약 500Å정도의 두께를 갖도록 형성된다. 다음 공정은 커패시터 하부 전극(110, 112) 형성 공정이다. 먼저 도전성 산화막 전극(110) 예를 들면 IrO2전극이 상기 반응방지/접착막(108) 상에 형성된다. 그리고 나서 도전성 금속전극 예를 들면 플라티늄(Pb)(112)이 형성되어 하부 전극을 완성한다. 구체적으로 살펴보면, 도전성 산화막 전극인 IrO2전극(110)은 Ir(이리듐, iridium)을 타겟으로, 아르곤 가스를 사용하는 DC 마그네트론 스퍼터링(magnetron sputtering)법을 이용하여 약 500Å정도의 두께를 갖도록 형성된다. 그리고 나서 산소 분위기에서 약 600℃ 온도에서 어닐링(annealing) 처리하여 안정적인 IrO2전극(110)을 형성한다. 그리고 나서 플라티늄 전극(112)이 플라티늄을 타겟으로 하여 아르곤 가스를 사용하는 스퍼터 방법으로 약 2,700Å정도의 두께를 갖도록 상기 산화막 전극(110)상에 형성된다. 상기 플라티늄 전극(112)은 또한 화학적 기상 증착(chemical vapor deposition:CVD)법, 메탈로오가닉(metalloranic) 화확적 기상 증착법, 전자 빔 증발법(electron beam evaporation)등으로 형성될 수 있다. 여기서 상기 플라티늄 전극(112)은 후속 공정으로 형성되는 강유전 물질막의 결정화에 유리한 격자 구조를 제공한다. 한편, 상기 하부 전극은 단일 금속만으로 예를 들면 플라티늄, 이리듐, 루세늄(ruthenium), 및 Rh중 어느 하나로 형성될 수 있고, 또한 이들 단일 금속의 산화물(산화막 전극)과의 조합으로도 형성할 수 있다.
다음 공정은 강유전 물질막 형성공정이다. 먼저 약 2,500Å정도의 두께를 타겟으로 하여 PZT막이 상기 플라티늄 전극(112) 상에 솔-젤(sol-gel)법에 의해 형성되고 이후 결정화를 위한 열처리가 수행되어 도 1b에 나타난 바와 같이 약 2,300Å정도의 두께를 갖는 PZT막(114)이 형성된다. 이를 간략히 살펴보면, 강유전 물질을 구성하는 메탈로오가닉 솔-젤 전구물질(metallorganic sol-gel precursor), 즉, 무기 납(inorganic lead) 화합물, 아연(zinconium) 및 티타늄 알콕사이드가 스핀 온 리퀴드(spin on liquid)공정에 의해 형성된다. 상기 증착된 강유전 물질막을 낮은 온도에서 열처리(bake) 하여 휘발 성분을 증발시켜 비정질 강유전 물질막을 형성한다. 그리고 나서 비정질을 페로브스카이트 결정 구조로 변환 시키기 위해 결정화 열처리(annealing)를 수행한다. 상기 결정화 열처리는 급속 열처리 공정(rapid thermal process)을 이용하거나 퍼니스(furnace)에서 수행될 수 있다. 바람직하게는 퍼니스에서 수행된다. 상기 결정화 열처리는 약 650℃ 이상의 온도에서 산소 분위기에서 수행된다. 바람직하게는 약 700℃에서 수행된다. 이러한 결정화 열처리가 수행된 강유전 물질막(114a), 즉 PZT막이 도 1b에 개략적으로 나타나 있으며, 그것의 전자현미경 사진(SEM)이 도 2a 내지 도 2d에 나타나 있다.
도 2a 및 도 2b는 도 1b의 참조번호 114a로 표시된 결정화 단계를 거친 PZT막에 대한 전자현미경 사진으로서 각각 웨이퍼의 중심부에 대한 전자현미경 사진이고 도 2c 및 도 2d는 가장자리 대한 전자현미경 사진이다. 한편 도 2b와 도2d는 각각 틸트된 웨이퍼에 대한 전자현미경 사진이다. 도 2a 내지 도 2d의 전자현미경 사진을 보면, 상기 결정화 공정으로 인해 파이로클로르가 강유전 물질막 표면에 생성되어 좁쌀 알갱이처럼 보임을 알 수 있다.
상기 표면의 파이로클로르를 선택적으로 제거하기 위해 먼저 에탄올:초산:불산의 부피비(volume ratio)가 85:10:5인 혼합 용액을 사용하여 습식 세정 공정을 수행해 보았다. 이러한 습식 세정 공정 후의 전자 현미경 사진이 도 3a 내지 도 3c에 나타나 있다. 도 3a 및 도 3b, 도 3c 및 도 3d, 그리고 도 3e 및 도 3f는 결정화 열처리 공정후 습식 세정 공정을 상기 혼합용액을 사용하여 각각 5분, 10분, 20 분 동안 수행했을 때의 전자현미경 사진이다. 도 3a, 도 3c 및 도3e은 웨이퍼의 중심부에 대한 전자현미경 사진이고 도 3b, 도 3d 및 도 3f는 웨이퍼의 가장자리 대한 전자현미경 사진이다. 습식 세정 공정 시간이 길면 길수록(5분에서 20분으로 증가 할 수록) 제거되는 PZT막은 증가하여 그 두께는 각각 2,210Å 2,060Å 1,960Å으로 점점 작아 짐을 알 수 있다. 그러나 이러한 습식 세정 공정은 강유전 물질막 표면으로부터 파이로클로르는 선택적으로 제거하나, 도 3a 내지 도 3f에 나타난 바와 같이 세정 공정 후의 표면이 부드럽지 못하고 매우 울퉁불퉁함을 볼 수 있다. 이러한 거칠은 강유전 물질막의 표면 형태는 강유전체 커패시터 제조 공정에의 적용을 매우 어렵게 한다.
다른 방법으로 이러한 파이로클로르를 제거하기 위해 결정화 열처리 공정 후 건식식각인 반응성 이온 식각(reactive ion etching) 공정을 수행해 보았다. 이러한 반응성 이온 식각 공정후의 강유전 물질막에 대한 전자현미경 사진이 도 4a 내지 도 4b에 나타나 있다. 도 4a 및 도 4b는 각각 웨이퍼의 중심부와 가장자리에 대한 사진으로서 약 300Å 정도가 식각된 강유전 물질막을 나타낸다. 이러한 반응성 이온 식각은 비록 표면의 파이로클로르는 제거할 수 있지만 그 식각 공정의 특성으로 인해 식각 손상층(damage layer)인 비정질막을 약 100Å이내로 생성하는 문제점이 발생됨을 알 수 있다.
따라서 전술한 두 가지의 파이로클로르 제거 방법으로부터 양자의 결점을 보완하면서 완전히 표면의 파이로클로르를 제거하기 위해서는 먼저 건식 식각을 수행하여 파이로클로르를 제거하는 동시에 식각손상층인 비정질막을 형성하고 난 후 습식 세정 공정을 수행하여 상기 비정질막 및 일부 잔존하는 파이로클로르를 제거하는 것이 바람직함을 알 수 있다. 즉 표면의 파이로클로르도 제거하면서, 부드러운(smooth) 강유전 물질막 표면 프로파일을 얻을 수 있는 방법이다. 이러한 건식 식각과 습식 세정 공정의 순차적 적용이 본 발명의 신규하도고 가장 중요한 사항이다. 이하에서 설명한다.
먼저 결정화 열처리 공정후 표면의 파이로클로르를 제거하기 위해 상술한 반응성 이온 식각이 마스크 없이 반도체 기판 전면에 수행된다. 상기 반응성 이온 식각은 예를 들면 Cl2, Ar, CHF3, 그리고 CF4를 각각 약 10sccm의 유량비(flow rate)로 하여 약 960Å/min의 식각율로 약 30초 동안 수행된다. 상기 반응성 이온 식각으로 약 400Å내지 500Å두께 정도의 강유전 물질막이 제거된다. 이러한 반응성 이온 식각은 파이로클로르의 일부분을 제거하는 동시에 상술한 바와 같이 약 100Å 두께 이내의 식각손상층인 비정질막을 형성하며 이는 후속 습식 세정 공정으로 균일하게 제거된다. 이러한 약 100Å이내의 비정질 손상층을 균일하게 제거하기 위해 습식 세정 공정이 수행된다. 세정 용액은 에탄올, 초산, 그리고 순수에 500:1로 희석된 불산중 어느 하나를 포함한다. 바람직하게는 에탄올:초산:희석된 불산의 부피비(volume ratio)가 85:10:5인 혼합 용액을 사용한다. 이러한 혼합 용액에서 에탄올은 초산과 불산이 잘 섞이게 하고, 초산(CH3COOH)은 CH3COO-와 H+로 분해되며, CH3COO-이 PZT막의 이상 결정상중 산화질코늄(ZrO)과 산화 티타늄(TiO)을 제거하는 역할을 수행한다. 한편 불산(HF)은 H+와 F-로 분해되며 F-가 산화납(PbO)을 제거하는 역할을 한다. 결과적으로 상술한 건식 식각 공정과 습식 세정 공정으로 강유전 물질막의 파이로클로르를 완전히 제거하는 한편 부드러운 표면 프로파일을 얻을 수 있으며, 이는 도 5a 및 도 5b에 나타나 있다.
5a 및 도 5b는 상술한 건식 식각 및 습식 세정공정 후의 PZT막에 대한 전자현미경 사진으로서 균일도를 나타내기 위한 각각 웨이퍼의 중심부와 가장자리에 대해서 얻은 전자현미경 사진이 각각 도시되어 있다. 도 5a 및 도 5b에 나타난 바와 같이, 건식 식각과 습식 세정 공정을 통해 웨이퍼의 중심부와 가장자리에서 균일하게 파이로클로르가 없는 페로브스카이트 결정구조를 갖는 각각 약 1,712Å 및 1,700Å정도의 두께를 갖는 PZT막(114a)을 얻을 수 있다.
상술한 건식 식각 및 습식 세정 공정 조건은 이 분야에서 통상의 지식을 가진 사람이라면 어느 누구에 의해서도 발명적 노력 없이 변화될 수 있으며 또한 원하는 강유전 물질막의 두께에 따라서도 그 변화가 가능하다.
다음은 커패시터 상부 전극 형성 공정이다. 도 1d를 참조하면, 건식/습식 공정을 수행한 후, 상부 전극으로서 먼저 도전 산화막 전극(116)인 IrO2전극을 상기 PZT막(114a) 상에 형성한다. 상기 IrO2전극(116)은 이리듐을 타겟으로 하여 아르곤 가스를 사용하는 직류 마그네트론 스퍼터(DC magnetron sputtering) 법으로 약 300Å정도의 두께를 갖도록 형성한다 그리고 나서 안정적인 IrO2전극(116)을 얻기 위해 산소 분위기에서 약 600℃의 온도에서 어닐링한다. 그리고 나서 이리듐 전극(118)을 이리듐을 타겟으로 하여 아르곤을 사용하는 스퍼터 법을 이용하여 약 1,700Å정도의 두께 범위를 갖도록 상기 산화막 전극(116) 상에 형성한다. 또한 커패시터 상부 전극은 하부 전극과 동일하게 형성할 수 있다.
다음 산화막(120)이 상기 상부전극(118) 상에 형성되고 패터닝 되어 산화막 마스크가 형성되고, 상기 산화막 마스크를 사용하여 상기 상부전극(118,116) 및 PZT막(114a)이 식각되어 강유전체 커패시터가 도 1e에 나타난 바와 같이 완성된다. 또한 상기 산화막(120) 형성 공정을 스킵(skip)하고 대신 포토레지스트를 형성하고 패턴닝하여 패턴화된 포토레지스트를 마스크로 사용하여 상기 상부전극(118,116) 및 PZT막(114a)을 식각하여 강유전체 커패시터를 완성할 수 있다. 상기 식각공정은 건식 식각으로서 예를 들면 반응성 이온 식각으로 수행된다. 완성된 강유전체 커패시터의 전자현미경 사진이 도 6에 나타나 있다.
비록 콘택홀 공정이 도시되거나 설명되지 않았지만, 통상적인 방법으로 형성되며, 또한 금속 배선 공정도 통상적인 방법으로 수행된다.
비록 본 발명이 바람직한 실시예를 참조하여 기술되었지만, 본 발명의 발명적 사상 및 범위를 벗어나지 않고도 다양한 변형을 할 수 있음은 통상의 지식을 가진 자에 있어서는 자명하다.
본 발명은 강유전 물질막 형성에 있어서, 건식 식각 공정과 습식 세정 공정을 순차적으로 적용하여 파이로클로르를 완전히 제거할 수 있어 신뢰성 있는 강유전 물질막을 형성할 수 있으며, 이에 따라 신뢰성 있는 강유전체 커패시터를 형성할 수 있는 효과가 있다.

Claims (11)

  1. 페로브스카이트 상의 강유전 물질막 형성 방법에 있어서,
    비정질의 강유전 물질막을 집적회로 기판 상에 증착하는 단계;
    페로브스카이트 상의 강유전 결정을 형성하기 위해 상기 비정질 강유전 물질막을 어닐링하는 단계, 상기 어닐링으로 파이로클로르 상이 생성되고; 그리고
    상기 파이로클로르 상을 제거하는 단계를 포함하는 것을 특징으로 하는 페로브스카이트 결정상의 강유전 물질막 형성 방법.
  2. 제 1 항에 있어서,
    상기 파이로클로르 상을 제거하는 단계는 건식 식각을 수행하는 단계와 습식 세정 공정을 수행하는 단계를 포함하는 것을 특징으로 하는 페로브스카이트 결정상의 강유전 물질막 형성 방법.
  3. 페로브스카이트 상의 강유전막 형성 방법에 있어서,
    비정질의 강유전 물질막을 집적회로 기판 상에 증착하는 단계;
    페로브스카이트 상의 강유전 결정을 형성하기 해 상기 비정질 강유전 물질막을 어닐링하는 단계, 상기 어닐링으로 파이로클로르 상이 생성되고;
    상기 파이로클로르 상을 제거하기 위해 건식식각을 수행하는 단계, 상기 건식식각으로 식각 손상층이 형성되고; 그리고
    상기 식각 손상층 및 잔존하는 파이로클로르 상을 제거하기 위해 습식 세정 공정을 수행하는 것을 특징으로 하는 페로브스카이트 결정상의 강유전 물질막 형성 방법.
  4. 제 3 항에 있어서,
    상기 강유전 물질막은 Pb, Zr, 그리고 Ti의 산화물 중 적어도 두 개 이상의 성분으로 이루어지는 것을 특징으로 하는 페로브스카이트 결정상의 강유전 물질막 형성 방법.
  5. 제 3 항에 있어서,
    상기 건식 식각은 반응성 이온 식각(reactive ion etching)을 포함하는 것을 특징으로 하는 페로브스카이트 결정상의 강유전 물질막 형성 방법.
  6. 제 3 항에 있어서,
    상기 습식 세정 공정은 에탄올, 초산, 그리고 순수에 희석된 불산 중 적어도 어느 하나 이상을 포함하는 세정용액을 사용하는 것을 특징으로 하는 페로브스카이트 결정상의 강유전 물질막 형성 방법.
  7. 강유전 물질막을 이용한 강유전체 커패시터 제조 방법에 있어서,
    반도체 기판 상에 절연막을 형성하는 단계;
    커패시터 하부 전극을 상기 절연막 상에 형성하는 단계;
    비정질의 강유전 물질막을 상기 절연막 상에 증착하는 단계;
    페로브스카이트 상의 강유전 결정을 형성하기 위해 상기 비정질 강유전 물질막을 어닐링하는 단계, 상기 어닐링으로 파이로클로르 상이 생성되고;
    상기 파이로클로르 상을 제거하는 단계; 그리고
    커패시터 상부전극을 형성하는 단계를 포함하는 것을 특징으로 하는 강유전체 커패시터 제조 방법.
  8. 제 7 항에 있어서,
    상기 강유전 물질막은 Pb, Zr, 그리고 Ti의 산화물 중 적어도 두 개 이상의 성분으로 이루어지는 것을 특징으로 하는 강유전체 커패시터 제조 방법.
  9. 제 7 항에 있어서,
    상기 파이로클로르 상을 제거하는 단계는 건식 식각과 습식 세정 공정을 순차적으로 적용하는 것을 특징으로 하는 강유전체 커패시터 제조 방법.
  10. 제 9 항에 있어서,
    상기 건식 식각은 반응성 이온 식각(reactive ion etching)을 포함하는 것을 특징으로 하는 강유전체 커패시터 제조 방법.
  11. 제 9 항에 있어서,
    상기 습식 세정 공정은 에탄올, 초산, 그리고 순수에 희석된 불산 중 적어도 어느 하나 이상을 포함하는 세정용액을 사용하는 것을 특징으로 강유전체 커패시터 제조 방법.
KR1019990001610A 1999-01-20 1999-01-20 강유전 결정 물질 형성을 위한 공정 중 발생하는 파이로클로르를 제거하는 방법 KR100308190B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019990001610A KR100308190B1 (ko) 1999-01-20 1999-01-20 강유전 결정 물질 형성을 위한 공정 중 발생하는 파이로클로르를 제거하는 방법
US09/477,410 US6258608B1 (en) 1999-01-20 2000-01-04 Method for forming a crystalline perovskite ferroelectric material in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990001610A KR100308190B1 (ko) 1999-01-20 1999-01-20 강유전 결정 물질 형성을 위한 공정 중 발생하는 파이로클로르를 제거하는 방법

Publications (2)

Publication Number Publication Date
KR20000051270A true KR20000051270A (ko) 2000-08-16
KR100308190B1 KR100308190B1 (ko) 2001-09-26

Family

ID=19571843

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990001610A KR100308190B1 (ko) 1999-01-20 1999-01-20 강유전 결정 물질 형성을 위한 공정 중 발생하는 파이로클로르를 제거하는 방법

Country Status (2)

Country Link
US (1) US6258608B1 (ko)
KR (1) KR100308190B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1256976A2 (en) * 2001-05-08 2002-11-13 Nec Corporation Method for producing semiconductor device
KR100722940B1 (ko) * 2005-01-06 2007-05-30 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6730575B2 (en) * 2001-08-30 2004-05-04 Micron Technology, Inc. Methods of forming perovskite-type material and capacitor dielectric having perovskite-type crystalline structure
US20040129674A1 (en) * 2002-08-27 2004-07-08 Tokyo Electron Limited Method and system to enhance the removal of high-k dielectric materials
DE10260352A1 (de) * 2002-12-20 2004-07-15 Infineon Technologies Ag Verfahren zum Herstellen einer Kondensatoranordnung und Kondensatoranordnung
US7250114B2 (en) * 2003-05-30 2007-07-31 Lam Research Corporation Methods of finishing quartz glass surfaces and components made by the methods
US7454431B2 (en) * 2003-07-17 2008-11-18 At&T Corp. Method and apparatus for window matching in delta compressors
JP2005183842A (ja) * 2003-12-22 2005-07-07 Fujitsu Ltd 半導体装置の製造方法
US7713754B2 (en) * 2004-09-30 2010-05-11 Hewlett-Packard Development Company, L.P. Method of forming an amorphous ferroelectric memory device
WO2011146052A1 (en) * 2010-05-18 2011-11-24 Empire Technology Development Llc Ultracapacitors employing phase change materials
US8837082B2 (en) 2012-04-27 2014-09-16 International Business Machines Corporation Magnetic recording head having quilted-type coating
US9036297B2 (en) 2012-08-31 2015-05-19 International Business Machines Corporation Magnetic recording head having protected reader sensors and near zero recession writer poles
US20140087089A1 (en) * 2012-09-21 2014-03-27 International Business Machines Corporation Methods for hardening amorphous dielectric films in a magnetic head and other structures

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235352A (ja) * 1992-02-24 1993-09-10 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5258093A (en) * 1992-12-21 1993-11-02 Motorola, Inc. Procss for fabricating a ferroelectric capacitor in a semiconductor device
US5728603A (en) 1994-11-28 1998-03-17 Northern Telecom Limited Method of forming a crystalline ferroelectric dielectric material for an integrated circuit
JP3666163B2 (ja) * 1997-02-04 2005-06-29 セイコーエプソン株式会社 圧電体素子及びこれを用いたアクチュエータ並びにインクジェット式記録ヘッド

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1256976A2 (en) * 2001-05-08 2002-11-13 Nec Corporation Method for producing semiconductor device
EP1256976A3 (en) * 2001-05-08 2004-11-10 NEC Electronics Corporation Method for producing semiconductor device
KR100722940B1 (ko) * 2005-01-06 2007-05-30 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
US6258608B1 (en) 2001-07-10
KR100308190B1 (ko) 2001-09-26

Similar Documents

Publication Publication Date Title
JP3188179B2 (ja) 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
JP3114916B2 (ja) 層状構造酸化物薄膜の乾式エッチング方法
JP3484324B2 (ja) 半導体メモリ素子
JPH11502673A (ja) 積層超格子材料およびそれを含む電子デバイスの低温製造方法
JP2001511600A (ja) 層状超格子材料を製造し、かつ酸素に曝さずに層状超格子材料を含む電子装置を作製するための工程
KR100308190B1 (ko) 강유전 결정 물질 형성을 위한 공정 중 발생하는 파이로클로르를 제거하는 방법
US7217576B2 (en) Method for manufacturing ferroelectric capacitor, method for manufacturing ferroelectric memory, ferroelectric capacitor and ferroelectric memory
JP4438963B2 (ja) 強誘電体キャパシタ
JP4445091B2 (ja) 強誘電体記憶素子
JP3641142B2 (ja) 強誘電体メモリ
US6855973B2 (en) Semiconductor memory device including a capacitor an upper electrode of which being resistant of exfoliation
JP3297794B2 (ja) 強誘電体容量素子及びこれを備えた半導体装置
KR20000067642A (ko) 강유전체 캐패시터 구조체의 건식식각 방법
JP4416230B2 (ja) 電子装置の製造方法
JP3294214B2 (ja) 薄膜キャパシタ
JP3366212B2 (ja) 強誘電体薄膜素子の製造方法、強誘電体薄膜素子及び強誘電体メモリ装置
JP4268804B2 (ja) 超薄膜の上層を有する積層超格子材料の製造方法
JP4289843B2 (ja) 半導体素子のキャパシタ製造方法
US7041511B2 (en) Pt/PGO etching process for FeRAM applications
EP1308993A2 (en) High-K gate oxides with buffer layers of titanium for mfos single transistor memory applications
JPH09321234A (ja) 強誘電体薄膜素子の製造方法、強誘電体薄膜素子、及び強誘電体メモリ素子
JPH09312381A (ja) 半導体装置およびその製造方法
JP3937033B2 (ja) 強誘電体材料、その製造方法及び強誘電体メモリ
KR100384869B1 (ko) 캐패시터의 제조 방법
JPH0621338A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee