JPH06326270A - キャパシタ、電極構造及び半導体メモリ装置 - Google Patents

キャパシタ、電極構造及び半導体メモリ装置

Info

Publication number
JPH06326270A
JPH06326270A JP5136788A JP13678893A JPH06326270A JP H06326270 A JPH06326270 A JP H06326270A JP 5136788 A JP5136788 A JP 5136788A JP 13678893 A JP13678893 A JP 13678893A JP H06326270 A JPH06326270 A JP H06326270A
Authority
JP
Japan
Prior art keywords
layer
film
electrode
component
diffusion barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5136788A
Other languages
English (en)
Other versions
JP3412051B2 (ja
Inventor
Yukio Fukuda
幸夫 福田
Katsuhiro Aoki
克裕 青木
Akitoshi Nishimura
明俊 西村
Ken Numata
乾 沼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Japan Ltd
Original Assignee
Texas Instruments Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Japan Ltd filed Critical Texas Instruments Japan Ltd
Priority to JP13678893A priority Critical patent/JP3412051B2/ja
Priority to US08/242,924 priority patent/US5508953A/en
Publication of JPH06326270A publication Critical patent/JPH06326270A/ja
Application granted granted Critical
Publication of JP3412051B2 publication Critical patent/JP3412051B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【構成】 第1成分(Pb)と第2成分(Ti)とを含
有するPZT強誘電体層17と、この強誘電体層の下側に
形成されかつ特定元素(Pt)とTi及びこれらの化合
物からなる下部電極層16と、この下部電極層の下側に形
成されかつPbに対する拡散バリアとして機能する拡散
バリア層18とを有するキャパシタと、その電極構造。 【効果】 PZT等の強誘電体層の組成の変動を抑えて
その本来の性能を維持し、製膜の簡略化及び安定化、電
気的特性の劣化等、下地への悪影響を防止できるキャパ
シタと、電極構造、更には半導体メモリ装置を提供でき
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、強誘電体層(特にチタ
ン酸ジルコン酸鉛(PZT)膜)を有するキャパシタ
と、電極構造及び半導体メモリ装置に関するものであ
る。
【0002】
【従来の技術】例えばダイナミックRAMのメモリセル
のキャパシタを構成する絶縁膜(誘電体膜)としては、
SiO2 とSi34 とSiO2 とが順次積層された構
造のONO膜が使われている。
【0003】しかし、このONO膜の実効的な比誘電率
は約5程度と小さいため、256Mb以降の大容量メモ
リに適用した場合、面積的な制約下でキャパシタ誘電体
膜の膜厚を薄くしたり、面積を拡張するために複雑な形
状が要求される等、プロセス的に大きな困難を伴う。
【0004】これに対して、ペロブスカイト結晶構造型
の強誘電体材料は、比誘電率が数100から数1000
と極めて大きいことから、将来のダイナミックRAM用
のキャパシタの絶縁膜材料として注目されている。
【0005】こうした強誘電体材料のうちPb(Zr,
Ti)O3 で示されるPZT膜を用いた従来のキャパシ
タは、下記の如くに構成されている。
【0006】図13は、キャパシタを概略的に示すもので
あり、図中の21は絶縁基板、3は下部配線層(ポリシリ
コン)、13はバリアメタル層、6は下部電極、7はPZ
T膜、8はアルミニウム上部電極を示している。
【0007】このキャパシタにおいて、PZT膜7はC
VD法(化学的気相成長法)、スパッタ法あるいはゾル
ーゲル法等により形成されるが、PZTが酸化物である
ことから、その形成は酸素雰囲気中で行われる。このた
め、下部電極6としては、耐酸化性の優れた金属材料で
ある白金(Pt)やパラジウム(Pd)が用いられてい
る。
【0008】ところが、従来、PtやPd電極上にPZ
Tを形成しようとした場合、得られるPZT膜は、その
基本的元素である鉛(Pb)とチタン(Ti)が異常に
不足してしまうという問題があった。このため、得られ
たPZT膜は、強誘電体材料としての性能指標である残
留分極密度や抗電界強度等の特性が著しく劣化してしま
う。
【0009】
【発明に至る経過】上記のように、PZT膜中でPbと
Tiが不足する原因を本発明者が検討したところ、材料
分析の結果、以下のようにその原因が明らかになった。
【0010】まず、Pbに関しては、従来、Pbの蒸気
圧がPZTの形成温度(焼結温度)で比較的高いことか
ら、膜の表面から蒸発するためと考えられていた。しか
し、分析の結果、PZT中のPbは下部電極やバリアメ
タル層へ激しく拡散して、これらと金属間化合物を形成
し、さらには下部配線のポリシリコン中にまで拡散して
いることが明らかになった。
【0011】一方、Tiが不足する原因は、PZTの形
成温度において、下部電極であるPdやPtとバリアメ
タルであるTiとが相互拡散してこれらの金属間化合物
を形成するためであり、この過程において、金属間化合
物の熱力学的安定相に対して不足する分のTi原子がP
ZTから供給されるためである。
【0012】こうした分析結果を図14〜20について詳述
すると、本発明者は、PZT薄膜の焼結過程において起
こる現象をSIMS法等を用いて以下に述べるように検
討した結果、焼結過程において下地電極(Pt/Ti)
とPZT原料との間で複雑な反応が起き、PZTの構成
元素であるPbとTiの組成ずれが起きていることが判
明したのである。
【0013】分析に際して、次の (1)〜(3) の測定を行
った。 (1) 窒素雰囲気中にて、Pt(膜厚200nm)/Ti(膜厚
50nm)/SiO2 (膜厚100nm)/Si基板に、 400℃、
600℃、 800℃で1時間の熱処理を施し、X線回折法に
よって生成物質を解析した。
【0014】(2) Pb(0.1mol/l):Ti(0.05mol/
l):Zr(0.05mol/l)及びDEA(ジエタノールア
ミン)(1.4mol/l)からなるゾルーゲル溶液を 420℃
で熱分解させることによって生成させたPZTアモルフ
ァス粉末を試料として、常温から 900℃の温度範囲にお
ける熱重量測定(TGA)を行い、PZT粉末からの成
分蒸発量を調べた。
【0015】(3) Si基板上に形成したSiO2 /Ti
/Pt膜上に上記の溶液をスピンコート法によって塗布
し、 600℃、1時間の焼結処理を施して膜厚2400ÅのP
ZT薄膜を形成した。この試料の深さ方向の濃度分布を
SIMS法により調べた。また、基板上に乾燥ゲル膜、
アモルファス膜、及び異なる条件で焼結処理を施して形
成した膜厚1000ÅのPZT薄膜の鉛の深さ方向濃度分布
を図18に示すようにXPSによって調べた。
【0016】これらの測定結果をそれぞれ説明する。
【0017】Pt/Ti膜の熱反応について:図14に、
窒素雰囲気にて熱処理を施したPt/Ti膜のX線回折
パターンの温度依存性を示す。熱処理温度の上昇に伴
い、TiO2(Rutile) の(101)回折とPtの(200)回折
のピーク強度が強くなっている。 400℃で熱処理を施し
た試料では、Ti5 9(Triclinic)の(200)回折が見ら
れ、 800℃で熱処理を施した試料では、TiO2(Rutil
e) の(110)回折が見られる。
【0018】図15に38〜42度のX線回折パターンを示
す。未熱処理の試料ではPtの(111)回折ピークである
39.68度が見られる。 400℃で熱処理を施した試料で
は、このピークが高角度側の 39.86度にシフトしてい
る。 600℃で熱処理を施した試料では、Pt−Ti金属
間反応によって形成されたPt3 Tiの(004)回折と考
えられる 39.96度にシフトしている。さらに、 800℃で
熱処理をした試料もまた同じ回折角 39.96度を示してい
る。
【0019】以上のように、Pt/Ti膜の熱処理時に
おける反応過程は、温度に依存して複雑な挙動を示す。
【0020】PZT粉末の熱重量測定(TGA)につい
て:図16に、溶液を 420℃で熱分解することによって形
成させたPZTアモルファス粉末の熱重量測定結果を示
す。室温から 200℃の温度範囲における重量減少は、粒
子表面に吸着した水分やCO2 などの離脱によるものと
考えられる。 700℃までは顕著な重量変化は見られない
が、 700℃以上でわずかな重量減少が見られる。 900℃
において 0.4wt%の重量減少が見られる。PbZr0.5
Ti0.5 3のPbの総重量は63.9wt%であることを考
えると、この重量の減少がPbの蒸発によるとしても、
PZT薄膜のPb濃度変化にはほとんど影響を与えない
ことがわかる。
【0021】SIMSによるPZT薄膜の組成分析につ
いて:図17に、SIMSで分析したPb、Zr、Ti、
Ptの深さ方向の二次イオン強度分布を示す。
【0022】a)Pbの二次イオン強度分布:Pbの仕
込組成が 20atm%であるのに対して、膜の深さ中央部で
5〜6 atm%と極めて低い値を示している。さらに基板
側を見ると、PbはPt/Ti層を通過して下層のSi
2 やSi基板にまで達している。
【0023】b)Zrの二次イオン強度分布:Zrの二
次イオン強度は深さ依存性を示さず、一定である。さら
に、Pt層への拡散も少なく、分析時のスパッタリング
により発生する界面の不均一さを考慮すると、Pt層へ
のZrの拡散量は無視できると考えられる。
【0024】c)Tiの二次イオン強度分布:TiとP
tの二次イオン強度を見ると、Pt層内にTiが侵入し
ていることが判る。さらに、X線回折法の結果で明らか
になったように、これらの金属間化合物を形成したと考
えられる。
【0025】PZT層のXPS分析について:図18に、
Pt/Ti膜上に形成した乾燥ゲル膜、アモルファス膜
及び異なる条件で形成したPZT膜の表面近傍における
Pb濃度のXPS分析結果を示す。最表面におけるPb
濃度が15〜21 atm%であるのに対して、5nm〜120nm エ
ッチングした後の濃度は成膜条件にかかわらず5〜6 a
tm%まで著しく減少している。これより、Pb濃度の著
しい不足は、乾燥ゲルの形成過程、すなわち、 170℃の
低温時において既に発生していたことが明らかになっ
た。
【0026】以上の結果を考察すると、以下の如くであ
る。
【0027】Pt/Ti電極の反応:図19に示したPt
−Ti系平衡状態図によると、PtとTiはPt8
i、Pt3 Ti、Pt5 Ti3 、PtTi、PtTi3
などの金属間化合物を形成する。
【0028】PZTとPt/Ti膜間の反応:図20に示
したPt−Pb平衡状態図からPbの挙動を考察する。
PtとPbは290℃以下でPtPb4 、PtPb及びP
3 Pbなどの金属間化合物を形成する。上述したXP
Sの分析結果によると、Pbは乾燥ゲルの形成温度であ
る 170℃でPt層に向かって拡散しているが、SIMS
の分析結果ではPt層に蓄積されていない。このこと
は、 600℃ではPtPbX よりもPtTiX の方が、熱
力学的に安定であることを示唆している。
【0029】Pb濃度が仕込組成より低くなる現象につ
いて、一般には、焼結処理の際にPZT膜表面からPb
またはPbOとして蒸発していくものと考えられてい
る。しかし、実際にはPZT膜表面からの蒸発量はわず
かであって、以上の分析結果からみて、そのほとんどが
基板に拡散している。さらに、Si中でもPbが検出さ
れていることから、Pt/Ti層を通過したPbはSi
2 に固溶し、さらにSi基板へと拡散する。
【0030】図19に示したPt−Ti平衡状態図からT
iの挙動を考察する。上述したように、基板のPtとT
iは、熱処理によって主にPt3 Tiを形成する。Pt
/Ti膜上でPZT薄膜を焼結すると、PtとTiが金
属間化合物を形成するのと同時に、PZT膜中のTiも
Pt層に吸収されて金属間化合物を形成するものと考え
られる。従って、PZT膜中のTi濃度の低減を防止す
るためには、Pt膜厚は可能な限り薄くすること及びT
iの目減り量を考慮してゾルーゲル原料の仕込組成を設
定する必要がある。
【0031】以上、Pt/Ti膜上にPZT薄膜を形成
する過程において起こる反応をSIMS、XPS、XR
Dを用いて解析した。これをまとめると、特にゾルーゲ
ル法によって形成されるPZT膜の組成は、熱処理に伴
うPbの基板側への拡散とTi−Pt間の反応に大きく
影響される。特にPbの拡散現象は 170℃程度の低温に
おいても著しい。Ti濃度の減少は、焼結処理時に発生
するPtとの合金反応に起因する。また、PZT膜中の
ZrはPt層に対して極めて安定である。
【0032】
【発明が解決しようとする課題】本発明の目的は、PZ
T等の強誘電体層の組成の変動を抑えてその本来の性能
を維持し、製膜の簡略化及び安定化、電気的特性の劣化
等、下地への悪影響を防止できるキャパシタと、電極構
造、更には半導体メモリ装置を提供することにある。
【0033】
【課題を解決するための手段】即ち、本発明は、第1の
電極層と、この第1の電極層に接して形成されかつ少な
くとも第1成分と第2成分とを含有する強誘電体層と、
この強誘電体層を介して前記第1の電極層の対極電極と
して形成されかつ特定元素と前記第1成分及び/又は前
記第2成分とこれらの化合物との少なくとも一方からな
る第2の電極層と、この第2の電極層に接して形成され
かつ前記第1成分に対する拡散バリアとして機能する拡
散バリア層とを有するキャパシタに係るものである。
【0034】本発明のキャパシタにおいて、強誘電体層
が鉛からなる第1成分とチタンからなる第2成分とを含
有するチタン酸ジルコン酸鉛層であり、第2の電極層が
白金及び/又はパラジウムと鉛及び/又はチタンとの金
属間化合物からなり、拡散バリア層がタングステン及び
/又はルテニウムからなることが望ましい。
【0035】また、強誘電体層を構成する鉛等の構成元
素が第2の電極層中に添加されているのがよい。
【0036】また、拡散バリア層を挟んで第2の電極層
の反対側に、チタン及び/又はチタン合金とタンタル及
び/又はタンタル合金との少なくとも一方からなるバリ
アメタル層が形成されているのがよい。
【0037】本発明はまた、上記の第2の電極層と拡散
バリア層とを有し、更に望ましくは上記のバリアメタル
層を有する電極構造も提供するものである。
【0038】更に、本発明は、上記のキャパシタ及び/
又は電極構造を有する半導体メモリ装置、例えばダイナ
ミックRAMも提供するものである。
【0039】
【実施例】以下、本発明を実施例について説明する。
【0040】図1は、PZT強誘電体膜を用いた本発明
によるキャパシタの一例を概略的に示すものである。
【0041】このキャパシタにおいて特徴的な構成は、
図13に示した従来例と比べて、チタン酸ジルコン酸鉛
(PZT)からなる強誘電体膜17の下部電極16が白金
(Pt)とチタン(Ti)及びその金属間化合物からな
り、かつ、この下部電極16下に鉛(Pb)に対する拡散
バリアとして機能するタングステン(W)層18が設けら
れていることである。
【0042】拡散バリア層18と下部配線層3との間に
は、チタン(Ti)及び/又はチタン合金(例えば窒化
チタン(TiN))からなるバリアメタル層13が設けら
れ、また上部電極8がアルミニウム(又はTi)で形成
されている点は、従来例と同様である。また、下部配線
層3はポリシリコン層からなっていてよいが、図2のよ
うに、例えばP- 型シリコン基板1に拡散法で形成され
たN+ 型半導体領域3であってもよい(但し、図中の10
は絶縁膜である)。
【0043】上記の強誘電体膜(PZT膜)17は後述の
ゾルーゲル法や、CVD法又はスパッタで膜厚 500〜10
0,000 Åに製膜してよい。また、上記の下部電極16の膜
厚は500〜10,000Åがよい。
【0044】また、上記の拡散バリア層18の膜厚は 100
〜10,000Å、バリアメタル層13の膜厚は 100〜10,000Å
であることが望ましい。また、上部電極8の膜厚は 100
〜100,000 Åとしてよい。これらの各層18、13、8はそ
れぞれ、公知のスパッタリング法や真空蒸着法によって
形成することができる。
【0045】本例によれば、上記した如く、拡散バリア
層18の存在によって、PZT膜17の形成時(膜乾燥時や
酸化焼結時等)においてその基本金属成分であるPbが
下部電極16からバリアメタル層13、更には下部配線層3
やシリコン層1へ拡散することを効果的に防止若しくは
減少させることができる。
【0046】また、下部電極16をPtとTiとの金属間
化合物で形成しているため、この下部電極の構成金属元
素が既に熱力学的に安定した相をなしていて、Ti原子
が十分に存在していることになる。この結果、PZT膜
17からはもはやTi原子が下部電極16へ供給されること
がなく若しくはその供給量が大幅に減少する。
【0047】図3には、本例のキャパシタ構造につい
て、図17で述べたと同様にしてPb、Zr、Ti、P
t、更にはWの深さ方向の二次イオン強度分布の分析結
果を示す。これによれば、次のことが明らかである。
【0048】a)Pbの二次イオン強度分布:PbのP
ZT層内での二次イオン強度が図17のそれと比較する
と、強度は高くて減少はみられず、そしてPbはW層内
で著しく減少しており、下層のSiO2 やSi基板にま
で達しておらず、W層のPbバリヤー効果が大である。
【0049】b)Zrの二次イオン強度分布:Zrは深
さ依存性を示さず、一定である。さらに、Pt−Ti層
への拡散も少なく、Pt−Ti層へのZrの拡散量は無
視できると考えられる。
【0050】c)Tiの二次イオン強度分布:Tiの二
次イオン強度はPZT層内では図17のそれと比較する
と、強度は殆ど変化がない。
【0051】以上の分析結果から、本例のキャパシタ及
びその電極構造によって、次の(1)〜(5)に示す顕
著な効果をもたらすことができる。
【0052】(1)PZT膜の膜組成が維持され、化学
量論比の強誘電体薄膜が得られるため、優れた電気的特
性(高残留分極密度、低抗電界強度、低リーク電流密
度、高絶縁耐圧等)が得られる。
【0053】(2)強誘電体薄膜の形成時にPbやTi
を過剰に供給する必要がないことから、製膜法の簡略
化、安定化が図れる。
【0054】(3)一般に、強誘電体材料の構成元素は
シリコン基板に拡散した場合、電気的特性の劣化要因と
なるが、これを防止できる。
【0055】(4)下部電極を薄くしても、Tiの拡散
が効果的に防止されるため、下部電極の厚みを極力薄く
でき、このため、貴金属であるPtの使用量を軽減でき
る。
【0056】(5)最も単純でありながら、強誘電体薄
膜の形成に対して安定な電極構造を形成できる。
【0057】本例によるキャパシタ及びその電極構造
は、上記した顕著な効果を奏することから、半導体メモ
リ装置、例えばダイナミックRAMのメモリセルのキャ
パシタ(例えばスタック型のもの)に用いると極めて有
利である。図4及び図5に、ダイナミックRAMのメモ
リセルの一例を示す。
【0058】P- 型シリコン基板1の一主面には、フィ
ールド酸化膜2で区画された素子領域が形成され、ここ
に、MOSトランジスタからなるトランスファゲートT
RとキャパシタCAPとからなるメモリセルM−CEL
が設けられている。
【0059】トランスファゲートTRにおいては、N+
型ソース領域3とN+ 型ドレイン領域4が不純物拡散で
それぞれ形成され、これら両領域間にはゲート酸化膜5
を介してワードラインWLが設けられ、ドレイン領域4
にはSiO2 等の絶縁層9、10のコンタクトホール11を
介してビットラインBLが接続されている。
【0060】キャパシタCAPはスタック型と称される
ものであって、ソース領域3上には絶縁層10のコンタク
トホール12を介してバリアメタル層13、拡散バリア層1
8、下部電極16が接続され、この下部電極上にPZT強
誘電体膜17及び上部電極8が順次積層されている。
【0061】キャパシタCAPを構成する強誘電体膜17
は、後述する原料溶液を用い、ゾルーゲル法で形成した
膜厚2400ÅのPZT、即ちPb(Zr,Ti)O3 膜か
らなっている。また、下部電極16は、例えば膜厚 2,000
ÅのPt、Ti及びこれらの金属間化合物からなり、拡
散バリア層18は膜厚 1,000ÅのW層からなり、バリアメ
タル層13は膜厚 1,000ÅのTi層からなっている。ま
た、強誘電体膜と接する上部電極8は膜厚10,000Åのア
ルミニウム(またはPt)層からなっている。
【0062】次に、このメモリセルM−CELの作製方
法を図6〜図12について説明する。
【0063】まず、図6のように、P- 型シリコン基板
(ウェハ)1上に選択酸化法によりフィールド酸化膜2
を形成し、熱酸化法によるゲート酸化膜5及び化学的気
相成長法によるポリシリコンワードラインWLをそれぞ
れ形成し、更に、As等のN型不純物の熱拡散でN+
ソース領域3及びドレイン領域4をそれぞれ形成する。
【0064】そして、全面に化学的気相成長法で堆積さ
せたSiO2 絶縁層10に対し、ソース領域3上にフォト
リソグラフィでコンタクトホール12を形成する。
【0065】次いで、コンタクトホール12においてソー
ス領域3に接合するように、Tiバリアメタル層13、W
拡散バリア層18、Ti/Pt下部電極層16を順次スパッ
タリングによって全面に形成する。
【0066】次いで、これらの各層をフォトリソグラフ
ィで図7のように同一パターンにパターニングする。
【0067】次いで、図8のように、下部電極16を含め
全面にスピンコート法又はディップコート法によって、
ゾルーゲル原料溶液27を塗布する。この原料溶液27は、
構成金属元素の有機金属化合物であるPb(CH3 CO
O)2 ・3H2 O(酢酸鉛)を0.10mol/l 、Ti(i−
OC3 7 4 (チタニウムイソプロポキシド)を0.05
mol/l 、Zr(i−OC3 7 4 (ジルコニウムイソ
プロポキシド)を0.05mol/l 、そして安定剤であるNH
(C2 4 OH)2 (ジエタノールアミン:DEA)を
1.4mol/l の配合量で、溶剤であるCH3 OC2 4
H(メトキシエタノール)で希釈した溶液である。
【0068】次いで、原料溶液27を塗布したウェハを所
定の温度(100〜300 ℃、特に 130〜200 ℃)で加熱し、
塗布した溶液の乾燥を行い、図9のように、乾燥ゲル膜
37を形成する。
【0069】次いで、乾燥を完了したウェハをペロブス
カイト結晶が形成する温度で酸化焼結し、図10のよう
に、強誘電体薄膜17を全面に形成する。
【0070】次いで、図11のように、全面に形成した強
誘電体薄膜17の不要な部分をドライエッチング法などに
よって除去し、下部電極16上にPZT強誘電体膜17を所
定パターンに形成する。
【0071】次いで、図12のように、フォトリソグラフ
ィによって、強誘電体薄膜17との接合部に上部電極8を
所定パターンに形成する。上部電極8の形成に際して、
Pt層、次にW拡散バリア層(いずれも図示せず)をP
ZT強誘電体膜17上に、その側壁(サイドウォール)部
も覆うようにして形成してから、上部電極となる金属、
例えばアルミニウム(又はPt)をスパッタ法などによ
り形成した後、所定のパターンに形成すると更に好まし
い。
【0072】以上、本発明の実施例を説明したが、上述
の実施例は本発明の技術的思想に基いて更に変形が可能
である。
【0073】例えば、上述した拡散バリア層18をW以外
にもルテニウム(Ru)又はこれらの混合物で形成する
ことができる。
【0074】また、上述した下部電極層16もPt−Ti
以外にも、強誘電体薄膜の形成温度において熱力学的に
安定なパラジウム(Pd)とTiとの金属間化合物を用
いることができ、或いは、Pt−Pd−Tiの三元系と
してもよい。下部電極は更に、Pt−Pb、Pd−Pb
やPt−Pb−Ti等で形成すれば、Pbの拡散を更に
防止できるものと期待される。
【0075】下部電極層(例えばPt−TiやPd−T
i金属間化合物)中に、形成しようとする強誘電体材料
の構成元素(例えばPb、Sr、Ba等)を混合させて
おくのも、これらの拡散を防ぐ上で効果的である。
【0076】上述したバリアメタル層もTiに限らず、
タンタル(Ta)及び/又はタンタル合金、Ti−Ta
等の他の金属で形成してよい。
【0077】また、上述した例では拡散バリア層18の下
にバリアメタル層13を設けたが、これを逆にしてバリア
メタル層13の下に拡散バリア層18を設けることもでき
る。また、その他のキャパシタ構成層の材質をはじめ、
キャパシタ自体のパターン、配線若しくは接続構造等も
上述した例に限らず、種々変更可能である。また、キャ
パシタは上述した縦方向への積層構造以外に、その積層
方向は種々に変更してよい。
【0078】上述した各層の形成方法も様々に変更して
よく、例えば、PZT膜17については、上述したゾルー
ゲル原料溶液の成分として、酢酸鉛以外に、2−エチル
ヘキサン酸鉛、ナフテン酸鉛等の脂肪酸鉛や鉛−ジ−n
−ブトキシド、鉛−ジ−n−ペントキシド等の鉛アルコ
キシドが使用可能である。
【0079】チタニウムイソプロポキシド以外に、チタ
ン−テトラ−n−ブトキシド、チタン−テトラ−n−ペ
ントキシド等のチタニウムアルコキシドや2−エチルヘ
キサン酸チタニウム、ナフテン酸チタニウム等の脂肪酸
のチタン塩が使用可能である。
【0080】ジルコニウムイソプロポキシド以外に、ジ
ルコニウム−テトラ−n−ブトキシド、ジルコニウム−
テトラ−n−ペントキシド等のジルコニウムアルコキシ
ドや2−エチルヘキサン酸ジルコニウム、ナフテン酸ジ
ルコニウム等の脂肪酸のジルコニウム塩が使用可能であ
る。
【0081】DEA以外にもジプロパノールアミン、ト
リエタノールアミン等のアルカノールアミン又はアセチ
ルアセトン等のβ−ジケトンがそれぞれ単独に或いは併
用して使用可能である。
【0082】更に、原料溶液の溶媒もメトキシエタノー
ル以外に、イソプロパノール、n−ブタノール等が使用
可能である。
【0083】PZT膜はゾルーゲル法以外にも、スパッ
タリングやCVD等で形成することができる。他のキャ
パシタ構成層についても種々の方法で製膜可能である。
【0084】また、PZTをはじめ、本発明に使用する
強誘電体の組成も種々変更してよい。また、その適用対
象も上述したスタック型キャパシタに限らず、SiO2
膜上に上述のスタック型キャパシタを設けてこのキャパ
シタの下部電極を延設してトランスファゲートのソース
領域と接続する構造としてよいし、或いはスタック型で
はなく、いわゆるトレンチ(溝)内にキャパシタを組み
込んだ構造のキャパシタにも適用可能である。その他、
上述した電極構造を半導体メモリの他の箇所に適用する
こともできる。
【0085】
【発明の作用効果】本発明は上述した如く、第1の電極
層と、この第1の電極層に接して形成されかつ少なくと
も第1成分と第2成分とを含有する強誘電体層と、この
強誘電体層を介して前記第1の電極層の対極電極として
形成されかつ特定元素と前記第1成分及び/又は前記第
2成分とこれらの化合物との少なくとも一方からなる第
2の電極層と、この第2の電極層に接して形成されかつ
前記第1成分に対する拡散バリアとして機能する拡散バ
リア層とを有するキャパシタを構成しているので、拡散
バリア層の存在によって、強誘電体層の形成時において
その基本成分である第1成分が第2の電極層を介して拡
散することを効果的に防止若しくは減少させることがで
きる。
【0086】また、第2の電極層は上記した成分又は化
合物で形成しているため、この第2の電極層の構成元素
が既に熱力学的に安定した相をなしており、この結果、
強誘電体層からはもはや第1成分又は第2成分が第2の
電極層へ供給されることがなく若しくはその供給量が大
幅に減少する。
【0087】従って、強誘電体層の膜組成が維持され、
化学量論比の強誘電体層が得られるため、優れた電気的
特性(高残留分極密度、低抗電界強度、低リーク電流密
度、高絶縁耐圧等)が得られると共に、強誘電体層の形
成時に第1又は第2成分を過剰に供給する必要がないこ
とから、製膜法の簡略化、安定化が図れ、強誘電体材料
の構成元素の半導体基板への拡散を防止してその電気的
特性を保持でき、単純でありながら、強誘電体層の形成
に対して安定な電極構造を形成できる。
【図面の簡単な説明】
【図1】本発明の実施例によるキャパシタの概略断面図
である。
【図2】本発明の他の実施例によるキャパシタの概略断
面図である。
【図3】同実施例による深さ方向の二次イオン強度分布
図である。
【図4】同PZT薄膜を用いたキャパシタを組み込んだ
ダイナミックRAMのメモリセルの拡大断面図(図5の
IV−IV線断面図)である。
【図5】同メモリセルの拡大平面図である。
【図6】同メモリセルの製造方法の一工程段階の拡大断
面図である。
【図7】同メモリセルの製造方法の他の一工程段階の拡
大断面図である。
【図8】同メモリセルの製造方法の他の一工程段階の拡
大断面図である。
【図9】同メモリセルの製造方法の他の一工程段階の拡
大断面図である。
【図10】同メモリセルの製造方法の他の一工程段階の拡
大断面図である。
【図11】同メモリセルの製造方法の他の一工程段階の拡
大断面図である。
【図12】同メモリセルの製造方法の更に他の一工程段階
の拡大断面図である。
【図13】従来例によるキャパシタの概略断面図である。
【図14】Pt/Ti膜のX線回折スペクトル図である。
【図15】Pt/Ti膜の別のX線回折スペクトル図であ
る。
【図16】ゾルーゲル法によりPZT薄膜を形成するとき
の乾燥温度による重量変化(TGA)を示すグラフであ
る。
【図17】同深さ方向の二次イオン強度分布図である。
【図18】異なる条件下で得られた深さ方向のPb濃度分
布図である。
【図19】Pt−Ti平衡状態図である。
【図20】Pt−Pb平衡状態図である。
【符号の説明】
1・・・基板 3・・・N+ 型ソース領域 4・・・N+ 型ドレイン領域 6、16・・・下部電極 7、17・・・強誘電体膜(PZT薄膜) 8・・・上部電極 13・・・バリアメタル層 18・・・拡散バリア層 21・・・絶縁基板 CAP・・・キャパシタ TR・・・トランスファゲート M−CEL・・・メモリセル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西村 明俊 茨城県稲敷郡美浦村木原2355番地 日本テ キサス・インスツルメンツ株式会社内 (72)発明者 沼田 乾 茨城県稲敷郡美浦村木原2355番地 日本テ キサス・インスツルメンツ株式会社内

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 第1の電極層と、この第1の電極層に接
    して形成されかつ少なくとも第1成分と第2成分とを含
    有する強誘電体層と、この強誘電体層を介して前記第1
    の電極層の対極電極として形成されかつ特定元素と前記
    第1成分及び/又は前記第2成分とこれらの化合物との
    少なくとも一方からなる第2の電極層と、この第2の電
    極層に接して形成されかつ前記第1成分に対する拡散バ
    リアとして機能する拡散バリア層とを有するキャパシ
    タ。
  2. 【請求項2】 強誘電体層が鉛からなる第1成分とチタ
    ンからなる第2成分とを含有するチタン酸ジルコン酸鉛
    層であり、第2の電極層が白金及び/又はパラジウムと
    鉛及び/又はチタンとの金属間化合物からなり、拡散バ
    リア層がタングステン及び/又はルテニウムからなる、
    請求項1に記載したキャパシタ。
  3. 【請求項3】 強誘電体層を構成する元素が第2の電極
    層中に添加されている、請求項1又は2に記載したキャ
    パシタ。
  4. 【請求項4】 拡散バリア層を挟んで、第2の電極層の
    反対側に、チタン及び/又はチタン合金とタンタル及び
    /又はタンタル合金との少なくとも一方からなるバリア
    メタル層が形成されている、請求項1〜3のいずれかに
    記載したキャパシタ。
  5. 【請求項5】 請求項1〜3のいずれかに記載した第2
    の電極層と拡散バリア層とを有する電極構造。
  6. 【請求項6】 請求項4に記載したバリアメタル層を有
    する、請求項5に記載した電極構造。
  7. 【請求項7】 請求項1〜4のいずれかに記載したキャ
    パシタ及び/又は請求項5又は6に記載した電極構造を
    有する半導体メモリ装置。
JP13678893A 1993-05-14 1993-05-14 キャパシタ Expired - Fee Related JP3412051B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP13678893A JP3412051B2 (ja) 1993-05-14 1993-05-14 キャパシタ
US08/242,924 US5508953A (en) 1993-05-14 1994-05-16 Capacitor, electrode structure, and semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13678893A JP3412051B2 (ja) 1993-05-14 1993-05-14 キャパシタ

Publications (2)

Publication Number Publication Date
JPH06326270A true JPH06326270A (ja) 1994-11-25
JP3412051B2 JP3412051B2 (ja) 2003-06-03

Family

ID=15183538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13678893A Expired - Fee Related JP3412051B2 (ja) 1993-05-14 1993-05-14 キャパシタ

Country Status (2)

Country Link
US (1) US5508953A (ja)
JP (1) JP3412051B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08335679A (ja) * 1995-04-07 1996-12-17 Hyundai Electron Ind Co Ltd 半導体素子製造方法
KR100282374B1 (ko) * 1996-04-23 2001-02-15 포만 제프리 엘 전자디바이스및복합물스택전극구조제조방법
JP2001196547A (ja) * 2000-01-12 2001-07-19 Fujitsu Ltd 半導体装置
US7033001B2 (en) 2001-12-18 2006-04-25 Matsushita Electric Industrial Co., Ltd. Piezoelectric element, ink jet head, angular velocity sensor, manufacturing method thereof, and ink jet type recording apparatus
JPWO2004066388A1 (ja) * 2003-01-17 2006-05-18 富士通株式会社 強誘電体キャパシタおよびその製造方法
US7215067B2 (en) * 2003-02-07 2007-05-08 Canon Kabushiki Kaisha Ferroelectric thin film element, piezoelectric actuator and liquid discharge head
JP2008066644A (ja) * 2006-09-11 2008-03-21 Fujitsu Ltd 半導体装置及びその製造方法
US7763921B2 (en) 2006-11-14 2010-07-27 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method thereof
US7939347B2 (en) 2008-08-28 2011-05-10 Fujitsu Semiconductor Limited Semiconductor device manufacturing method
US8497537B2 (en) 2005-11-29 2013-07-30 Fujitsu Semiconductor Limited Semiconductor device with ferro-electric capacitor
JP2020053620A (ja) * 2018-09-28 2020-04-02 株式会社リコー 強誘電体薄膜形成用溶液、強誘電体薄膜、圧電素子、液体吐出ヘッド、液体吐出ユニット、液体吐出装置および圧電装置

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3505758B2 (ja) * 1993-12-28 2004-03-15 ローム株式会社 不揮発性半導体メモリ
US5802479A (en) * 1994-09-23 1998-09-01 Advanced Safety Concepts, Inc. Motor vehicle occupant sensing systems
CN1075243C (zh) * 1994-12-28 2001-11-21 松下电器产业株式会社 集成电路用电容元件及其制造方法
KR970076816A (ko) * 1996-05-06 1997-12-12 김광호 누설 전류를 이용한 다진법 강유전체 랜덤 액세서 메모리
US6025205A (en) * 1997-01-07 2000-02-15 Tong Yang Cement Corporation Apparatus and methods of forming preferred orientation-controlled platinum films using nitrogen
US6054331A (en) * 1997-01-15 2000-04-25 Tong Yang Cement Corporation Apparatus and methods of depositing a platinum film with anti-oxidizing function over a substrate
TW378345B (en) * 1997-01-22 2000-01-01 Hitachi Ltd Resin package type semiconductor device and manufacturing method thereof
US6498097B1 (en) 1997-05-06 2002-12-24 Tong Yang Cement Corporation Apparatus and method of forming preferred orientation-controlled platinum film using oxygen
US6162698A (en) * 1997-06-28 2000-12-19 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a capacitor in a semiconductor device
JP3452800B2 (ja) * 1997-06-30 2003-09-29 ヒュンダイ エレクトロニクス インダストリーズ カムパニー リミテッド 高集積記憶素子およびその製造方法
EP1033037B1 (en) * 1997-06-30 2006-12-13 Daewoo Electronics Corporation Thin film actuated mirror including a seeding member and an electrodisplacive member made of materials having the same crystal structure and growth direction
US6392264B2 (en) * 1997-07-08 2002-05-21 Hideki Takeuchi Semiconductor memory device and method of producing the same
US5910880A (en) 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors
KR100533991B1 (ko) 1997-12-27 2006-05-16 주식회사 하이닉스반도체 반도체 장치의 고유전체 캐패시터 제조방법
US6162744A (en) * 1998-02-28 2000-12-19 Micron Technology, Inc. Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers
US6191443B1 (en) 1998-02-28 2001-02-20 Micron Technology, Inc. Capacitors, methods of forming capacitors, and DRAM memory cells
US6156638A (en) * 1998-04-10 2000-12-05 Micron Technology, Inc. Integrated circuitry and method of restricting diffusion from one material to another
US6730559B2 (en) * 1998-04-10 2004-05-04 Micron Technology, Inc. Capacitors and methods of forming capacitors
US6165834A (en) * 1998-05-07 2000-12-26 Micron Technology, Inc. Method of forming capacitors, method of processing dielectric layers, method of forming a DRAM cell
US6255186B1 (en) 1998-05-21 2001-07-03 Micron Technology, Inc. Methods of forming integrated circuitry and capacitors having a capacitor electrode having a base and a pair of walls projecting upwardly therefrom
JP3482883B2 (ja) * 1998-08-24 2004-01-06 株式会社村田製作所 強誘電体薄膜素子およびその製造方法
US20030001189A1 (en) * 2000-02-24 2003-01-02 Tetsuo Fujiwara Ferroelectric capacitor and semiconductor device
US6197668B1 (en) * 1998-11-06 2001-03-06 Advanced Micro Devices, Inc. Ferroelectric-enhanced tantalum pentoxide for dielectric material applications in CMOS devices
DE19857039A1 (de) * 1998-12-10 2000-06-21 Siemens Ag Mikroelektronische Struktur
US6323044B1 (en) * 1999-01-12 2001-11-27 Agere Systems Guardian Corp. Method of forming capacitor having the lower metal electrode for preventing undesired defects at the surface of the metal plug
US6255157B1 (en) 1999-01-27 2001-07-03 International Business Machines Corporation Method for forming a ferroelectric capacitor under the bit line
JP2000236075A (ja) * 1999-02-12 2000-08-29 Sony Corp 誘電体キャパシタの製造方法および半導体記憶装置の製造方法
US6387748B1 (en) * 1999-02-16 2002-05-14 Micron Technology, Inc. Semiconductor circuit constructions, capacitor constructions, and methods of forming semiconductor circuit constructions and capacitor constructions
US6688729B1 (en) * 1999-06-04 2004-02-10 Canon Kabushiki Kaisha Liquid discharge head substrate, liquid discharge head, liquid discharge apparatus having these elements, manufacturing method of liquid discharge head, and driving method of the same
KR100360592B1 (ko) * 1999-12-08 2002-11-13 동부전자 주식회사 반도체 장치 및 그 제조 방법
US7005695B1 (en) 2000-02-23 2006-02-28 Micron Technology, Inc. Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region
US6531371B2 (en) * 2001-06-28 2003-03-11 Sharp Laboratories Of America, Inc. Electrically programmable resistance cross point memory
US6925001B2 (en) * 2001-06-28 2005-08-02 Sharp Laboratories Of America, Inc. Electrically programmable resistance cross point memory sensing method
US20050212022A1 (en) * 2004-03-24 2005-09-29 Greer Edward C Memory cell having an electric field programmable storage element, and method of operating same
US20050230724A1 (en) * 2004-04-16 2005-10-20 Sharp Laboratories Of America, Inc. 3D cross-point memory array with shared connections
EP1624479A3 (en) 2004-08-05 2008-07-16 Samsung Electronics Co, Ltd Ferroelectric memory and ferroelectric capacitor with Ir-alloy electrode or Ru-alloy electrode and method of manufacturing same
US8552515B2 (en) 2011-08-12 2013-10-08 Cypress Semiconductor Corporation Method for fabricating a damascene self-aligned ferroelectric random access memory (F-RAM) device structure employing reduced processing steps
US8518791B2 (en) * 2011-08-12 2013-08-27 Cypress Semiconductor Corporation Method for fabricating a damascene self-aligned ferroelectric random access memory (F-RAM) with simultaneous formation of sidewall ferroelectric capacitors

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5046043A (en) * 1987-10-08 1991-09-03 National Semiconductor Corporation Ferroelectric capacitor and memory cell including barrier and isolation layers
US5005102A (en) * 1989-06-20 1991-04-02 Ramtron Corporation Multilayer electrodes for integrated circuit capacitors
JP3144799B2 (ja) * 1990-11-30 2001-03-12 松下電器産業株式会社 半導体装置およびその製造方法
US5335138A (en) * 1993-02-12 1994-08-02 Micron Semiconductor, Inc. High dielectric constant capacitor and method of manufacture

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985757A (en) * 1995-04-07 1999-11-16 Hyundai Electronics Industries Co., Ltd. Method for fabricating semiconductor device
JPH08335679A (ja) * 1995-04-07 1996-12-17 Hyundai Electron Ind Co Ltd 半導体素子製造方法
KR100282374B1 (ko) * 1996-04-23 2001-02-15 포만 제프리 엘 전자디바이스및복합물스택전극구조제조방법
JP2001196547A (ja) * 2000-01-12 2001-07-19 Fujitsu Ltd 半導体装置
US7478558B2 (en) 2001-12-18 2009-01-20 Panasonic Corporation Piezoelectric element, ink jet head, angular velocity sensor, method for manufacturing the same, and ink jet recording apparatus
US7033001B2 (en) 2001-12-18 2006-04-25 Matsushita Electric Industrial Co., Ltd. Piezoelectric element, ink jet head, angular velocity sensor, manufacturing method thereof, and ink jet type recording apparatus
JPWO2004066388A1 (ja) * 2003-01-17 2006-05-18 富士通株式会社 強誘電体キャパシタおよびその製造方法
US7215067B2 (en) * 2003-02-07 2007-05-08 Canon Kabushiki Kaisha Ferroelectric thin film element, piezoelectric actuator and liquid discharge head
US8497537B2 (en) 2005-11-29 2013-07-30 Fujitsu Semiconductor Limited Semiconductor device with ferro-electric capacitor
JP2008066644A (ja) * 2006-09-11 2008-03-21 Fujitsu Ltd 半導体装置及びその製造方法
US7763921B2 (en) 2006-11-14 2010-07-27 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method thereof
US8110411B2 (en) 2006-11-14 2012-02-07 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method thereof
US8367428B2 (en) 2006-11-14 2013-02-05 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method thereof
US7939347B2 (en) 2008-08-28 2011-05-10 Fujitsu Semiconductor Limited Semiconductor device manufacturing method
JP2020053620A (ja) * 2018-09-28 2020-04-02 株式会社リコー 強誘電体薄膜形成用溶液、強誘電体薄膜、圧電素子、液体吐出ヘッド、液体吐出ユニット、液体吐出装置および圧電装置

Also Published As

Publication number Publication date
US5508953A (en) 1996-04-16
JP3412051B2 (ja) 2003-06-03

Similar Documents

Publication Publication Date Title
JP3412051B2 (ja) キャパシタ
US5489548A (en) Method of forming high-dielectric-constant material electrodes comprising sidewall spacers
US5851841A (en) Method for producing ferroelectric film element, and ferroelectric film element and ferroelectric memory element produced by the method
KR100275726B1 (ko) 강유전체 메모리 장치 및 그 제조 방법
EP0785579B1 (en) Dielectric capacitor and process for preparing the same
US5554564A (en) Pre-oxidizing high-dielectric-constant material electrodes
US5573979A (en) Sloped storage node for a 3-D dram cell structure
KR100729231B1 (ko) 강유전체 구조물, 강유전체 구조물의 형성 방법, 강유전체구조물을 구비하는 반도체 장치 및 그 제조 방법
US5965942A (en) Semiconductor memory device with amorphous diffusion barrier between capacitor and plug
US5358889A (en) Formation of ruthenium oxide for integrated circuits
US6285048B1 (en) Barium strontium titanate integrated circuit capacitors and process for making the same
US5793600A (en) Method for forming high dielectric capacitor electrode structure and semiconductor memory devices
KR19990030200A (ko) 커패시터와 mos 트랜지스터를 갖는 반도체 기억소자
US6727156B2 (en) Semiconductor device including ferroelectric capacitor and method of manufacturing the same
KR100238210B1 (ko) 산화티탄마그네슘 박막을 이용한 fram 및 ffram 소자
JP2001237402A (ja) 構造化された金属酸化物含有層および半導体構造素子の製造方法
JPH09129827A (ja) 強誘電体キャパシタ
KR20000014388A (ko) 강유전체 메모리 커패시터 및 그 제조방법
US20010024868A1 (en) Microelectronic structure and method of fabricating it
JPH08330538A (ja) 半導体メモリ
JP3294214B2 (ja) 薄膜キャパシタ
KR100282459B1 (ko) 강유전성램 캐패시터의 제조방법
JP3924928B2 (ja) 強誘電体材料及び強誘電体メモリ
US6498044B1 (en) Capacitor having perovskite series dielectric film containing copper and manufacturing method thereof
JP3937033B2 (ja) 強誘電体材料、その製造方法及び強誘電体メモリ

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030225

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090328

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090328

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100328

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100328

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110328

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees