JP2012015326A - 薄膜コンデンサ及びその製造方法 - Google Patents
薄膜コンデンサ及びその製造方法 Download PDFInfo
- Publication number
- JP2012015326A JP2012015326A JP2010150373A JP2010150373A JP2012015326A JP 2012015326 A JP2012015326 A JP 2012015326A JP 2010150373 A JP2010150373 A JP 2010150373A JP 2010150373 A JP2010150373 A JP 2010150373A JP 2012015326 A JP2012015326 A JP 2012015326A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrodes
- thin film
- capacitor
- protective layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【解決手段】コンデンサ1は、平面矩形状をなす基板2上に、下部電極3、誘電体膜4、上部電極5A,5B、第3の電極6、保護層7、及び端子電極8が、順次積層されてなるものである。下部電極3は、基板2の外周よりも内側の領域上に形成され、誘電体膜4は、下部電極3の上面及び側壁面、及び、下部電極3の外方の基板2上面の一部を覆うように形成され、上部電極5A,5Bは下部電極3に誘電体膜を介して対向して並置するように形成されている。また、誘電体膜4は、上部電極5Aと上部電極5Bとの間の位置に開口部41を有し、その位置に、下部電極3と電気的に接続する第3の電極6が形成されている。
【選択図】図2
Description
図1は、本発明の好適な一実施形態による薄膜コンデンサの概略構造を示す上面図(平面図)であり、図2は、図1のII−II線に沿う断面図である。なお、本実施形態の薄膜コンデンサ(以下、単に「コンデンサ」と称する)1は、図1及び図2に示すとおり、2つのコンデンサが直列に接続された構造を有するものである。
ここで、このような構成を有するコンデンサ1を製造する方法の一例について、以下に説明する。図3〜図9は、コンデンサ1を製造している手順を示す工程図である。
まず、基板2を準備し、その表面を例えばCMP法で研磨して平坦化する。また、基板2の材料が金属又は半導体である場合は、基板2表面に絶縁層を形成する。なお、一枚の基板2上には、コンデンサ1の素子構造が複数形成され(例えば、ライン/スペースが数μm/数μmの微細構造)、最終的には、素子単位で個片(個品)化され、複数のコンデンサが得られるが、以下の図示においては、一つのコンデンサ1の素子構造の部分を例示する。
この基板2上に、フォトリソグラフィとめっきにより、下部電極3を形成する。より具体的には、例えば、まず、基板2の表面上にシード層として下地導体層(膜厚:0.01〜1μm程度)3aを、スパッタリング又は無電解めっきにて形成する(図3(A)参照)。次いで、下地導体層3a上にフォトレジストを成膜し、それをフォトリソグラフィによって、下部電極3に対応した選択めっき用のレジストマスクM1にパターニングする(図3(B))。
次に、下部電極3の上面端部及び側壁面、さらに、下部電極3の外方の基板2上面の一部を覆う誘電体膜4を形成する。より具体的には、下部電極3及び露呈している基板2の部位上の全面に、スパッタリング等のPVD法、CVD法、ALD法、溶液法等により、誘電体膜4(膜厚:0.01〜1μm程度)を形成する(図4(A))。
次に、誘電体膜4において、下部電極3と第3の電極6とを接続する開口部(コンタクトホール)41を形成する。より具体的には、フォトレジストからなるレジストマスクM2を、誘電体膜4上であり、且つ、下部電極3と第3の電極6とを電気的に接続する開口部位を除く部位に成膜し(図4(B))、さらに、レジストマスクM2をエッチマスクとして、誘電体膜4をエッチングにより除去し、これにより、誘電体膜4の一部を除去して開口部41を形成するとともに、開口部41を有した誘電体膜4を得る(図4(C))。
次に、図5に示す状態の誘電体膜4の上面に、コンデンサ1の電極面積を決める上部電極5A,5Bの第1上部電極51A,51Bを形成し、下部電極3が露呈している部分(開口部41)に第3の電極6の下層部位61を形成する。より具体的には、例えば、誘電体膜4上、及び開口部41に位置する下部電極3上に、シード層として下地導体層(膜厚:0.01〜1μm程度)5aをスパッタリング又は無電解めっきにて形成する。次いで、シード層上にレジストマスクM3を配置する(図5(A))。次いで、下部電極3上に形成され、且つ、レジストマスクM3に覆われていないシード層が露呈している部分に、選択的に電気(電解)めっきを施し、第1上部電極形成用の電気めっき導体層と、下層部位形成用の電気めっき導体層を所望の厚さとなるまで電着形成する。次いで、レジストマスク及び電気めっき導体層外部のシード層を除去することにより、第1上部電極用の導体層51A,51B、及び下層部位用の導体層61を得る(図5(B))。なお、図5(B)においては、この第1上部電極用の導体層を上部電極51A,51Bと、また、下層部位用の導体層を下層部位61と同じ符合で示す。
次に、第1上部電極51A,51Bの端部、下層部位61の端部、下部電極3上に形成された誘電体膜4の上面、下部電極3の側壁面上に形成された誘電体膜4、及び基板2上に形成された誘電体膜4を覆うように、第1保護層73を形成する。例えば、未硬化状態の光硬化型樹脂を充填する。その後、第1保護層73を形成しない部位の上にメタルマスクM4を設置した状態で(図6(A))、フォトリソグラフィによるパターニングを行うことで、第1上部電極51A,51Bの端部,下層部位61の端部、下部電極3上に形成された誘電体膜4の上面、下部電極3の側壁面上に形成された誘電体膜4、及び基板2上に形成された誘電体膜4を覆う第1保護層73を形成する(図6(B))。なお、第1上部電極51A,51B、及び下層部位61の上面で、後述する第2上部電極52A,52B、及び第3の電極6の上層部位62と接続する箇所は、第1保護層73に覆われずに露出している。
次に、第1上部電極51A,51Bに接続する第2上部電極52A,52B、及び第3の電極6の上層部位62を形成する。より具体的には、まず第1保護層73上に、シード層として下地導体層(膜厚:0.01〜1μm程度)7aを、スパッタリング又は無電解めっきにて形成する。次いで、下地導体層7a上にレジストマスクM5を配置する(図7(A))。次いで、第1保護層73上、且つ、第1上部電極51A,51B及び上層部位62の露出箇所に形成され、且つ、レジストマスクM5に覆われていないシード層が露呈している部分に選択的に電気(電解)めっきを施し、第2上部電極形成用の電気めっき導体層52A,52B、及び上層部位用の電気めっき導体層62を所望の厚さとなるまで電着形成し、次いで、レジストマスクM5及び電気めっき導体層外部の下地導体層7aを除去することにより、第2上部電極用の導体層52A,52B、及び上層部位用の導体層62を得る(図7(B))。なお、図7(B)においては、この第2上部電極用の導体層を第2電極52A,52Bと同じ符合で示し、また、この上層部位用の導体層を上層部位62と同じ符合で示す。
次に、第2上部電極52A,52Bの端部と、上層部位62の上面及び側面と、第1保護層73の上面を覆うように、第2保護層74を形成する。より具体的には、例えば、未硬化状態の光硬化型樹脂を充填し、その後、第2保護層74を形成しない部位の上にメタルマスクM6を設置した状態で(図8(A))、フォトリソグラフィによるパターニングを行うことで、第2上部電極52A,52Bの上面で端子電極8A,8Bと接続する箇所(開口部71,72)は、第2保護層74に覆われずに露出している(図8(B))。
次に、第2保護層74の上面に形成され、第2上部電極52A,52Bに接続する端子電極8A,8Bを形成する。より具体的には、第2保護層74の上面に、シード層として下地導電層8aをスパッタリング又は無電解めっきにて形成する。次いで、シード層上にレジストマスクM7を配置する(図9(A))。次いで、第2保護層74上及び第2上部電極52A,52Bの露出箇所に形成され、且つ、レジストマスクに覆われていないシード層が露呈している部分に選択的に電気(電解)めっきを施し、端子電極形成用の電気めっき導体層8A,8Bを所望の厚さとなるまで電着形成し、次いで、レジストマスク及び電気めっき導体層外部のシード層8aを除去することにより、端子電極用の導体層8A,8B(端子電極8A,8Bの前駆体)を得る(図9(B))。なお、図9(B)においては、この端子電極用の導体層を端子電極8A,8Bと同じ符合で示す。
なお、上述したとおり、本発明は上記実施形態に限定されるものではなく、その要旨を変更しない限度において様々な変形が可能である。例えば、コンデンサ1は、2つのコンデンサを直列接続した構造を有するものであるが、1つの素子の中に2つのコンデンサを直列接続した構造を少なくとも2つ以上並置することもできる。例えば、図10に示すとおり、上部電極および端子電極を4つ並置することで、1つの素子の中に直列コンデンサを2つ並置した構造にすることができる。図10は、上部電極5C,5D,5E,5F、及びこの各上部電極の上に端子電極8C,8D,8E,8Fを有し、各上部電極の間に第3の電極6'(突出部)が設けられる場合の一例を示す。4つの端子電極のうち、一対の2箇所(例えば図10の端子電極8C,8D)を選択して外部回路に接続し、さらに他方の一対の2箇所(例えば図10の端子電極8E,8F)を別の外部回路に接続することで、直列コンデンサを2つ並置した素子として機能することができる。また、上部電極5C,5D,5E,5Fの面積が異なる場合、一対の2箇所の端子電極の組み合わせによって直列コンデンサの容量値を変えることができるため、複数の容量値から所望な容量値を選択して使用することができる。このように、1つの素子の中に直列コンデンサを複数形成することで、電子部品パッケージや電子部品モジュール、電子デバイス等の実装面積を削減することができる。
Claims (9)
- 基板上に形成された第1の電極と、
前記第1の電極に誘電体膜を介して対向して並置され、且つ、互いに離間して配置された少なくとも2つの第2の電極と、
前記第1の電極上において、前記少なくとも2つの第2の電極のそれぞれの間に配置され、且つ、前記第1の電極から上部に突出した突出部と、
を有する薄膜コンデンサ。 - 前記誘電体膜の少なくとも一部、及び、前記突出部の少なくとも一部を覆う保護層を有する、
請求項1に記載の薄膜コンデンサ。 - 前記保護層は、前記少なくとも2つの第2の電極のそれぞれの上に開口を有しており、
前記保護層上に形成され、且つ、前記保護層の開口に露出した前記少なくとも2つの第2の電極のそれぞれの少なくとも一部と電気的に接続された少なくとも2つの端子電極を有する、
請求項2に記載の薄膜コンデンサ。 - 前記突出部は、該突出部の垂直断面において、前記誘電体膜側の端部よりも、前記誘電体膜から遠い側の端部の幅が大きくされたものである、
請求項1〜請求項3のいずれか1項に記載の薄膜コンデンサ。 - 前記少なくとも2つの第2の電極のそれぞれ、及び、前記突出部のうち少なくともいずれか1つの水平断面形状は、屈曲を有する形状である、
請求項1〜請求項4のいずれか1項に記載の薄膜コンデンサ。 - 前記突出部は、前記第1の電極と同一の材質からなる、
請求項1〜請求項5のいずれか1項に記載の薄膜コンデンサ。 - 前記突出部は、前記第1の電極の材質よりも電気抵抗率が低い材質からなる、
請求項1〜請求項5のいずれか1項に記載の薄膜コンデンサ。 - 前記突出部は、前記第2の電極と同一の材質からなる、
請求項1〜請求項7のいずれか1項に記載の薄膜コンデンサ。 - 基板上に第1の電極を形成する工程と、
前記第1の電極に誘電体膜を介して対向し、且つ、互いに離間して配置される少なくとも2つの第2の電極を形成する工程と、
前記第1の電極上において、前記少なくとも2つの第2の電極のそれぞれの間に配置され、且つ、前記第1の電極から上部に突出した突出部を形成する工程と、
を含む薄膜コンデンサの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010150373A JP5589617B2 (ja) | 2010-06-30 | 2010-06-30 | 薄膜コンデンサ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010150373A JP5589617B2 (ja) | 2010-06-30 | 2010-06-30 | 薄膜コンデンサ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012015326A true JP2012015326A (ja) | 2012-01-19 |
JP5589617B2 JP5589617B2 (ja) | 2014-09-17 |
Family
ID=45601396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010150373A Active JP5589617B2 (ja) | 2010-06-30 | 2010-06-30 | 薄膜コンデンサ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5589617B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10424440B2 (en) | 2015-02-27 | 2019-09-24 | Murata Manufacturing Co., Ltd. | Capacitor having an auxiliary electrode |
WO2019208221A1 (ja) * | 2018-04-27 | 2019-10-31 | 株式会社村田製作所 | キャパシタ集合体 |
US11101072B2 (en) * | 2016-06-28 | 2021-08-24 | Murata Manufacturing Co., Ltd. | Capacitor with limited substrate capacitance |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1126290A (ja) * | 1997-06-30 | 1999-01-29 | Kyocera Corp | 薄膜コンデンサ |
JP2005159259A (ja) * | 2003-10-31 | 2005-06-16 | Univ Waseda | 薄膜コンデンサ、薄膜コンデンサ内蔵型高密度実装基板、および薄膜コンデンサの製造方法 |
JP2009246180A (ja) * | 2008-03-31 | 2009-10-22 | Tdk Corp | 薄膜コンデンサ |
JP2010021234A (ja) * | 2008-07-09 | 2010-01-28 | Murata Mfg Co Ltd | コンデンサ |
-
2010
- 2010-06-30 JP JP2010150373A patent/JP5589617B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1126290A (ja) * | 1997-06-30 | 1999-01-29 | Kyocera Corp | 薄膜コンデンサ |
JP2005159259A (ja) * | 2003-10-31 | 2005-06-16 | Univ Waseda | 薄膜コンデンサ、薄膜コンデンサ内蔵型高密度実装基板、および薄膜コンデンサの製造方法 |
JP2009246180A (ja) * | 2008-03-31 | 2009-10-22 | Tdk Corp | 薄膜コンデンサ |
JP2010021234A (ja) * | 2008-07-09 | 2010-01-28 | Murata Mfg Co Ltd | コンデンサ |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10424440B2 (en) | 2015-02-27 | 2019-09-24 | Murata Manufacturing Co., Ltd. | Capacitor having an auxiliary electrode |
US11101072B2 (en) * | 2016-06-28 | 2021-08-24 | Murata Manufacturing Co., Ltd. | Capacitor with limited substrate capacitance |
WO2019208221A1 (ja) * | 2018-04-27 | 2019-10-31 | 株式会社村田製作所 | キャパシタ集合体 |
CN112041954A (zh) * | 2018-04-27 | 2020-12-04 | 株式会社村田制作所 | 电容器集合体 |
JPWO2019208221A1 (ja) * | 2018-04-27 | 2021-03-18 | 株式会社村田製作所 | キャパシタ集合体 |
CN112041954B (zh) * | 2018-04-27 | 2022-08-02 | 株式会社村田制作所 | 电容器集合体 |
JP7156369B2 (ja) | 2018-04-27 | 2022-10-19 | 株式会社村田製作所 | キャパシタ集合体 |
US11545304B2 (en) | 2018-04-27 | 2023-01-03 | Murata Manufacturing Co., Ltd. | Capacitor cluster having capacitors with different shapes |
Also Published As
Publication number | Publication date |
---|---|
JP5589617B2 (ja) | 2014-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5234521B2 (ja) | 電子部品及びその製造方法 | |
US8618634B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
US7696849B2 (en) | Electronic component | |
KR101595788B1 (ko) | 커패시터 구조물 및 그 제조 방법 | |
US20110013340A1 (en) | Capacitor and method of manufacturing the same | |
JP2012235080A (ja) | チップ型コイル部品 | |
CN101123854A (zh) | 电容器内置基板及其制造方法和电子元件装置 | |
KR20120122590A (ko) | 칩형 코일 부품 | |
JP2013004576A (ja) | 半導体装置 | |
JP2009111013A (ja) | 半導体装置 | |
KR20190069076A (ko) | 인덕터 및 그 제조방법 | |
KR20070067598A (ko) | 전자 부품 | |
JP2009164274A (ja) | 電子部品 | |
US20140022750A1 (en) | Circuit board and method of manufacturing the same | |
JP2017195321A (ja) | チップコンデンサ | |
JP5589617B2 (ja) | 薄膜コンデンサ及びその製造方法 | |
JP6795327B2 (ja) | チップコンデンサ | |
JP2006222106A (ja) | チップ型電子部品およびその製造方法 | |
JP7243752B2 (ja) | インターポーザー | |
US7327011B2 (en) | Multi-surfaced plate-to-plate capacitor and method of forming same | |
JP6788847B2 (ja) | キャパシタ | |
JP2005032981A (ja) | キャパシタ装置及びその製造方法 | |
JP4952937B2 (ja) | 薄膜コンデンサ及びその製造方法 | |
JP2009182228A (ja) | 配線回路基板およびその製造方法 | |
WO2019082987A1 (ja) | 電子部品内蔵構造体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130212 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20130419 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130508 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140701 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140714 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5589617 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |