JP2006310629A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2006310629A
JP2006310629A JP2005132539A JP2005132539A JP2006310629A JP 2006310629 A JP2006310629 A JP 2006310629A JP 2005132539 A JP2005132539 A JP 2005132539A JP 2005132539 A JP2005132539 A JP 2005132539A JP 2006310629 A JP2006310629 A JP 2006310629A
Authority
JP
Japan
Prior art keywords
semiconductor device
sealing resin
resin
layer
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005132539A
Other languages
English (en)
Other versions
JP4589170B2 (ja
Inventor
Tomoki Kobayashi
智樹 小林
Noriji Shimada
紀治 島田
Akiyoshi Inoue
明宜 井上
Atsunori Kajiki
篤典 加治木
Hiroyuki Kato
広幸 加藤
Hiroshi Shimizu
浩 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2005132539A priority Critical patent/JP4589170B2/ja
Priority to KR1020060035694A priority patent/KR20060113412A/ko
Priority to US11/380,128 priority patent/US7514772B2/en
Priority to EP06252231.3A priority patent/EP1717857B1/en
Priority to CN200610076530XA priority patent/CN1855451B/zh
Priority to TW095115253A priority patent/TW200644297A/zh
Publication of JP2006310629A publication Critical patent/JP2006310629A/ja
Application granted granted Critical
Publication of JP4589170B2 publication Critical patent/JP4589170B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

【課題】 本発明は、実装密度を向上でき、電磁波を精度良く遮断することのできる半導体装置及びその製造方法を提供することを課題とする。
【解決手段】 導電膜を形成することが困難な封止樹脂１４上に、導電膜との密着性が封止樹脂１４よりも高い樹脂層１５を設け、樹脂層１５上に電子部品１３と電気的に接続された配線パターン１８を設けた。
【選択図】 図２

Description

本発明は、半導体装置及びその製造方法に係り、特に電子部品を封止する封止樹脂を備えた半導体装置及びその製造方法に関する。
従来の半導体装置には、基板上に実装された電子部品を封止する封止樹脂と、封止樹脂上に電子部品を電磁波から保護するシールド層とを備えたものがある。
図１は、電子部品を封止する封止樹脂とシールド層とを備えた従来の半導体装置の斜視図である。図１において、半導体装置１００の構成が分かりやすいように封止樹脂１０４及びシールド層１０５の一部を切り欠いて図示する。
図１に示すように、半導体装置１００は、基板１０１と、電子部品１０２と、封止樹脂１０４と、シールド層１０５とを有する。
電子部品１０２は、基板１０１に実装されている。電子部品１０２は、例えば、高周波半導体素子、チップ抵抗、チップコンデンサ等である。封止樹脂１０４は、外部からの衝撃等から電子部品１０２を保護するためのものである。封止樹脂１０４は、電子部品１０２を覆うように設けられている。封止樹脂１０４は、耐衝撃性及び耐久性に優れ、表面が平滑な面とされている。
シールド層１０５は、封止樹脂１０４の上面を覆うよう封止樹脂１０４に直接設けられている。シールド層１０５としては、例えば、スパッタ法、真空蒸着法、めっき法等により形成された導電膜（金属膜）を用いることができる。シールド層１０５は、外部からの電磁波を遮断して、電子部品１０２を電磁波から保護するためのものである（例えば、特許文献１参照。）。
特開２００２−２８０４６８号公報
しかしながら、封止樹脂１０４は、耐衝撃性及び耐久性に優れているため、その表面を粗化することが困難である。このため、スパッタ法、真空蒸着法、めっき法等により形成された導電膜と封止樹脂１０４との間の密着性が悪く、導電膜からなるシールド層１０５や配線パターン等を封止樹脂１０４上に直接形成することは困難であった。
また、従来の半導体装置１００では、シールド層１０５が封止樹脂１０４の側面に設けられていないため、封止樹脂１０４の側面から侵入する電磁波により電子部品１０２の電気的特性が低下してしまうという問題があった。
さらに、近年の電子機器の高性能化に伴い、半導体装置１００の実装密度を向上させなければならないという問題があった。
そこで本発明は、上述した問題点に鑑みなされたものであり、実装密度を向上でき、電磁波を精度良く遮断することのできる半導体装置及びその製造方法を提供することを目的とする。
本発明の一観点によれば、基板と、該基板に実装された電子部品と、該電子部品を封止する封止樹脂とを備えた半導体装置であって、前記封止樹脂上に導電膜との密着性が該封止樹脂よりも高い樹脂層を設け、前記樹脂層上に前記電子部品と電気的に接続された配線パターンを設けたことを特徴とする半導体装置が提供される。
本発明によれば、導電膜を形成することが困難な封止樹脂上に導電膜との密着性が該封止樹脂よりも高い樹脂層を設けることにより、樹脂層上に配線パターンを設けることが可能となり、半導体装置の実装密度を向上させることができる。
また、上記構成において、前記配線パターンは、他の電子部品を接続する接続部を有してもよい。接続部を配線パターンに設けることにより、接続部に他の電子部品を実装して、さらに実装密度を向上させることができる。
本発明の他の観点によれば、基板と、該基板に形成されたグラウンド端子と、該基板に実装された電子部品と、該電子部品を封止する封止樹脂とを備えた半導体装置であって、前記封止樹脂上に導電膜との密着性が該封止樹脂よりも高い樹脂層を設け、前記粗化可能な樹脂層上に前記グラウンド端子と電気的に接続されたシールド層を設けたことを特徴とする半導体装置が提供される。
本発明によれば、導電膜を形成することが困難な封止樹脂上に導電膜との密着性が該封止樹脂よりも高い樹脂層を設けることにより、樹脂層上にシールド層を設けることができる。
また、上記構成において、前記樹脂層を前記封止樹脂の上面及び側面を連続して覆うように設け、当該樹脂層を覆うように前記シールド層を設けてもよい。このように、封止樹脂の上面及び側面を囲むようにシールド層を設けることにより、電磁波を精度良く遮断することができる。
本発明のその他の観点によれば、基板と、該基板に実装された電子部品と、該電子部品を封止する封止樹脂とを備えた半導体装置の製造方法であって、前記封止樹脂上に導電膜との密着性が該封止樹脂よりも高い樹脂層を形成する樹脂層形成工程と、前記樹脂層上に配線パターンを形成する配線パターン形成工程とを設けたことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、導電膜を形成することが困難な封止樹脂上に導電膜との密着性が該封止樹脂よりも高い樹脂層を形成する樹脂層形成工程を設けることにより、樹脂層上に配線パターンを形成することができる。
本発明のその他の観点によれば、基板と、該基板に形成されたグラウンド端子と、該基板に実装された電子部品と、該電子部品を封止する封止樹脂とを備えた半導体装置の製造方法であって、前記封止樹脂上に導電膜との密着性が該封止樹脂よりも高い樹脂層を形成する樹脂層形成工程と、前記樹脂層上に前記グラウンド端子と電気的に接続されたシールド層を形成するシールド層形成工程とを設けたことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、導電膜を形成することが困難な封止樹脂上に導電膜との密着性が該封止樹脂よりも高い樹脂層を形成する樹脂層形成工程を設けることにより、樹脂層上にシールド層を形成することができる。
本発明によれば、実装密度を向上でき、電磁波を精度良く遮断することができる。
次に、図面に基づいて本発明の実施の形態について説明する。
（第１の実施の形態）
図２は、本発明の第１の実施の形態による半導体装置の断面図である。図２において、Ｈ１はビア接続用端子１２の高さ（以下、「高さＨ１」とする）、Ｍ１は基板１１の上面１１Ａを基準としたときの封止樹脂１４の厚さ（以下、「厚さＭ１」とする）、Ｍ２は樹脂層１５の厚さ（以下、「厚さＭ２」とする）をそれぞれ示している。
始めに、図２を参照して、本発明の実施の形態による半導体装置１０について説明する。半導体装置１０は、基板１１と、ビア接続用端子１２と、電子部品１３と、封止樹脂１４と、樹脂層１５と、ビア１７と、配線パターン１８と、保護膜２１と、拡散防止膜２３とを有する。
基板１１は、電子部品１３とマザーボード等の他の基板（図示せず）との間を電気的に接続するためのものである。基板１１としては、例えば、プリント配線板を用いることができる。
ビア接続用端子１２は、基板１１上に設けられており、電子部品１３と配線（図示せず）により電気的に接続されている。また、ビア接続用端子１２の上面１２Ａは、ビア１７と接続されている。ビア接続用端子１２は、例えば、基板１１の配線上に柱状にＣｕめっき膜を析出させたり、柱状の銅材を搭載したりして形成することができる。
また、ビア接続用端子１２の高さＨ１は、高くするとよい（但し、Ｈ１＜Ｍ１）。ビア接続用端子１２の高さＨ１を高くすることにより、封止樹脂１４に形成する開口部１４Ａの深さを浅くして、開口部１４Ａを容易に形成することができる。
電子部品１３は、基板１１上に実装されている。電子部品１３としては、例えば、半導体チップや、チップ抵抗、チップコンデンサ、水晶振動子等の受動部品を用いることができる。
封止樹脂１４は、ビア接続用端子１２の上面１２Ａを露出する開口部１４Ａを有し、電子部品１３を封止するように基板１１上に設けられている。封止樹脂１４は、基板１１に実装された電子部品１３を外部からの衝撃等から保護する。封止樹脂１４は、耐衝撃性及び耐久性に優れ、その表面は平滑な面とされており、封止樹脂１４の表面を粗化することは難しい。そのため、スパッタ法、真空蒸着法、めっき法等により形成された導電膜との密着性が悪く、導電膜が剥離してしまい、封止樹脂１４に直接導電膜（配線パターン１８）を形成することは困難である。封止樹脂１４としては、例えば、モールド樹脂を用いることができる。モールド樹脂としては、例えば、トランスファーモールド法により形成されたエポキシ系モールド樹脂を用いることができる。また、封止樹脂１４の厚さＭ１は、例えば、１ｍｍとすることができる。
樹脂層１５は、導電膜との密着性が封止樹脂１４よりも高く、導電膜を形成可能な程度まで粗化可能な樹脂層である。樹脂層１５は、ビア接続用端子１２の上面１２Ａを露出する開口部１５Ａを有し、封止樹脂１４の上面１４Ｂを覆うように設けられている。また、開口部１５Ａは、ビア１７を配設するためのものである。樹脂層１５としては、例えば、エポキシ系樹脂や、エポキシ系樹脂にＰｄ等のめっき触媒となる金属粒子が分散されたものを用いることができる。樹脂層１５の厚さＭ２は、例えば、３０μｍ〜６０μｍとすることができる。
このように、導電膜との密着性の悪い封止樹脂１４上に、導電膜との密着性が封止樹脂１４よりも高い樹脂層１５を設けることにより、樹脂層１５上に配線パターン１８を設けることが可能となり、半導体装置１０の実装密度を向上させることができる。なお、上記導電膜には、シード層も含まれる。ここでの導電膜とは、配線パターンやシード層を構成する膜のことである。
ビア１７は、樹脂層１５に形成された開口部１５Ａに設けられている。ビア１７は、その下端においてビア接続用端子１２と電気的に接続されており、上端において配線パターン１８と電気的に接続されている。ビア１７は、例えば、めっき法により形成することができる。また、ビア１７の材料としては、例えば、Ｃｕを用いることができる。
配線パターン１８は、樹脂層１５上に設けられており、他の電子部品２５を実装するための接続部１９を有する。このように、配線パターン１８に他の電子部品２５を実装するための接続部１９を設けることにより、半導体装置１０の実装密度をさらに向上させることができる。
配線パターン１８は、例えば、スパッタ法、真空蒸着法、めっき法等により成膜された導電膜をパターニングすることで形成できる。スパッタ法または真空蒸着法を用いる場合、配線パターン１８の材料としては、例えば、Ａｌを用いることができる。また、めっき法を用いる場合、配線パターン１８の材料としては、例えば、Ｃｕを用いることができる。また、他の電子部品２５としては、例えば、半導体チップや、チップ抵抗、チップコンデンサ、水晶振動子等の受動部品を用いることができる。
保護膜２１は、絶縁性を有する膜であり、接続部１９以外の配線パターン１８を覆うように樹脂層１５上に設けられている。保護膜２１は、外部からの衝撃等から配線パターン１８を保護するためのものである。保護膜２１としては、例えば、ソルダーレジストを用いることができる。
拡散防止膜２３は、接続部１９上に設けられている。拡散防止膜２３としては、例えば、Ｎｉ／Ａｕ層を用いることができる。
本実施の形態の半導体装置によれば、導電膜との密着性の悪い封止樹脂１４上に、導電膜との密着性が封止樹脂１４よりも高い樹脂層１５を設けることにより、樹脂層１５上に配線パターン１８を設けて、半導体装置１０の実装密度を向上させることができる。また、配線パターン１８に他の電子部品２５を接続する接続部１９を設けることにより、さらに実装密度を向上させることができる。
なお、本実施の形態において、ビア接続用端子１２を設けることなく、基板１１の配線上に直接ビア１７を接続してもよい。また、基板１１の下面に、基板１１の配線と接続された外部接続端子を設けてもよい。さらに、配線パターン１８を電子部品１３間の電気的接続のための引き回し線として用いてもよい。
図３は、本実施の形態の半導体装置が形成される半導体装置形成用基板の平面図である。図３において、Ａは半導体装置１０が形成される領域（以下、「半導体装置形成領域Ａ」とする）、Ｂはダイシングブレードが半導体装置形成用基板３０を切断する位置（以下、「ダイシング位置Ｂ」とする）をそれぞれ示している。
次に、図３を参照して、半導体装置１０が形成される半導体装置形成用基板３０について説明する。半導体装置形成用基板３０は、複数の半導体装置形成領域Ａを有している。半導体装置形成用基板３０の半導体装置形成領域Ａには、基板１１が形成されている。半導体装置形成用基板３０は、後述するように半導体装置１０に対応する構造体が形成された後、ダイシング位置Ｂに沿って切断される。これにより半導体装置１０が個片化されて、半導体装置１０が製造される。半導体装置形成用基板３０の材質としては、例えば、ガラスエポキシを用いることができる。
図４〜図１７は、本実施の形態の半導体装置の製造工程を示した図である。図４〜図１７において、図２に示した半導体装置１０と同一構成部分には同一符号を付す。
次に、図４〜図１７を参照して、本実施の形態の半導体装置１０の製造方法について説明する。始めに、図４に示すように、半導体装置形成領域Ａに形成された基板１１上にビア接続用端子１２を形成し、続いて、基板１１上に電子部品１３を実装する（電子部品実装工程）。ビア接続用端子１２は、例えば、柱状にＣｕめっき膜を析出させたり、柱状のＣｕ材を搭載したりすることで形成できる。
次に、図５に示すように、ビア接続用端子１２及び電子部品１３を覆うように封止樹脂１４を基板１１上に形成する（封止樹脂形成工程）。封止樹脂１４の厚さＭ１は、例えば、１ｍｍとすることができる。また、ビア接続用端子１２上のモールド樹脂１３の厚さＭ３は、例えば、２００μｍとすることができる。
次に、図６に示すように、封止樹脂１４にビア接続用端子１２の上面１２Ａを露出する開口部１４Ａを形成する。開口部１４Ａは、例えば、レーザ、ドリル等により形成することができる。
次に、図７に示すように、開口部１４Ａを充填すると共に、封止樹脂１４の上面１４Ｂを覆うように、導電膜との密着性が封止樹脂１４よりも高い樹脂層１５を形成する（樹脂層形成工程）。樹脂層１５としては、例えば、エポキシ系樹脂や、エポキシ系樹脂にＰｄ等のめっき触媒となる金属粒子が分散されたものを用いることができる。樹脂層１５の厚さＭ２は、例えば、３０μｍ〜６０μｍとすることができる。
続いて、図８に示すように、樹脂層１５にビア接続用端子１２の上面１２Ａを露出する開口部１５Ａを形成し、続いて、樹脂層１５の表面を粗化する。開口部１４Ａは、例えば、レーザ、ドリル等により形成することができる。また、樹脂層１５の表面の粗化処理には、例えば、デスミア処理を用いることができる。
次に、図９に示すように、開口部１５Ａが形成された樹脂層１５と、開口部１５Ａに露出されたビア接続用端子１２の上面１２Ａとを覆うようにシード層３２を形成する。シード層３２としては、例えば、無電解めっき法により形成されたＣｕ層を用いることができる。
次に、図１０に示すように、シード層３２上に配線パターン１８の形状に対応した開口部３３Ａを有するレジスト層３３を形成する。続いて、図１１に示すように、電解めっき法によりシード層３２上に導電膜３５を形成する。これにより、開口部１５Ａにシード層３２と導電膜３５とよりなるビア１７が形成される。導電膜３５としては、例えば、Ｃｕ膜を用いることができる。
続いて、図１２に示すように、レジスト層３３をレジスト剥離液により除去する。次いで、図１３に示すように、導電膜３５に覆われていない不要なシード層３２を除去する（配線パターン形成工程）。これにより、樹脂層１５上にシード層３２と導電膜３５とよりなる配線パターン１８（接続部１９を含む）が形成される。
次に、図１４に示すように、配線パターン１８及び樹脂層１５を覆うと共に、接続部１９を露出する開口部３６Ａを備えたレジスト層３６を形成する。
続いて、図１５に示すように、接続部１９上に拡散防止膜２３を形成する。拡散防止膜２３としては、例えば、Ｎｉ／Ａｕ層を用いることができる。Ｎｉ／Ａｕ層は、例えば、接続部１９を給電層とする電解めっき法により形成することができる。レジスト層３６は、拡散防止膜２３を形成後、レジスト剥離液により除去される。
次に、図１６に示すように、配線パターン１８及び樹脂層１５を覆うと共に、拡散防止膜２３を露出させる開口部２１Ａを備えた保護膜２１を形成する（保護膜形成工程）。保護膜２１は、絶縁性を有した膜である。保護膜２１としては、例えば、ソルダーレジストを用いることができる。
次に、図１７に示すように、図１６に示した構造体をダイシング位置Ｂに沿って切断して個片化することにより、半導体装置１０が製造される。
本実施の形態の半導体装置の製造方法によれば、導電膜３５を形成することが困難な封止樹脂１４上に導電膜３５との密着性が封止樹脂１４よりも高い樹脂層１５を形成する樹脂層形成工程を設けることにより、樹脂層１５に配線パターン１８を形成することができる。
（第２の実施の形態）
図１８は、本発明の第２の実施の形態による半導体装置の断面図である。図１８において、Ｍ４は封止樹脂４１の厚さ（以下、「厚さＭ４」とする）、Ｍ５は樹脂層４２の厚さ（以下、「厚さＭ５」とする）をそれぞれ示している。また、図１８において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
始めに、図１８を参照して、本発明の実施の形態による半導体装置４０について説明する。半導体装置４０は、第１の実施の形態の半導体装置１０に設けられた封止樹脂１４、樹脂層１５、及びビア１７の代わりに、封止樹脂４１、樹脂層４２、及びビア４５を設けた以外は、半導体装置１０と同様な構成とされている。
封止樹脂４１は、第１の実施の形態で説明した封止樹脂１４と同様な性質を持つ樹脂であり、導電膜との密着性の悪い樹脂である。封止樹脂４１は、電子部品１３を封止するように基板１１上に設けられている。また、封止樹脂４１の上面４１Ａはビア接続用端子１２の上面１２Ａと略面一とされている。つまり、封止樹脂４１の厚さＭ４は、ビア接続用端子１２の高さＨ１と略等しくなるように構成されている。封止樹脂４１としては、第１の実施の形態で説明した封止樹脂１４と同様な樹脂を用いることができる。
このように、封止樹脂４１の上面４１Ａをビア接続用端子１２の上面１２Ａと略面一とすることにより、封止樹脂４１の厚さＭ４を薄くして、半導体装置４０の小型化（薄型化）を図ることができる。
樹脂層４２は、導電膜との密着性が封止樹脂４１よりも高く、導電膜を形成可能な程度まで粗化可能な樹脂層である。樹脂層４２は、ビア接続用端子１２の上面１２Ａを露出する開口部４２Ａを有し、封止樹脂４１の上面４１Ａを覆うように設けられている。樹脂層４２には、第１の実施の形態で説明した樹脂層１５と同様な樹脂を用いることができる。なお、上記導電膜には、シード層も含まれる。ここでの導電膜とは、配線パターンやシード層を構成する膜のことである。
ビア４５は、樹脂層４２に形成された開口部４２Ａに設けられており、配線パターン１８とビア接続用端子１２との間を電気的に接続する。
本実施の形態の半導体装置によれば、封止樹脂４１上に導電膜との密着性が封止樹脂４１よりも高い樹脂層４２を設け、樹脂層４２上に配線パターン１８を形成して半導体装置４０の実装密度を向上させると共に、封止樹脂４１の厚さＭ４を薄くして、半導体装置４０の小型化を図ることができる。
なお、基板１１の下面に、基板１１の配線と接続された外部接続端子を設けてもよい。また、配線パターン１８を電子部品１３間の電気的接続のための引き回し線として用いてもよい。
図１９〜図２３は、本実施の形態の半導体装置の製造工程を示した図である。図１９〜図２３において、図１８で説明した半導体装置４０と同一構成部分には同一の符号を付す。また、図１９〜図２３において、Ａ１は半導体装置４０が形成される領域（以下、「半導体装置形成領域Ａ１」とする）、Ｂ１はダイシングブレードが切断する位置（以下、「ダイシング位置Ｂ１」とする）をそれぞれ示している。
次に、図１９〜図２３を参照して、本実施の形態の半導体装置４０の製造方法について説明する。
始めに、先の第１の実施の形態で説明した図４及び図５と同様な処理を行って、ビア接続用端子１２が形成された基板１１上に電子部品１３を実装し（電子部品実装工程）、ビア接続用端子１２及び電子部品１３を覆うよう封止樹脂４１を形成する（封止樹脂形成工程）。
続いて、図１９に示すように、封止樹脂４１の上面４１Ａとビア接続用端子１２の上面１２Ａとが面一となるように封止樹脂４１を研磨する（Ｍ４＝Ｈ１）。
次に、図２０に示すように、封止樹脂４１の上面４１Ａとビア接続用端子１２の上面１２Ａとを覆うように、導電膜との密着性が封止樹脂４１よりも高い樹脂層４２を形成する（樹脂層形成工程）。樹脂層４２の厚さＭ５は、例えば、３０μｍ〜６０μｍとすることができる。
次に、図２１に示すように、樹脂層４２にビア接続用端子１２の上面１２Ａを露出する開口部４２Ａを形成し、その後、開口部４２Ａが形成された樹脂層４２の表面を粗化させる。開口部４２Ａは、例えば、レーザ、ドリル等により形成することができる。また、樹脂層４２の表面の粗化処理には、例えば、デスミア処理を用いることができる。
次に、図２２に示すように、開口部４２Ａが形成された樹脂層４２と、開口部４２Ａに露出されたビア接続用端子１２の上面１２Ａとを覆うようにシード層３２を形成する。シード層３２としては、例えば、無電解めっき法により形成されたＣｕ層を用いることができる。
続いて、第１の実施の形態において説明した図１０〜図１７の工程（配線パターン形成工程及び保護膜形成工程を含む）と同様な処理を行なうことにより、図２３に示すように、シード層３２と導電膜３５とからなるビア４５を備えた半導体装置４０が製造される。
本実施の形態の半導体装置の製造方法によれば、封止樹脂４１の上面４１Ａとビア接続用端子１２の上面１２Ａとが面一となるように封止樹脂４１を研磨することにより、封止樹脂４１の厚さＭ４を薄くして、半導体装置４０の小型化を図ることができる。
（第３の実施の形態）
図２４は、本発明の第３の実施の形態による半導体装置の断面図である。図２４において、Ｍ６は樹脂層５２の厚さ（以下、「厚さＭ６」とする）、Ｍ７はシールド層５３の厚さ（以下、「厚さＭ７」とする）をそれぞれ示している。また、図２４において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図２４を参照して、本発明の実施の形態による半導体装置５０について説明する。半導体装置５０は、基板１１と、電子部品１３と、封止樹脂１４と、ビア１７と、グラウンド端子５１と、樹脂層５２と、シールド層５３と、保護膜５５とを有する。
グラウンド端子５１は、グラウンド電位とされた端子であり、基板１１上に設けられている。グラウンド端子５１は、ビア１７を介してシールド層５３と電気的に接続されている。
樹脂層５２は、導電膜との密着性が封止樹脂１４よりも高く、導電膜を形成可能な程度まで粗化可能な樹脂層である。樹脂層５２は、グラウンド端子５１の上面５１Ａを露出する開口部５２Ａを有しており、封止樹脂１４の上面１４Ｂ及び側面１４Ｃを覆うように設けられている。樹脂層５２としては、第１の実施の形態で説明した樹脂層１５と同様な樹脂を用いることができる。樹脂層５２の厚さＭ６は、例えば、３０μｍ〜６０μｍとすることができる。なお、上記導電膜には、シード層も含まれる。ここでの導電膜とは、配線パターンやシード層を構成する膜のことである。
このように、封止樹脂１４の上面１４Ｂ及び側面１４Ｃを連続して覆うように、導電膜との密着性が封止樹脂１４よりも高い樹脂層５２を設けることにより、封止樹脂１４の上面１４Ｂ及び側面１４Ｃを連続して囲むようにシールド層５３を形成することができる。
シールド層５３は、封止樹脂１４の上面１４Ｂ及び側面１４Ｃを連続して囲むように樹脂層５２上に設けられている。シールド層５３は、ビア１７と電気的に接続されており、ビア１７を介してグラウンド端子５１と電気的に接続されている。
このように、電子部品１３を封止する封止樹脂１４の上面１４Ｂ及び側面１４Ｃを囲むようにシールド層５３を設けることにより、封止樹脂１４の側面１４Ｃ側から侵入する電磁波を遮断することが可能となり、外部からの電磁波を精度良く遮断することができる。
シールド層５３は、例えば、スパッタ法、真空蒸着法、めっき法等により導電膜を成膜することで形成することができる。スパッタ法または真空蒸着法を用いる場合、シールド層５３の材料としては、例えば、Ａｌを用いることができる。また、めっき法を用いる場合、シールド層５３の材料としては、例えば、Ｃｕを用いることができる。シールド層５３の厚さＭ７は、例えば、１０μｍ〜３０μｍとすることができる。
保護膜５５は、絶縁性を有する膜であり、シールド層５３を覆うように設けられている。保護膜５５は、シールド層５３を保護するためのものである。保護膜５５としては、例えば、ソルダーレジストを用いることができる。
本実施の形態の半導体装置によれば、導電膜（金属膜）を形成することが困難な封止樹脂１４を覆うように、導電膜との密着性が封止樹脂１４よりも高く、導電膜を形成可能な程度まで粗化可能な樹脂層５２を設け、樹脂層５２上に封止樹脂１４の上面１４Ｂ及び側面１４Ｃを連続して囲むようにシールド層５３を設けることにより、外部からの電磁波を精度良く遮断することができる。なお、シールド層５３及び樹脂層５２は、封止樹脂１４の上面１４Ｂ側にのみ設けてもよい。また、基板１１の下面に、基板１１の配線と接続された外部接続端子を設けてもよい。さらに、基板１１には、内部にシールド層を備えたものを用いるとよい。また、グラウンド端子５１を設けずに、基板１１のグラウンド用配線の一部に、直接ビア１７を接続してもよい。
図２５〜図３５は、本実施の形態の半導体装置の製造工程を示した図である。図２５〜図３５において、Ａ２は半導体装置５０が形成される領域（以下、「半導体装置形成領域Ａ２」とする）、Ｂ２はダイシングブレードにより切断される位置（以下、「ダイシング位置Ｂ２」とする）をそれぞれ示している。また、図２５〜図３５において、図２４に示した半導体装置５０と同一構成部分には同一符号を付す。
次に、図２５〜図３５を参照して、本実施の形態の半導体装置５０の製造方法について説明する。始めに、図２５に示すように、半導体装置形成領域Ａ２に対応する基板１１上にグラウンド端子５１を形成（グラウンド端子形成工程）し、続いて、基板１１上に電子部品１３を実装する（電子部品実装工程）。
次に、図２６に示すように、グラウンド端子５１及び電子部品１３を覆うよう基板１１上に封止樹脂１４を形成する（封止樹脂形成工程）。封止樹脂１４の厚さＭ８（グラウンド端子５１の上面５１Ａから封止樹脂１４の上面１４Ｂまでの厚さ）は、例えば、２００μｍとすることができる。
次に、図２７に示すように、ダイシング位置Ｂ２に対応する封止樹脂１４に基板１１を露出する溝部５７を形成する。溝部５７は、例えば、ダイシングブレードによる切断で形成することができる。溝部５７の幅Ｗ１は、例えば、０．５ｍｍとすることができる。
次に、図２８に示すように、グラウンド端子５１の上面５１Ａを露出する開口部１４Ａを形成する。次いで、図２９に示すように、開口部１４Ａ及び溝部５７を充填すると共に、封止樹脂１４の上面１４Ｂを覆うように、導電膜との密着性が封止樹脂１４よりも高い樹脂層５２を形成する（樹脂層形成工程）。
続いて、図３０に示すように、溝部５７に充填された樹脂層５２に基板１１の上面１１Ａを露出させる溝部５９を形成する。この際、溝部５９は、封止樹脂１４の側面１４Ｃに樹脂層５２が残る（封止樹脂１４の側面１４Ｃが樹脂層５２で覆われた状態）ように形成する。溝部５９は、例えば、ダイシングブレードによる切断で形成することができる。
次に、図３１に示すように、樹脂層５２にグラウンド端子５１の上面５１Ａを露出する開口部５２Ａを形成し、その後、樹脂層５２の表面を粗化させる。開口部５２Ａは、例えば、レーザ、ドリル等により形成することができる。また、樹脂層５２の表面の粗化処理には、例えば、デスミア処理を用いることができる。
次に、図３２に示すように、開口部５２Ａに露出されたグラウンド端子５１の上面５１Ａと樹脂層５２とを覆うようにシード層３２を形成する。シード層３２は、電解めっきをする際の給電層である。シード層３２としては、例えば、無電解めっき法により形成されたＣｕ層を用いることができる。
次に、図３３に示すように、シード層３２上に導電膜３５を形成する。これにより、開口部５２Ａにビア１７と、封止樹脂１４の上面１４Ｂ及び側面１４Ｃを囲むシールド層５３とが形成される（シールド層形成工程）。シールド層５３及びビア１７は、それぞれシード層３２と導電膜３５とよりなる。導電膜３５としては、例えば、電解めっき法により形成されたＣｕ膜を用いることができる。
続いて、図３４に示すように、溝部５９を充填すると共に、シールド層５３を覆うように保護膜５５を形成する（保護膜形成工程）。これにより、半導体装置形成領域Ａ２に、半導体装置５０に対応する構造体が形成される。保護膜５５は、絶縁性を有した膜であり、シールド層５３を保護する。保護膜５５としては、例えば、ソルダーレジストを用いることができる。
次に、図３５に示すように、図３４に示した構造体をダイシング位置Ｂ２に沿って切断して個片化することにより、半導体装置５０が製造される。
本実施の形態の半導体装置の製造方法によれば、導電膜を形成することが困難な封止樹脂１４を覆うように、導電膜との密着性が封止樹脂１４よりも高い樹脂層５２を形成することにより、樹脂層５２上にシールド層５３を精度良く形成することができる。
また、封止樹脂１４の上面１４Ｂ及び側面１４Ｃを覆うように樹脂層５２を形成することにより、封止樹脂１４の上面１４Ｂ及び側面１４Ｃを囲むようにシールド層５３を形成して、電磁波を精度良く遮断することができる。
なお、本実施の形態の半導体装置の製造方法において、シールド層５３をめっき法により形成する場合を例に挙げて説明したが、シールド層５３は、例えば、スパッタ法または真空蒸着法によりＡｌ層を成膜して形成してもよい。また、シールド層５３は、封止樹脂１４の上面１４Ｂ側に設けられた樹脂層５２にのみ設けてもよい。
（第４の実施の形態）
図３６は、第４の実施の形態の半導体装置の断面図である。図３６において、Ｈ２はグラウンド端子５１の高さ（以下、「高さＨ２」とする）、Ｍ８は樹脂層６３の厚さ（以下、「厚さＭ８」とする）、Ｍ９は封止樹脂６１の厚さ（以下、「厚さＭ９」とする）をそれぞれ示している。また、図３６において、第３の実施の形態の半導体装置５０と同一構成部分には同一符号を付す。
始めに、図３６を参照して、本発明の実施の形態による半導体装置６０について説明する。半導体装置６０は、第３の実施の形態の半導体装置５０に設けられた封止樹脂１４、樹脂層５２、及びビア１７の代わりに、封止樹脂６１、樹脂層６３、及びビア６５を設けた以外は、半導体装置５０と同様な構成とされている。
封止樹脂６１は、電子部品１３を封止するように基板１１上に設けられている。封止樹脂６１の上面６１Ａは、グラウンド端子５１の上面５１Ａと略面一とされている。また、封止樹脂６１の厚さＭ９は、グラウンド端子５１の高さＨ２と略等しくされている。
このように、封止樹脂６１の上面６１Ａをグラウンド端子５１の上面５１Ａと略面一とし、封止樹脂６１の厚さＭ９を薄くすることにより、半導体装置６０の小型化（薄型化）を図ることができる。なお、封止樹脂６１としては、第１の実施の形態で説明した封止樹脂１４と同様な樹脂を用いることができる。
樹脂層６３は、グラウンド端子５１の上面５１Ａを露出する開口部６３Ａを有し、封止樹脂６１の上面６１Ａ及び側面６１Ｂを覆うように設けられている。樹脂層６３は、導電膜との密着性が封止樹脂６１よりも高く、導電膜を形成可能な程度まで粗化可能な樹脂層である。樹脂層６３としては、第１の実施の形態で説明した樹脂層１５と同様な樹脂を用いることができる。なお、上記導電膜には、シード層も含まれる。ここでの導電膜とは、配線パターンやシード層を構成する膜のことである。
ビア６５は、樹脂層６３に形成された開口部６３Ａに設けられている。ビア６５は、シールド層５３とグラウンド端子５１との間を電気的に接続する。
本実施の形態の半導体装置によれば、外部からの電磁波を精度良く遮断すると共に、封止樹脂６１の上面６１Ａをグラウンド端子５１の上面５１Ａと略面一にして、封止樹脂６１の厚さＭ９を薄くすることにより、半導体装置６０の小型化を図ることができる。なお、シールド層５３及び樹脂層６３は、封止樹脂６１の上面６１Ａ側にのみ設けてもよい。また、基板１１の下面に、基板１１の配線と接続された外部接続端子を設けてもよい。さらに、基板１１には、内部にシールド層を備えたものを用いるとよい。
図３７〜図４２は、本実施の形態の半導体装置の製造工程を示した図である。図３７〜図４２において、Ａ３は半導体装置６０が形成される領域（以下、「半導体装置形成領域Ａ３」とする）、Ｂ３はダイシングブレードが切断する位置（以下、「ダイシング位置Ｂ３」とする）をそれぞれ示している。また、図３７〜図４２において、図３６で説明した半導体装置６０と同一構成部分には同一の符号を付す。
次に、図３７〜図４２を参照して、本実施の形態の半導体装置６０の製造方法について説明する。始めに、先の第３の実施の形態で説明した図２５及び図２６と同様な処理を行って、基板１１上にグラウンド端子５１を形成（グラウンド端子形成工程）し、続いて、基板１１上に電子部品１３を実装（電子部品実装工程）する。その後、基板１１上にグラウンド端子５１及び電子部品１３を覆う封止樹脂６１を形成する（封止樹脂形成工程）。
続いて、図３７に示すように、封止樹脂６１の上面６１Ａとグラウンド端子５１の上面５１Ａとが略面一となるように封止樹脂６１の研磨を行なう。
次に、図３８に示すように、ダイシング位置Ｂ３に対応する封止樹脂６１に基板１１の上面１１Ａを露出する溝部６２を形成する。溝部６２は、例えば、ダイシングブレードによる切断で形成することができる。溝部６２の幅Ｗ２は、例えば、０．５ｍｍとすることができる。
次に、図３９に示すように、溝部６２を充填すると共に、封止樹脂６１の上面６１Ａを覆うように、導電膜との密着性が封止樹脂６１よりも高い樹脂層６３を形成する（樹脂層形成工程）。樹脂層６３としては、第１の実施の形態で説明した樹脂層１５と同様な樹脂を用いることができる。また、樹脂層６３の厚さＭ８は、例えば、３０μｍ〜６０μｍとすることができる。
次に、図４０に示すように、封止樹脂６１の溝部６２に充填された樹脂層６３に基板１１の上面１１Ａを露出させる溝部６４を形成する。この際、溝部６４は、封止樹脂６１の側面６１Ｂに樹脂層６３が残る（封止樹脂６１の側面６１Ｂが樹脂層６３で覆われた状態）ように形成する。溝部６４は、例えば、ダイシングブレードによる切断で形成することができる。
次に、図４１に示すように、樹脂層６３にグラウンド端子５１の上面５１Ａを露出する開口部６３Ａを形成し、その後、樹脂層６３の表面を粗化させる。開口部６３Ａは、例えば、レーザ、ドリル等により形成することができる。また、樹脂層６３の表面の粗化処理には、例えば、デスミア処理を用いることができる。
続いて、第３の実施の形態において説明した図３２〜図３５の処理（シールド層形成工程及び保護膜形成工程を含む）を行なうことにより、図４２に示すように、半導体装置６０が製造される。
本実施の形態の半導体装置の製造方法によれば、シールド層５３を精度良く形成できると共に、封止樹脂６１の上面６１Ａとグラウンド端子５１の上面５１Ａとが面一となるように封止樹脂６１を研磨することにより、封止樹脂６１の厚さＭ９を薄くして、半導体装置６０の小型化を図ることができる。
なお、シールド層５３は、封止樹脂６１の上面６１Ａ側に設けられた樹脂層６３にのみ設けてもよい。
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
本発明によれば、実装密度を向上でき、電磁波を精度良く遮断することのできる半導体装置及びその製造方法に適用できる。
電子部品を封止する封止樹脂とシールド層とを備えた従来の半導体装置の斜視図である。 本発明の第１の実施の形態による半導体装置の断面図である。 本実施の形態の半導体装置が形成される半導体装置形成用基板の平面図である。 本実施の形態の半導体装置の製造工程を示した図（その１）である。 本実施の形態の半導体装置の製造工程を示した図（その２）である。 本実施の形態の半導体装置の製造工程を示した図（その３）である。 本実施の形態の半導体装置の製造工程を示した図（その４）である。 本実施の形態の半導体装置の製造工程を示した図（その５）である。 本実施の形態の半導体装置の製造工程を示した図（その６）である。 本実施の形態の半導体装置の製造工程を示した図（その７）である。 本実施の形態の半導体装置の製造工程を示した図（その８）である。 本実施の形態の半導体装置の製造工程を示した図（その９）である。 本実施の形態の半導体装置の製造工程を示した図（その１０）である。 本実施の形態の半導体装置の製造工程を示した図（その１１）である。 本実施の形態の半導体装置の製造工程を示した図（その１２）である。 本実施の形態の半導体装置の製造工程を示した図（その１３）である。 本実施の形態の半導体装置の製造工程を示した図（その１４）である。 本発明の第２の実施の形態による半導体装置の断面図である。 本実施の形態の半導体装置の製造工程を示した図（その１）である。 本実施の形態の半導体装置の製造工程を示した図（その２）である。 本実施の形態の半導体装置の製造工程を示した図（その３）である。 本実施の形態の半導体装置の製造工程を示した図（その４）である。 本実施の形態の半導体装置の製造工程を示した図（その５）である。 本発明の第３の実施の形態による半導体装置の断面図である。 本実施の形態の半導体装置の製造工程を示した図（その１）である。 本実施の形態の半導体装置の製造工程を示した図（その２）である。 本実施の形態の半導体装置の製造工程を示した図（その３）である。 本実施の形態の半導体装置の製造工程を示した図（その４）である。 本実施の形態の半導体装置の製造工程を示した図（その５）である。 本実施の形態の半導体装置の製造工程を示した図（その６）である。 本実施の形態の半導体装置の製造工程を示した図（その７）である。 本実施の形態の半導体装置の製造工程を示した図（その８）である。 本実施の形態の半導体装置の製造工程を示した図（その９）である。 本実施の形態の半導体装置の製造工程を示した図（その１０）である。 本実施の形態の半導体装置の製造工程を示した図（その１１）である。 第４の実施の形態の半導体装置の断面図である。 本実施の形態の半導体装置の製造工程を示した図（その１）である。 本実施の形態の半導体装置の製造工程を示した図（その２）である。 本実施の形態の半導体装置の製造工程を示した図（その３）である。 本実施の形態の半導体装置の製造工程を示した図（その４）である。 本実施の形態の半導体装置の製造工程を示した図（その５）である。 本実施の形態の半導体装置の製造工程を示した図（その６）である。
符号の説明
１０，４０，５０，６０ 半導体装置
１１ 基板
１１Ａ，１２Ａ，１４Ｂ，４１Ａ，５２Ｂ，６１Ａ 上面
１２ ビア接続用端子
１３ 電子部品
１４，４１，６１ 封止樹脂
１４Ａ，１５Ａ，２１Ａ，３３Ａ，３６Ａ，４２Ａ，５２Ａ，６３Ａ 開口部
１４Ｃ，５２Ｃ，６１Ｂ 側面
１５，４２，５２，６３ 樹脂層
１７，４５，６５ ビア
１８ 配線パターン
１９ 接続部
２１，５５ 保護膜
２３ 拡散防止膜
２５ 他の電子部品
３０ 半導体装置形成用基板
３２ シード層
３３，３６ レジスト層
３５ 導電膜
５３ シールド層
５７，５９，６２，６４ 溝部
Ａ，Ａ１〜Ａ３ 半導体装置形成領域
Ｂ，Ｂ１〜Ｂ３ ダイシング位置
Ｈ１，Ｈ２ 高さ
Ｍ１〜Ｍ９ 厚さ
Ｗ１，Ｗ２ 幅

Claims (10)

  1. 基板と、該基板に実装された電子部品と、該電子部品を封止する封止樹脂とを備えた半導体装置であって、
    前記封止樹脂上に導電膜との密着性が該封止樹脂よりも高い樹脂層を設け、
    前記樹脂層上に前記電子部品と電気的に接続された配線パターンを設けたことを特徴とする半導体装置。
  2. 前記配線パターンは、他の電子部品を接続する接続部を有することを特徴とする請求項１に記載の半導体装置。
  3. 前記接続部を露出させた状態で前記配線パターンを覆う保護膜をさらに設けたことを特徴とする請求項２に記載の半導体装置。
  4. 基板と、該基板に形成されたグラウンド端子と、該基板に実装された電子部品と、該電子部品を封止する封止樹脂とを備えた半導体装置であって、
    前記封止樹脂上に導電膜との密着性が該封止樹脂よりも高い樹脂層を設け、
    前記粗化可能な樹脂層上に前記グラウンド端子と電気的に接続されたシールド層を設けたことを特徴とする半導体装置。
  5. 前記樹脂層は、前記封止樹脂の上面及び側面を連続して覆うように設けられており、
    前記シールド層は、当該樹脂層を覆うように設けることを特徴とする請求項４に記載の半導体装置。
  6. 前記シールド層を覆う保護膜をさらに設けたことを特徴とする請求項４または５に記載の半導体装置。
  7. 基板と、該基板に実装された電子部品と、該電子部品を封止する封止樹脂とを備えた半導体装置の製造方法であって、
    前記封止樹脂上に導電膜との密着性が該封止樹脂よりも高い樹脂層を形成する樹脂層形成工程と、
    前記樹脂層上に配線パターンを形成する配線パターン形成工程とを設けたことを特徴とする半導体装置の製造方法。
  8. 基板と、該基板に形成されたグラウンド端子と、該基板に実装された電子部品と、該電子部品を封止する封止樹脂とを備えた半導体装置の製造方法であって、
    前記封止樹脂上に導電膜との密着性が該封止樹脂よりも高い樹脂層を形成する樹脂層形成工程と、
    前記樹脂層上に前記グラウンド端子と電気的に接続されたシールド層を形成するシールド層形成工程とを設けたことを特徴とする半導体装置の製造方法。
  9. 前記樹脂層形成工程は、前記封止樹脂の上面及び側面を連続して覆うように前記樹脂層を形成し、
    前記シールド層形成工程は、当該樹脂層を覆うように前記シールド層を形成することを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 前記シールド層を覆う保護膜を形成する保護膜形成工程をさらに設けたことを特徴とする請求項８または９に記載の半導体装置の製造方法。
JP2005132539A 2005-04-28 2005-04-28 半導体装置及びその製造方法 Active JP4589170B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005132539A JP4589170B2 (ja) 2005-04-28 2005-04-28 半導体装置及びその製造方法
KR1020060035694A KR20060113412A (ko) 2005-04-28 2006-04-20 반도체 장치와 그 제조 방법
US11/380,128 US7514772B2 (en) 2005-04-28 2006-04-25 Method of manufacturing a semiconductor apparatus
EP06252231.3A EP1717857B1 (en) 2005-04-28 2006-04-26 Semiconductor apparatus and manufacturing method thereof
CN200610076530XA CN1855451B (zh) 2005-04-28 2006-04-28 半导体装置及其制造方法
TW095115253A TW200644297A (en) 2005-04-28 2006-04-28 Semiconductor apparatus and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005132539A JP4589170B2 (ja) 2005-04-28 2005-04-28 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006310629A true JP2006310629A (ja) 2006-11-09
JP4589170B2 JP4589170B2 (ja) 2010-12-01

Family

ID=36601145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005132539A Active JP4589170B2 (ja) 2005-04-28 2005-04-28 半導体装置及びその製造方法

Country Status (6)

Country Link
US (1) US7514772B2 (ja)
EP (1) EP1717857B1 (ja)
JP (1) JP4589170B2 (ja)
KR (1) KR20060113412A (ja)
CN (1) CN1855451B (ja)
TW (1) TW200644297A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036571A (ja) * 2005-07-26 2007-02-08 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008130915A (ja) * 2006-11-22 2008-06-05 Murata Mfg Co Ltd 部品内蔵基板
JP2009016371A (ja) * 2007-06-29 2009-01-22 Casio Comput Co Ltd シールド機能付きモジュールの製造方法
WO2011034137A1 (ja) * 2009-09-16 2011-03-24 株式会社村田製作所 電子部品内蔵モジュール
WO2011102134A1 (ja) * 2010-02-18 2011-08-25 株式会社村田製作所 部品内蔵基板
US8296941B2 (en) 2007-06-27 2012-10-30 Rf Micro Devices, Inc. Conformal shielding employing segment buildup
US8835226B2 (en) 2011-02-25 2014-09-16 Rf Micro Devices, Inc. Connection using conductive vias
US8959762B2 (en) 2005-08-08 2015-02-24 Rf Micro Devices, Inc. Method of manufacturing an electronic module
US9627230B2 (en) 2011-02-28 2017-04-18 Qorvo Us, Inc. Methods of forming a microshield on standard QFN package

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8053872B1 (en) 2007-06-25 2011-11-08 Rf Micro Devices, Inc. Integrated shield for a no-lead semiconductor device package
US8062930B1 (en) 2005-08-08 2011-11-22 Rf Micro Devices, Inc. Sub-module conformal electromagnetic interference shield
US7851894B1 (en) * 2008-12-23 2010-12-14 Amkor Technology, Inc. System and method for shielding of package on package (PoP) assemblies
CN102804430B (zh) * 2010-01-19 2015-11-25 Lg伊诺特有限公司 封装结构及其制造方法
US9137934B2 (en) 2010-08-18 2015-09-15 Rf Micro Devices, Inc. Compartmentalized shielding of selected components
JP2012114173A (ja) * 2010-11-23 2012-06-14 Shinko Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置
CN102479773A (zh) * 2010-11-26 2012-05-30 海华科技股份有限公司 具有电性屏蔽功能的模块集成电路封装结构及其制作方法
TW201225242A (en) * 2010-12-03 2012-06-16 Azurewave Technologies Inc Module IC package structure and method of making the same
CN102543904A (zh) * 2010-12-16 2012-07-04 海华科技股份有限公司 模块集成电路封装结构及其制作方法
JP6050975B2 (ja) * 2012-03-27 2016-12-21 新光電気工業株式会社 リードフレーム、半導体装置及びリードフレームの製造方法
JP5952074B2 (ja) * 2012-04-27 2016-07-13 ラピスセミコンダクタ株式会社 半導体装置及び計測機器
KR20140119522A (ko) * 2013-04-01 2014-10-10 삼성전자주식회사 패키지-온-패키지 구조를 갖는 반도체 패키지
US9807890B2 (en) 2013-05-31 2017-10-31 Qorvo Us, Inc. Electronic modules having grounded electromagnetic shields
CN105199646B (zh) * 2015-10-27 2017-09-29 张荣斌 一种防静电阻燃电路板
CN105873369B (zh) * 2016-05-19 2019-05-31 北京奇虎科技有限公司 一种印制电路板的制作方法和印制电路板
TWM551755U (zh) * 2017-06-20 2017-11-11 Chang Wah Technology Co Ltd 泛用型導線架
JP6752768B2 (ja) * 2017-10-17 2020-09-09 矢崎総業株式会社 フィルムアンテナ
US11127689B2 (en) 2018-06-01 2021-09-21 Qorvo Us, Inc. Segmented shielding using wirebonds
US11219144B2 (en) 2018-06-28 2022-01-04 Qorvo Us, Inc. Electromagnetic shields for sub-modules
KR102145218B1 (ko) 2018-08-07 2020-08-18 삼성전자주식회사 팬-아웃 반도체 패키지
US11114363B2 (en) 2018-12-20 2021-09-07 Qorvo Us, Inc. Electronic package arrangements and related methods
US11515282B2 (en) 2019-05-21 2022-11-29 Qorvo Us, Inc. Electromagnetic shields with bonding wires for sub-modules
KR20210083830A (ko) * 2019-12-27 2021-07-07 삼성전자주식회사 반도체 패키지 및 그의 제조 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02125498A (ja) * 1988-11-04 1990-05-14 Hitachi Chem Co Ltd 高密度配線板およびその製造法
JPH06502744A (ja) * 1991-03-27 1994-03-24 インテグレイテッド　システム　アセンブリース　コーポレーション マルチチップ集積回路パッケージ及びモジュール
JPH0955597A (ja) * 1995-08-16 1997-02-25 Nec Corp 半導体装置
JP2000223647A (ja) * 1999-02-03 2000-08-11 Murata Mfg Co Ltd 高周波モジュールの製造方法
JP2001244688A (ja) * 2000-02-28 2001-09-07 Kyocera Corp 高周波モジュール部品及びその製造方法
JP2001250890A (ja) * 2000-03-07 2001-09-14 Fuji Electric Co Ltd 半導体装置及びその製造方法
JP2002280468A (ja) * 2001-03-16 2002-09-27 Matsushita Electric Ind Co Ltd 高周波モジュールおよびその製造方法
JP2005109306A (ja) * 2003-10-01 2005-04-21 Matsushita Electric Ind Co Ltd 電子部品パッケージおよびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW293232B (ja) 1995-02-23 1996-12-11 Hitachi Ltd
JP3644662B2 (ja) * 1997-10-29 2005-05-11 株式会社ルネサステクノロジ 半導体モジュール
US6117536A (en) 1998-09-10 2000-09-12 Ga-Tek Inc. Adhesion promoting layer for use with epoxy prepregs
JP4029517B2 (ja) 1999-03-31 2008-01-09 株式会社日立製作所 配線基板とその製造方法及び半導体装置
EP1126321A1 (en) 2000-02-10 2001-08-22 Shipley Company LLC Positive photoresists containing crosslinked polymers
JP3951091B2 (ja) * 2000-08-04 2007-08-01 セイコーエプソン株式会社 半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02125498A (ja) * 1988-11-04 1990-05-14 Hitachi Chem Co Ltd 高密度配線板およびその製造法
JPH06502744A (ja) * 1991-03-27 1994-03-24 インテグレイテッド　システム　アセンブリース　コーポレーション マルチチップ集積回路パッケージ及びモジュール
JPH0955597A (ja) * 1995-08-16 1997-02-25 Nec Corp 半導体装置
JP2000223647A (ja) * 1999-02-03 2000-08-11 Murata Mfg Co Ltd 高周波モジュールの製造方法
JP2001244688A (ja) * 2000-02-28 2001-09-07 Kyocera Corp 高周波モジュール部品及びその製造方法
JP2001250890A (ja) * 2000-03-07 2001-09-14 Fuji Electric Co Ltd 半導体装置及びその製造方法
JP2002280468A (ja) * 2001-03-16 2002-09-27 Matsushita Electric Ind Co Ltd 高周波モジュールおよびその製造方法
JP2005109306A (ja) * 2003-10-01 2005-04-21 Matsushita Electric Ind Co Ltd 電子部品パッケージおよびその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036571A (ja) * 2005-07-26 2007-02-08 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US8959762B2 (en) 2005-08-08 2015-02-24 Rf Micro Devices, Inc. Method of manufacturing an electronic module
JP2008130915A (ja) * 2006-11-22 2008-06-05 Murata Mfg Co Ltd 部品内蔵基板
US8720051B2 (en) 2007-06-27 2014-05-13 Rf Micro Devices, Inc. Conformal shielding process using process gases
US8296941B2 (en) 2007-06-27 2012-10-30 Rf Micro Devices, Inc. Conformal shielding employing segment buildup
JP2009016371A (ja) * 2007-06-29 2009-01-22 Casio Comput Co Ltd シールド機能付きモジュールの製造方法
WO2011034137A1 (ja) * 2009-09-16 2011-03-24 株式会社村田製作所 電子部品内蔵モジュール
US8675367B2 (en) 2009-09-16 2014-03-18 Murata Manufacturing Co., Ltd. Module incorporating electronic component
JP5182448B2 (ja) * 2010-02-18 2013-04-17 株式会社村田製作所 部品内蔵基板
WO2011102134A1 (ja) * 2010-02-18 2011-08-25 株式会社村田製作所 部品内蔵基板
US9839132B2 (en) 2010-02-18 2017-12-05 Murata Manufacturing Co., Ltd. Component-embedded substrate
US8835226B2 (en) 2011-02-25 2014-09-16 Rf Micro Devices, Inc. Connection using conductive vias
US9627230B2 (en) 2011-02-28 2017-04-18 Qorvo Us, Inc. Methods of forming a microshield on standard QFN package

Also Published As

Publication number Publication date
JP4589170B2 (ja) 2010-12-01
US7514772B2 (en) 2009-04-07
US20060244131A1 (en) 2006-11-02
EP1717857A2 (en) 2006-11-02
TW200644297A (en) 2006-12-16
CN1855451A (zh) 2006-11-01
CN1855451B (zh) 2010-06-23
EP1717857B1 (en) 2016-08-31
KR20060113412A (ko) 2006-11-02
EP1717857A3 (en) 2008-03-26

Similar Documents

Publication Publication Date Title
JP4589170B2 (ja) 半導体装置及びその製造方法
US7935891B2 (en) Wiring board manufacturing method
JP2006294701A (ja) 半導体装置及びその製造方法
TWI569398B (zh) 半導體元件封裝及其製作方法
JP6408540B2 (ja) 無線モジュール及び無線モジュールの製造方法
JP2014183181A (ja) 電子部品モジュール及びその製造方法
US20080272469A1 (en) Semiconductor die package and integrated circuit package and fabricating method thereof
JP2007036571A (ja) 半導体装置及びその製造方法
JP2007012854A (ja) 半導体チップ及びその製造方法
US20110283535A1 (en) Wiring board and method of manufacturing the same
CN102686053A (zh) 多层布线基板的制造方法
US11219144B2 (en) Electromagnetic shields for sub-modules
US20130130493A1 (en) Connecting pad producing method
JP2010010441A (ja) 回路モジュールの製造方法および回路モジュール
JP2010129684A (ja) 半導体装置の製造方法および半導体装置
JP5530830B2 (ja) 半導体装置及びその製造方法
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
JP2006059839A (ja) 半導体装置およびその製造方法
JP4203425B2 (ja) 両面型回路配線基板の製造方法
JP2007042977A (ja) 半導体装置
US11515282B2 (en) Electromagnetic shields with bonding wires for sub-modules
US6360434B1 (en) Circuit fabrication
JP2008159844A (ja) 電子部品パッケージ構造およびその製造方法
JP4441331B2 (ja) 電子部品用容器体の製造方法
JP2006165109A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100907

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100909

R150 Certificate of patent or registration of utility model

Ref document number: 4589170

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 3