CN1855451B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1855451B
CN1855451B CN200610076530XA CN200610076530A CN1855451B CN 1855451 B CN1855451 B CN 1855451B CN 200610076530X A CN200610076530X A CN 200610076530XA CN 200610076530 A CN200610076530 A CN 200610076530A CN 1855451 B CN1855451 B CN 1855451B
Authority
CN
China
Prior art keywords
resin bed
semiconductor device
sealing resin
resin
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200610076530XA
Other languages
English (en)
Other versions
CN1855451A (zh
Inventor
小林智树
岛田纪治
井上明宜
加治木笃典
加藤広幸
清水浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN1855451A publication Critical patent/CN1855451A/zh
Application granted granted Critical
Publication of CN1855451B publication Critical patent/CN1855451B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

本发明公开一种半导体装置及其制造方法，其中，在难以形成导电薄膜的密封树脂上布置树脂层，该树脂层与导电薄膜的附着力高于该密封树脂与导电薄膜的附着力，并且在该树脂层上布置电连接至电子元件的图案配线。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置及其制造方法，特别是涉及包括用于密封电子元件的密封树脂的半导体装置及其制造方法。
背景技术
通常，现有技术的半导体装置包括用于密封安装在基板上的电子元件的密封树脂，以及在该密封树脂上用于保护该电子元件免受电磁波影响的屏蔽层。
图42为现有技术的半导体装置的透视图，该半导体装置包括屏蔽层和用于密封电子元件的密封树脂。在图42中，为便于理解半导体装置100的结构，对屏蔽层105和密封树脂104的一部分进行切开并示出。
如图42中所示，半导体装置100具有基板101、电子元件102、密封树脂104和屏蔽层105。
电子元件102安装在基板101上。举例来说，电子元件102为高频半导体元件、片状电阻器或片状电容器。密封树脂104保护电子元件102免受来自外部的冲击等。并将密封树脂104设置为覆盖电子元件102。密封树脂104具有良好的抗冲击性和耐久性，并且其表面形成为光滑表面。
屏蔽层105直接布置在密封树脂104上，以便于覆盖密封树脂104的上表面。通过诸如溅射法、真空蒸发法或电镀法形成的导电薄膜(金属薄膜)可以用作屏蔽层105。屏蔽层105通过屏蔽来自外部的电磁波，以保护电子元件102免受电磁波的影响(例如，见日本专利公报：JP-A-2002-280468)。
然而，密封树脂104具有良好的抗冲击性和耐久性，因此难以使其表面变粗糙。因此，密封树脂104与通过溅射法、真空蒸发法、电镀法等形成的导电薄膜之间的附着力较差，这样难以在密封树脂104上直接形成由导电薄膜制成的图案配线或屏蔽层105。
此外，在现有技术的半导体装100中，屏蔽层105并未布置在密封树脂104的侧表面，因此存在这样的问题，即：由于电磁波从密封树脂104的侧表面侵入而使电子元件102的电气特性降低。
此外，还存在这样的问题，即：随着近年来的电子设备的性能变得更高，从而必须提高半导体装置100的安装密度。
发明内容
以下的公开内容说明了能够提高安装密度、并高精度地阻挡电磁波的半导体装置和该半导体装置的制造方法。
根据本发明的一方面，公开了一种半导体装置，该半导体装置包括：基板；电子元件，其安装在基板上；密封树脂，其用于密封电子元件；树脂层，其布置在密封树脂上，并且树脂层与导电薄膜的附着力高于密封树脂与导电薄膜的附着力；以及导电图案，其布置在树脂层上，并电连接至电子元件。
通过在难以形成导电薄膜的密封树脂上布置树脂层(该树脂层与导电薄膜的附着力高于密封树脂与导电薄膜的附着力)，可以将导电图案布置在树脂层上，并且能够提高半导体装置的安装密度。
在这里，导电图案包括图案配线或天线。
此外，在上述结构中，导电图案可以具有用于连接其它电子元件的连接部。通过在导电图案中布置连接部，并将其它电子元件安装在该连接部中，从而能够进一步提高半导体装置的安装密度。
根据本发明的另一方面，公开了一种半导体装置，该半导体装置包括：基板；接地端子，其在基板上形成；电子元件，其安装在基板上；密封树脂，其用于密封电子元件；树脂层，其布置在密封树脂上，并且树脂层与导电薄膜的附着力高于密封树脂与导电薄膜的附着力；以及屏蔽层，其布置在树脂层上，并电连接至接地端子。
通过在难以形成导电薄膜的密封树脂上布置树脂层(该树脂层与导电薄膜的附着力高于密封树脂与导电薄膜的附着力)，可以将屏蔽层布置在树脂层上。
此外，在上述结构中，可以将树脂层布置为连续地覆盖密封树脂的上表面和侧表面，并且可以将屏蔽层布置为覆盖树脂层。通过将屏蔽层布置为包围密封树脂的上表面和侧表面，从而能够高精度地阻挡电磁波。
根据本发明的又一方面，公开了一种半导体装置的制造方法，该半导体装置包括：基板；安装在基板上的电子元件；以及用于密封电子元件的密封树脂，所述方法包括：树脂层形成步骤，其在密封树脂上形成树脂层，该树脂层与导电薄膜的附着力高于密封树脂与导电薄膜的附着力；以及导电图案形成步骤，其在树脂层上形成导电图案。
通过设置在难以形成导电薄膜的密封树脂上形成树脂层(该树脂层与导电薄膜的附着力高于密封树脂与导电薄膜的附着力)的树脂层形成步骤，可以在树脂层上形成导电图案。
在这里，导电图案包括图案配线或天线。
根据本发明的其它方面，公开了一种半导体装置的制造方法，该半导体装置包括：基板；在基板上形成的接地端子；安装在基板上的电子元件；以及用于密封电子元件的密封树脂，所述方法包括：树脂层形成步骤，其在密封树脂上形成树脂层，该树脂层与导电薄膜的附着力高于密封树脂与导电薄膜的附着力；以及屏蔽层形成步骤，其在树脂层上形成电连接至接地端子的屏蔽层。
通过设置在难以形成导电薄膜的密封树脂上形成树脂层(该树脂层与导电薄膜的附着力高于密封树脂与导电薄膜的附着力)的树脂层形成步骤，可以在树脂层上形成屏蔽层。
下列优点中的一个或多个体现在下文的实施例中。例如，能够提高半导体装置的安装密度、能够高精度地阻挡电磁波等优点。
附图说明
图1为根据本发明的第一示例性实施例，即非限制性实施例的半导体装置的剖视图。
图2为用于半导体装置形成的基板的平面图，在该基板中形成示例性实施例即非限制性实施例的半导体装置。
图3为示出示例性实施例，即非限制性实施例的半导体装置的制造工艺的简图(第一)。
图4为示出示例性实施例，即非限制性实施例的半导体装置的制造工艺的简图(第二)。
图5为示出示例性实施例，即非限制性实施例的半导体装置的制造工艺的简图(第三)。
图6为示出示例性实施例，即非限制性实施例的半导体装置的制造工艺的简图(第四)。
图7为示出示例性实施例，即非限制性实施例的半导体装置的制造工艺的简图(第五)。
图8为示出示例性实施例，即非限制性实施例的半导体装置的制造工艺的简图(第六)。
图9为示出示例性实施例，即非限制性实施例的半导体装置的制造工艺的简图(第七)。
图10为示出示例性实施例，即非限制性实施例的半导体装置的制造工艺的简图(第八)。
图11为示出示例性实施例，即非限制性实施例的半导体装置的制造工艺的简图(第九)。
图12为示出示例性实施例，即非限制性实施例的半导体装置的制造工艺的简图(第十)。
图13为示出示例性实施例，即非限制性实施例的半导体装置的制造工艺的简图(第十一)。
图14为示出示例性实施例，即非限制性实施例的半导体装置的制造工艺的简图(第十二)。
图15为示出示例性实施例，即非限制性实施例的半导体装置的制造工艺的简图(第十三)。
图16为示出示例性实施例，即非限制性实施例的半导体装置的制造工艺的简图(第十四)。
图17为根据本发明的第二示例性实施例，即非限制性实施例的半导体装置的剖视图。
图18为示出示例性实施例，即非限制性实施例的半导体装置的制造工艺的简图(第一)。
图19为示出示例性实施例，即非限制性实施例的半导体装置的制造工艺的简图(第二)。
图20为示出示例性实施例，即非限制性实施例的半导体装置的制造工艺的简图(第三)。
图21为示出示例性实施例，即非限制性实施例的半导体装置的制造工艺的简图(第四)。
图22为示出示例性实施例，即非限制性实施例的半导体装置的制造工艺的简图(第五)。
图23为根据本发明的第三示例性实施例，即非限制性实施例的半导体装置的剖视图。
图24为示出示例性实施例，即非限制性实施例的半导体装置的制造工艺的简图(第一)。
图25为示出示例性实施例，即非限制性实施例的半导体装置的制造工艺的简图(第二)。
图26为示出示例性实施例，即非限制性实施例的半导体装置的制造工艺的简图(第三)。
图27为示出示例性实施例，即非限制性实施例的半导体装置的制造工艺的简图(第四)。
图28为示出示例性实施例，即非限制性实施例的半导体装置的制造工艺的简图(第五)。
图29为示出示例性实施例，即非限制性实施例的半导体装置的制造工艺的简图(第六)。
图30为示出示例性实施例，即非限制性实施例的半导体装置的制造工艺的简图(第七)。
图31为示出示例性实施例，即非限制性实施例的半导体装置的制造工艺的简图(第八)。
图32为示出示例性实施例，即非限制性实施例的半导体装置的制造工艺的简图(第九)。
图33为示出示例性实施例，即非限制性实施例的半导体装置的制造工艺的简图(第十)。
图34为示出示例性实施例，即非限制性实施例的半导体装置的制造工艺的简图(第十一)。
图35为根据本发明的第四示例性实施例，即非限制性实施例的半导体装置的剖视图。
图36为示出示例性实施例，即非限制性实施例的半导体装置的制造工艺的简图(第一)。
图37为示出示例性实施例，即非限制性实施例的半导体装置的制造工艺的简图(第二)。
图38为示出示例性实施例，即非限制性实施例的半导体装置的制造工艺的简图(第三)。
图39为示出示例性实施例，即非限制性实施例的半导体装置的制造工艺的简图(第四)。
图40为示出示例性实施例，即非限制性实施例的半导体装置的制造工艺的简图(第五)。
图41为示出示例性实施例，即非限制性实施例的半导体装置的制造工艺的简图(第六)。
图42为现有技术的半导体装置的透视图，该半导体装置包括屏蔽层和用于密封电子元件的密封树脂。
具体实施方式
接下来，将参照附图对本发明的实施例进行说明。
第一实施例
图1为根据本发明的第一示例性实施例，即非限制性实施例的半导体装置的剖视图。在图1中，H1、M1和M2分别表示导通连接用端子12的高度(以下称为高度H1)、在使用基板11的上表面11A作为基准的情况下的密封树脂14的厚度(以下称为厚度M1)、以及树脂层15的厚度(以下称为厚度M2)。
首先，参照图1对根据本发明的示例性实施例，即非限制性实施例的半导体装置10进行说明。半导体装置10具有基板11、导通连接用端子12、电子元件13、密封树脂14、树脂层15、导通部(via)17、图案配线18、保护膜21和防扩散膜23。
基板11将电子元件13电连接至诸如母板等的其它基板(未示出)。举例来说，印刷线路板可以用作基板11。
导通连接用端子12布置在基板11上，并通过配线(未示出)电连接至电子元件13。此外，导通连接用端子12的上表面12A连接至导通部17。举例来说，可以通过在基板11的配线上使镀铜薄膜沉淀为柱状，或安装柱状铜材以形成导通连接用端子12。
此外，可以加高导通连接用端子12的高度H1(这里，H1＜M1)。通过加高导通连接用端子12的高度H1，可以减小在密封树脂14中形成的开口14A的深度，以便容易地形成开口14A。
电子元件13安装在基板11上。举例来说，诸如晶体振荡器、片状电容器、片状电阻器或半导体芯片等的无源元件可以用作电子元件13。
密封树脂14具有用于露出导通连接用端子12的上表面12A的开口14A，并以密封电子元件13的方式布置在基板11上。密封树脂14保护安装在基板11上的电子元件13免受来自外部的冲击等。密封树脂14具有良好的抗冲击性和耐久性，并且其表面形成为光滑表面，这样难以使密封树脂14的表面变粗糙。因此，密封树脂14与通过溅射法、真空蒸发法、电镀法等形成的导电薄膜的附着力较差，这样会导致导电薄膜的剥离，从而难以在密封树脂14上直接形成导电薄膜(图案配线18)。举例来说，成型树脂可以用作密封树脂14。举例来说，通过传递成型法形成的环氧型成型树脂可以用作成型树脂。更具体地说，可以使用在环氧树脂中包含固化剂(具有填料)的树脂。举例来说，可以使用甲酚酚醛清漆型环氧树脂作为环氧树脂，苯酚酚醛清漆型树脂作为固化剂，熔凝硅石或结晶二氧化硅作为填料。
此外，举例来说，可以将密封树脂14的厚度M1设为1mm。
树脂层15为这样的树脂层：即，其与导电薄膜的附着力高于密封树脂14与导电薄膜的附着力，并且可以对树脂层15进行粗糙化处理到这样的程度，即能够形成导电薄膜。树脂层15具有用于露出导通连接用端子12的上表面12A的开口15A，并以覆盖密封树脂14的上表面14B的方式布置。此外，开口15A为用于布置导通部17的开口。举例来说，环氧型树脂或在环氧型树脂中分散有诸如钯等的用作电镀催化剂的金属微粒的材料可以用作树脂层15。更具体地说，可以使用其中不包含固化剂或填料的环氧树脂、苯酚型树脂、液晶聚合物或聚酰亚胺树脂。由于用作树脂层15的环氧树脂不包含固化剂或填料，所以树脂层15与用作密封树脂14的具有固化剂和/或填料的环氧树脂的附着力相比较，树脂层15通过粗糙化处理而获得的附着力能够得到提高。
举例来说，可以将树脂层15的厚度M2设定在30μm到60μm的范围。
通过在具有与导电薄膜的附着力较差的密封树脂14上布置树脂层15(该树脂层15与导电薄膜的附着力高于密封树脂14与导电薄膜的附着力)，可以将图案配线18布置在树脂层15上，从而能够提高半导体装置10的安装密度。
更具体地说，由于在成型树脂中包含的填料成分的数量通常较大(例如，重量百分比大于70％)，所以即使对成型树脂进行用于提高其与导电薄膜的附着力的粗糙化处理，但因填料的倒塌(塌缩)而使附着结构也无法得到保持。举例来说，在将导电薄膜布置在成型树脂上的情况下，导电薄膜的剥离强度为20～60g/cm，这会使得导电薄膜从成型树脂剥落。与此相比，在将树脂层(该树脂层与导电薄膜的附着力高于成型树脂与导电薄膜的附着力)布置在成型树脂上(树脂层通过热硬化附着于成型树脂上)、然后将导电薄膜布置在树脂层上的情况下，导电薄膜的剥离强度为600g/cm或更大，这会提高树脂层与导电薄膜的附着力。
另外，导电薄膜也包括种晶层(seed layer)。此外，可以形成天线代替图案配线18。导电薄膜在这里是指构成诸如图案配线或天线或种晶层的导电图案的薄膜。
导通部17布置在形成于树脂层15中的开口15A内。导通部17的下端电连接至导通连接用端子12，上端电连接至图案配线18。举例来说，可以通过电镀法形成导通部17。此外，举例来说，可以使用铜作为导通部17的材料。
图案配线18布置在树脂层15上，并且图案配线18具有用于安装其它电子元件25的连接部19。通过在图案配线18中布置用于安装其它电子元件25的连接部19，这样能够进一步提高半导体装置10的安装密度。
可以通过在导电薄膜上制作布线图案来形成图案配线18，举例来说，该导电薄膜是通过溅射法、真空蒸发法或电镀法形成的。在使用溅射法或真空蒸发法的情况下，举例来说，可以使用铝作为图案配线18的材料。此外，在使用电镀法的情况下，举例来说，可以使用铜作为图案配线18的材料。此外，举例来说，诸如晶体振荡器、片状电容器、片状电阻器或半导体芯片等的无源元件可以用作其它电子元件25。
保护膜21为具有绝缘性能的薄膜，并布置在树脂层15上，以便于覆盖除了连接部19之外的图案配线18。保护膜21为用于保护图案配线18免受来自外部的冲击等的薄膜。举例来说，阻焊膜可以用作保护膜21。
防扩散膜23布置在连接部19上。举例来说，镍/金层(布置在连接部19上的镍层和布置在该镍层上的金层的组合层)可以用作防扩散膜23。
根据本示例性实施例，即非限制性实施例的半导体装置，通过在具有与导电薄膜的附着力较差的密封树脂14上布置树脂层15(该树脂层15与导电薄膜的附着力高于密封树脂14与导电薄膜的附着力)，可以将图案配线18布置在树脂层15上，从而提高半导体装置10的安装密度。另外，通过在图案配线18中布置用于连接其它电子元件25的连接部19，能够进一步提高半导体装置的安装密度。
另外，在本示例性实施例，即非限制性实施例中，可以在没有设置导通连接用端子12的情况下，将导通部17直接连接至基板11的配线。此外，可以将连接至基板11的配线的外部连接端子布置在基板11的下表面。此外，图案配线18可以用作电子元件13之间的电连接的引线。
图2为用于半导体装置形成的基板的平面图，在该基板中形成本示例性实施例即非限制性实施例的半导体装置。在图2中，A和B分别表示形成半导体装置10的区域(以下称为半导体装置形成区A)和切割刀对用于半导体装置形成的基板30进行切割的位置(以下称为切割位置B)。
接下来，根据图2对用于半导体装置形成的、在其中形成半导体装置10的基板30进行说明。用于半导体装置形成的基板30具有多个半导体装置形成区A。在用于半导体装置形成的基板30的半导体装置形成区A中形成基板11。如下所述，在形成对应于半导体装置10的结构之后，沿切割位置B对用于半导体装置形成的基板30进行切割。这样，将半导体装置10分成单独的片，从而制造出半导体装置10。举例来说，玻璃环氧树脂可以用作用于半导体装置形成的基板30的材料。
图3至16为示出本示例性实施例，即非限制性实施例的半导体装置的制造工艺的简图。在图3至16中，对与图1中示出的半导体装置10的元件相同的元件赋予相同的标号。
接下来，根据图3至16对本示例性实施例，即非限制性实施例的半导体装置10的制造方法进行说明。如图3中所示，首先在基板11上形成导通连接用端子12，所述基板11在半导体装置形成区A中形成，随后，在基板11上安装电子元件13(电子元件安装工艺)。举例来说，可以通过使镀铜薄膜沉淀为柱状或安装柱状铜材，以形成导通连接用端子12。
然后，如图4中所示，在基板11上形成密封树脂14，以便于覆盖导通连接用端子12和电子元件13(密封树脂形成工艺)。举例来说，可以将密封树脂14的厚度M1设为1mm。此外，举例来说，可以将密封树脂14在导通连接用端子12上的厚度M3设为200μm。
然后，如图5中所示，在密封树脂14中形成用于露出导通连接用端子12的上表面12A的开口14A。举例来说，可以通过激光器或钻孔器形成开口14A。
然后，如图6中所示，形成树脂层15(该树脂层15与导电薄膜的附着力高于密封树脂14与导电薄膜的附着力)，以便于填充开口14A并覆盖密封树脂14的上表面14B(树脂层形成工艺)。举例来说，环氧型树脂或在环氧型树脂中分散有诸如钯等的用作电镀催化剂的金属微粒的材料可以用作树脂层15。举例来说，可以将树脂层15的厚度M2设定在30μm到60μm的范围。
随后，如图7中所示，在树脂层15中形成用于露出导通连接用端子12的上表面12A的开口15A，随后，使树脂层15的表面变粗糙。举例来说，可以通过激光器或钻孔器形成开口15A。此外，举例来说，除污处理可以用作树脂层15的表面的粗糙化处理。
然后，如图8中所示，形成种晶层32，以便于覆盖在开口15A露出的导通连接用端子12的上表面12A和在其中形成开口15A的树脂层15。举例来说，通过化学电镀法(无电解电镀法)形成的铜层可以用作种晶层32。
然后，如图9中所示，在种晶层32上形成具有对应于图案配线18的形状的开口33A的抗蚀层33。随后，如图10中所示，通过电解电镀法在种晶层32上形成导电薄膜35。这样，在开口15A中形成由导电薄膜35和种晶层32构成的导通部17。举例来说，可以使用铜膜作为导电薄膜35。
随后，如图11中所示，用抗蚀剥离剂(脱胶剂)去除抗蚀层33。然后，如图12中所示，去除未覆盖有导电薄膜35的不必要的种晶层32(图案配线形成工艺)。因此，在树脂层15上形成由导电薄膜35和种晶层32构成的图案配线18(包括连接部19)。
然后，如图13中所示，形成具有开口36A的抗蚀层36，该抗蚀层36在覆盖图案配线18和树脂层15的同时使连接部19露出。
随后，如图14中所示，在连接部19上形成防扩散膜23。举例来说，镍/金层(布置在连接部19上的镍层和布置在该镍层上的金层的组合层)可以用作防扩散膜23。举例来说，可以通过使用连接部19作为供电层的电解电镀法形成镍/金层。在形成防扩散膜23之后，用抗蚀剥离剂去除抗蚀层36。
然后，如图15中所示，形成具有开口21A的保护膜21(保护膜形成工艺)，该保护膜21在覆盖图案配线18和树脂层15的同时使防扩散膜23露出。保护膜21为具有绝缘性能的薄膜。举例来说，阻焊膜可以用作保护膜21。
然后，如图16中所示，沿切割位置B对图15中示出的结构体进行切割，并将其分成单独的片，从而制造出半导体装置10。
根据本示例性实施例，即非限制性实施例的半导体装置的制造方法，通过设置在难以形成导电薄膜35的密封树脂14上形成树脂层15(该树脂层15与导电薄膜35的附着力高于密封树脂14与导电薄膜35的附着力)的树脂层形成工艺，可以在树脂层15上形成图案配线18。
第二实施例
图17为根据本发明的第二示例性实施例，即非限制性实施例的半导体装置的剖视图。在图17中，M4和M5分别表示密封树脂41的厚度(以下称为厚度M4)和树脂层42的厚度(以下称为厚度M5)。此外，在图17中，对与第一示例性实施例即非限制性实施例的半导体装置10的元件相同的元件赋予相同的标号。
首先，参照图17对根据本发明的示例性实施例，即非限制性实施例的半导体装置40进行说明。除了设置密封树脂41、树脂层42和导通部45以代替第一示例性实施例，即非限制性实施例的半导体装置10中的密封树脂14、树脂层15和导通部17以外，半导体装置40具有与半导体装置10的结构相似的结构。
密封树脂41为具有与第一示例性实施例，即非限制性实施例中说明的密封树脂14的性质相似的性质的树脂，并且是具有与导电薄膜的附着力较差的树脂。密封树脂41以密封电子元件13的方式布置在基板11上。此外，密封树脂41的上表面41A形成为基本上与导通连接用端子12的上表面12A齐平。也就是说，密封树脂41的厚度M4构成为这样：即，密封树脂41的厚度M4基本上与导通连接用端子12的高度H1相等。与第一示例性实施例即非限制性实施例中说明的密封树脂14相似的树脂，可以用作密封树脂41。
通过将密封树脂41的上表面41A形成为基本上与导通连接用端子12的上表面12A齐平，这样能够使密封树脂41的厚度M4变薄，从而实现半导体装置40的小型化(薄型化)。
树脂层42为这样的树脂层，即其与导电薄膜的附着力高于密封树脂41与导电薄膜的附着力，并且可以对树脂层42进行粗糙化处理以达到这样的程度，即能够形成导电薄膜。树脂层42具有用于露出导通连接用端子12的上表面12A的开口42A，并以覆盖密封树脂41的上表面41A的方式而布置。与在第一示例性实施例即非限制性实施例中说明的树脂层15相似的树脂，可以用作树脂层42。另外，导电薄膜也包括种晶层。此外，可以形成天线代替图案配线18。导电薄膜在这里是指构成诸如图案配线或天线或种晶层等导电图案的薄膜。
导通部45布置在形成于树脂层42中的开口42A内，并在图案配线18和导通连接用端子12之间进行电连接。
根据本示例性实施例，即非限制性实施例的半导体装置，通过在密封树脂41上布置树脂层42(该树脂层42与导电薄膜的附着力高于密封树脂41与导电薄膜的附着力)并在树脂层42上形成图案配线18，能够提高半导体装置40的安装密度，并且能够使密封树脂41的厚度M4变薄，从而实现半导体装置40的小型化。
另外，连接至基板11的配线的外部连接端子可以布置在基板11的下表面。此外，图案配线18可以用作电子元件13之间的电连接的引线。
图18至22为示出本示例性实施例，即非限制性实施例的半导体装置的制造工艺的简图。在图18至22中，对与在图17中说明的半导体装置40的元件相同的元件赋予相同的标号。此外，在图18至22中，A1和B1分别示出形成半导体装置40的区域(以下称为半导体装置形成区A1)和切割刀进行切割的位置(以下称为切割位置B1)。
接下来，参照图18至22对本示例性实施例，即非限制性实施例的半导体装置40的制造方法进行说明。
首先，进行与在第一示例性实施例即非限制性实施例中说明的图3和4相似的处理，并在其上形成导通连接用端子12的基板11上安装电子元件13(电子元件安装工艺)，然后形成密封树脂41，以便于覆盖导通连接用端子12和电子元件13(密封树脂形成工艺)。
随后，如图18中所示，对密封树脂41进行抛光，以便使密封树脂41的上表面41A与导通连接用端子12的上表面12A齐平(M4＝H1)。
然后，如图19中所示，形成树脂层42(该树脂层42与导电薄膜的附着力高于密封树脂41与导电薄膜的附着力)，以便于覆盖密封树脂41上表面的41A和导通连接用端子12的上表面12A(树脂层形成工艺)。举例来说，可以将树脂层42的厚度M5设定在30μm到60μm的范围。
然后，如图20中所示，在树脂层42中形成用于露出导通连接用端子12的上表面12A的开口42A，此后，使在其中形成开口42A的树脂层42的表面变粗糙。举例来说，可以通过激光器或钻孔器形成开口42A。此外，举例来说，去污处理可以用作树脂层42的表面的粗糙化处理。
然后，如图21中所示，形成种晶层32，以便于覆盖在开口42A露出的导通连接用端子12的上表面12A和在其中形成开口42A的树脂层42。举例来说，通过化学电镀法形成的铜层可以用作种晶层32。
随后，通过进行与在第一示例性实施例即非限制性实施例中说明的图9至16的工艺(包括图案配线形成工艺和保护膜形成工艺)相似的处理，从而制造出包括由导电薄膜35和种晶层32构成的导通部45的半导体装置40，这如图22中所示。
根据本示例性实施例，即非限制性实施例的半导体装置的制造方法，通过对密封树脂41进行抛光，以使密封树脂41的上表面41A与导通连接用端子12的上表面12A齐平，这样能够使密封树脂41的厚度M4变薄，从而实现半导体装置40的小型化。
第三实施例
图23为根据本发明的第三示例性实施例，即非限制性实施例的半导体装置的剖视图。在图23中，M6和M7分别表示树脂层52的厚度(以下称为厚度M6)和屏蔽层53的厚度(以下称为厚度M7)。此外，在图23中，对与第一示例性实施例即非限制性实施例的半导体装置10的元件相同的元件赋予相同的标号。
参照图23，对根据本发明的示例性实施例，即非限制性实施例的半导体装置50进行说明。半导体装置50具有基板11、电子元件13、密封树脂14、导通部17、接地端子51、树脂层52、屏蔽层53和保护膜55。
接地端子51为设定成地电位的端子，并布置在基板11上。接地端子51通过导通部17电连接至屏蔽层53。
树脂层52为这样的树脂层，即其与导电薄膜的附着力高于密封树脂14与导电薄膜的附着力，并且可以对树脂层52进行粗糙化处理以达到这样的程度，即能够形成导电薄膜。树脂层52具有用于露出接地端子51的上表面51A的开口52A，并以覆盖密封树脂14的上表面14B和侧表面14C的方式而布置。与在第一示例性实施例，即非限制性实施例中说明的树脂层15相似的树脂可以用作树脂层52。举例来说，可以将树脂层52的厚度M6设定在30μm到60μm的范围。另外，导电薄膜也包括种晶层。导电薄膜在这里是指构成屏蔽层或种晶层的薄膜。
通过将树脂层52(该树脂层52与导电薄膜的附着力高于密封树脂14与导电薄膜的附着力)设置为连续地覆盖密封树脂14的上表面14B和侧表面14C，这样，可以将屏蔽层53形成为连续地包围密封树脂14的上表面14B和侧表面14C。
屏蔽层53以这样的方式布置在树脂层52上：即，连续地包围密封树脂14的上表面14B和侧表面14C。屏蔽层53电连接至导通部17，并通过导通部17电连接至接地端子51。
通过将屏蔽层53设置为包围用于密封电子元件13的密封树脂14的上表面14B和侧表面14C，这样，能够阻挡从密封树脂14的侧表面14C侧侵入的电磁波，并且能够高精度地阻挡来自外部的电磁波。
可以通过由例如溅射法、真空蒸发法或电镀法形成的导电薄膜来形成屏蔽层53。在使用溅射法或真空蒸发法的情况下，举例来说，可以使用铝作为屏蔽层53的材料。此外，在使用电镀法的情况下，举例来说，可以使用铜作为屏蔽层53的材料。举例来说，可以将屏蔽层53的厚度M7设定在10μm到30μm的范围。
保护膜55为具有绝缘性能的薄膜，并以覆盖屏蔽层53的方式布置。保护膜55为用于保护屏蔽层53的薄膜。举例来说，阻焊膜可以用作保护膜55。
根据本示例性实施例，即非限制性实施例的半导体装置，通过将树脂层52(该树脂层52与导电薄膜的附着力高于密封树脂14与导电薄膜的附着力)设置为覆盖在其上难以形成导电薄膜(金属薄膜)的密封树脂14，可以对树脂层52进行粗糙化处理以达到这样的程度，即能够形成导电薄膜；并且在树脂层52上以这样的方式布置屏蔽层53：即，连续地包围密封树脂14的上表面14B和侧表面14C，从而能够高精度地阻挡来自外部的电磁波。另外，屏蔽层53和树脂层52可以只布置在密封树脂14的上表面14B的一侧。此外，连接至基板11的配线的外部连接端子可以布置在基板11的下表面。此外，在内部包括屏蔽层的基板可以用作基板11。此外，在没有设置接地端子51的情况下，导通部17可以直接连接至基板11的接地用配线的一部分上。
图24至34为示出本示例性实施例，即非限制性实施例的半导体装置的制造工艺的简图。在图24至34中，A2和B2分别示出形成半导体装置50的区域(以下称为半导体装置形成区A2)和由切割刀进行切割的位置(以下称为切割位置B2)。此外，在图24至34中，对与在图23中示出的半导体装置50的元件相同的元件赋予相同的标号。
接下来，根据图24至34，对本示例性实施例，即非限制性实施例的半导体装置50的制造方法进行说明。如图24中所示，首先在对应于半导体装置形成区A2的基板11上形成接地端子51(接地端子形成工艺)，随后，在基板11上安装电子元件13(电子元件安装工艺)。
然后，如图25中所示，在基板11上形成密封树脂14，以便于覆盖接地端子51和电子元件13(密封树脂形成工艺)。举例来说，可以将密封树脂14的厚度M8(从接地端子51的上表面51A到密封树脂14的上表面14B的厚度)设为200μm。
然后，如图26中所示，与切割位置B2相对应的密封树脂14中形成用于露出基板11的凹槽部57。举例来说，可以通过切割刀的切割形成凹槽部57。举例来说，可以将凹槽部57的宽度W1设为0.5mm。
然后，如图27中所示，形成用于露出接地端子51的上表面51A的开口14A。然后，如图28中所示，形成树脂层52(树脂层形成工艺)，该树脂层52与导电薄膜的附着力高于密封树脂14与导电薄膜的附着力，以便于在填充开口14A和凹槽部57的同时，覆盖密封树脂14的上表面14B。
随后，如图29中所示，在用以填充凹槽部57的树脂层52中形成用于露出基板11的上表面11A的凹槽部59。在这种情况下，凹槽部59形成这样：即，使得树脂层52保留在密封树脂14的侧表面14C(用树脂层52覆盖密封树脂14的侧表面14C的状态)。举例来说，可以通过切割刀的切割形成凹槽部59。
然后，如图30中所示，在树脂层52中形成用于露出接地端子51的上表面51A的开口52A，此后，使树脂层52的表面变粗糙。举例来说，可以通过激光器或钻孔器形成开口52A。此外，举例来说，除污处理可以用作树脂层52的表面的粗糙化处理。
然后，如图31中所示，形成种晶层32，以便于覆盖树脂层52和在开口52A中露出的接地端子51的上表面51A。在进行电解电镀的情况下，种晶层32作为供电层。举例来说，通过化学电镀法形成的铜层可以用作种晶32。
然后，如图32中所示，在种晶层32上形成导电薄膜35。因此，在开口52A中形成导通部17和用于包围密封树脂14的上表面14B和侧表面14C的屏蔽层53(屏蔽层形成工艺)。屏蔽层53和导通部17分别由种晶层32和导电薄膜35构成。举例来说，通过电解电镀法形成的铜膜可以用作导电薄膜35。
随后，如图33中所示，形成保护膜55(保护膜形成工艺)，以便于在填充凹槽部59的同时覆盖屏蔽层53。因此，在半导体装置形成区A2中形成对应于半导体装置50的结构体。保护膜55为具有绝缘性能的薄膜，并用于保护屏蔽层53。举例来说，阻焊膜可以用作保护膜55。
然后，如图34中所示，沿切割位置B2对在图33中示出的结构体进行切割，并将其分成单独的片，从而制造出半导体装置50。
根据本示例性实施例，即非限制性实施例的半导体装置的制造方法，通过形成树脂层52(该树脂层52与导电薄膜的附着力高于密封树脂14与导电薄膜的附着力)，以便于覆盖在其上难以形成导电薄膜的密封树脂14，从而能够高精度地在树脂层52上形成屏蔽层53。
此外，通过将树脂层52形成为覆盖密封树脂14的上表面14B和侧表面14C，将屏蔽层53形成为包围密封树脂14的上表面14B和侧表面14C，从而能够高精度地阻挡电磁波。
另外，在本示例性实施例，即非限制性实施例的半导体装置的制造方法中，已经将通过电镀法形成屏蔽层53的情况作为示例进行了说明，但是也可以通过形成由例如溅射法或真空蒸发法形成的铝层，来形成屏蔽层53。此外，屏蔽层53可以只布置在设置于密封树脂14的上表面14B侧的树脂层52上。
第四实施例
图35为第四示例性实施例，即非限制性实施例的半导体装置的剖视图。在图35中，H2、M8和M9分别表示接地端子51的高度(以下称为高度H2)、树脂层63的厚度(以下称为厚度M8)和密封树脂61的厚度(以下称为厚度M9)。此外，在图35中，对与第三示例性实施例，即非限制性实施例的半导体装置50的元件相同的元件，赋予相同的标号。
首先，参照图35对根据本发明的示例性实施例，即非限制性实施例的半导体装置60进行说明。除了设置密封树脂61、树脂层63和导通部65以代替在第三示例性实施例，即非限制性实施例的半导体装置50中的密封树脂14、树脂层52和导通部17以外，半导体装置60具有与半导体装置50的结构相似的结构。
密封树脂61以密封电子元件13的方式布置在基板11上。密封树脂61的上表面61A形成为基本上与接地端子51的上表面51A齐平。并且，密封树脂61的厚度M9形成为基本上与接地端子51的高度H2相等。
通过将密封树脂61的上表面61A形成为基本上与接地端子51的上表面51A齐平，并使密封树脂61的厚度M9变薄，从而能够实现半导体装置60的小型化(薄型化)。另外，与在第一示例性实施例即非限制性实施例中说明的密封树脂14相似的树脂，可以用作密封树脂61。
树脂层63具有用于露出接地端子51的上表面51A的开口63A，并以覆盖密封树脂61的上表面61A和侧表面61B的方式而布置。树脂层63为这样的树脂层，即其与导电薄膜的附着力高于密封树脂61与导电薄膜的附着力，并且可以对树脂层63进行粗糙化处理以达到这样的程度，即能够形成导电薄膜。与在第一示例性实施例即非限制性实施例中说明的树脂层15相似的树脂，可以用作树脂层63。另外，导电薄膜也包括种晶层。导电薄膜在这里是指构成屏蔽层或种晶层的薄膜。
导通部65布置在开口63A中，开口63A在树脂层63中形成。导通部65在屏蔽层53和接地端子51之间进行电连接。
根据本示例性实施例，即非限制性实施例的半导体装置，可以高精度地阻挡来自外部的电磁波，并将密封树脂61的上表面61A形成为基本上与接地端子51的上表面51A齐平，这样使得密封树脂61的厚度M9变薄，从而能够实现半导体装置60的小型化。另外，屏蔽层53和树脂层63可以只布置在密封树脂61的上表面61A的一侧。此外，连接至基板11的配线的外部连接端子可以布置在基板11的下表面。此外，在内部包括屏蔽层的基板可以用作基板11。
图36至41为示出本示例性实施例，即非限制性实施例的半导体装置的制造工艺的简图。在图36至41中，A3和B3分别示出形成半导体装置60的区域(以下称为半导体装置形成区A3)和由切割刀进行切割的位置(以下称为切割位置B3)。此外，在图36至41中，对与在图35中说明的半导体装置60的元件相同的元件赋予相同的标号。
接下来，根据图36至41，对本示例性实施例，即非限制性实施例的半导体装置60的制造方法进行说明。首先，进行与在第三示例性实施例，即非限制性实施例中说明的图24和25相似的处理，在基板11上形成接地端子51(接地端子形成工艺)，随后在基板11上安装电子元件13(电子元件安装工艺)。此后，在基板11上形成密封树脂61，以便于覆盖接地端子51和电子元件13(密封树脂形成工艺)。
随后，如图36中所示，对密封树脂61进行抛光，以便使密封树脂61的上表面61A与接地端子51的上表面51A齐平。
然后，如图37中所示，与切割位置B3相对应的密封树脂61中形成用于露出基板11的上表面11A的凹槽部62。举例来说，可以通过切割刀的切割形成凹槽部62。举例来说，可以将凹槽部62的宽度W2设为0.5mm。
然后，如图38中所示，形成树脂层63(树脂层形成工艺)，该树脂层63与导电薄膜的附着力高于密封树脂61与导电薄膜的附着力，以便于在填充凹槽部62的同时，覆盖密封树脂61的上表面61A。与在第一示例性实施例，即非限制性实施例中说明的树脂层15相似的树脂可以用作树脂层63。此外，举例来说，可以将树脂层63的厚度M8设定在30μm到60μm的范围。
然后，如图39中所示，在用以填充密封树脂61的凹槽部62的树脂层63中形成用于露出基板11的上表面11A的凹槽部64。在这种情况下，凹槽部64形成为这样：即，使得树脂层63保留在密封树脂61的侧表面61B(用树脂层63覆盖密封树脂61的侧表面61B的状态)。举例来说，可以通过切割刀的切割形成凹槽部64。
然后，如图40中所示，在树脂层63中形成用于露出接地端子51的上表面51A的开口63A，此后，使树脂层63的表面变粗糙。举例来说，可以通过激光器或钻孔器形成开口63A。此外，举例来说，除污处理可以用作树脂层63的表面的粗糙化处理。
随后，通过进行在第三示例性实施例，即非限制性实施例中说明的图31至34的处理(包括屏蔽层形成工艺和保护膜形成工艺)，制造出半导体装置60，这如图41中所示。
根据本示例性实施例，即非限制性实施例的半导体装置的制造方法，在能够以高精度形成屏蔽层53的同时，对密封树脂61进行抛光，以使密封树脂61的上表面61A与接地端子51的上表面51A齐平，这样能够使密封树脂61的厚度M9变薄，从而实现半导体装置60的小型化。
另外，屏蔽层53可以只布置在设置于密封树脂61的上表面61A侧的树脂层63上。
以上已经对本发明的优选实施例进行了详细的说明，但是本发明并不局限于这些特定实施例，在权利要求书中描述的本发明的要旨的范围内，可以做出各种修改和变化。
根据上述公开内容，本发明可以应用于能够提高安装密度、并以高精度阻挡电磁波的半导体装置和该半导体装置的制造方法。
本申请基于2005年4月28日提出的日本专利申请No.2005-132539并要求该申请的外国优先权，该申请全部内容在此通过引用的方式并入本文。

Claims (10)

1.一种半导体装置，包括：
基板，其具有端子；
电子元件，其安装在所述基板上；
密封树脂，其用于密封所述电子元件；
树脂层，其布置在所述密封树脂上，并且所述树脂层与导电薄膜的附着力高于所述密封树脂与所述导电薄膜的附着力，其中所述树脂层的至少一部分与所述端子接触；以及
导电图案，其布置在所述树脂层上，并经由所述端子电连接至所述电子元件。
2.根据权利要求1所述的半导体装置，其中，
所述导电图案具有用于连接其它电子元件的连接部。
3.根据权利要求2所述的半导体装置，还包括：
保护膜，其在使所述连接部露出的状态下覆盖所述导电图案。
4.一种半导体装置，包括：
基板；
接地端子，其在所述基板上形成；
电子元件，其安装在所述基板上；
密封树脂，其用于密封所述电子元件；
树脂层，其布置在所述密封树脂上，并且所述树脂层与导电薄膜的附着力高于所述密封树脂与所述导电薄膜的附着力，其中所述树脂层的至少一部分与所述接地端子接触；以及
屏蔽层，其布置在所述树脂层上，并电连接至所述接地端子，其中所述接地端子将所述屏蔽层和所述电子元件电连接。
5.根据权利要求4所述的半导体装置，其中，
所述树脂层布置为连续地覆盖所述密封树脂的上表面和侧表面，并且所述屏蔽层布置为覆盖所述树脂层。
6.根据权利要求4或5所述的半导体装置，还包括：
用于覆盖所述屏蔽层的保护膜。
7.一种半导体装置的制造方法，所述半导体装置包括：具有端子的基板；安装在所述基板上的电子元件；以及用于密封所述电子元件的密封树脂，所述方法包括：
使所述端子从所述密封树脂露出；
树脂层形成步骤，其在所述密封树脂上形成树脂层，所述树脂层与导电薄膜的附着力高于所述密封树脂与所述导电薄膜的附着力；
使所述端子从所述树脂层露出；以及
导电图案形成步骤，其在所述树脂层上形成导电图案，其中所述端子将所述导电图案和所述电子元件电连接。
8.一种半导体装置的制造方法，所述半导体装置包括：基板；在所述基板上形成的接地端子；安装在所述基板上的电子元件；以及用于密封所述电子元件的密封树脂，所述方法包括：
树脂层形成步骤，其在所述密封树脂上形成树脂层，所述树脂层与导电薄膜的附着力高于所述密封树脂与所述导电薄膜的附着力；以及
屏蔽层形成步骤，其在所述树脂层上形成电连接至所述接地端子的屏蔽层。
9.根据权利要求8所述的半导体装置的制造方法，其中，
所述树脂层形成步骤将所述树脂层形成为连续地覆盖所述密封树脂的上表面和侧表面，并且所述屏蔽层形成步骤将所述屏蔽层形成为覆盖所述树脂层。
10.根据权利要求8或9所述的半导体装置的制造方法，还包括：
保护膜形成步骤，其形成用于覆盖所述屏蔽层的保护膜。
CN200610076530XA 2005-04-28 2006-04-28 半导体装置及其制造方法 Expired - Fee Related CN1855451B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005-132539 2005-04-28
JP2005132539A JP4589170B2 (ja) 2005-04-28 2005-04-28 半導体装置及びその製造方法
JP2005132539 2005-04-28

Publications (2)

Publication Number Publication Date
CN1855451A CN1855451A (zh) 2006-11-01
CN1855451B true CN1855451B (zh) 2010-06-23

Family

ID=36601145

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610076530XA Expired - Fee Related CN1855451B (zh) 2005-04-28 2006-04-28 半导体装置及其制造方法

Country Status (6)

Country Link
US (1) US7514772B2 (zh)
EP (1) EP1717857B1 (zh)
JP (1) JP4589170B2 (zh)
KR (1) KR20060113412A (zh)
CN (1) CN1855451B (zh)
TW (1) TW200644297A (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036571A (ja) * 2005-07-26 2007-02-08 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US8959762B2 (en) 2005-08-08 2015-02-24 Rf Micro Devices, Inc. Method of manufacturing an electronic module
US8062930B1 (en) 2005-08-08 2011-11-22 Rf Micro Devices, Inc. Sub-module conformal electromagnetic interference shield
US20090000815A1 (en) 2007-06-27 2009-01-01 Rf Micro Devices, Inc. Conformal shielding employing segment buildup
US8053872B1 (en) 2007-06-25 2011-11-08 Rf Micro Devices, Inc. Integrated shield for a no-lead semiconductor device package
JP4983219B2 (ja) * 2006-11-22 2012-07-25 株式会社村田製作所 部品内蔵基板
JP2009016371A (ja) * 2007-06-29 2009-01-22 Casio Comput Co Ltd シールド機能付きモジュールの製造方法
US7851894B1 (en) * 2008-12-23 2010-12-14 Amkor Technology, Inc. System and method for shielding of package on package (PoP) assemblies
CN102577643B (zh) * 2009-09-16 2015-11-25 株式会社村田制作所 电子部件内置模块
CN102804430B (zh) * 2010-01-19 2015-11-25 Lg伊诺特有限公司 封装结构及其制造方法
JP5182448B2 (ja) * 2010-02-18 2013-04-17 株式会社村田製作所 部品内蔵基板
US9137934B2 (en) 2010-08-18 2015-09-15 Rf Micro Devices, Inc. Compartmentalized shielding of selected components
JP2012114173A (ja) * 2010-11-23 2012-06-14 Shinko Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置
CN102479773A (zh) * 2010-11-26 2012-05-30 海华科技股份有限公司 具有电性屏蔽功能的模块集成电路封装结构及其制作方法
TW201225242A (en) * 2010-12-03 2012-06-16 Azurewave Technologies Inc Module IC package structure and method of making the same
CN102543904A (zh) * 2010-12-16 2012-07-04 海华科技股份有限公司 模块集成电路封装结构及其制作方法
US8835226B2 (en) 2011-02-25 2014-09-16 Rf Micro Devices, Inc. Connection using conductive vias
US9627230B2 (en) 2011-02-28 2017-04-18 Qorvo Us, Inc. Methods of forming a microshield on standard QFN package
JP6050975B2 (ja) * 2012-03-27 2016-12-21 新光電気工業株式会社 リードフレーム、半導体装置及びリードフレームの製造方法
JP5952074B2 (ja) 2012-04-27 2016-07-13 ラピスセミコンダクタ株式会社 半導体装置及び計測機器
KR20140119522A (ko) * 2013-04-01 2014-10-10 삼성전자주식회사 패키지-온-패키지 구조를 갖는 반도체 패키지
US9807890B2 (en) 2013-05-31 2017-10-31 Qorvo Us, Inc. Electronic modules having grounded electromagnetic shields
CN105199646B (zh) * 2015-10-27 2017-09-29 张荣斌 一种防静电阻燃电路板
CN105873369B (zh) * 2016-05-19 2019-05-31 北京奇虎科技有限公司 一种印制电路板的制作方法和印制电路板
TWM551755U (zh) * 2017-06-20 2017-11-11 Chang Wah Technology Co Ltd 泛用型導線架
JP6752768B2 (ja) * 2017-10-17 2020-09-09 矢崎総業株式会社 フィルムアンテナ
US11127689B2 (en) 2018-06-01 2021-09-21 Qorvo Us, Inc. Segmented shielding using wirebonds
US11219144B2 (en) 2018-06-28 2022-01-04 Qorvo Us, Inc. Electromagnetic shields for sub-modules
KR102145218B1 (ko) * 2018-08-07 2020-08-18 삼성전자주식회사 팬-아웃 반도체 패키지
US11114363B2 (en) 2018-12-20 2021-09-07 Qorvo Us, Inc. Electronic package arrangements and related methods
US11515282B2 (en) 2019-05-21 2022-11-29 Qorvo Us, Inc. Electromagnetic shields with bonding wires for sub-modules
KR20210083830A (ko) * 2019-12-27 2021-07-07 삼성전자주식회사 반도체 패키지 및 그의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903049A (en) * 1997-10-29 1999-05-11 Mitsubishi Denki Kabushiki Kaisha Semiconductor module comprising semiconductor packages
CN1338775A (zh) * 2000-08-04 2002-03-06 精工爱普生株式会社 半导体装置及其制造方法、电路基板以及电子装置
CN1378420A (zh) * 2001-03-16 2002-11-06 松下电器产业株式会社 高频模块及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02125498A (ja) * 1988-11-04 1990-05-14 Hitachi Chem Co Ltd 高密度配線板およびその製造法
JPH06502744A (ja) * 1991-03-27 1994-03-24 インテグレイテッド　システム　アセンブリース　コーポレーション マルチチップ集積回路パッケージ及びモジュール
TW293232B (zh) 1995-02-23 1996-12-11 Hitachi Ltd
JP2734424B2 (ja) * 1995-08-16 1998-03-30 日本電気株式会社 半導体装置
US6117536A (en) 1998-09-10 2000-09-12 Ga-Tek Inc. Adhesion promoting layer for use with epoxy prepregs
JP2000223647A (ja) * 1999-02-03 2000-08-11 Murata Mfg Co Ltd 高周波モジュールの製造方法
JP4029517B2 (ja) 1999-03-31 2008-01-09 株式会社日立製作所 配線基板とその製造方法及び半導体装置
EP1126321A1 (en) 2000-02-10 2001-08-22 Shipley Company LLC Positive photoresists containing crosslinked polymers
JP2001244688A (ja) * 2000-02-28 2001-09-07 Kyocera Corp 高周波モジュール部品及びその製造方法
JP3553849B2 (ja) * 2000-03-07 2004-08-11 富士電機デバイステクノロジー株式会社 半導体装置及びその製造方法
JP2005109306A (ja) * 2003-10-01 2005-04-21 Matsushita Electric Ind Co Ltd 電子部品パッケージおよびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903049A (en) * 1997-10-29 1999-05-11 Mitsubishi Denki Kabushiki Kaisha Semiconductor module comprising semiconductor packages
CN1338775A (zh) * 2000-08-04 2002-03-06 精工爱普生株式会社 半导体装置及其制造方法、电路基板以及电子装置
CN1378420A (zh) * 2001-03-16 2002-11-06 松下电器产业株式会社 高频模块及其制造方法

Also Published As

Publication number Publication date
KR20060113412A (ko) 2006-11-02
JP4589170B2 (ja) 2010-12-01
JP2006310629A (ja) 2006-11-09
EP1717857B1 (en) 2016-08-31
US7514772B2 (en) 2009-04-07
EP1717857A3 (en) 2008-03-26
TW200644297A (en) 2006-12-16
EP1717857A2 (en) 2006-11-02
CN1855451A (zh) 2006-11-01
US20060244131A1 (en) 2006-11-02

Similar Documents

Publication Publication Date Title
CN1855451B (zh) 半导体装置及其制造方法
CN101299908B (zh) 用于制造具有嵌入式元件的印刷电路板的方法
CN102316664B (zh) 柔性电路板及其制作方法
US7777352B2 (en) Semiconductor device with semiconductor device components embedded in plastic package compound
US5821626A (en) Film carrier, semiconductor device using same and method for mounting semiconductor element
CN103400825B (zh) 半导体封装件及其制造方法
US8159829B2 (en) Relay substrate, method for manufacturing the relay substrate and three-dimensional circuit device using the relay substrate
CN103053021A (zh) 电子元器件及其制造方法
CN110349938A (zh) 电子装置模块
US8847082B2 (en) Multilayer wiring substrate
CN100512597C (zh) 一种制造电路板的方法
US20090288873A1 (en) Wiring board and method of manufacturing the same
US20090029506A1 (en) Method of manufacturing semiconductor device
CN101325182A (zh) 带有加强构件的配线基板
CN112638063B (zh) 防水线路板及其制作方法
JP6194939B2 (ja) 電磁波シールド用積層体、電磁波シールド積層体、電子機器およびその製造方法
JP2014146624A (ja) モジュールおよびその製造方法
CN102132639A (zh) 电子部件内置线路板及其制造方法
US20140000951A1 (en) Printed circuit board and method for manufacturing same
CN106711123B (zh) 半导体封装件及其制造方法
CN107516764B (zh) 天线结构及其制作方法
US7368324B2 (en) Method of manufacturing self-supporting contacting structures
KR20190044446A (ko) 인쇄회로기판
CN203481215U (zh) 芯片型电子部件
KR100698496B1 (ko) 전자 실드형 가뇨성 회로기판

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100623

Termination date: 20200428

CF01 Termination of patent right due to non-payment of annual fee