JPH0690074A - 超小型電子回路パッケージの製造方法 - Google Patents
超小型電子回路パッケージの製造方法Info
- Publication number
- JPH0690074A JPH0690074A JP4023693A JP2369392A JPH0690074A JP H0690074 A JPH0690074 A JP H0690074A JP 4023693 A JP4023693 A JP 4023693A JP 2369392 A JP2369392 A JP 2369392A JP H0690074 A JPH0690074 A JP H0690074A
- Authority
- JP
- Japan
- Prior art keywords
- panel
- circuit
- resist
- mist
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
- H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
- H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【目的】フォトレジストによって定められたパネル部分
に銅めっきで回路を形成する場合、フォトレジストの露
光現像後にパネルをミストで濡らすことによって、めっ
き時にフォトレジスト壁面に付着する気泡をなくすこ
と。 【構成】この方法は、付加的回路形成のためにフォトレ
ジストを付着し、結像させ、現像し、パッケージのその
ようにして露出された部分に銅回路パターンをめっきす
る段階を含む。めっき時にレジストの露出壁面上に有害
な気泡が形成されないようにするために、めっきの前に
パネルを液体のミストにさらし、それによって濡らす。
に銅めっきで回路を形成する場合、フォトレジストの露
光現像後にパネルをミストで濡らすことによって、めっ
き時にフォトレジスト壁面に付着する気泡をなくすこ
と。 【構成】この方法は、付加的回路形成のためにフォトレ
ジストを付着し、結像させ、現像し、パッケージのその
ようにして露出された部分に銅回路パターンをめっきす
る段階を含む。めっき時にレジストの露出壁面上に有害
な気泡が形成されないようにするために、めっきの前に
パネルを液体のミストにさらし、それによって濡らす。
Description
【０００１】
【産業上の利用分野】この発明は超小型電子回路パッケ
ージの製造に関する。この回路パッケージは回路形成用
金属被膜を有する。一般的に、この金属被膜は多層であ
り、誘電体上にクロム接着層をスパッタし、このクロム
接着層上に銅「シード」層を付着させる。
ージの製造に関する。この回路パッケージは回路形成用
金属被膜を有する。一般的に、この金属被膜は多層であ
り、誘電体上にクロム接着層をスパッタし、このクロム
接着層上に銅「シード」層を付着させる。
【０００２】
【従来の技術】付加的回路形成においては、「シード」
銅の上にフォトレジストを塗布し、結像させ、現像して
回路形成を行うべき領域を露出する。回路形成、すなわ
ち銅の回路は、シード層の上のフォトレジストの壁面間
に付着される。フォトレジスト支持部分を銅めっき水溶
液に漬けるとき、気泡が有機疎水性フォトレジストに付
着する。このような気泡が存在すると、回路線内に空隙
のある銅めっきが生ずる。
銅の上にフォトレジストを塗布し、結像させ、現像して
回路形成を行うべき領域を露出する。回路形成、すなわ
ち銅の回路は、シード層の上のフォトレジストの壁面間
に付着される。フォトレジスト支持部分を銅めっき水溶
液に漬けるとき、気泡が有機疎水性フォトレジストに付
着する。このような気泡が存在すると、回路線内に空隙
のある銅めっきが生ずる。
【０００３】この発明は、水蒸気または霧プレソークで
あるミスト・プレソークに関する。このミスト・プレソ
ークは系内に有機界面活性剤を導入せず、またフォトレ
ジストの接着力を低下させることもない。
あるミスト・プレソークに関する。このミスト・プレソ
ークは系内に有機界面活性剤を導入せず、またフォトレ
ジストの接着力を低下させることもない。
【０００４】所望のパターンで回路形成を行った後で
も、非回路形成領域は、フォトレジスト、「シード」
銅、及び「シード」銅の下のクロム接着層を有する。次
に、フォトレジスト、銅「シード」層、及びクロム接着
層を除去すると、回路形成されたパッケージが残る。
も、非回路形成領域は、フォトレジスト、「シード」
銅、及び「シード」銅の下のクロム接着層を有する。次
に、フォトレジスト、銅「シード」層、及びクロム接着
層を除去すると、回路形成されたパッケージが残る。
【０００５】電子パッケージの一般的構造及び製造工程
は、たとえばドナルド・ピー・セラフィム（Donald P.S
eraphim）、ロナルド・ラスキー（Ronald Lasky）、チ
ェヨー・リ（Che-Yo Li）編 "Principles of Electroni
c Packaging"、McGraw-HillBook Company 社、ニューヨ
ーク(１９８８年刊)、及びラーオ・アール・トゥンマラ
（Rao R.Tummala）とユージン・ジェイ・リマシェフス
キ（Eugine J.Rymaszewski）編 "Microelectronic Pack
aging Handbook"、Van Nostrand Reinhold 社、ニュー
ヨーク（１９８８年刊）に記載されている。この両書を
引用によって本明細書に合体する。
は、たとえばドナルド・ピー・セラフィム（Donald P.S
eraphim）、ロナルド・ラスキー（Ronald Lasky）、チ
ェヨー・リ（Che-Yo Li）編 "Principles of Electroni
c Packaging"、McGraw-HillBook Company 社、ニューヨ
ーク(１９８８年刊)、及びラーオ・アール・トゥンマラ
（Rao R.Tummala）とユージン・ジェイ・リマシェフス
キ（Eugine J.Rymaszewski）編 "Microelectronic Pack
aging Handbook"、Van Nostrand Reinhold 社、ニュー
ヨーク（１９８８年刊）に記載されている。この両書を
引用によって本明細書に合体する。
【０００６】セラフィム等及びトゥンマラ等らが記載す
るように、電子回路は、多数の個別電子回路構成要素、
たとえば何千または何百万もの個別の抵抗、コンデン
サ、インダクタ、ダイオード、トランジスタを含む。こ
れらの個別回路構成要素が相互接続されて回路を形成
し、個々の回路がさらに相互接続されて機能単位を形成
する。電力及び信号の分配は、これらの相互接続を介し
て行われる。個々の機能単位は、機械的支持及び構造的
保護を必要とする。これらの電気回路は、機能させるた
めの電気エネルギーと、機能的であり続けるための熱エ
ネルギーの除去を必要とする。チップ、モジュール、回
路カード、回路板、及びそれらの組合せなどの超小型電
子パッケージを使って、回路構成要素及び回路を保護
し、格納し、冷却し、相互接続する。
るように、電子回路は、多数の個別電子回路構成要素、
たとえば何千または何百万もの個別の抵抗、コンデン
サ、インダクタ、ダイオード、トランジスタを含む。こ
れらの個別回路構成要素が相互接続されて回路を形成
し、個々の回路がさらに相互接続されて機能単位を形成
する。電力及び信号の分配は、これらの相互接続を介し
て行われる。個々の機能単位は、機械的支持及び構造的
保護を必要とする。これらの電気回路は、機能させるた
めの電気エネルギーと、機能的であり続けるための熱エ
ネルギーの除去を必要とする。チップ、モジュール、回
路カード、回路板、及びそれらの組合せなどの超小型電
子パッケージを使って、回路構成要素及び回路を保護
し、格納し、冷却し、相互接続する。
【０００７】単一の集積回路内部で、回路構成要素間及
び回路間の相互接続、放熱、及び機械的保護は、集積回
路チップによって提供される。このチップを「第０」段
パッケージと呼び、そのモジュール内に格納されたチッ
プを第１段パッケージと呼ぶ。
び回路間の相互接続、放熱、及び機械的保護は、集積回
路チップによって提供される。このチップを「第０」段
パッケージと呼び、そのモジュール内に格納されたチッ
プを第１段パッケージと呼ぶ。
【０００８】少なくとももう１つのパッケージ段があ
る。第２段パッケージングは回路カードである。回路カ
ードは少なくとも４つの機能を遂行する。第１に、所望
の機能を遂行するのに必要な回路またはビット・カウン
トの合計が、第１段パッケージ、すなわちチップのビッ
ト・カウントを超えるので回路カードが使用される。第
２に、回路カードは他の回路要素との信号相互接続を提
供する。第３に、第２段パッケージ、すなわち回路カー
ドは、第１段パッケージ、すなわちチップまたはモジュ
ールに容易に集積できない構成要素用のサイトを提供す
る。これらの構成要素には、たとえばコンデンサ、精密
抵抗、インダクタ、電気機械的スイッチ、光カプラなど
が含まれる。第４に、第２段パッケージは、熱管理、す
なわち放熱を提供する。
る。第２段パッケージングは回路カードである。回路カ
ードは少なくとも４つの機能を遂行する。第１に、所望
の機能を遂行するのに必要な回路またはビット・カウン
トの合計が、第１段パッケージ、すなわちチップのビッ
ト・カウントを超えるので回路カードが使用される。第
２に、回路カードは他の回路要素との信号相互接続を提
供する。第３に、第２段パッケージ、すなわち回路カー
ドは、第１段パッケージ、すなわちチップまたはモジュ
ールに容易に集積できない構成要素用のサイトを提供す
る。これらの構成要素には、たとえばコンデンサ、精密
抵抗、インダクタ、電気機械的スイッチ、光カプラなど
が含まれる。第４に、第２段パッケージは、熱管理、す
なわち放熱を提供する。
【０００９】しばしば第３段パッケージがある。これは
「回路板」である。回路板は、第１段パッケージと第２
段パッケージを担持する。
「回路板」である。回路板は、第１段パッケージと第２
段パッケージを担持する。
【００１０】パッケージは誘電体として使用される材料
によって、セラミック・パッケージまたはポリマー・パ
ッケージと特徴づけることができる。ポリマーをベース
とする複合パッケージを製造する基本工程は、前掲のセ
ラフィム、ラスキー、リ編 "Principles of Electronic
Packaging" の pp.334-371 に所載のジョージ・ピー・
シュミット、(George P.Schmitt）、 バーンド・ケイ・
アッペルト（BerndK.Appelt）、ジェフリー・ティー・
ゴットー（Jeffrey T.Gotro）の論文 "Polymersand Pol
ymer Based Composites for Electronic Application
s"、及びやはり前掲のトゥンマラとリマシェフスキ編 "
Microelectronics Packaging Handbook"の pp.853−922
に所載のドナルド・ピー・セラフィム、ドナルド・イ
ー・バー（Donald E.Barr）、ウィリアム・ティー・チ
ェン（William T.Chen）、ジョージ・ピー・シュミッ
ト、ラーオ・アール・トゥンマラの論文 "Printed Circ
uitBoard Packaging" に記載されている。
によって、セラミック・パッケージまたはポリマー・パ
ッケージと特徴づけることができる。ポリマーをベース
とする複合パッケージを製造する基本工程は、前掲のセ
ラフィム、ラスキー、リ編 "Principles of Electronic
Packaging" の pp.334-371 に所載のジョージ・ピー・
シュミット、(George P.Schmitt）、 バーンド・ケイ・
アッペルト（BerndK.Appelt）、ジェフリー・ティー・
ゴットー（Jeffrey T.Gotro）の論文 "Polymersand Pol
ymer Based Composites for Electronic Application
s"、及びやはり前掲のトゥンマラとリマシェフスキ編 "
Microelectronics Packaging Handbook"の pp.853−922
に所載のドナルド・ピー・セラフィム、ドナルド・イ
ー・バー（Donald E.Barr）、ウィリアム・ティー・チ
ェン（William T.Chen）、ジョージ・ピー・シュミッ
ト、ラーオ・アール・トゥンマラの論文 "Printed Circ
uitBoard Packaging" に記載されている。
【００１１】通常のパッケージ製造工程では、不織布マ
ットや織物などの繊維状物体を樹脂で含浸する。この段
階は、たとえばエポキシ樹脂溶液で繊維状物体をコート
し、樹脂と会合した溶剤を蒸発させ、樹脂を部分的に硬
化させることを含む。部分的に硬化した樹脂はＢステー
ジ樹脂と呼ばれる。繊維状物質とＢステージ樹脂の本体
はプリプレグと呼ばれる。プリプレグは取扱いやすく安
定であり、以後の処理のためにシートにカットすること
ができる。
ットや織物などの繊維状物体を樹脂で含浸する。この段
階は、たとえばエポキシ樹脂溶液で繊維状物体をコート
し、樹脂と会合した溶剤を蒸発させ、樹脂を部分的に硬
化させることを含む。部分的に硬化した樹脂はＢステー
ジ樹脂と呼ばれる。繊維状物質とＢステージ樹脂の本体
はプリプレグと呼ばれる。プリプレグは取扱いやすく安
定であり、以後の処理のためにシートにカットすること
ができる。
【００１２】プリプレグを形成するために使用される通
常の樹脂には、エポキシ樹脂、シアネートエステル樹
脂、ポリイミド、炭化水素ベースの樹脂、フルオロポリ
マーが含まれる。エポキシ・プリプレグの１つは、ＦＲ
−４プリプレグである。ＦＲ−４は難燃性エポキシガラ
ス布材料であり、この場合、エポキシ樹脂は２，２’−
ビス（４−ヒドロキシフェニル）プロパンのジグリシジ
ルエーテルである。このエポキシ樹脂は、ビスフェノー
ルＡのジグリシジルエーテル（ＤＧＥＢＡ）とも呼ばれ
る。ＦＲ−４プリプレグの難燃性は、樹脂内に約１５−
２０重量％の臭素を含むことによって得られる。これ
は、ＤＧＥＢＡを部分的に臭素化ＤＧＥＢＡで置換する
ことによって行う。
常の樹脂には、エポキシ樹脂、シアネートエステル樹
脂、ポリイミド、炭化水素ベースの樹脂、フルオロポリ
マーが含まれる。エポキシ・プリプレグの１つは、ＦＲ
−４プリプレグである。ＦＲ−４は難燃性エポキシガラ
ス布材料であり、この場合、エポキシ樹脂は２，２’−
ビス（４−ヒドロキシフェニル）プロパンのジグリシジ
ルエーテルである。このエポキシ樹脂は、ビスフェノー
ルＡのジグリシジルエーテル（ＤＧＥＢＡ）とも呼ばれ
る。ＦＲ−４プリプレグの難燃性は、樹脂内に約１５−
２０重量％の臭素を含むことによって得られる。これ
は、ＤＧＥＢＡを部分的に臭素化ＤＧＥＢＡで置換する
ことによって行う。
【００１３】プリプレグを提供するのに有用な他のエポ
キシ樹脂の処方には、エポキシ化クレゾールノボラック
やトリフェニルメタンのエポキシ化誘導体などの多官能
性樹脂が含まれる。多官能性エポキシ樹脂は、高いガラ
ス転位温度、高い熱安定性、及び低い吸湿性を特徴とす
る。
キシ樹脂の処方には、エポキシ化クレゾールノボラック
やトリフェニルメタンのエポキシ化誘導体などの多官能
性樹脂が含まれる。多官能性エポキシ樹脂は、高いガラ
ス転位温度、高い熱安定性、及び低い吸湿性を特徴とす
る。
【００１４】さらに他のエポキシ樹脂には、チバ−ガイ
ギーＲＤ８６−１７０（商標）、チバ−ガイギーＲＤ８
７−２１１（商標）、チバ−ガイギーＲＤ８７−２１２
（商標）、ダウ・クアトレックス（登録商標）５０１０
（商標）、シェル・エポン（登録商標）などのフェノー
ル硬化エポキシがある。これらのエポキシは、各エポキ
シが少なくとも２つの官能基を有する複数のエポキシ
と、少なくとも２つの官能基を有するフェノール硬化剤
と、イミダゾール触媒の混合物である。
ギーＲＤ８６−１７０（商標）、チバ−ガイギーＲＤ８
７−２１１（商標）、チバ−ガイギーＲＤ８７−２１２
（商標）、ダウ・クアトレックス（登録商標）５０１０
（商標）、シェル・エポン（登録商標）などのフェノー
ル硬化エポキシがある。これらのエポキシは、各エポキ
シが少なくとも２つの官能基を有する複数のエポキシ
と、少なくとも２つの官能基を有するフェノール硬化剤
と、イミダゾール触媒の混合物である。
【００１５】プリプレグを形成する際、シアネートエス
テル樹脂も使用される。あるタイプのシアネートエステ
ル樹脂は、メチレンジアニリンビスマレイミドと混合し
たジシアネートを含む。この生成物をさらに、相溶性の
エポキシドとブレンドして、積層材料を得ることができ
る。そのような積層材料の１つは、エポキシとシアネー
トとマレイミドが重量比で５０：４５：５のものであ
る。プリプレグを形成する際に有用な代表的なシアネー
トエステル樹脂は、ビスフェノールＡジシアネートとエ
ポキシの生成物であり、この生成物は積層中に重合して
架橋構造を形成する。
テル樹脂も使用される。あるタイプのシアネートエステ
ル樹脂は、メチレンジアニリンビスマレイミドと混合し
たジシアネートを含む。この生成物をさらに、相溶性の
エポキシドとブレンドして、積層材料を得ることができ
る。そのような積層材料の１つは、エポキシとシアネー
トとマレイミドが重量比で５０：４５：５のものであ
る。プリプレグを形成する際に有用な代表的なシアネー
トエステル樹脂は、ビスフェノールＡジシアネートとエ
ポキシの生成物であり、この生成物は積層中に重合して
架橋構造を形成する。
【００１６】剛性多層ボード用のプリプレグを形成する
際に有用なさらに別のクラスの材料は、熱硬化性ポリイ
ミドである。熱硬化性ポリイミドは、高い吸水性、及び
高コストを示すが、良好な熱的特性及び望ましい機械的
特性を有する。プリプレグ用の好ましいポリイミドは、
低分子量ビスマレイミドをベースとするポリイミドなど
の付加生成物である。
際に有用なさらに別のクラスの材料は、熱硬化性ポリイ
ミドである。熱硬化性ポリイミドは、高い吸水性、及び
高コストを示すが、良好な熱的特性及び望ましい機械的
特性を有する。プリプレグ用の好ましいポリイミドは、
低分子量ビスマレイミドをベースとするポリイミドなど
の付加生成物である。
【００１７】ポリマー基板の以後の加工には、回路形
成、すなわちプリプレグ上でのＣｕ信号パターンまたは
電力パターンの形成、または電力コアへのプリプレグの
積層が含まれる。回路形成はアディティブ式でも、サブ
トラクティブ式でもよい。
成、すなわちプリプレグ上でのＣｕ信号パターンまたは
電力パターンの形成、または電力コアへのプリプレグの
積層が含まれる。回路形成はアディティブ式でも、サブ
トラクティブ式でもよい。
【００１８】別のパッケージは、テープ自動ボンディン
グ（ＴＡＢ）である。ＴＡＢの構造及び工程は、前掲の
トゥンマラとリマシェフスキ編 "Microelectronics Pac
kaging Handbook" に所載のニコラス・ジー・コープマ
ン（Nicholas G.Koopman）、ティモシー・シー・レイリ
ー（Timothy C.Reiley）、ポール・シー・トッタ（Paul
C.Totta）の論文 "Chip To Package Interconnection
s"、pp.361−453、特にその pp.409−437、及び前掲の
セラフィム・ラスキー、リ編 "Principles of Electron
ic Packaging" に所載のチャールズ・ジー・ヴォイヒク
（Charles G.Woychik）とリチャード・シー・センガー
（Richard C.Senger）の論文 "Joining Materials and
Processes in Electronic Packaging" pp.577−619、特
にその pp.580−583 に記載されている。
グ（ＴＡＢ）である。ＴＡＢの構造及び工程は、前掲の
トゥンマラとリマシェフスキ編 "Microelectronics Pac
kaging Handbook" に所載のニコラス・ジー・コープマ
ン（Nicholas G.Koopman）、ティモシー・シー・レイリ
ー（Timothy C.Reiley）、ポール・シー・トッタ（Paul
C.Totta）の論文 "Chip To Package Interconnection
s"、pp.361−453、特にその pp.409−437、及び前掲の
セラフィム・ラスキー、リ編 "Principles of Electron
ic Packaging" に所載のチャールズ・ジー・ヴォイヒク
（Charles G.Woychik）とリチャード・シー・センガー
（Richard C.Senger）の論文 "Joining Materials and
Processes in Electronic Packaging" pp.577−619、特
にその pp.580−583 に記載されている。
【００１９】ＴＡＢ法は、ポリマー・テープ上の金属パ
ターンにＩＣチップをボンディングする方法である。通
常、ポリマー・テープはポリイミド・テープであるが、
ポリエステルやポリパーフルオロカーボンでもよい。パ
ターン付けした金属は銅であり、たとえば厚さ約２０〜
約４０μｍのパターン付けした銅被膜である。ポリマー
に対する銅の接着力は、スパッタされたクロム層と銅層
（それぞれ厚さ約１μｍ）からなる多層上に銅をめっき
することによって得られる。このＣｒ−Ｃｕ多層は、Ｃ
ｕ回路形成のためのめっきベースとなる。Ｃｕ回路形成
は蒸着またはスパッタリングによって行われ、フォトグ
ラフィによってパターン付けされる。形成されたＣｕ回
路の外形サイズは５０μｍ程度である。
ターンにＩＣチップをボンディングする方法である。通
常、ポリマー・テープはポリイミド・テープであるが、
ポリエステルやポリパーフルオロカーボンでもよい。パ
ターン付けした金属は銅であり、たとえば厚さ約２０〜
約４０μｍのパターン付けした銅被膜である。ポリマー
に対する銅の接着力は、スパッタされたクロム層と銅層
（それぞれ厚さ約１μｍ）からなる多層上に銅をめっき
することによって得られる。このＣｒ−Ｃｕ多層は、Ｃ
ｕ回路形成のためのめっきベースとなる。Ｃｕ回路形成
は蒸着またはスパッタリングによって行われ、フォトグ
ラフィによってパターン付けされる。形成されたＣｕ回
路の外形サイズは５０μｍ程度である。
【００２０】別のＴＡＢ構造はポリイミドのスプレー付
着によって形成される。その後、適当なエッチャントに
よるエッチングによって銅とポリイミドをパターン付け
する。
着によって形成される。その後、適当なエッチャントに
よるエッチングによって銅とポリイミドをパターン付け
する。
【００２１】銅のリード線へのＩＣチップのボンディン
グは通常、能動デバイスの周辺相互接続部への熱圧縮ボ
ンディングまたは金スズ液相ボンディングによる。外部
パッドは次のパッケージ段にハンダ付けする。
グは通常、能動デバイスの周辺相互接続部への熱圧縮ボ
ンディングまたは金スズ液相ボンディングによる。外部
パッドは次のパッケージ段にハンダ付けする。
【００２２】さらに別のパッケージは、フレックス・パ
ッケージとも呼ばれるフレキシブル・フィルム・パッケ
ージである。フレックス・パッケージは、前掲のトゥン
マラとリマシェフスキ編 "Microelectronics Packaging
Handbook"に所載のセラフィム、バー、チェン、シュミ
ット、トゥンマラの前掲の論文 "Printed Circuit Boar
d Packaging"、pp.853−921、特にその pp.870−872 に
記載されている。
ッケージとも呼ばれるフレキシブル・フィルム・パッケ
ージである。フレックス・パッケージは、前掲のトゥン
マラとリマシェフスキ編 "Microelectronics Packaging
Handbook"に所載のセラフィム、バー、チェン、シュミ
ット、トゥンマラの前掲の論文 "Printed Circuit Boar
d Packaging"、pp.853−921、特にその pp.870−872 に
記載されている。
【００２３】フレキシブル・フィルム・パッケージは、
一般的にプリプレグをベースとする回路パッケージと類
似しているが、プリプレグをベースとするプリント回路
板より薄く、エポキシとガラス繊維ではなくポリイミド
またはポリエステルから製造される。
一般的にプリプレグをベースとする回路パッケージと類
似しているが、プリプレグをベースとするプリント回路
板より薄く、エポキシとガラス繊維ではなくポリイミド
またはポリエステルから製造される。
【００２４】さらに別のパッケージは、回路形成された
ポリマー・フィルムと金属基板の積層として形成された
パッケージである。この代表例は、銅−インバール−銅
基板上の銅で回路形成されたポリイミド・フィルムから
なるパッケージである。
ポリマー・フィルムと金属基板の積層として形成された
パッケージである。この代表例は、銅−インバール−銅
基板上の銅で回路形成されたポリイミド・フィルムから
なるパッケージである。
【００２５】上記のパッケージ構成はすべて、付加的回
路形成によって回路形成することができる。付加的回路
形成では、まずクロムの薄膜などの接着層の薄膜を基板
に塗布する。この接着層は、たとえば蒸発、無電解めっ
き、電気めっき、スパッタリングなどを含む各シードの
方法によって形成される。通常、接着金属の膜は約５０
０〜約２０００オングストロームである。クロム層がこ
れより厚いと内部応力が生じ、これより薄い層は不連続
になる可能性がある。
路形成によって回路形成することができる。付加的回路
形成では、まずクロムの薄膜などの接着層の薄膜を基板
に塗布する。この接着層は、たとえば蒸発、無電解めっ
き、電気めっき、スパッタリングなどを含む各シードの
方法によって形成される。通常、接着金属の膜は約５０
０〜約２０００オングストロームである。クロム層がこ
れより厚いと内部応力が生じ、これより薄い層は不連続
になる可能性がある。
【００２６】その後、銅「シード」層を接着層上に付着
する。この銅層は通常約３０００〜約２５，０００オン
グストローム（２．５μｍ）の厚さである。この銅層は
スパッタリング、電気めっき、または無電解めっきによ
って付着される。
する。この銅層は通常約３０００〜約２５，０００オン
グストローム（２．５μｍ）の厚さである。この銅層は
スパッタリング、電気めっき、または無電解めっきによ
って付着される。
【００２７】続いて、回路付着用パターンを提供するた
めに、フォトレジストを銅「シード」層上に塗布し、結
像させ、現像する。次に、パッケージの表面上に回路パ
ターンを提供するために、「シード」層上の有機疎水性
フォトレジストの壁面間に銅の回路を形成する。次に、
残ったフォトレジストを剥すと、厚い付着銅めっき回路
パターン及び「シード」銅とクロム接着層の薄い多層
「バックグラウンド」が残る。
めに、フォトレジストを銅「シード」層上に塗布し、結
像させ、現像する。次に、パッケージの表面上に回路パ
ターンを提供するために、「シード」層上の有機疎水性
フォトレジストの壁面間に銅の回路を形成する。次に、
残ったフォトレジストを剥すと、厚い付着銅めっき回路
パターン及び「シード」銅とクロム接着層の薄い多層
「バックグラウンド」が残る。
【００２８】「シード」銅は、この技術分野では周知の
各シードの方法によってエッチングすることができる。
得られる回路形成されたプリプレグをコアと呼ぶ。
各シードの方法によってエッチングすることができる。
得られる回路形成されたプリプレグをコアと呼ぶ。
【００２９】複合プリント回路パッケージは、コア（信
号コア、信号／信号コア、電力コア、電力／電力コア、
及び信号／電力コアを含む）の間に追加のプリプレグ・
シート、及び表面回路を挟むことによって製造される。
たとえば前述の回路形成の前後に、個々のコア構造内、
または部分的に積層されたモジュール内に、ヴァイアや
スルー・ホールなどの孔をあけることもできる。
号コア、信号／信号コア、電力コア、電力／電力コア、
及び信号／電力コアを含む）の間に追加のプリプレグ・
シート、及び表面回路を挟むことによって製造される。
たとえば前述の回路形成の前後に、個々のコア構造内、
または部分的に積層されたモジュール内に、ヴァイアや
スルー・ホールなどの孔をあけることもできる。
【００３０】Ｃｕ回路の付着に話を戻すと、回路形成の
前に薄膜回路層及びパネルにプレソーク操作が必要であ
る。このプレソークが必要なのは、パネルまたは層を最
初にめっき溶液に漬けるとき、有機疎水性フォトレジス
トの壁面に付着する小さな気泡を除去するためである。
前に薄膜回路層及びパネルにプレソーク操作が必要であ
る。このプレソークが必要なのは、パネルまたは層を最
初にめっき溶液に漬けるとき、有機疎水性フォトレジス
トの壁面に付着する小さな気泡を除去するためである。
【００３１】これらの気泡が存在すると、銅回路線内に
空隙のある銅めっきが生ずる。これらの気泡を除去し、
それによって回路線内の空隙をなくすために、各種の方
法が試みられてきた。たとえば、真空法が提案された
が、この真空法はパネルまたは層へのフォトレジストの
接着力に対して有害な影響を及ぼすことが判明してい
る。別法として、泡を除去するために長時間の水中ソー
クが使用されている。この長時間プレソークは工程スル
ープットを低下させる。長時間プレソークの別の影響
は、界面活性剤、湿潤剤、分散剤、無機物質などの汚染
物質がパネル表面に導入されることである。
空隙のある銅めっきが生ずる。これらの気泡を除去し、
それによって回路線内の空隙をなくすために、各種の方
法が試みられてきた。たとえば、真空法が提案された
が、この真空法はパネルまたは層へのフォトレジストの
接着力に対して有害な影響を及ぼすことが判明してい
る。別法として、泡を除去するために長時間の水中ソー
クが使用されている。この長時間プレソークは工程スル
ープットを低下させる。長時間プレソークの別の影響
は、界面活性剤、湿潤剤、分散剤、無機物質などの汚染
物質がパネル表面に導入されることである。
【００３２】
【発明が解決しようとする課題】この発明の１つの目的
は、付加的アディティブめっき法においてフォトレジス
トを使用して作成されるパッケージ、特に高密度カー
ド、ボード、その他のパッケージを提供することであ
る。
は、付加的アディティブめっき法においてフォトレジス
トを使用して作成されるパッケージ、特に高密度カー
ド、ボード、その他のパッケージを提供することであ
る。
【００３３】この発明の別の目的は、気泡によって誘発
される銅回路内での空隙の形成を避けることである。
される銅回路内での空隙の形成を避けることである。
【００３４】この発明の別の目的は、パネルまたは層に
対するフォトレジストの接着力を低下させる真空工程を
実質的に避けることである。
対するフォトレジストの接着力を低下させる真空工程を
実質的に避けることである。
【００３５】この発明の別の目的は、工程のスループッ
トを喪失または減少せずに、気泡を除去することであ
る。
トを喪失または減少せずに、気泡を除去することであ
る。
【００３６】この発明の別の目的は、パッケージ表面に
汚染物質を導入する可能性のある長時間プレソークを避
けながら、気泡の形成を避けることである。
汚染物質を導入する可能性のある長時間プレソークを避
けながら、気泡の形成を避けることである。
【００３７】
【課題を解決するための手段】上記その他の目的は、本
発明の超小型電子回路パッケージ製造法によって達成さ
れる。この製造法は、銅の表面回路を有する超小型電子
パッケージを製造するのに有用である。
発明の超小型電子回路パッケージ製造法によって達成さ
れる。この製造法は、銅の表面回路を有する超小型電子
パッケージを製造するのに有用である。
【００３８】この製造法は、回路パネル及び回路層を濡
らすための液体ミストの環境を提供する。本明細書で
は、「パネル」とは、カード及びボードを含めたパッケ
ージ、ならびに単一ユニットとして同時に製造され、後
で複数のパッケージに分割されるパッケージのアセンブ
リを言う。本発明の方法は、カード、ボード、またはそ
の複合パネルなど任意の段の超小型電子回路パッケージ
の付加的回路形成、ならびにプリプレグ、フレキシブル
・フィルム、ＴＡＢ、金属上のポリマー、セラミック、
多層セラミック・パッケージなど任意のタイプのパッケ
ージに使用できることを理解されたい。
らすための液体ミストの環境を提供する。本明細書で
は、「パネル」とは、カード及びボードを含めたパッケ
ージ、ならびに単一ユニットとして同時に製造され、後
で複数のパッケージに分割されるパッケージのアセンブ
リを言う。本発明の方法は、カード、ボード、またはそ
の複合パネルなど任意の段の超小型電子回路パッケージ
の付加的回路形成、ならびにプリプレグ、フレキシブル
・フィルム、ＴＡＢ、金属上のポリマー、セラミック、
多層セラミック・パッケージなど任意のタイプのパッケ
ージに使用できることを理解されたい。
【００３９】回路パネルを、プレソーク・タンク（もし
あれば）及びめっき液に通す前に、この液体ミストにさ
らす。本発明の方法によれば、有機疎水性フォトレジス
トの壁面、ならびにこれらの有機疎水性フォトレジスト
の壁面間の領域を、このミスト内部の非常に細かい液体
滴で予め濡らす。これは気泡を取り込まずに実施され
る。
あれば）及びめっき液に通す前に、この液体ミストにさ
らす。本発明の方法によれば、有機疎水性フォトレジス
トの壁面、ならびにこれらの有機疎水性フォトレジスト
の壁面間の領域を、このミスト内部の非常に細かい液体
滴で予め濡らす。これは気泡を取り込まずに実施され
る。
【００４０】液体ミストは水または有機溶剤であるが、
水のほうが好ましく、特に脱イオン水（ＤＩ水）が好ま
しい。このミストは、周囲温度（約２７゜Ｃ）またはそ
れより高い温度であり、周囲温度のミストが好ましい。
ミスト、特に周囲温度のミストは、加湿器、特に超音波
加湿器によって提供できる。本発明の方法は、プリプレ
グ、金属上のポリマー、セラミック基板などの剛体パネ
ル、あるいはフレックス基板やＴＡＢ基板、フレックス
・パッケージやＴＡＢパッケージなどのフレキシブルな
ロール間基板に使用できる。
水のほうが好ましく、特に脱イオン水（ＤＩ水）が好ま
しい。このミストは、周囲温度（約２７゜Ｃ）またはそ
れより高い温度であり、周囲温度のミストが好ましい。
ミスト、特に周囲温度のミストは、加湿器、特に超音波
加湿器によって提供できる。本発明の方法は、プリプレ
グ、金属上のポリマー、セラミック基板などの剛体パネ
ル、あるいはフレックス基板やＴＡＢ基板、フレックス
・パッケージやＴＡＢパッケージなどのフレキシブルな
ロール間基板に使用できる。
【００４１】
【実施例】本発明の方法を図１の流れ図に示す。図１
は、フォトレジストの結像及び現像後、銅の付着前に、
回路層のミスト処理段階を有する超小型電子回路パッケ
ージ製造の流れ図を示す。本発明の方法は、疎水性レジ
ストを使用して、任意のタイプの基板、すなわちプリプ
レグ、フレキシブル回路、ＴＡＢ、金属上のポリマー、
またはセラミックを有する任意の段の超小型電子回路パ
ッケージ、すなわちカード、ボード、またはパネルの付
加的回路形成に有用である。
は、フォトレジストの結像及び現像後、銅の付着前に、
回路層のミスト処理段階を有する超小型電子回路パッケ
ージ製造の流れ図を示す。本発明の方法は、疎水性レジ
ストを使用して、任意のタイプの基板、すなわちプリプ
レグ、フレキシブル回路、ＴＡＢ、金属上のポリマー、
またはセラミックを有する任意の段の超小型電子回路パ
ッケージ、すなわちカード、ボード、またはパネルの付
加的回路形成に有用である。
【００４２】より具体的には、本発明の超小型電子回路
パッケージ製造は、図１のブロック１及び２に示すよう
に、接着層及びシード層をめっきし、続いてレジストを
塗布した回路パネルまたは回路ボードから開始する。そ
の後で、レジストを、スクリーン印刷またはリソグラフ
ィによって結像し、基板すなわち回路リード線を付ける
べく意図するパネルの接着層及びシード層（もしあれ
ば）を露出させる。図１のブロック３に示すように、カ
ードまたはボードの残りの部分は、付加的回路形成のた
めにレジストで覆ったままである。
パッケージ製造は、図１のブロック１及び２に示すよう
に、接着層及びシード層をめっきし、続いてレジストを
塗布した回路パネルまたは回路ボードから開始する。そ
の後で、レジストを、スクリーン印刷またはリソグラフ
ィによって結像し、基板すなわち回路リード線を付ける
べく意図するパネルの接着層及びシード層（もしあれ
ば）を露出させる。図１のブロック３に示すように、カ
ードまたはボードの残りの部分は、付加的回路形成のた
めにレジストで覆ったままである。
【００４３】その後、本方法では、図１のブロック４に
示すように、回路パネル及び回路層を湿らすための液体
ミストの環境を準備する。具体的には、結像し現像した
レジストの露出した垂直壁を、それらの壁面上に気泡を
形成せずに壁面を濡らすのに十分な時間、液体ミストに
さらす。回路パネルを、図１のブロック５に示すよう
に、プレソーク・タンク（もしあれば）を通過する前に
この液体ミストにさらし、図１のブロック６に示すよう
にめっき液に漬ける。その後、残ったレジストを剥し、
シード層及び接着層を露出させる。これらの層は、図１
のブロック７に示すように、たとえばエッチングによっ
て除去する。
示すように、回路パネル及び回路層を湿らすための液体
ミストの環境を準備する。具体的には、結像し現像した
レジストの露出した垂直壁を、それらの壁面上に気泡を
形成せずに壁面を濡らすのに十分な時間、液体ミストに
さらす。回路パネルを、図１のブロック５に示すよう
に、プレソーク・タンク（もしあれば）を通過する前に
この液体ミストにさらし、図１のブロック６に示すよう
にめっき液に漬ける。その後、残ったレジストを剥し、
シード層及び接着層を露出させる。これらの層は、図１
のブロック７に示すように、たとえばエッチングによっ
て除去する。
【００４４】本発明の方法によれば、有機疎水性フォト
レジストの垂直壁、すなわち結像及び現像によって露出
されたレジストの表面、ならびにこれらの有機疎水性フ
ォトレジストの壁面間の領域を、ミスト内の非常に小さ
な滴で予め湿らす。これは気泡を取り込まずに実施され
る。
レジストの垂直壁、すなわち結像及び現像によって露出
されたレジストの表面、ならびにこれらの有機疎水性フ
ォトレジストの壁面間の領域を、ミスト内の非常に小さ
な滴で予め湿らす。これは気泡を取り込まずに実施され
る。
【００４５】液体ミストは水または有機溶剤であるが、
水が好ましい。脱イオン水（ＤＩ水）は、銅めっきに空
隙または汚染物質の付着物として欠陥サイトを導入しな
いので、特に好ましい。ＤＩ水の別の利点は、後処理や
廃棄物の問題を生じないことである。
水が好ましい。脱イオン水（ＤＩ水）は、銅めっきに空
隙または汚染物質の付着物として欠陥サイトを導入しな
いので、特に好ましい。ＤＩ水の別の利点は、後処理や
廃棄物の問題を生じないことである。
【００４６】ミストは、周囲温度またはそれより高い温
度であり、周囲温度のミストが好ましい。ミスト、特に
周囲温度のミストは、加湿器、特に超音波加湿器によっ
て提供することができる。本発明の方法は、図２及び図
３に示すように、剛体パネルまたはロール間基板に使用
できる。
度であり、周囲温度のミストが好ましい。ミスト、特に
周囲温度のミストは、加湿器、特に超音波加湿器によっ
て提供することができる。本発明の方法は、図２及び図
３に示すように、剛体パネルまたはロール間基板に使用
できる。
【００４７】図２は、パネル１１に、レジスト３１の付
着、レジスト４１の結像、及びレジスト５１の現像を含
むフォトリソグラフィ工程２１を施すところを示す。そ
の後、パネルは液体ミスト・ゾーン６１、及びプレソー
ク・タンク７１を通過する。プレソークの後で、銅回路
８１のめっき、次に残ったレジスト９１の剥離、さらに
シード層及び接着層（もしあれば）の除去を行う。
着、レジスト４１の結像、及びレジスト５１の現像を含
むフォトリソグラフィ工程２１を施すところを示す。そ
の後、パネルは液体ミスト・ゾーン６１、及びプレソー
ク・タンク７１を通過する。プレソークの後で、銅回路
８１のめっき、次に残ったレジスト９１の剥離、さらに
シード層及び接着層（もしあれば）の除去を行う。
【００４８】図３は、フレキシブル回路素材またはＴＡ
Ｂ素材で実施可能なロール間工程を示す。図では、フレ
キシブルな基板パネル１１を、フィード・ロール１３か
ら繰り出し、レジスト３１の付着、レジスト４１の結
像、及びレジスト５１の現像を含むフォトグラフィック
工程２１を施す。その後、パネルは液体ミスト・ゾーン
６１及びプレソーク・タンク７１を通過する。プレソー
クの後で、銅回路８１のめっき、次に残ったレジスト９
１の剥離、さらにシード層及び接着層（もしあれば）の
除去を行う。次にフレキシブル回路パネルを巻取りロー
ル１５に巻き取る。
Ｂ素材で実施可能なロール間工程を示す。図では、フレ
キシブルな基板パネル１１を、フィード・ロール１３か
ら繰り出し、レジスト３１の付着、レジスト４１の結
像、及びレジスト５１の現像を含むフォトグラフィック
工程２１を施す。その後、パネルは液体ミスト・ゾーン
６１及びプレソーク・タンク７１を通過する。プレソー
クの後で、銅回路８１のめっき、次に残ったレジスト９
１の剥離、さらにシード層及び接着層（もしあれば）の
除去を行う。次にフレキシブル回路パネルを巻取りロー
ル１５に巻き取る。
【００４９】ミストは、たとえば超音波加湿器によって
発生させることができる。超音波加湿は、周囲温度のミ
ストを提供するので特に有利である。
発生させることができる。超音波加湿は、周囲温度のミ
ストを提供するので特に有利である。
【００５０】本明細書に開示する方法によれば、高度の
回路リードの接着が達成される。これは、ミストが、気
泡によって誘発される銅回路中での空隙の形成を妨げる
と思われるからである。さらに、空隙のない銅回路の形
成が、パネルまたは層に対するフォトレジストの接着力
を低下させる可能性のある、真空工程なしで達成され
る。さらに、気泡が長時間かつ低速のプレソーク及びそ
れに伴う問題なしに除去される。こうした問題として
は、工程スループットの喪失または低下、ならびに空隙
及び汚染物質の導入の可能性がある。界面活性剤、湿潤
剤、分散剤、ならびに無機イオンなどの汚染物質が残存
すると、回路形成において欠陥を引き起こす可能性があ
る。
回路リードの接着が達成される。これは、ミストが、気
泡によって誘発される銅回路中での空隙の形成を妨げる
と思われるからである。さらに、空隙のない銅回路の形
成が、パネルまたは層に対するフォトレジストの接着力
を低下させる可能性のある、真空工程なしで達成され
る。さらに、気泡が長時間かつ低速のプレソーク及びそ
れに伴う問題なしに除去される。こうした問題として
は、工程スループットの喪失または低下、ならびに空隙
及び汚染物質の導入の可能性がある。界面活性剤、湿潤
剤、分散剤、ならびに無機イオンなどの汚染物質が残存
すると、回路形成において欠陥を引き起こす可能性があ
る。
【００５１】本発明の方法は、ヴァイアまたはスルー・
ホールを有する超小型電子回路パッケージ・パネルを製
造するのにも使用できる。この代替実施例では、ヴァイ
アまたはスルー・ホールを形成した後、ヴァイアまたは
スルー・ホールの内面を脱イオン水のミストで濡らす。
これは実質的に泡のない環境を形成するので、ヴァイア
またはスルー・ホールの内部で泡のない付着を行うこと
ができる。
ホールを有する超小型電子回路パッケージ・パネルを製
造するのにも使用できる。この代替実施例では、ヴァイ
アまたはスルー・ホールを形成した後、ヴァイアまたは
スルー・ホールの内面を脱イオン水のミストで濡らす。
これは実質的に泡のない環境を形成するので、ヴァイア
またはスルー・ホールの内部で泡のない付着を行うこと
ができる。
【００５２】
【発明の効果】この発明によれば、付加的めっき法にお
いてフォトレジストを使用して作成されるパッケージ、
特に高密度カード、ボード、その他のパッケージを提供
することができ、気泡によって誘発される銅回路内での
空隙の形成を避けることができ、パネルまたは層に対す
るフォトレジストの接着力を低下させる真空工程を実質
的に避けることができ、工程のスループットを喪失また
は減少せずに気泡を除去することができ、パッケージ表
面に汚染物質を導入する可能性のある長時間プレソーク
を避けながら、気泡の形成を避けることができる。
いてフォトレジストを使用して作成されるパッケージ、
特に高密度カード、ボード、その他のパッケージを提供
することができ、気泡によって誘発される銅回路内での
空隙の形成を避けることができ、パネルまたは層に対す
るフォトレジストの接着力を低下させる真空工程を実質
的に避けることができ、工程のスループットを喪失また
は減少せずに気泡を除去することができ、パッケージ表
面に汚染物質を導入する可能性のある長時間プレソーク
を避けながら、気泡の形成を避けることができる。
【図１】本発明の方法の流れ図である。
【図２】剛体ボード及びパネル用のチャンバとつながっ
たミスト・チャンバ及びめっきタンクの概略図である。
たミスト・チャンバ及びめっきタンクの概略図である。
【図３】フレキシブル回路用の組み合わされたミスト・
チャンバとめっきタンクの概略図である。
チャンバとめっきタンクの概略図である。
フロントページの続き (72)発明者 ラッセル・エルウッド・ダロウ アメリカ合衆国13760、ニューヨーク州エ ンディコット、ピーオー・ボックス381 (72)発明者 ジョン・デーヴィッド・ラーナード アメリカ合衆国13827、ニューヨーク州オ ウェゴ、アール・ディー・ナンバー１、ボ ックス342 (72)発明者 ロナルド・ジェームズ・モア アメリカ合衆国13905、ニューヨーク州ビ ンカムトン、ベートーベン・ストリート 35番地
Claims (5)
- 【請求項１】回路形成すべきパネル上にレジストを付着
する段階と、回路形成すべく意図したパネル部分を画定
するためにレジストを露光し、現像する段階と、ミスト
でレジスト及びパネルを濡らす段階と、ミストで濡らし
たパネルを銅めっき溶液に漬ける段階と、回路リード線
を形成するためにレジストで覆われていないパネル領域
上に銅を付着する段階とを含む、超小型電子回路パッケ
ージを製造する方法。 - 【請求項２】ミストが界面活性剤を含むことを特徴とす
る、請求項１に記載の方法。 - 【請求項３】ミストが水性ミストであることを特徴とす
る、請求項１に記載の方法。 - 【請求項４】ミスト処理したパネルをプレソーク溶液に
漬け、その後そのパネルをめっき液に漬ける段階を含
む、請求項１に記載の方法。 - 【請求項５】ミスト処理されたパネルを直接めっき液に
漬ける段階を含む、請求項１に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/655,479 US5166037A (en) | 1991-02-14 | 1991-02-14 | Method of additive circuitization of circuit boards with high adhesion, voidless copper leads |
| US655479 | 1991-02-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0690074A true JPH0690074A (ja) | 1994-03-29 |
Family
ID=24629048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4023693A Pending JPH0690074A (ja) | 1991-02-14 | 1992-02-10 | 超小型電子回路パッケージの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5166037A (ja) |
| JP (1) | JPH0690074A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019137916A (ja) * | 2018-01-25 | 2019-08-22 | セムシスコ ゲーエムベーハーＳｅｍｓｙｓｃｏ ＧｍｂＨ | 基板の凹部にめっきするための方法及びデバイス |
| JP2022502567A (ja) * | 2018-09-20 | 2022-01-11 | 財團法人工業技術研究院Industrial Technology Research Institute | 薄いガラスのガラス貫通ビアのための銅による金属化 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5665251A (en) * | 1994-11-23 | 1997-09-09 | International Business Machines Corporation | RIE image transfer process for plating |
| US5733466A (en) * | 1996-02-06 | 1998-03-31 | International Business Machines Corporation | Electrolytic method of depositing gold connectors on a printed circuit board |
| US5653860A (en) * | 1996-05-02 | 1997-08-05 | Mitsubishi Semiconductor America, Inc. | System for ultrasonic removal of air bubbles from the surface of an electroplated article |
| US6268016B1 (en) | 1996-06-28 | 2001-07-31 | International Business Machines Corporation | Manufacturing computer systems with fine line circuitized substrates |
| US5746903A (en) * | 1996-07-26 | 1998-05-05 | Fujitsu Limited | Wet chemical processing techniques for plating high aspect ratio features |
| US6342681B1 (en) | 1997-10-15 | 2002-01-29 | Avx Corporation | Surface mount coupler device |
| US6555170B2 (en) | 1998-01-30 | 2003-04-29 | Duratech Industries, Inc. | Pre-plate treating system |
| US6174561B1 (en) | 1998-01-30 | 2001-01-16 | James M. Taylor | Composition and method for priming substrate materials |
| US6083855A (en) * | 1999-01-04 | 2000-07-04 | Isola Laminate Systems Corp. | Methods of manufacturing voidless resin impregnated webs |
| US8065795B2 (en) | 2001-03-08 | 2011-11-29 | Ppg Industries Ohio, Inc | Multi-layer circuit assembly and process for preparing the same |
| US7228623B2 (en) * | 2001-03-08 | 2007-06-12 | Ppg Industries Ohio, Inc. | Process for fabricating a multi layer circuit assembly |
| US11152294B2 (en) | 2018-04-09 | 2021-10-19 | Corning Incorporated | Hermetic metallized via with improved reliability |
| KR20210127188A (ko) | 2019-02-21 | 2021-10-21 | 코닝 인코포레이티드 | 구리-금속화된 쓰루 홀을 갖는 유리 또는 유리 세라믹 물품 및 이를 제조하기 위한 공정 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01321689A (ja) * | 1988-06-23 | 1989-12-27 | Fujitsu Ltd | プリント基板のめっき処理方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4268536A (en) * | 1978-12-07 | 1981-05-19 | Western Electric Company, Inc. | Method for depositing a metal on a surface |
| US4576685A (en) * | 1985-04-23 | 1986-03-18 | Schering Ag | Process and apparatus for plating onto articles |
-
1991
- 1991-02-14 US US07/655,479 patent/US5166037A/en not_active Expired - Fee Related
-
1992
- 1992-02-10 JP JP4023693A patent/JPH0690074A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01321689A (ja) * | 1988-06-23 | 1989-12-27 | Fujitsu Ltd | プリント基板のめっき処理方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019137916A (ja) * | 2018-01-25 | 2019-08-22 | セムシスコ ゲーエムベーハーＳｅｍｓｙｓｃｏ ＧｍｂＨ | 基板の凹部にめっきするための方法及びデバイス |
| US11908698B2 (en) | 2018-01-25 | 2024-02-20 | Semsysco Gmbh | Method and device for plating a recess in a substrate |
| JP2022502567A (ja) * | 2018-09-20 | 2022-01-11 | 財團法人工業技術研究院Industrial Technology Research Institute | 薄いガラスのガラス貫通ビアのための銅による金属化 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5166037A (en) | 1992-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5126016A (en) | Circuitization of polymeric circuit boards with galvanic removal of chromium adhesion layers | |
| US5194713A (en) | Removal of excimer laser debris using carbon dioxide laser | |
| US5418689A (en) | Printed circuit board or card for direct chip attachment and fabrication thereof | |
| US6951707B2 (en) | Process for creating vias for circuit assemblies | |
| US5153986A (en) | Method for fabricating metal core layers for a multi-layer circuit board | |
| US6204456B1 (en) | Filling open through holes in a multilayer board | |
| US5166037A (en) | Method of additive circuitization of circuit boards with high adhesion, voidless copper leads | |
| KR100250173B1 (ko) | 다층 프린트 배선판의 제조방법 | |
| JPS6126624A (ja) | 熱安定性ポリマー及びこれを使用した多層配線の製法 | |
| JP2500105B2 (ja) | 印刷回路板の回路作成方法 | |
| US20130033671A1 (en) | Liquid crystal polymer (lcp) surface layer adhesion enhancement | |
| EP0735809A2 (en) | Photodefinable dielectric composition useful in the manufacture of printed circuits | |
| US5176811A (en) | Gold plating bath additives for copper circuitization on polyimide printed circuit boards | |
| KR100278570B1 (ko) | 전자 회로 패키지 및 다수의 도전성 표면을 전기적으로 접속하는 방법 | |
| US6671950B2 (en) | Multi-layer circuit assembly and process for preparing the same | |
| US20020127494A1 (en) | Process for preparing a multi-layer circuit assembly | |
| JP3236812B2 (ja) | 多層配線基板 | |
| KR100342335B1 (ko) | 수지 적층된 배선 시트, 이를 사용하는 배선 구조체 및이들의 제조방법 | |
| US5221420A (en) | Etching method for increased circuitized line width and uniformity | |
| JP3593351B2 (ja) | 多層配線基板の製造方法 | |
| US5922414A (en) | Process for plating | |
| US20020124398A1 (en) | Multi-layer circuit assembly and process for preparing the same | |
| JPH08255981A (ja) | 回路基板形成方法及び回路基板 | |
| EP0498250A1 (en) | Etching method for increased circuitized line width unitformity | |
| JPH1168321A (ja) | 回路基板 |