KR100250173B1 - 다층 프린트 배선판의 제조방법 - Google Patents

다층 프린트 배선판의 제조방법 Download PDF

Info

Publication number
KR100250173B1
KR100250173B1 KR1019960018802A KR19960018802A KR100250173B1 KR 100250173 B1 KR100250173 B1 KR 100250173B1 KR 1019960018802 A KR1019960018802 A KR 1019960018802A KR 19960018802 A KR19960018802 A KR 19960018802A KR 100250173 B1 KR100250173 B1 KR 100250173B1
Authority
KR
South Korea
Prior art keywords
etching
copper foil
epoxy resin
resin
etching solution
Prior art date
Application number
KR1019960018802A
Other languages
English (en)
Other versions
KR970004993A (ko
Inventor
히로시 시미즈
노부유끼 오가와
가쓰지 시바따
아끼시 나까소
Original Assignee
우찌가사끼 이사오
히다찌 가세이 고오교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 우찌가사끼 이사오, 히다찌 가세이 고오교 가부시키가이샤 filed Critical 우찌가사끼 이사오
Publication of KR970004993A publication Critical patent/KR970004993A/ko
Priority to KR1019990035634A priority Critical patent/KR100255201B1/ko
Application granted granted Critical
Publication of KR100250173B1 publication Critical patent/KR100250173B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J7/00—Chemical treatment or coating of shaped articles made of macromolecular substances
    • C08J7/12—Chemical modification
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J2363/00—Characterised by the use of epoxy resins; Derivatives of epoxy resins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0358—Resin coated copper [RCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0783—Using solvent, e.g. for cleaning; Regulating solvent content of pastes or coatings for adjusting the viscosity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Abstract

열경화성 구리 피복 부착 수지 쉬이트를 형성하기 위해, 중간층 회로 플레이트를 피복하는 (a) 에폭시 수지, (b) 가교결합제 및 (c) 다가 에폭시 수지를 함유하는 특정한 열경화성 에폭시 수지 조성물을 사용하고, 그 다음, (A) 용매로서의 아미드 (B) 알칼리 금속 화합물 그리고 (C) 용매로서의 알코올을 함유하는 특정한 에칭 용액을 사용해서 작은 직경을 갖는 구멍을 경유하는 간극 (IVH) 을 위한 구멍을 형성하기 위해 경화된 부착 수지를 에칭함으로써 제조되는 것을 특징으로 하는 다층 프린트 배선판의 제조 방법이 접속 신뢰성 및 전기적인 특성이 탁월한 IVH 를 갖는 다층 프린트 배선판의 대량 생산에 적합하다.

Description

다층 프린트 배선판의 제조방법
제1(a)도 내지 제1(m)도는 본발명의 하나의 실시예에 따른 다층 프린트 배선판의 제조 단계를 설명하는 개략 단면도이다.
제2(a)도 내지 제2(i)도는 선행 기술에 따른 다층 프린트 배선판의 제조단계를 설명하는 개략 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 내층 회로 기판 2 : 열경화성 구리-피복 접착 수지 쉬이트
3 : 한쌍의 편면 구리-피복 적층판 또는 구리박
4 : 에칭 레지스트 5 : IVH 용 비아홀 (via hole)
6 : 쓰루홀 (through hole) 7 : 구리 도금
8 : 에칭 레지스트 9 : 프리프레그
본발명은 다층 프린트 배선판의 제조 방법에 관한 것이다.
다층 프린트 배선판은, 구리-피복(copper-clad) 적층판상에 회로를 형성하여 얻은 다수의 내층판과 편면 구리-피복 적층판 또는 구리박과의 사이에 기재물질로서의 유리 섬유 직물을 수지로 함침시켜 수득한 프레프레그(prepreg)를 두고 적층시킨 다음, 이어서 열 프레스하여 열경화시켜, 내부에 내층 회로를 갖는 집적 구리-피복 적층판의 외층 표면상에 회로를 형성함으로써 제조된다.
최근 전자 장치의 소형화, 고성능화 및 다기능화 추세에 따라, 다층프린트 배선판은 고밀도화되고, 내층이 박형화(薄型化)되며, 배선이 미세화되고, 층간 접속 구멍의 직경이 소직경화될 뿐만 아니라, 인접 배선층만을 접속하는 인터스티셜 비아홀 (interstitial via hole, 이하, “IVHs”로 언급됨)을 사용하는 경향이 있다. 이제, 배선 밀도를 더 높게 하기 위해, 더 작은 직경의 IVH를 필요로 한다.
IVHs를 갖는 종래의 다층 프린트 배선판은, 제2(a)도에 보여지듯이 구리-피복 적층판 상에 회로를 형성하여 수득한 내층 회로 기판1과 한 쌍의 편면 구리-피복 적층판 또는 구리박3과의 사이에 다수의 프리프레그9를 두고 적층시키고; 제2(b)도에 보여지듯이 가압하에 가열 접착하여 내층 회로를 내부에 갖는 집적 구리-피복 적층판을 수득하고; 제2(c)도에 보여지듯이 내층 회로에 도달하도록 미리 정해진 위치 상에 구멍을 천공하여 IVH 용 비아홀(via hole)5를 형성하고; 필요할 경우, 제2(d)도에 보여지듯이 종래방법에 따라 쓰루홀(through hole)6을 천공하고; 제2(e)도에 보여지듯이 비전기적 구리 도금 및 전기적 구리 도금7에 의해 내층 회로와 외층 구리박(copper foil)을 연결하고; 제2(f)도에 보여지듯이 외층 구리박 상에 에칭 레지스트8을 형성하고; 제2(g)도 및 제2(h)도에 보여지듯이 선택적인 에칭을 수행하고; 제2(i)도에 보여지듯이 에칭 레지스트를 제거함으로써 제조된다.
종래 방법에서는 히드라진을 사용한 화학적 에칭을 할 수 있는 물질로서 폴리이미드 필름을 사용하였다 (예를 들어, JP-A 50-4577, JP-A 51-27464, JP-A 53-49068 등에 개시되어 있음). 또한, 프린트 배선판용으로 사용되는 에폭시 수지 경화 물품을 농축 황산, 크롬산, 과망간산 등으로 에칭하는 방법 (표면 거칠기. 스미어(smear) 처리)은 예를 들어 JP-A 54-144968 및 JP-A 62-104197에 나타나 있다.
IVH 용 구멍을 형성하기 위한 종래 방법에서는 내층 회로에 도달할 때까지 구멍을 천공하기 때문에, 쓰루홀의 천공과는 대조적으로 다수의 프린트 배선판을 적층하여 천공하는 것은 불가능하다. 따라서, 천공이 차례로 하나씩 수행되고, 그 결과 긴 시간이 필요하고 생산성이 나쁘다. 또한 천공 지점의 깊이를 조절하기 위해서, 구리 배선 패턴의 깊이는 동일하게 맞춰진다. 그러나 다층 프린트 배선판의 두께가 다양하기 때문에, 내층 회로에 도달하거나 그렇지 않은 경우가 발생하고, 내층 두께가 얇은 경우에, 구멍은 그 아래층의 배선 회로와 접촉하게 되고, 그 결과 전기 접속의 불량이 초래된다. 또한, 0.3mm이하 직경의 구멍을 천공할 때, 천공의 수명은 현저하게 코아 중심의 손실 및 유리 직물 기판을 함유하는 수지 층의 작용으로 인하여 짧게 된다.
반면에, 종래의 화학 에칭법에 따라, 히드라진의 사용은 그것의 독성으로 인해 바람직하지 않고, 농축 황산, 크롬산 또는 과망간산의 사용은 특정한 화학 물질의 사용으로 인해 바람직하지 않다. 이러한 화학 물질은 안전성의 견지에서 피해야만 한다.
본발명의 목적은 대량 생산성, 접속 신뢰성 및 전기 특성면에서 탁월하고, 박형화할 수 있으며, 생산 동안에 탁월한 안정성을 나타내는 인터스티셜 비아홀 (IVHs)을 함유하는 다층 프린트 배선판 생산 방법에 관한 것이다.
본발명은 하기의 단계를 포함하는, 다층 프린트 배선판의 생산 방법에 관한 것이다:
- (a) 이관능성 (두 개의 관능기를 갖는) 에폭시 수지와 이관능성 할로겐화 페놀을 에폭시기 : 페놀성 히드록실기의 당량비 1:0.9 내지 1:1.1로 중합함으로써 수득한, 중량 평균 분자량이 100,000 이상인 에폭시 중합체, (b) 가교 결합제 및 (c) 다관능성 에폭시 수지를 함유하는 열경화성 에폭시 수지 조성물과 구리박을 합하고, 이 수지를 경화시켜 B-단계 상태 (이 상태는, 반경화된 상태로서, 용제에 접해도 용해되지 않고 팽윤에 그치고, 가열시 용융되지 않고 고무상으로 그치는 상태를 의미한다) 가 되게 함으로써 제조된, 한면에 구리박을 갖는 열경화성 에폭시 수지 접착 수지 쉬이트를, 도선 회로를 상부에 갖는 내층판 상에 적층하여 상기 쉬이트의 수지면이 내층판과 접촉하도록 한 다음, 열 프레스에 의해 수지를 경화시켜 집적된 적층판을 수득하는 단계;
- 열경화성 구리-피복 접착 수지 쉬이트의 구리박 상에 에칭 레지스트를 형성한 다음, 선택적인 에칭으로 구리박 표면에 미세 구멍을 형성하는 단계;
- 에칭 레지스트를 제거하는 단계;
- (A) 용매로서의 아미드, (B) 알칼리 금속 화합물 및 (C) 용매로서의 알코올을 함유하는 에칭 용액을 사용한 에칭에 의해 미세 구멍 아래의 경화된 수지층을 제거하여, 비아홀을 형성하고 도선 회로 부분을 노출시키는 단계;
- 금속층을 도금하거나 전기전도성 페이스트를 코팅하여 내층판의 도선 회로와 외층 구리박을 전기적으로 접속하는 단계;
- 외층 구리박 상에 에칭 레지스트를 형성한 다음, 선택적인 에칭으로 구리박 상에 배선 회로를 형성하는 단계; 및
- 에칭 레지스트를 제거하는 단계.
본발명에 따라, 기재 물질로서 유리 직물을 함유하지 않고 박형화 할 수 있고 1회의 간단한 공정으로 화학 에칭에 의해 INHs 용 구멍을 형성하기에 알맞은 각종 수지 조성물을 연구했다. 그 결과, 본발명에 의해, 열경화후 화학 에칭을 수행하는 열경화성 에폭시 수지 조성물, 및 이를 위한 에칭 용액을 발견하였다.
본발명에 따라, 하기의 단계를 실행해서 다층 프린트 배선판을 제조할 수 있다:
- (a) 이관능성 (두 개의 관능기를 갖는) 에폭시 수지와 이관능성 할로겐화 페놀을 에폭시기 : 페놀성 히드록실기의 당량비 1:0.9 내지 1:1.1로 중합함으로써 수득한, 중량 평균 분자량이 100,000 이상인 에폭시 중합체, (b) 가교 결합제 및 (c) 다관능성 에폭시 수지를 함유하는 열경화성 에폭시 수지 조성물과 구리박을 합하고, 이 수지를 경화시켜 B-단계 상태가 되게 함으로써 제조된, 한면에 구리박을 갖는 열경화성 에폭시 수지 접착 수지 쉬이트를, 도선 회로를 상부에 갖는 내층판 상에 적층하여 상기 쉬이트의 수지면이 내층판과 접촉하도록 한 다음, 열 프레스에 의해 수지를 경화시켜 집적된 적층판을 수득하는 단계;
- 열경화성 구리-피복 접착 수지 쉬이트의 구리박 상에 에칭 레지스트를 형성한 다음, 선택적인 에칭으로 구리박 표면에 미세 구멍을 형성하는 단계;
- 에칭 레지스트를 제거하는 단계;
- (A) 용매로서의 아미드, (B) 알칼리 금속 화합물 및 (c) 용매로서의 알코올을 함유하는 에칭 용액을 사용한 에칭에 의해 미세 구멍 아래의 경화된 수지층을 제거하여, 비아홀을 형성하고 도선 회로 부분을 노출시키는 단계;
- 금속층을 도금하거나 전기전도성 페이스트를 코팅하여 내층판의 도선 회로와 외층 구리박을 전기적으로 접속하는 단계;
- 외층 구리박 상에 에칭 레지스트를 형성한 다음, 선택적인 에칭으로 구리박 상에 배선 회로를 형성하는 단계; 및
- 에칭 레지스트를 제거하는 단계.
본발명에서 사용되는 열경화성 에폭시 수지 조성물은 (a) 필름 형성 능력을 갖는 에폭시 중합체, (b) 가교 결합제, 및 (c) 다관능성 에폭시 수지를 함유한다.
필름 형성 능력 및 중량 평균 분자량 100,000 이상, 바람직하게는 100,000 내지 1,000,000을 갖는 에폭시 중합체 (a)는 가열과 함께 촉매의 존재하에, 바람직하게는 반응한 고체 함량이 50 중량% 이하이고 130℃ 이상의 비점을 갖는 아미드 또는 케톤의 용매내에서, 1:0.9 내지 1:1.1의 에폭시기 : 페놀성 히드록실기의 당량비로, 이관능성 에폭시 수지와 이관능성 할로겐화 페놀을 중합해서 얻을 수 있다.
이관능성 에폭시 수지로서, 분자 내에 두 개의 에폭시기를 갖는 임의의 화합물을 사용할 수 있다. 이관능성 에폭시 수지의 예로는 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지, 비스페놀 S 형 수지 및 지방족 극세(極細) 에폭시 수지가 있다. 비스페놀 A 에폭시 수지가 바람직하다. 이러한 화합물은 임의의 분자량을 가질수 있다. 이러한 화합물은 단독으로 또는 그의 혼합물로서 사용될 수 있다. 이관능성 에폭시 수지 이외의 성분은, 이들이 본 발명의 실시와 완성에 영향을 주지 않는 한, 불순물로서 함유될 수 있다.
이관능성 할로겐화 페놀로서, 두 개의 페놀성 히드록실기 및 치환체로서 하나 이상의 할로겐 원자를 가지는 임의의 화합물이 사용될 수 있다.
이관능성 할로겐화 페놀의 예로는 히드로퀴논, 레소르시놀, 카테콜 등과 같은 모노시클릭 이관능성 페놀; 비스페놀 A, 비스페놀 F, 나프탈렌디올, 비스페놀과 같은 다고리 이관능성 페놀류; 및 이러한 화합물의 알킬-치환 할로겐화물이 있다. 이러한 화합물은 임의의 분자량을 가질 수 있다. 이러한 화합물은 단독으로 또는 그의 혼합물로서 사용될 수 있다. 이관능성 할로겐화 페놀 이외의 성분은, 이들이 본 발명의 실시와 완성에 영향을 주지 않는 한, 불순물로서 함유될 수 있다.
촉매로서, 페놀성 히드록실기와 에폭시기의 에스테르화 반응을 가속화시키기 위해 촉매 활성을 갖는 임의의 화합물을 사용할 수 있다. 촉매의 예로서 알칼리 금속 화합물, 알칼리 토금속 화합물, 이미다졸, 유기 인 화합물, 2차 아민, 3차 아민, 4차 암모늄 염 등이 있다. 그들 중에서, 알칼리 금속 화합물의 사용이 가장 바람직하다. 알칼리 금속 화합물의 예로는 수산화물, 할로겐화물, 유기 염, 알코올레이트, 페놀레이트, 수소화물, 보로히드라이드, 및 나트륨, 리튬 및 칼륨의 아미드가 있다. 이러한 촉매는 단독으로 또는 그의 혼합물로서 사용될 수 있다.
반응에 사용되는 용매로서, 아미드 또는 케톤, 및 130℃ 이상의 비점을 갖는 아미드를 사용할 수 있다. 출발 물질로서 사용되는 에폭시 수지 및 페놀 둘 다를 용해시킬 수 있는 임의의 용매를 사용할 수 있다.
용매의 예로는 포름아미드, N-메틸-포름아미드, N,N-디메틸포름아미드, 아세트아미드, N-메틸아세트아미드, N,N-디메틸아세트아미드, N,N,N',N'-테트라메틸우레아, 2-피롤리돈, N-메틸-2-피롤리돈, 카르밤산 에스테르 등이 있다. 이러한 용매는 단독으로 또는 그의 혼합물로서 사용될 수 있다. 케톤으로서, 시클로헥사논, 아세틸 아세톤, 디이소부틸 케톤, 포론, 이소포론, 메틸 시클로헥사논, 아세토포논 등을 사용할 수 있다.
중합 조건으로서, 이관능성 에폭시 수지 및 이관능성 할로겐화 페놀의 혼합비는, 에폭시기 : 페놀성 히드록시기의 당량비로 환산하여, 1:0.9 내지 1:1.1의 범위에 있다.
촉매의 양에 특별한 제한은 없지만, 촉매는 통상 이관능성 에폭시 수지 1 몰 당 0.0001 내지 0.2 몰의 양으로 사용된다.
중합 반응 온도는 60℃ 내지 150℃가 바람직하다. 온도가 60℃ 미만일 때, 중합 속도는 너무 느린 경향이 있다. 반면, 온도가 150℃를 초과할 때는, 부반응이 일어나서 긴 사슬 중합체를 얻지 못하는 경향이 있다.
중합 동안에 반응 용액에서의 고체 함량은 50 중량% 이하가 바람직하고, 30 중량% 이하가 더 바람직하다.
중합 결과로서, 100,000 이상의 분자량을 갖는 에폭시 중합체(a)를 얻는다.
에폭시 중합체(a)용 가교결합제(b)로서, 또다른 반응성 수소를 갖는 화합물로 차폐된 이소시아네이트인 차폐 이소시아네이트를 사용할 수 있다.
이소시아네이트는 분자 내에 2개 이상의 이소시아네이트기를 갖는 임의의 이소시아네이트가 될 수 있다. 차폐된 이소시아네이트의 예로는 페놀, 옥심, 알코올 등으로 차폐된 헥사메틸렌 디이소시아네이트, 디페닐 메탄 디이소시아네이트, 이소포론 디이소시아네이트, 톨릴렌 디이소시아네이트 등과 같은 이소시아네이트가 있다. 경화된 입자의 내열성 향상의 관점에서, 페놀로 차폐된 이소포론 디이소시아네이트 또는 톨릴렌 디이소시아네이트의 사용이 바람직하다.
가교 결합제의 사용량은 에폭시 중합체(a)의 알코올성 히드록실기 1당량당 이소시아네이트기 0.1 내지 1.0 당량이 바람직하다.
다관능성 에폭시 수지(c)로서, 분자 내에 2개 이상의 에폭시기를 갖는 임의의 화합물을 사용할 수 있다. 다관능성 에폭시 수지(c)의 예로서 페놀 노볼락 에폭시 수지, 크레졸 노볼락 에폭시 수지, 레졸 에폭시 수지, 비스페놀 에폭시 수지 등과 같은 페놀의 글리시딜 에테르; 지환족 에폭시 수지, 에폭시화 폴리부타디엔, 글리시딜 에테르 형 에폭시 수지, 이소시아누레이트형 에폭시 수지, 글리시딜아민 형 에폭시 수지, 연질 에폭시 수지 등이 있다. 그들 중에서, 페놀형 에폭시 수지, 또는 페놀형 에폭시 수지와 다관능성 에폭시 수지의 혼합물이 내열성을 증가시키기 위해 바람직하다.
다관능성 에폭시 수지(c)는 에폭시 중합체(a)의 중량을 기초로 해서 20 내지 100 중량% 의 양으로 사용될 수 있다.
또한, 다관능성 에폭시 수지(c)가 접착성 성분 및 성형시간의 유동 성분으로서 작용을 하기 때문에, 사용량은 내층 상의 구리박의 두께 및 회로의 밀도를 고려해서 적당하게 조절될 수 있다.
다관능성 에폭시 수지(c)는 단독으로 또는 그의 혼합물로서 사용될 수 있다. 또한, 다관능성 에폭시 수지(c)용 경화제 및 경화 가속제를 또한 사용할 수 있다. 경화제 및 경화 가속제로서, 노볼락형 페놀수지, 디시안디아미드, 산 무수물, 아민, 이미다졸, 포스핀 등을 단독으로 또는 그의 혼합물로서 사용할 수 있다. 또한, 실란 커플링제의 첨가는 에폭시 접착 필름의 접착 강도, 특히 구리박에의 접착 강도를 향상시키기 위해서 바람직하다.
실란 커플링제의 예로는 에폭시실란, 아미노실란, 우레아실란 등이 있다.
상기에서 언급된 (a) 에폭시 중합체, (b) 가교결합제 및 (c) 다관능성 에폭시 수지를 함유하는 바니시가 구리박 상에 코팅되고, 열로 건조되어, B-단계의 구리-피복 접착 수지 쉬이트를 제공한다. B-단계 상태를 얻기 위한 바람직한 경화 조건은 130 - 150℃ 에서 5 - 10분 동안 가열하는 것이다. 수지 층의 두께는 내층 회로 상의 구리박의 두께에 따라 25 내지 70㎛가 바람직하다. 구리박의 두께는 바람직하게는 5 내지 70㎛이다.
B-단계의 열경화성 구리-피복 접착 수지 쉬이트를 미리 제조된 내층 회로판의 편면 또는 양면 상에 적층시켜서 회로판의 면이 접착 수지 쉬이트의 수지 면에 접하게 한 다음, 가열과 함께 프레스해서 경화시킨다. 이렇게 하여 내층 회로를 포함하는 구리-피복 적층판을 얻는다. B-단계 열경화성 수지를 170℃ 이상의 성형 온도에서 30분 이상 동안 완전히 경화될 수 있으므로, 상기 조건을 만족하는 한 종래의 에폭시 수지 적층체용 성형 조건을 사용할 수 있다. 특히, 가열 온도와 시간이 경화정도에 영향을 주고 이후 단계에서 에칭 속도 변화의 원인이 되기 때문에, 완전히 경화시키는 것이 필요하다. 또한, 압력이 수지의 흐름에 영향을 주기 때문에 적당한 압력을 사용하는 것이 필요하다. 2MPa 이상의 압력이 바람직하다.
그후, 열경화성 구리-피복 접착 수지 쉬이트에 결합된 내층 회로를 포함하는 수득한 구리-피복 적층판의 한쪽 또는 양쪽 외층 구리박 상에, 에칭 레지스트를 형성하고, 그 다음, 구리박 면 상에 미세구멍을 형성하기 위해 종래의 사진 기술법으로 현상/선택 에칭(development/selective etching)을 행한다. 종래의 사진 기술법은 “Printed Circuits Handbook” (McGraw-Hill Book Co., Editor-in-Chief : Cryde F.Coombs, Jr)의 제6장에 기술되어 있다. 미세 구멍은 IVH 용 개방부가 된다. 그 다음 레지스트를 제거한다. 예를 들어, 감광성 수지 층을 포함하는 건조 필름 (즉, 상표명 HK-425, HK-450, Hitachi Chemical Co., Ltd 제조)이 에칭 레지스트로서 사용되는 것이 바람직하다. 이 경우에, 건조 필름을 핫롤 라미네이터를 사용해서 구리박 상에 적층한다. 필름을 빛에 노출시키고 현상하고 제거하는 조건은 필름의 유형에 달려 있다.
미세 구멍하의 경화 수지 층을 (A) 용매로서의 아미드계, (B) 알칼리 금속 화합물 그리고 (C) 용매로서의 알코올계를 함유하는 에칭 용액을 사용해서 에칭으로 제거해서 내층 회로를 노출시킨다. 열경화성 구리-피복 접착 수지 쉬이트를 구성하는 열경화성 수지 조성물의 성분인 에폭시 중합체(a)를 알칼리로 용해시킬 수 있다. 아미드계 용매 및 알코올계 용매를 동반하는 경화된 수지 층 내로 함침된 알칼리를 사용하여 고분자량을 갖는 에폭시 수지(a)의 골격을 절단 및 분해함으로써 저분자량을 갖는 파편을 얻고, 그후 이 파편을 아미드계 용매 내에 용해시켜 에칭을 수행함으로써 경화 수지 층의 에칭 작용을 수행한다.
아미드계 용매 (A) 로서, 포름아미드, N-메틸포름아미드, N,N-디메틸포름아미드, 아세트아미드, N-메틸아세트아미드, N,N-디메틸아세트아미드, N,N,N',N'-테트라메틸우레아, 2-피롤리돈, N-메틸-2-피롤리돈, 카르밤산 에스테르 등을 사용할 수 있다. N,N-디메틸아세트아미드, N,N-디메틸포름아미드 및 N-메틸-2-피롤리돈의 사용이 바람직한데, 그 이유는 이들 용매가 저분자량을 갖는 경화된 생산물의 분해된 부분을 현저하게 용해할 수 있기 때문이다. 이들 용매는 단독으로 또는 그의 혼합물로 사용될 수 있다. 또한, 이들 용매를 하나 이상의 케톤계 용매, 에테르계 용매 및 다른 용매와 함께 사용할 수 있다.
함께 사용된 케톤계 용매의 예는 아세톤, 메틸 에틸 케톤, 2-펜타논, 3-펜타논, 2-헥사논, 메틸 이소부틸 케톤, 2-헵타논, 4-헵타논, 디이소부틸케톤, 시클로헥사논 등이다.
함께 사용된 다른 계열의 용매의 예는 디프로필 에테르, 디이소프로필 에테르, 디부틸 에테르, 아니졸, 펜테톨, 디옥산, 테트라히드로푸란, 에틸렌 글리콜 디메틸 에테르, 에틸렌 글리콜 디에틸 에테르, 디에틸렌 글리콜 디메틸 에테르, 디에틸렌 글리콜 디에틸 에테르 등이다.
용매의 함량이 특히 제한될 수 있는 것은 아니다. 경화된 수지의 분해 속도와 용해속도를 가속화시키기 위해, 에칭 용액의 전체 중량을 기준으로 50 내지 90 중량% 의 양의 아미드계 용매 (A)를 함유하는 것은 바람직하다.
알칼리 금속 화합물 (B) 로서, 리튬, 나트륨, 칼륨, 루비듐, 세슘 등과 같은 알칼리 금속 화합물을 사용할 수 있고, 상기 화합물은 알코올 용매 내에 용해될 수 있다. 알칼리 금속 화합물의 예는 리튬, 나트륨, 칼륨, 루비듐, 세슘 등과 같은 금속; 이 알칼리 금속의 수소화물, 수산화물, 보로히드라이드, 아미드, 플루오라이드, 클로라이드, 브롬화물, 요오드화물, 보레이트, 포스페이트, 카르보네이트, 술페이트, 질산염, 유기산 염 및 페놀 염이 있다. 이들 알칼리 금속 화합물은 단독으로 또는 그의 혼합물로서 사용될 수 있다. 이들 알칼리 금속 화합물 중에서, 수산화 리튬, 수산화 나트륨 및 수산화 칼륨이 경화된 수지의 분해 속도의 견지에서 바람직하다.
경화된 수지의 분해 속도를 가속화시키기 위해, 알칼리 금속 화합물은 에칭 용액의 전체 중량을 기준으로 0.5 내지 15 중량% 의 양으로 사용하는 것이 바람직하다.
알코올계 용매 (C) 로서, 메탄올, 에탄올, 1-프로판올, 2-프로판올, 1-부탄올, 2-부탄올, 이소-부탄올, t-부탄올, 1-펜탄올, 2-펜탄올, 3-펜탄올, 2-메틸-1-부탄올, 이소-펜틸 알코올, t-펜틸 알코올, 3-메틸-2-부탄올, 네오펜틸 알코올, 1-헥사놀, 2-메틸-1-펜타놀, 4-메틸-2-펜타놀, 2-에틸-1-부탄올, 1-헵탄올, 2-헵탄올, 3-헵탄올, 시클로헥사놀, 1-메틸시플로헥사놀, 2-메틸시클로헥사놀, 3-메틸시클로헥사놀, 4-메틸시클로헥사놀, 에틸렌 글리콜, 에틸렌 글리콜 모노메틸 에테르, 에틸렌 글리콜 모노에틸 에테르, 에티렌 글리콜 모노프로필 에테르, 에틸렌 글리콜 모노부틸 에테르, 디에틸렌 글리콜, 디에틸렌 글리콜 모노메틸 에테르, 디에틸렌 글리콜 모노에틸 에테르, 디에틸 글리콜 모노프로필 에테르, 디에틸렌 글리콜 모노부틸 에테르, 트리에틸렌 글리콜, 트리에틸렌 글리콜 모노메틸 에테르, 트리에틸렌 글리콜 모노에틸 에테르, 테트라에틸렌 글리콜, 폴리에틸렌 글리콜, 1,2-프로판디올, 1,3-프로판디올, 1,2-부탄디올, 1,3-부탄디올, 1,4-부탄디올, 2,3-부탄디올, 1,5-펜탄디올, 글리세린, 디프로필렌 글리콜 등을 단독으로 또는 그의 혼합물로서 사용할 수 있다.
이들 알코올 중에서, 알칼리 금속 화합물의 고 용해도 때문에, 메탄올, 에탄올, 디에틸렌 글리콜 모노메틸 에테르, 디에틸렌 글리콜 모노부틸 에테르, 디에틸렌 글리콜 모노에틸 에테르, 에틸렌 글리콜 모노메틸 에테르, 에틸렌 글리콜 모노부틸 에테르 및 에틸렌 글리콜 모노에틸 에테르를 단독으로 또는 그의 혼합물로서 사용하는 것이 특히 바람직하다.
경화된 수지의 분해 속도를 가속화하기 위해, 에칭 용액의 전체 중량을 기준으로 4.5 내지 35 중량% 의 양으로 알코올(c)를 사용하는 것이 바람직하다.
경화된 수지와 에칭 용액의 접촉 시간 및 에칭 용액의 온도는 바람직한 에칭 속도 및 에칭의 정도에 서로 의존하기 때문에, IVH 직경 및 IVH 두께에 적합한 조건을 사용하는 것이 필요하다. 통상 직경은 50㎛ 내지 1mm이다. 이 경우에, 바람직한 접촉 시간은 10 내지 60 분이고 에칭 용액의 바람직한 온도는 50 내지 80℃이다. 상기에서 언급한 에칭 용액을 사용하는 한 스프레이법 또는 딥 (dip) 법과 같은 임의의 에칭법을 사용할 수 있다. 즉, 경화된 수지 층으로서의 열경화성 에폭시 수지 조성물과 에칭 용액의 조합을 사용하고 알맞은 조건을 적용한다면, 미세 IVH를 형성하는 것은 가능하다.
분해 물질의 충분한 제거를 위해, 초음속 세척 장치를 사용해서 물로 구멍을 세척하는 것이 바람직하다. 세척의 바람직한 시간은 3 내지 5 분이다.
에칭 후에, 노출된 내층 회로 및 외층 구리박은 전기 도금과 같은 종래의 도금법에 의해 전기적으로 접속된다. IVH 의 크기가 작을 때, 무전해 도금을 사용할 수 있다.
또한, 코팅되고, 건조되고, 경화된 전기전도성 페이스트 (paste)를 사용해서 전기적인 접속을 수행할 수 있다.
그 다음, 에칭 레지스트를 외층 구리박 상에 형성하고, 종래의 사진 기술법으로 현상/선택 에칭을 실행해서 외층 구리박 면 상에 배선 회로를 형성한다. 에칭 레지스트를 제거한 후에, 내층 회로 및 외층 회로가 IVHs 에 의해 접속되는 다층 프린트 배선판을 얻을 수 있다.
따라서 내부 층으로서 제조된 다층 프린트 배선판을 사용하고, 내부층 상에 하나 또는 한 쌍의 열경화성 구리-피복 접착 수지 쉬이트를 적층하며, 이것을 여러번 반복해서 IVHs 에 접속된 6개 이상의 층을 갖는 다층 프린트 배선판을 얻는 것은 가능하다.
본발명을 하기의 실시예로 기술하고, 다른 특정한 언급이 없으면 모든 부와 백분율은 중량으로 나타낸다.
[실시예 1]
다층 프린트 배선판의 제조는 제1(a)도 내지 제1(m)도을 참고로 해서 설명한다.
이관능성 에폭시 수지로서 171.5 g 의 비스페놀 A 형 에폭시 수지(에폭시 당량 : 171.5), 이관능성 할로겐화 페놀로서 271.9 g 의 테트라브로모-비스페놀 A (히드록실 당량 : 271.9) 및 촉매로서 0.78 g 의 수산화리튬을 아미드계 용매로서의 N-N'-디메틸아세트아미드중에 용해시킨다. 용액 내의 고체 함량은 30 중량% 이다. 용액을 기계적인 교반기로 교반하고 10 시간 동안 120℃를 유지한다. 마침내, 용액은 5000mPa sec 점도에서 포화되고 고분자량을 갖는 에폭시 중합체를 얻는다. 에폭시 중합체의 중량 평균 분자량은 182,000이었다(겔 침투 크로마토그래피).
고분자량의 에폭시 중합체(a), 페놀 수지로 차폐된 이소포론 디이소시아네이트(b) 및 크레졸 노볼락 다관능성 에폭시 수지(c)를 함유하는 수지 조성물 ((a) : (b) : (c) 의 중량비 = 100 : 16 : 84)을 거친 구리박 (두께 : 18㎛)상에 코팅해서 50㎛ 두께의 수지층 (130℃, 10분 동안 가열해서 경화된 B-단계 상태)을 갖는 열경화성 구리-피복 접착성 수지 쉬이트 2 (상표명 MCF - 3000E, Hitachi Chemical Co., Ltd 제조)를 얻고, 이것을 미리 제조된 내층 회로 기판 1 상에 적층시킨다 (기판 : 상표명 MCL-E-67, Hitachi Chemical Co., Ltd. 제조, 제1(a)도). 그 다음, 170℃, 2 MPa 압력 하, 30 분 동안에 진공 중에서 프레스를 실행해서 내층 회로를 함유하는 구리-피복 적층판을 얻는다 (제1(b)도).
내층 회로를 포함하는 구리-피복 적층판의 외층 구리박의 각 표면상에, 핫 롤 라미네이터 (hot roll laminator)를 사용해서, 에칭 레지스트 4 (감광성 건조 필름, 상표명 H-K 450, Hitachi Chemical Co., Ltd. 제조)를 형성한다 (제1(c)도). 직경이 50 내지 300㎛ 인 레지스트 부분을 사진 기술에 의해 그 선택된 위치로부터 제거해서 IVH 용 구멍을 형성한다 (제1(d)도). 그 조건은 50 mJ/㎠ 강도의 빛에 노출시켜서 Na2CO3수용액으로 현상하는 것이다. 또한, IVF가 형성되는 부분으로부터, 외층 구리박의 부분을 제거한다 (제1(e)도).
그 후, NaOH수용액으로 에칭 레지스트를 제거해서, IVH가 형성될 부분 상에 경화된 에폭시 접착 필름을 노출시킨다 (제1(f)도).
이어서, 50℃에서 가열된 90% N - 메틸 - 2 - 피롤리돈, 3% 수산화 칼륨 및 7% 메탄올을 함유하는 에칭 용액을 경화된 에폭시 접착필름에 15 분 동안 접촉시켜 에칭하여 내층 회로를 노출시킨다 (딥 방법(dip method)). 이렇게 하여 IVHs 용 구멍을 형성한다. 분해된 물질의 제거가 불충분하기 때문에, 기판을 초음속 세척 장치내에 3 분 동안 담그고 물로 세척함으로써 구멍에 대해 연속적인 초음파 처리를 행한다 (제1(g)도).
그 다음, 쓰루홀 6 을 천공한다 (제1(h)도).
이어서, 1IVH 용 구멍 및 쓰루홀에서 5 내지 20㎛ 의 구리 도금을 수행해서 내층 회로 및 외층 구리박을 전기적으로 접속시킨다 (제1(i)도).
그 다음, 핫 롤 라미네이터 (hot roll raminator)를 사용해서 에칭 레지스트 8 (감광성 건조 필름, 상표명 H-K 425, Hitachi Chemical Co., Ltd. 제조) 을 각 외층 표면 상에서 형성하고(제1(j)도) 선택적인 에칭을 수행해서 배선 회로를 형성한다 (제1(k)도 및 제1(l)도). 에칭 레지스트를 제거한 후에 (제1(m)도), 4 개의 층으로된 다층 프린트 배선판을 얻는다.
수득한 다층 프린트 배선판에 대해 부식방지성 테스트, 납땜 열 저항 테스트 및 표면 구리박의 박리 강도 측정을 실행한다.
부식방지성 테스트는 0.1mm 의 도선 간격으로 빗 모양의 패턴을 이미 가진 내층 회로에 대해 120℃, 85% 수분 및 100V 의 조건을 적용하여 절연 저항의 변화를 측정한다. 초기 값은 1013Ω이고 1,000시간 후에 1012Ω으로 변한다. 납땜 열 저항 테스트에 대하여, 260℃, 3 분 동안에 납땜 플로오트 테스트(solder float test) 후에, 어떤 변화도 허용되지 않았다. 표면 구리박의 박리 강도는 1.7 kg/cm 이었다.
[실시예 2]
70℃에서 가열된 50% N - 메틸 - 2 - 피롤리돈, 15%의 수산화 칼륨 및 35% 메탄올을 함유하는 에칭 용액을 사용하고, 경화된 에폭시 접착성 필름과 30 분 동안 접촉시켜 에칭을 실행하는 것을 제외하고 실시예 1의 방법을 반복한다. 결과적으로, 실시예 1에서와 동일한 특성을 갖는 4 개의 층인 다층 프린트 배선판을 얻는다.
[실시예 3]
70℃에서 가열된 90% N,N - 디메틸아세트아미드, 1% 의 수산화 칼륨 및 9% 디에틸렌 글리콜 모노메틸 에테르를 함유하는 에칭 용액을 사용하고, 경화된 에폭시 접착성 필름과 15 분 동안 접촉시켜 에칭을 실행하는 것을 제외하고 실시예 1 의 방법을 반복한다. 결과적으로, 실시예 1에서와 동일한 특성을 갖는 4개의 층인 다층 프린트 배선판을 얻는다.
[실시예 4]
50℃에서 가열된 80% N,N - 디메틸포름아미드, 4% 의 수산화나트륨 및 16% 메탄올을 함유하는 에칭 용액을 사용하고, 경화된 에폭시 접착성 필름과 15 분 동안 접촉시켜 에칭을 실행하는 것을 제외하고 실시예 1의 방법을 반복한다. 결과적으로, 실시예 1에서와 동일한 특성을 갖는 4개의 층인 다층 프린트 배선판을 얻는다.
[실시예 5]
60℃에서 가열된 80% N,N - 디메틸포름아미드, 0.5% 의 수산화 리튬 및 19.5% 메탄올을 함유하는 에칭 용액을 사용하고, 경화된 에폭시 접착성 필름과 25 분 동안 접촉시켜 에칭을 실행하는 것을 제외하고 실시예 1의 방법을 반복한다. 결과적으로, 실시예 1에서와 동일한 특성을 갖는 4 개의 층인 다층 프린트 배선판을 얻는다.
[비교예 1]
50℃에서 가열된 N,N - 디메틸아세트아미드를 함유하는 에칭 용액을 사용하는 것을 제외하고 실시예 1의 방법을 반복한다. 결과적으로, 경화된 에폭시 접착성 필름은 에칭되지 않고 IVH 용 구멍을 얻지 못한다.
[비교예 2]
50℃에서 가열된 메탄올을 함유하는 에칭 용액을 사용하는 것을 제외하고 실시예 1의 방법을 반복한다. 결과적으로, 경화된 에폭시 접착성 필름은 에칭되지 않고 IVH 용 구멍을 얻지 못한다.
[비교예 3]
에칭 용액으로서 70℃에서 가열된 5% 수산화 나트륨 및 5% 과망간산 칼륨을 함유하는 수용액을 사용하는 것을 제외하고 실시예 1의 방법을 반복한다. 결과적으로, 경화된 에폭시 에폭시 필름은 표면 상에서 거칠게 되어 내층 회로를 노출시키지 못하고 또한 IVH 용 구멍을 형성하지 못한다.
본발명에 따라, 상기에서 언급된 것처럼, IVH의 형성이 화학적인 에칭으로 동시에 얻어질 수 있고, 직경 100㎛ 이하의 작은 구멍을 가공할 수 있기 때문에, 이전 기술의 천공 공정과 비교해서 크게 향상된 생산성을 얻고, 수행하기 어려운 천공 작업에 비해 극미세 직경의 공정이 가능하게 된다. 또한, 열경화성 구리-피복 접착성 수지 쉬이트를 사용하기 때문에, 프레스 단계는 프레프레그 (prepreg)를 사용하는 종래 기술과 비교해서 단순화되어 생산성을 향상시킬 수 있다. 열경화성 구리-피복 접착성 수지 쉬이트용으로 사용되는 수지 조성물은 다층 프린트 배선판으로 사용되는 FR - 4와 동일한 일반 특성을 갖는다. 따라서, 본발명은 고밀도의 각종 전자 장치에 설치하는 다층 프린트 배선판의 제조에서 현저하게 유용하다.
또한, 본발명은 공정 동안에 안정성이 탁월하다.

Claims (5)

  1. 하기의 단계를 포함하는, 다층 프린트 배선판의 제조 방법:- (a) 이관능성 에폭시 수지와 이관능성 할로겐화 페놀을 에폭시기 : 페놀성 히드록실기의 당량비 1:0.9 내지 1:1.1로 중합함으로써 수득한, 중량 평균 분자량이 100,000 이상인 에폭시 중합체, (b) 가교 결합제 및 (c) 다관능성 에폭시 수지를 함유하는 열경화성 에폭시 수지 조성물과 구리박(copper foil)을 합하고, 이 수지를 경화시켜 B-단계 상태가 되게 함으로써 제조된, 한면에 구리박을 갖는 열경화성 에폭시 수지 접착 수지 쉬이트를, 도선 회로를 상부에 갖는 내층판 상에 적층하여 상기 쉬이트의 수지면이 내층판과 접촉하도록 한 다음, 열 프레스에 의해 수지를 경화시켜 집적된 적층판을 수득하는 단계;- 열경화성 구리-피복 접착 수지 쉬이트의 구리박 상에 에칭 레지스트를 형성한 다음, 선택적인 에칭으로 구리박 표면에 미세 구멍을 형성하는 단계;- 에칭 레지스트를 제거하는 단계;- (A) 용매로서의 아미드, (B) 알칼리 금속 화합물 및 (C) 용매로서의 알코올을 함유하는 에칭 용액을 사용한 에칭에 의해 미세 구멍 아래의 경화된 수지층을 제거하여, 비아홀을 형성하고 도선 회로 부분을 노출시키는 단계;- 금속층을 도금하거나 전기전도성 페이스트를 코팅하여 내층판의 도선 회로와 외층 구리박을 전기적으로 접속하는 단계;-외층 구리박 상에 에칭 레지스트를 형성한 다음, 선택적인 에칭으로 구리박 상에 배선 회로를 형성하는 단계; 및- 에칭 레지스트를 제거하는 단계.
  2. 제1항에 있어서, 에칭 용액중의 용매로서의 아미드는 N,N - 디메틸아세트아미드, N,N - 디메틸포름아미드 및 N - 메틸 - 2 - 피롤리돈으로 이루어진 군으로부터 선택된 1종 이상의 성분이고, 상기 아미드는 에칭 용액의 중량을 기준으로 50 내지 95 중량% 의 양으로 사용되는 것을 특징으로 하는 방법.
  3. 제1항에 있어서, 에칭 용액중의 알칼리 금속 화합물은 수산화 리튬, 수산화 나트륨 및 수산화 칼륨으로 이루어진 군으로부터 선택된 1종 이상의 성분이고, 상기 알칼리 금속 화합물은 에칭용액의 중량을 기준으로 0.5 내지 15 중량%의 양으로 사용되는 것을 특징으로 하는 방법.
  4. 제1항에 있어서, 에칭 용액중의 용매로서의 알코올은 메탄올, 에탄올, 디에틸렌 글리콜 모노메틸 에테르, 디에틸렌 글리콜 모노부틸 에테르, 디에틸 글리콜 모노에틸 에테르, 에틸렌 글리콜 모노메틸 에테르, 에틸렌 글리콜 모노부틸 에테르 및 에틸렌 글리콜 모노에틸 에테르로 이루어진 군으로부터 선택된 1종 이상의 성분이고, 상기 알콜은 에칭 용액의 중량을 기준으로 4.5 내지 35 중량% 의 양으로 사용되는 것을 특징으로 하는 방법.
  5. 제1항에 있어서, 내층판이 양면에 도선 회로를 가지며, 상기 양면상에 한 쌍의 열경화성 구리-피복 접착 수지 쉬이트가 적층되는 것을 특징으로 하는 방법.
KR1019960018802A 1995-06-01 1996-05-30 다층 프린트 배선판의 제조방법 KR100250173B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990035634A KR100255201B1 (ko) 1995-06-01 1999-08-26 에칭 용액

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP13508795A JP3624967B2 (ja) 1995-06-01 1995-06-01 多層プリント配線板の製造方法
JP95-135087 1995-06-01

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1019990035634A Division KR100255201B1 (ko) 1995-06-01 1999-08-26 에칭 용액

Publications (2)

Publication Number Publication Date
KR970004993A KR970004993A (ko) 1997-01-29
KR100250173B1 true KR100250173B1 (ko) 2000-04-01

Family

ID=15143533

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960018802A KR100250173B1 (ko) 1995-06-01 1996-05-30 다층 프린트 배선판의 제조방법

Country Status (8)

Country Link
US (1) US5945258A (ko)
EP (1) EP0746189B1 (ko)
JP (1) JP3624967B2 (ko)
KR (1) KR100250173B1 (ko)
CN (1) CN1074236C (ko)
DE (1) DE69634284D1 (ko)
SG (1) SG82561A1 (ko)
TW (1) TW318996B (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6153359A (en) * 1995-06-01 2000-11-28 Hitachi Chemical Company, Ltd. Process for producing multilayer printed circuit boards
ID19337A (id) * 1996-12-26 1998-07-02 Ajinomoto Kk Film perekat antar-pelapis untuk papan pembuat kabel cetakan berlapis-banyak dan papan kabel cetakan berlapis-banyak memakai film ini
KR100642167B1 (ko) * 1998-09-18 2006-11-02 훈츠만 어드밴스트 머티리얼스(스위처랜드)게엠베하 다층 회로의 제조방법
US6221568B1 (en) * 1999-10-20 2001-04-24 International Business Machines Corporation Developers for polychloroacrylate and polychloromethacrylate based resists
TW434664B (en) 1999-12-29 2001-05-16 Advanced Semiconductor Eng Lead-bond type chip package and method for making the same
US7061084B2 (en) 2000-02-29 2006-06-13 Advanced Semiconductor Engineering, Inc. Lead-bond type chip package and manufacturing method thereof
JP3765970B2 (ja) * 2000-07-12 2006-04-12 ソニーケミカル株式会社 エッチング液及びフレキシブル配線板の製造方法
KR100656635B1 (ko) * 2000-11-30 2006-12-12 두산인프라코어 주식회사 심압대의 위치이동장치
US6518096B2 (en) 2001-01-08 2003-02-11 Fujitsu Limited Interconnect assembly and Z-connection method for fine pitch substrates
JP5271467B2 (ja) * 2001-03-06 2013-08-21 日立化成株式会社 エポキシ接着フィルムによる仮接着方法
KR100882663B1 (ko) * 2001-03-14 2009-02-06 이비덴 가부시키가이샤 다층 프린트 배선판
JP3690378B2 (ja) * 2002-07-26 2005-08-31 株式会社 日立ディスプレイズ 表示装置
US20040040651A1 (en) * 2002-08-28 2004-03-04 Kuraray Co., Ltd. Multi-layer circuit board and method of making the same
CN103207524B (zh) * 2004-03-23 2014-08-20 太阳美国公司 形成焊接掩模的方法及其装置和形成电路构图的内部介电层的方法
CN1947238A (zh) 2004-03-23 2007-04-11 太阳美国公司 形成焊接掩模的方法及其装置和形成电路构图的内部介电层的方法
JP2005347353A (ja) * 2004-05-31 2005-12-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
CN101038263A (zh) * 2006-03-13 2007-09-19 华为技术有限公司 一种评估电路板腐蚀风险的方法和系统
TWI583723B (zh) * 2012-01-20 2017-05-21 Asahi Kasei E-Materials Corp Multilayer printed circuit boards
KR20130113376A (ko) * 2012-04-05 2013-10-15 타이코에이엠피(유) 인쇄회로기판 및 그 제조방법
CN104560459A (zh) * 2015-01-19 2015-04-29 通山瑞邦电子科技有限公司 一种多层板膨松剂及其制备方法
US10405421B2 (en) * 2017-12-18 2019-09-03 International Business Machines Corporation Selective dielectric resin application on circuitized core layers
KR102002725B1 (ko) 2018-05-08 2019-10-01 에스팩 주식회사 중심국 터미널를 중심으로 루프 네트워크로 형성된 수동광가입자망 네트워크의 리모트노드 인식 구조
CN115976501A (zh) * 2022-12-27 2023-04-18 电子科技大学 绝缘基材表面金属图形及增材制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8707929D0 (en) * 1987-04-02 1987-05-07 Int Computers Ltd Printed circuit boards
JPH0517604A (ja) * 1991-07-12 1993-01-26 Nissan Chem Ind Ltd ポリイミド樹脂のエツチング溶液
GB2259812B (en) * 1991-09-06 1996-04-24 Toa Gosei Chem Ind Method for making multilayer printed circuit board having blind holes and resin-coated copper foil used for the method
US5532105A (en) * 1992-08-07 1996-07-02 Hitachi Chemical Company, Ltd. Photolithographically viahole-forming photosensitive element comprising two photosensitive layers for the fabrication process of multilayer wiring board
ATE196710T1 (de) * 1993-07-07 2000-10-15 Heinze Dyconex Patente Strukturierte leiterplatten und folienleiterplatten und verfahren zu deren herstellung
TW277204B (ko) * 1994-12-02 1996-06-01 Nippon Paint Co Ltd
US5761801A (en) * 1995-06-07 1998-06-09 The Dexter Corporation Method for making a conductive film composite
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure

Also Published As

Publication number Publication date
KR970004993A (ko) 1997-01-29
TW318996B (ko) 1997-11-01
JPH08330741A (ja) 1996-12-13
JP3624967B2 (ja) 2005-03-02
EP0746189A1 (en) 1996-12-04
CN1140973A (zh) 1997-01-22
EP0746189B1 (en) 2005-02-02
CN1074236C (zh) 2001-10-31
DE69634284D1 (de) 2005-03-10
SG82561A1 (en) 2001-08-21
US5945258A (en) 1999-08-31

Similar Documents

Publication Publication Date Title
KR100250173B1 (ko) 다층 프린트 배선판의 제조방법
US10765003B2 (en) Method for making a multi-layer circuit board using conductive paste with interposer layer
US5126016A (en) Circuitization of polymeric circuit boards with galvanic removal of chromium adhesion layers
EP1523869A1 (en) Process for creating vias for circuit assemblies
US10849233B2 (en) Process for forming traces on a catalytic laminate
US5166037A (en) Method of additive circuitization of circuit boards with high adhesion, voidless copper leads
US6153359A (en) Process for producing multilayer printed circuit boards
JP3636334B2 (ja) 多層プリント配線板の製造方法
JP2002337268A (ja) 金属箔積層板及びその製造方法
JP3624966B2 (ja) 多層プリント配線板の製造方法及びその製造方法に用いるエッチング液
KR100255201B1 (ko) 에칭 용액
WO2018035184A1 (en) Plasma etched catalytic laminate with traces and vias
JP3142511B2 (ja) 無電解メッキ用接着剤およびその製造方法
JP2000013032A (ja) 多層プリント配線板の製造方法
JPH104271A (ja) 多層プリント配線板の製造方法
JPH10294567A (ja) 多層プリント配線板の製造方法
JPH10294566A (ja) 多層プリント配線板の製造方法
JP2004066763A (ja) 金属箔積層板及びその製造方法
JP4291420B2 (ja) 多層配線板の製造方法
JPH08239640A (ja) 無電解めっき用接着剤の調製方法および無電解めっき用接着剤
JP3852495B2 (ja) 多層配線板の製造法
JP3056865B2 (ja) プリント配線板の製造方法
JPH10284840A (ja) 多層プリント配線板の製造方法
JP2000151120A (ja) 多層プリント配線板の製造方法
JPH01307293A (ja) 多層プリント基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061226

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee