JP2020512679A - 触媒積層体又は接着剤を用いた集積回路ウエハの統合 - Google Patents

触媒積層体又は接着剤を用いた集積回路ウエハの統合 Download PDF

Info

Publication number
JP2020512679A
JP2020512679A JP2019524368A JP2019524368A JP2020512679A JP 2020512679 A JP2020512679 A JP 2020512679A JP 2019524368 A JP2019524368 A JP 2019524368A JP 2019524368 A JP2019524368 A JP 2019524368A JP 2020512679 A JP2020512679 A JP 2020512679A
Authority
JP
Japan
Prior art keywords
catalyst
integrated circuit
resin
catalyst particles
stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019524368A
Other languages
English (en)
Other versions
JP7059269B2 (ja
Inventor
コンスタンティン・カラヴァキス
ケネス・エス・バール
Original Assignee
カトラム・エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by カトラム・エルエルシー filed Critical カトラム・エルエルシー
Priority claimed from PCT/US2017/061109 external-priority patent/WO2018089798A1/en
Publication of JP2020512679A publication Critical patent/JP2020512679A/ja
Application granted granted Critical
Publication of JP7059269B2 publication Critical patent/JP7059269B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1603Process or apparatus coating on selected surface areas
    • C23C18/1607Process or apparatus coating on selected surface areas by direct patterning
    • C23C18/1608Process or apparatus coating on selected surface areas by direct patterning from pretreatment step, i.e. selective pre-treatment
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1603Process or apparatus coating on selected surface areas
    • C23C18/1607Process or apparatus coating on selected surface areas by direct patterning
    • C23C18/1612Process or apparatus coating on selected surface areas by direct patterning through irradiation means
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1633Process of electroless plating
    • C23C18/1635Composition of the substrate
    • C23C18/1639Substrates other than metallic, e.g. inorganic or organic or non-conductive
    • C23C18/1641Organic substrates, e.g. resin, plastic
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18Pretreatment of the material to be coated
    • C23C18/20Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/2006Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30
    • C23C18/2026Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30 by radiant energy
    • C23C18/204Radiation, e.g. UV, laser
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18Pretreatment of the material to be coated
    • C23C18/20Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/28Sensitising or activating
    • C23C18/30Activating or accelerating or sensitising with palladium or other noble metal
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31Coating with metals
    • C23C18/38Coating with copper
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31Coating with metals
    • C23C18/38Coating with copper
    • C23C18/40Coating with copper using reducing agents
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145Organic substrates, e.g. plastic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894Materials of the insulating layers or coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/185Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method by making a catalytic pattern by photo-imaging
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/422Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/274Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2746Plating
    • H01L2224/27464Electroless plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954Coating
    • H01L2224/2955Shape
    • H01L2224/29551Shape being non uniform
    • H01L2224/29552Shape being non uniform comprising protrusions or indentations
    • H01L2224/29553Shape being non uniform comprising protrusions or indentations at the bonding interface of the layer connector, i.e. on the surface of the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/83498Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/83598Fillers
    • H01L2224/83599Base material
    • H01L2224/836Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83638Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83639Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/83498Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/83598Fillers
    • H01L2224/83599Base material
    • H01L2224/836Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83638Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/83498Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/83598Fillers
    • H01L2224/83599Base material
    • H01L2224/836Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83638Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/83498Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/83598Fillers
    • H01L2224/83599Base material
    • H01L2224/836Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83638Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83655Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/83498Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/83598Fillers
    • H01L2224/83599Base material
    • H01L2224/836Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83638Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83657Cobalt [Co] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/83498Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/83598Fillers
    • H01L2224/83599Base material
    • H01L2224/836Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83663Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83678Iridium [Ir] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92142Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Inorganic Chemistry (AREA)
  • Chemically Coating (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

触媒粒子が、触媒積層体全体に配置されるが、触媒積層体の外面から排除されるように、触媒積層体は、樹脂、繊維強化層及び触媒粒子で形成される。触媒積層体は、単層又は多層の触媒積層体回路基板を製造するために形成されたトレースチャネル及びビアを有する。集積回路パッドの位置と一致する位置を有する開口部が積層体PCBに形成されている。集積回路は、触媒積層体PCBに接合され、集積回路及び積層体は、両方とも無電解めっきに掛けられ、それによって集積回路を単層又は多層触媒積層体PCBに電気的に接続する。

Description

本発明は、集積回路のパッケージング及び集積回路の基板への接続に関する。特に、本発明は、デバイス組立体を形成するための触媒積層基板又は触媒接着剤への集積回路チップ又はダイの電気的接合に関する。
電子回路に関する基本的な考慮事項は、回路の要素の相互接続である。典型的な従来技術の相互接続技術は、導電トレースが積層体上に印刷され、電気的相互接続を提供するために様々な構成要素がPCB上に取り付けられている印刷回路基板(PCB)である。1つの基本的な考慮事項は、新世代の集積回路がますます微細な製造ライン幅(現在50nmのオーダー)を提供し続けている一方で、印刷回路基板のライン幅は、5ミル間隔(〜125u)のオーダーのままであり、集積回路の線幅よりも2500倍粗い。従って、チップ設計の実践は、チップの複雑さ及び機能性を最大化し、チップを離れる入力/出力(I/O)線の数を最小化し続ける。多数のI/O接続を有するチップ設計の場合、チップフィーチャーサイズが縮小し続け、PCB線幅が変わらないままであるので、チップI/OピンをPCBに適合させることは、未解決の問題のままである。
図1Aは、BGAパッケージ101のボール114に電気的に接続する一連のパッドを有する印刷回路基板102に半田付けされたボールグリッドアレイ(BGA)パッケージ101の側面図を示す。BGAパッケージ101は、上部に印刷ワイヤボンディングパッド110を備え、下部のBGAパッド115に電気的トレースを有する基板112に取り付けられたチップ104を備える。個々のワイヤ108は、超音波溶接等によって、IC104のパッド106から基板112のボンディングパッド110に結合される。図示されるように、チップ104は、パッド106が上からアクセス可能である状態で、接着剤又は他の技術を使用して基板112に機械的に取り付けることができる。チップ104のパッドと基板112のパッド110との間の相互接続ワイヤ108のワイヤボンディングの後、エポキシのような封止剤105がチップの上面を保護するために付けられる。二次動作では、個々のボール114が各接続点115で基板112の底部パッドに取り付けられ、それにより、その後の動作中に、それらが高温でリフローして回路基板102への電気的接続を形成する。基板112は、アルミニウム、金、銀又は銅とすることができる、ダイボンドワイヤ108との材料適合性のためのトレース上にニッケルフレッシュ又は他の薄いめっきを有する印刷銅を用いて形成される、5ミル(〜125u)の幅及び5ミル(〜125u)のエッジ間隔の典型的なPCB線幅に従う従来の印刷回路基板であってもよい。従来技術の集積回路では、半導体デバイスを形成するためのドーピングを達成するために、パターン化局所イオン注入によって個々のデバイスをシリコン(Si)等のチップ基板に形成し、アルミニウム又は銅、及び任意に介在する絶縁層又はバリア層から形成される一連の金属相互接続(金属化層)を使用して半導体デバイスを相互接続する。チップ相互接続ランド(又はパッド)は、典型的には、層金属化と同じ材料を使用して、通常、低い複雑度/密度のチップにはアルミニウムを、高い複雑度/密度のチップには銅を使用して設けられる。
図1Bは、本特許出願を通してなされているように、図1Aの参照番号を使用して識別された構造を有する図1Aの上面図を示す。
図1Aの従来技術のシステムは、チップ線幅よりも著しく粗いPCB線幅によって制限されている。加えて、図1Aのワイヤボンディング方法は、チップ104からPCB102への望ましくないリードインダクタンスを導入し、これは、結果として生じる回路の高周波信号伝搬能力を制限する。基準接地平面を使用して印刷回路基板トレースの高周波伝送線路特性を維持することは可能であるが、特に伝送線路に供給されるスイッチング周波数が増加するので、そのような連続インピーダンス、又は、他のボンドワイヤに誘電結合される符号108のようなボンドワイヤ用の連続接地基準を提供することは可能ではない。
PCB技術の1つの考慮事項は、個々のデバイスに欠陥があると発見された場合、個々のデバイスの交換を含む、製造可能性及び保守容易性である。図1AのBGAパッケージング技術では、チップに欠陥があると、回路基板112とPCB102との間のBGAボールが溶融するまでBGAチップアセンブリ101に局所的な熱が加えられ、その後、BGAチップアセンブリ101が取り除かれ、交換用のBGAチップアセンブリ101を取り付けることができる。さらに、高価値のBGAアセンブリ101の場合、ボール114が、隣接する上部及び下部表面のパッド上に溶融(リフロー)するまで、局所的な加熱及び半田フラックスを使用して、再ボール(新しい半田ボール114を取り付ける)し、PCB102にPGAパッケージを再び取り付けることが可能である。
BGAパッケージングの低いパッケージ密度及びリードインダクタンスに対処するために、図2Aに示される「フリップチップ」パッケージング方法は、チップ回路及びランドが図1AのBGAチップパッケージの上向きチップランド配向と比較して下向きにされる反転チップ基板202を組み込む。フリップチップ手法では、チップ202は、底面(通常、銅)に形成された相互接続ランドを有し、絶縁マスク層204は、半田ボール208の移動を防ぎ、隣接する相互接続層を電気的に絶縁する。フリップチップ相互接続は、比較的高いツーリングコスト及び設備投資コストを伴い、従って、一般消費者向け携帯電話のような、大量かつ高密度のパッケージング方法において一般的に使用されている。図2Bは、図2Aの側面図と比較するためのフリップチップの底面図を示す。
従来技術の1つの問題は、BGAチップボンディングがリードインダクタンスを導入することであり、これは、高いツーリングコスト及びフリップチップデバイスの再加工又は除去の困難性を犠牲にしてフリップチップ方法において解決される。従来技術のパッケージングの別の問題は、チップモジュールが規制当局によって検査され認定されている、政府規制のアセンブリで使用するために、いくつかのチップ及び回路をPCB上に統合することが望ましいことである。そのような政府規制アセンブリの例としては、規制当局が公開された規格に対するRF放射についてモジュールを検査し、モジュールがその放射規格に準拠していることを認定するBluetooth(登録商標)又は802.11ワイヤレスローカルエリアネットワーク(WLAN)モジュールがある。この形式の事前承認済みモジュールを使用すると、事前承認済みモジュールの以前に承認された設計がそれらのPCBに組み込まれた場合に必要となる再認証の必要なしに、モジュールのユーザーが相互接続PCB設計を変更することが可能になる。
本発明者らは、最小限の増加のツーリングコストで、従来技術のPCB製造方法によって提供されるよりも細かいPCB線幅のいくつかの要因を提供する高密度実装装置及び方法を見出した。従って、低容量のコストに敏感な用途のために集積回路チップを回路基板又は基板に直接実装することを可能にし、高速動作及び改善された信号品位のために、従来技術の誘導ワイヤ結合なしで、連続的な電気接続を提供することが望ましい。
本発明の第1の目的は、複数の開口部を有する触媒基板であり、この触媒基板は、非触媒表面を有し、非触媒表面より下に除外深さの触媒粒子を有し、チャネル又は開口部を形成するエッチング、掻き取り、穿孔又は他の除去手段等によって表面材料を除去することが、下にある触媒粒子を活性化(露出)させるようになり、触媒粒子は、電気めっきを支持するために十分な密度を有し、開口部は、半導体チップのリード接続部に隣接して位置し、チャネルは、開口部に隣接し、電気めっき中に、無電解導電性金属が露出した触媒粒子、開口部表面、及び、チップランド接続部に堆積し、それによって、チップランドと基板チャネル及び開口部との間に導電性を与えるようになる。
本発明の第2の目的は、半導体チップと基板との間に電気的接続性を提供する方法であって、この方法は、電気接続パッドを有する半導体チップ、及び触媒コアを有する触媒基板に作用し、触媒コアは、機械的又は化学的方法を含む表面材料除去の任意の方法を使用して触媒基板に形成されているチャネル及び開口部上で導電性金属の電気めっきを引き起こすのに十分な触媒密度を与え、表面が除去されない限り、触媒基板は、触媒粒子を露出せず、
この方法は、
触媒粒子を露出させるのに十分な深さで、触媒積層体中に開口部及び場合によりトレースチャネルを形成する段階と、
触媒積層体に形成された開口部と位置合わせされた電気ランドを有する半導体チップを位置決めする段階と、
無電解導電性材料が半導体チップリード接続部と開口部との間、及び、任意に相互接続チャネルとの間に堆積されるまで、半導体チップ及び基板を無電解溶液に浸す段階と、
を含む。
リード接続ランド(IC用の電気的に機能する入力/出力、電源及び接地パッド)を有する半導体集積回路(IC)チップは、積層体中に分散されている触媒粒子を有し、露出された触媒粒子を有しない表面に除外領域も有する触媒積層体上に配置される。触媒積層体は、化学的又は機械的エッチング又は研磨又は穿孔等の除去手段を使用して、下層の触媒粒子を露出させるために、表面材料が、触媒粒子除外深さ以下で除去されることを必要とする。表面材料を除去すると、触媒粒子が露出し、銅等の溶液から導電材料を無電解めっきして導電トレースを形成するのに適した表面が得られる。触媒基板に形成された任意のトレースチャネルと共に、穿孔又は打ち抜き加工等によって、チップランドに対応する開口部が触媒積層体に形成される。他のトレースチャネル、パッド及び開口部は、触媒基材上の他の構成要素、トレース及びチップを支持してもよく、トレースチャネルは、基材の片側又は両側に形成されてもよい。無電解めっき段階により、トレースチャネル、開口部及び開口部に隣接するチップランド(電気パッド)内にのみ導電性トレースが形成され、それによって、触媒積層体の表面が除去されている選択領域のみに導体トレース及び接続部が形成される。
本発明の他の実施例では、半導体チップは、電気的に接続するためのランドを有し、半導体チップは、ランドを有する表面上に触媒接着剤で被覆され、触媒接着剤は、ゲル化点、及び、樹脂内の触媒粒子が表面の下に移動するのに十分な滞留温度及び滞留時間で硬化され、それによって、表面上に露出した触媒粒子が存在せず、触媒接着剤の除外深さより下に触媒粒子が存在する触媒接着剤を生成する。硬化した接着剤は、除外深さより下まで延びるチャネルを表面上に形成し、またランドの深さまで延びるように形成された開口部を有する。続く無電解銅堆積段階において、銅は、開口壁及びチャネル壁のような触媒粒子を露出した領域内、及び、ランド上に堆積され、それらは、触媒粒子又は銅めっきのいずれかを提供し、そのどちらも無電解銅めっき中に導電接続を形成する。
回路基板に半田付けされた従来技術のBGAパッケージの側面図である。 図1Aの従来技術のBGAパッケージの上面図である。 回路基板に半田付けされた従来技術のフリップチップの側面図である。 BGAボールを有する従来技術のフリップチップの底面図である。 本発明の一態様による、印刷回路基板に取り付けられている基板に取り付けられているチップの側面図を示す。 接合工程の第1の段階における図3の詳細側面図を示す。 後続の処理段階後の図3Aの側面図を示す。 プロセスの段階を含むフローチャートを示す。 チップに接合された多層触媒積層板を示す。 プロセスの特定の段階を適用した後の集積回路の底面図を示す。 プロセスの特定の段階を適用した後の集積回路の底面図を示す。 プロセスの特定の段階を適用した後の集積回路の底面図を示す。 図6Aの側面図を示す。 図6Bの側面図を示す。 図6Cの側面図を示す。 プロセスの連続段階後の集積回路の側面図を示す。 プロセスの連続段階後の集積回路の側面図を示す。 プロセス段階のフローチャートを示す。 触媒プリプレグを形成するためのプロセスを示す。 触媒プリプレグを形成するための積層プレスを示す。 触媒プリプレグを形成するための積層プレスを示す。 表面及びその下の除外領域において触媒粒子を排除する触媒積層体を形成するための時間及び温度のプロットである。 触媒プリプレグを形成するためのプロセスフローチャートである。 触媒積層体の側面断面図を示し、対応するプロットが、その断面を通る触媒粒子の密度を示す。
図3は、チップ302が基板306に取り付けられている、ウエハレベルパッケージングの一例の側面図を示しており、基板は、チップ302の相互接続パッドから回路基板312に半田付けされたBGAボール310まで延びる例示的な電気配線(トレース)(太字で示す)を有する。本発明のリード線の接続を達成するには多くの方法があり、図3は、一実施形態を説明するためだけに示されている。詳細部A304は、図3A及び図3Bに示される接続段階に続く、チップ302から基板306への接続を示す、対象領域を含む。
図3Aは、電気的接続のためにチップ302上に形成されたチップ接続パッド326を有する、触媒基板306及びチップ302の詳細図を示す。チップランド(チップ領域)326は、典型的にはチップ302の製造プロセスにおける最終金属化段階中に形成され、IC302のリード接続ランド326を区別するためにリード接続パッドの厚さは、明瞭にするために、垂直方向に大きく誇張されている。基板306は、いくつかの異なる方法のうちの1つで触媒積層体から形成されるが、基板を製造する様々な形態の共通の特徴は、触媒粒子、樹脂、及び、ガラス繊維のような織布又は不織布の織物バインダーの混合物から形成される触媒積層体であり、ここで、触媒積層体は、積層体全体に分散された触媒粒子の性質を有するが、触媒粒子が存在しない表面除外深さを有する。本発明の一例では、触媒粒子は、最長寸法が25u未満であり、触媒粒子の表面除外深さは、触媒粒子最長寸法の最大寸法の約半分である。図3Aは、これらの領域内の触媒粒子を露出させるチャネル322及び開口部324のように、表面が除外深さより下で除去された領域を除いて、露出表面触媒粒子を有しない触媒積層体306を示す。開口部324は、チップ接続ランド326に対応するように位置決めされ、チップ302は、パッド326と開口部324とが互いに整列した状態で基板306に固定される。
図3Bは、無電解堆積段階後の基板306及びチップ302のランド326を示し、それは、トレースチャネル322、開口部324の壁、及び、パッド326に導電性金属を堆積し、それによって導電トレース及びチップ302のパッド326への接続を形成する。本発明の他の例では、無電解めっきの後、チャネル322又は関連するチャネルトレースの有無にかかわらず、BGAボールを開口部324の下に配置することができる。
図4は、基板チャネル及びチップランドへの電気的接続性を実行するための例示的なプロセス段階を示す。段階402は、参照により組み込まれる、2016年8月18日に出願された米国特許出願第15/240,133号に記載されている触媒基板を形成することに関する。段階402の触媒基板は、機械的強度及び可撓性を提供するガラス繊維のような1層以上の織物繊維を有することができる厚さ可変基板を含み、ガラス繊維は、最長寸法が25u未満である触媒粒子と混合された樹脂から形成された触媒樹脂が注入され、平均触媒粒子間隔が、例えば25u以下の触媒粒子最大長のオーダーである。触媒基板を形成する方法は、除去されていない本来の表面領域における無電解めっきを防止するために表面マスクが必要とされないように、触媒積層体の外表面から触媒粒子が移動するのに十分な圧力と温度を触媒積層体のゲル化点(固体と液体の樹脂がゲル化時間の間にわたって平衡状態にある)に保持する重要な工程段階を含む。このようにして、触媒積層体の外表面は、露出した触媒粒子を含まず、触媒積層体の外表面は、触媒積層体が無電解堆積を可能にするたに除去されなければならない(少なくとも触媒粒子寸法の約1/2の触媒除外領域の深さまで)。
プロセス段階404は、触媒積層体に図3Aの開口部324を形成することを提供する。段階406は、図3Aのチャネル322のようなトレースチャネルを触媒積層体に形成する任意の段階である。接続開口部及びトレースチャネルが触媒積層体に形成された後、チップパッドが触媒積層体の開口部に位置合わせされた状態で、段階408において、チップが触媒積層体の表面に配置される。トレースチャネルは、触媒積層体306の上面又は下面のいずれかに形成することができるが、チップ302が、任意の基板302のチャネルに隣接する(下に)チップによって隠されたチャネル内の無電解堆積を阻止するので、トレースは通常、チップ302と基板306との間の領域には直接配置されない。ステップ410において、チップ302と基板306とを一緒に位置決めし、任意選択的に互いに接合し、無電解めっきタンク内に配置し、無電解めっきタンクは、トレースチャネル、開口部及びチップパッドに堆積された導体を形成する。
図5は、本発明の別の実施形態を示しており、ここでは触媒積層体を有する多層板502は、チップ302のパッド326に接合されている。多層板502は、接合作業の前に多くの異なる方法で製造することができ、例えば、PCB502は、例えば、2016年8月18日に出願された米国特許出願第15/240,133号に記載された多層板を製造するためのいくつかの技術の何れかで、それぞれ無電解めっきを施した一連の触媒積層体から形成することができる。最後の段階では、ビア516及び開口部512を板にドリルで開け、チップ302を前述のように取り付け、最後の無電解めっき段階を実行して外側の無電解めっき514を提供し、それがパッド326を多層回路基板に電気的に接続し、PCB502の外側トレース層も提供する。
図6Aは、外側の金属化層上に形成された電気接続ランド602を有する集積回路604の底面図を示す。集積回路604は、典型的には、個々のトランジスタと、デバイスを形成するための半導体材料のドーピングによって形成された他の個々のデバイスとを含み、個々のデバイスは、金属化層と絶縁層との交互の層によって相互接続される。金属化層及びデバイスは、一連のパターニング工程、イオン注入によって行われるドーピング工程、及び、アルミニウム又は金等の導電性材料のパターン蒸着によって形成される金属化層を介して形成される。別の実施例では、集積回路604は、高電力電界効果トランジスタ(FET)等の半導体デバイス、又は、比較的大きなダイ604上に少数の電気ランド602を有する他のデバイスである。集積回路ランド602は通常、金属化の最終外層上に形成される。ランド金属化は、通常、アルミニウム(Al)、場合によっては金(Au)等の内部金属化層と同じ材料である。図6A−1は、図6Aの集積回路604の側面図を示す。
本発明の一実施例では、集積回路ランド602は、触媒粒子が播種されたニッケルのような遷移材料でフラッシュめっきされ、又は、ニッケルフラッシュ段階の後に触媒粒子が添加され、それは、説明されるように、その後の無電解めっきのための足場を提供する。
図6Bは、触媒接着剤606の材料が、圧延、噴霧又は任意の他の塗布方法等によって集積回路604に付けられた後の底面図を示す。触媒接着剤604は、触媒粒子と樹脂との混合物を含み、触媒粒子が触媒接着剤の表面から12u等の除外領域に引き込まれるのに十分な期間にわたってゲル化温度で硬化される。本発明の一実施例では、表面除外領域は、触媒粒子の最長寸法の1/2であり、これは、25uより小さい。触媒接着剤606の塗布及び硬化後、触媒積層体について前述したように、表面は、触媒粒子を含まず、ランド602は、後続の操作が行われるまで触媒接着剤606の下に隔離される。
図6Cは、触媒接着剤606を貫通して集積回路604のランド602、及び、一連の浅いチャネル603、及び、浅いリードア接続部608まで貫通する一連の深い開口部607が形成される後続の段階を示す。図6C−1は、図6の拡大側方断面図を示し、ここでは、集積回路604のランド602まで触媒接着剤606の全厚を貫通するチャネル608及び深い開口部607に加えて、集積回路604及び触媒接着剤606が示されている。チャネル608、パッド及び開口部607を形成する表面除去の前に、触媒接着剤が最初に形成された時点で、触媒接着剤606の触媒粒子は、硬化及び焼成プロセスによって表面の下の除外領域に維持された。チャネル603、リード線608及び開口部602は全て、初期の硬化プロセスによって形成された触媒粒子表面除外領域の下に延びるので、チャネル及び開口部の内表面は、無電解めっきを促進するのに適した触媒粒子を提供する。前述したように、集積回路ランド602をニッケルでフラッシュし、次いで銅でフラッシュすることができ、又は、ランド602が触媒接着剤のチャネル及び開口部と同様に溶液中の銅イオンを引き付けるように触媒材料で被覆することができる。
図6Dは、図6C−1のデバイスが無電解めっき浴中に配置され、相互接続導電トレースを形成するために、銅等の導電材料がチャネル608及び開口部607内に堆積される610における次の段階を示す。
図6Eは、銅充填チャネル610を印刷回路基板620に近接している可能性があるトレースから分離するために、マスク層614を追加することができる2つの任意の最終後処理段階を示す。BGA実装の場合、ボール612は、将来の表面実装半田付け作業で使用するために端子部位に配置することができる。あるいは、本発明は、相互接続トレース又はチャネル608/610を伴って又は伴わずに、ボール612が無電解めっき後に開口部607の真下に配置され得るように、表面層上に横方向トレースを伴わずに実施され得る。
図7は、本発明による図6から図6Eのデバイスを提供するプロセスのフローチャートを示す。段階702及び704において、IC又はチップの導電性パッド又はランドは、無電解めっきプロセスとの適合性を提供するためにめっきされる。例えば、最終的な金属化層及びI/O、電源並びに接地ランドがアルミニウムである場合、堆積の一例は、ステップ704の露出した触媒粒子を含むニッケルフラッシュめっきであろう。あるいは、ニッケルめっき層は、アルミニウム金属化ランド、及び、無電解めっきの部位を形成する触媒粒子、又は、無電解めっき材料として銅の場合には連続無電解めっきのための銅めっき層の何れかの上に付けることができる。触媒粒子又は開口領域における相溶性めっき層のいずれかの処理は、無電解めっきを通して満足のいく接続性を提供するであろう。段階706は、図6C−1の607等の開口部及び608等のトレースチャネルの形成に関する。段階708は、図6Dに示されるトレース610をもたらす無電解銅堆積を提供し、段階710及び712は、図6Eの任意のマスク614及びBGAボール612を提供する。
本発明の触媒積層体及び触媒接着剤は、いくつかの方法で形成することができる。図8Aは、プリプレグ(樹脂中に結合した予備含浸繊維のマトリクス)の製造方法の一例を示す。ガラス繊維織布、炭素繊維又は他の繊維を含む多くの異なる材料をプリプレグの繊維に使用することができ、エポキシ樹脂、ポリイミド樹脂、シアン酸エステル樹脂、PTFE(テフロン(登録商標))ブレンド樹脂、又は、他の樹脂を含む様々な異なる材料を樹脂に使用することができる。本発明の一態様は、1ミル(25u)程度のファインピッチ導電性トレースを支持することができる印刷回路板積層体である一方、その説明は、無電解銅形成用触媒を用いた銅トレースの形成に向けられており、本発明の範囲が、無電解めっき及び電気めっきに適した他の金属に拡張することができることを理解されたい。銅(Cu)チャネルの無電解堆積のためには、触媒としてパラジウム(Pd)元素が好ましいが、9から11族である白金(Pt)、ロジウム(Rh)、イリジウム(Ir)、ニッケル(Ni)、金(Au)、銀(Ag)、コバルト(Co)、若しくは、銅(Cu)等の周期律表の遷移金属、又は、鉄(Fe)、マンガン(Mn)、クロム(Cr)、モリブデン(Mo)、タングステン(W)、チタン(Ti)、錫(Sn)等の他の金属を含む、これらの他の化合物、又は、上記の混合物若しくは塩が選択され、それらの何れも触媒粒子として使用され得る。本候補リストは、包括的ではなく例示的であることを意図しており、銅イオンを引き付けるための他の触媒もまた使用できることが当該技術分野において知られている。本発明の一実施例では、触媒粒子は、均質触媒粒子である。本発明の他の実施例では、触媒粒子は、数オングストロームの厚さの触媒金属で被覆された無機粒子又は高温耐性プラスチック粒子であり、それによって非触媒内部粒子を封入する薄い触媒外表面を有する不均一触媒粒子を形成する。この配合は、最長寸法が25u程度のもののような、より大きな触媒粒子にとって望ましい可能性がある。この配合物の不均一触媒粒子は、例えば気相堆積又は化学堆積によって、二酸化ケイ素(SiO)のような無機、有機又は不活性充填剤、カオリンのような無機粘土、又は、充填剤の表面に吸着されたパラジウムのような触媒を有する表面上に被覆された高温プラスチック充填剤を含み得る。触媒粒子が無電解めっきを助長する望ましい特性を有するためには、わずか数原子層の触媒しか必要とされない。
不均一触媒粒子を形成する一例では、充填剤(有機又は無機)の浴を、大きさで25u未満の粒子を含むように分類し、これらの分類された無機粒子をタンク内の水性浴中で混合し、次に撹拌し、次いで、PdClのようなパラジウム塩(又は他の触媒の銀の塩のような他の任意の触媒)を、HClのような酸及びヒドラジン水和物のような還元剤と共に導入し、それによって、その混合物は、充填剤上に被覆された数オングストロームの厚さのPdを提供する無機粒子を被覆する金属Pdを還元し、それによって、均質Pd金属粒子を使用するのに比べてPdの必要体積が大幅に減少した均質Pd粒子の触媒特性を有する不均質触媒粒子を生成する。しかしながら、数nm程度の非常に小さい触媒粒子の場合、均質触媒粒子(例えば純粋なPd)が好ましい場合がある。
無機充填剤の例には、様々な量の鉄、マグネシウム、アルカリ金属、アルカリ土類及び他のカチオンを含有していてもよい含水アルミニウムフィロ珪酸塩等の粘土鉱物が含まれる。無機充填剤のこの群には、二酸化ケイ素、ケイ酸アルミニウム、カオリナイト(AlSi(OH))、ポリシリケート、又は、カオリン若しくは陶土群に属する他の粘土鉱物が含まれる。有機充填剤の例には、PTFE(テフロン(登録商標))及び他の高温耐性を有するポリマーが含まれる。
パラジウム塩の例は、BrPd、ClPd、Pd(CN)、IPd、Pd(NO・2HO、Pd(NO、PdSO、Pd(NH)4Br、Pd(NH)4ClOである。本発明の触媒粉末は、不均一触媒粒子(例えば、無機充填剤粒子上に被覆された触媒材料)、均一触媒粒子(元素状パラジウム等)、並びに、非触媒粒子(無機充填剤の群から選択される)の混合物も含有し得る。本発明の一例では、触媒粉末の組成は、無機充填剤と混合された触媒粒子(パラジウム又は他の活性触媒)の混合範囲であり、残りは樹脂(重量)である。配合範囲は、18%の無機充填剤を含む5%の活性触媒粒子(77重量%の樹脂)から13%の無機充填剤を含む13%の触媒粒子(74重量%の樹脂)を対応する範囲で含む。通常、無機充填剤の比率を増加させると触媒粒子比の要件が減少するが、5%から13%の活性触媒粒子範囲及び13%から18%の無機充填剤粒子範囲は、例示的な範囲を表し、本発明の操作に限定されずに他の濃度が使用できる。
触媒の中で、パラジウムは、比較的経済性、入手可能性、及び、機械的特性のために好ましい触媒であるが、他の触媒を使用してもよい。
図8Aは、触媒ラミネートの形成を示し、ここで、ガラス繊維織物のような織物布ロール802は、触媒粒子と混合されたエポキシ樹脂が充填され、粘度を低下させるための揮発性液体が混合されたタンク808に織物を案内する一組のローラーとして送り込まれ、それによってA段階(液体)プリプレグを形成する。
樹脂は、ポリイミド樹脂、エポキシとシアン化エステルとのブレンド(高温で硬化する)、又は、コーティング中に選択可能な粘度及び冷却後に熱硬化特性を有する任意の他の適切な樹脂配合物であり得る。難燃剤は、例えば可燃性規格に準拠するため、又は、FR−4又はFR−10等の標準的なFRシリーズのプリプレグの1つと適合性であるために添加することができる。高速電気回路に対する追加の要件は、誘電定数ε(誘電率)であり、これは、多くの場合、約4であり、誘電体上に形成される伝送線路の特性インピーダンス、及び、距離に対する周波数依存エネルギー吸収の尺度である損失正接δを決定し、それによって、損失正接は、伝送線路長1cm当たり計算可能な量のdBだけ誘電体が高周波電界と相互作用して信号振幅を望ましくなく減少させる程度の尺度である。樹脂は、サイズで分類された触媒粒子と混合される。一例の配合において、触媒粒子は、均一触媒粒子(金属パラジウム)、又は、不均一触媒粒子(無機粒子又は高温プラスチック上に被覆されたパラジウム)の少なくとも1つを含み、何れの配合においても、触媒粒子は、好ましくは、最大範囲が25u未満で、粒子数の50%が12uから25uの間、又は、1から25uの範囲、若しくは、それ以下のサイズである。これらは、本発明の範囲を限定することを意図しない例示的な触媒粒子の種類及びサイズの実施形態である。例示的な一実施形態では、触媒粒子(均一又は不均一の何れか)は、1uから25uのサイズ範囲にある。本発明の他の例では、均一触媒粒子は、金属パラジウムを粉砕して粒子にし、得られた粒子を25uの長方形の開口部を有するメッシュを有する篩に通すことにより形成される。別の実施例では、触媒樹脂混合物806は、樹脂の重量に対して実質的に12重量%の触媒粒子の割合等の重量の割合で、均一又は不均一触媒粒子をプリプレグ樹脂に混合することによって形成される。あるいは、樹脂混合物中の触媒粒子の重量比は、樹脂の総重量に対して、触媒粒子の重量の5から16%の範囲であり得る。他の混合比もまた使用され得、より小さい粒子を使用することが好ましいことがあり得ると理解される。本発明の一実施例では、触媒粒子密度は、触媒粒子間の平均距離が3uから5u程度になるように選択される。
織物がローラー804で触媒樹脂浴806に浸された後、触媒樹脂含浸織物は、ローラー810に導かれ、ローラー810は、樹脂/ガラス+樹脂比における樹脂の割合も決定する未硬化液体のAステージプリプレグ805の厚さを決定する。次いで、Aステージプリプレグ805をベーキングオーブン803に通過させ、ベーキングオーブン803は、Aステージプリプレグの有機物及び他の揮発性化合物を追い出し、液体含有量を大幅に減少させ、ローラー811により搬送される不粘着性のBステージプリプレグ807を形成する。例示的な実施形態では、オーブン803は、揮発性化合物を、Aステージプリプレグの約80%の溶媒比からBステージプリプレグについての約0.1%未満の溶媒比まで乾燥させる。結果として得られたBステージプリプレグ807は、マテリアルハンドリング811に提供され、取り扱い及び保管を容易にするためにシートに切断することができ、真空下でシートの表面にわたって圧力を加える図8Bのラミネーションプレス826内に後に配置され、図9に示す温度プロット902に従って、プリプレグコアがラミネーションプレス内にある間に温度プロファイルを変化させる。本発明の一実施例では、樹脂に富んだ表面を作り出すために、外表面(下にある触媒粒子を露出させるために後で表面を除去する)の近くに位置するプリプレグシートは、ガラス106(71%樹脂)、ガラス1067、又は、ガラス1035(65%樹脂)等の、65%より大きい樹脂を有するように選択され、内側プレプレグシート(表面除去を受けない)は、65%未満の樹脂を有するように選択される。さらに、ガラス繊維が触媒プレプレグの表面近くに存在する可能性を減らすために、内側のプレプレグ層と共に織られたガラス繊維を使用し、外側の樹脂の豊富なプレプレグ層において平坦な不織ガラス繊維を使用することができる。外面層上の樹脂が豊富なプリプレグと平坦な不織ガラス繊維との組み合わせは、外表面とカプセル化されたガラス繊維との間に0.7ミル(17u)から0.9ミル(23u)の除外領域をもたらす。ガラス繊維の太さは、3.7ミル(94u)の繊維を有するガラススタイル2116のような、ラミネートの中央領域に使用される樹脂が65%を超える典型的なプレプレグシートに見られるガラス繊維の太さよりも小さい(1.3から1.4ミル/33から35u)ので、ガラススタイル106、1035及び1067は、外側の樹脂が豊富な表面での使用に好ましい。これらの値は、例として与えられており、市販されている最小のガラス繊維は、直径が減少し続けると予想される。温度対時間プロット902は、ゲル化点温度の液体状態の間にエポキシの表面張力によって反発されて、触媒粒子及びガラス繊維を積層体の外表面から離れるように移動させるように調整されている。プロット902の冷却サイクルの後、硬化したCステージプリプレグシートは、降ろされる(814)。硬化したCステージプリプレグシートを形成するプロセスは、2ミル(51u)から60ミル(1.5mm)の間で変化し得る最終厚さを変化させるために繊維織物の単一又は複数のシートを使用し得る。
図10は、プリプレグの外表面から注入されたが排除された触媒粒子を有するプリプレグ積層体を製造するプロセスのフローチャートを示す。段階1002は、混合物の粘度を下げるためにしばしば有機揮発性物質を添加して、触媒粒子を樹脂に混合することであり、これにより、貯蔵器808に配置された触媒樹脂806が形成される。段階1004は、図8のローラー804がAステージプリプレグを形成するために提供することができるような触媒樹脂の織物への注入であり、段階1006は、ローラー810による等の、触媒樹脂注入織物のB段階プリプレグへの初期圧延であり、段階1007は、有機溶剤を除去してBステージプリプレグを形成するためのベーキング段階であり、段階1008は、ラミネーションプレス826において触媒樹脂注入織物830を触媒Cステージプリプレグのシートにプレスすることであり、これは、プロット902の温度サイクルに続き、真空ポンプ828がラミネーションプロセスを通してチャンバ824を排気してエポキシから気泡を除去し、エポキシ中に形成される可能性のあるあらゆる空隙を減少させる。冷却された完成触媒Cステージプリプレグシートは、切断され、後の使用のために保管される。
温度対時間の図9のプロット902は、ラミネーションプレス812内のプリプレグの温度プロファイルを示し、これは、外側の樹脂が豊富な表面から除外されるが、外側の樹脂が豊富な表面のすぐ下に存在する触媒粒子の表面特性を有する触媒プリプレグの形成にとって重要である。樹脂は、貯蔵器808内で液体状態にあり、樹脂がガラス繊維に含浸されてローラー810を通過した後、プリプレグは、Aステージにある。プリプレグは、ベーキング8010後のBステージにあり、ここで、揮発性有機物は、最初の樹脂硬化を伴って焼き払われ、それは、図9の冷却段階等のラミネーションサイクルの終わりにBステージプリプレグをCステージプレプレグに変換する。Bステージプリプレグをラミネーションプレスに入れ、ラミネーション層間に閉じ込められた空気が形成されるのを防ぐために真空引きする。温度上昇時間904の間に熱を加えて、10から15秒程度の持続時間にわたってプレプレグゲル化点905で決定された温度及び圧力を達成し(ゲル化点は、液体状態及び固体状態が互いに平行に近い状態として定義される)、これは、触媒粒子を表面から離れる方向に移動させるプロセスにとって重要であり、その後、プリプレグの温度は、60から90分の範囲であり得る滞留温度及び滞留時間906で維持され、続いて冷却サイクル908が行われる。滞留温度及びゲル化点温度は、圧力及び樹脂に依存し、例示の範囲では120℃(エポキシの場合)から350℃(テフロン(登録商標)/ポリイミド樹脂の場合)である。ゲル点905でのプリプレグの持続時間が短すぎると、触媒粒子又はガラス繊維が完成したプリプレグの表面に望ましくなく存在することになる。
図11は、図8A、図8B、図8C、図9及び図10のプロセスによって形成された結果として得られた触媒プリプレグ1102を示し、ここで、触媒粒子1114は、プリプレグ1102の中央領域内に均一に分布しているが、第1の表面1104の下の境界領域1108の下、又は、第2の表面1106の下の境界領域1110の下には存在しない。25uよりも小さい粒子の例示的な粒子分布の場合、触媒粒子境界は、典型的には表面の10から12u下(粒子サイズの半分程度)にあり、従って、無電解めっきに使用できる埋め込まれた触媒粒子については、この深さ以上の表面材料を除去しなければならない。
従来技術の触媒積層体は、触媒積層体の活性化表面上の望ましくない無電解めっきを防止するためにマスキングしなければならない活性化表面を有する。対照的に、本発明の触媒積層体は、第1の表面1104から第1の境界1108まで、及び、第2の表面1106から第2の境界1110までの厚さ範囲にわたって触媒粒子を排除し、触媒粒子との接触を防止する別のマスク層が、従来技術におけるように無電解めっきには必要とされないという利点を提供する。従って、第1の表面1104から境界層1108又はそれ以上の深さまでの表面材料の除去、又は、第2の表面1106から第2の境界1110までの表面材料の除去は、無電解めっきに使用できる触媒材料の露出をもたらす。繊維の露出をもたらすその後の段階における表面層の除去が追加の洗浄段階を必要とするので、樹脂に富む表面を提供する方法が触媒だけでなく繊維織物も排除することも望ましく、従って、下地の触媒粒子を露出させるために、表面の除去が樹脂のみで行われることが好ましい。これは、樹脂を豊富に含む外側プリプレグ層と、外側層上により小さな直径の繊維を有する平らな不織繊維ガラス層との組み合わせを使用することによって達成される。無電解めっきを使用してチャネル内にトレースを形成することの追加の利点は、トレースが3つの側面で機械的に支持されていることであり、それによって誘電積層体へのトレース接着が大幅に改善される。
本発明は、下層の触媒粒子を露出させるための表面材料の除去に頼っている。この表面除去を排除深さのレベルまで実行する多くの方法がある。表面材料の除去は、レーザーアブレーションによって行うことができ、ここで、触媒プリプレグの温度は、触媒プリプレグが蒸発するまで即座に上昇し、一方、周囲のプリプレグは構造的に変化せずに触媒粒子を露出したままにする。除去されるプリプレグ材料のために、紫外線(UV)波長のように、反射率が低くこの光波長の吸収が高い波長を有するレーザーを使用することが好ましい場合がある。そのようなUVレーザーの例は、UVエキシマレーザ又はイットリウム−アルミニウム−ガーネット(YAG)レーザーであり、これは、良好に確定された側壁を有する正確な機械的深さを有するチャネルを形成するために狭いビーム範囲及び利用可能な高い出力のために、良い選択である。例示的なレーザーは、レーザー出力及び表面を横切る移動速度によって支配される深さで、0.9から1.1ミル(23uから28u)の直径幅の材料を除去することができる。チャネル及び開口部を形成するための別の表面除去技術は、プラズマエッチングであり、これは、局所的に行われ、又は、表面層からプラズマを排除するパターン化マスクであり、例えばドライフィルムフォトレジスト、又は、触媒プリプレグのエッチング速度と比較して低エッチング速度を有する他のマスク材料である。フォトレジストの厚さは、通常、エポキシ/フォトレジストエッチング選択性(硬化エポキシの所望の除去深さまでのプラズマエッチングがエッチングの終わりに十分なフォトレジストを残すように)に基づいて選択され、又は、電気めっきマスクとして使用されるフォトレジストの場合には、厚さは、所望の堆積厚さに従って選択される。典型的な乾燥フィルム厚さは、0.8から2.5ミル(20から64u)の範囲内にある。樹脂に富む表面をエッチングするのに適したプラズマは、窒素(N)のような不活性気体と混合された酸素(O)プラズマとCFプラズマとの混合物を含み、又は、反応性気体用のキャリアガスとしてアルゴン(Ar)を加えることができる。マスクパターンは、ドライフィルムマスク、金属マスク、又は、開口部を有する他の任意の種類のマスクを用いて形成することもできる。機械的マスクが使用される場合、エッチレジストは、フォトリソグラフィ、スクリーン印刷、ステンシル印刷、スキージ、又は、エッチレジストの任意の塗布方法の何れかを使用して塗布されてもよい。プリプレグの表面層を除去するための他の方法は、線形又は回転切削工具のような機械的研削である。この実施例では、プリプレグは、真空プレートチャックに固定されてもよく、回転カッター(又は可動真空プレートを有する固定カッター)は、ガーバーフォーマットフォトフォイルのx、y座標対によって定義されるようなトレースを定義するパターンを移動してもよい。表面材料を除去する別の例では、流れに混入した研磨粒子を含むウォータージェットが表面に衝突し、それによって第1の除外深さ境界より下の材料を除去することができる水切削工具を使用することができる。これらの方法のいずれも別々に又は組み合わせて使用して表面材料を除去し、触媒プリプレグ中に、好ましくは除外深さ境界より下に延びるチャネルを形成することができる。従って、最小チャネル深さは、下にある触媒粒子を露出させるのに必要な深さであり、これは、硬化したプリプレグの特徴である。触媒材料が除外境界より下で硬化したプリプレグを通して均一に分散されるので、最大チャネル深さは、織られた繊維(例えばガラス繊維)織物の深さによって制限され、それは、繊維が破断する可能性があるので、チャネル洗浄を複雑にする傾向があり、無電解めっきを目的としたチャネル内でオフにして再堆積させるか、そうでなければ後続のプロセス段階を妨害する。典型的なチャネルの深さは、1ミル(25u)から2ミル(70u)である。表面材料を除去してチャネルを形成した後の最後の段階は、除去された材料の粒子をすべて除去することであり、これは、超音波洗浄、界面活性剤と混合した水の噴射、又は、チャネルの周囲の表面剤慮が除去されないことをもたらす他の線状手段を用いて達成され得る。
一例の無電解銅浴配合物は、錯化剤としてロッシェル塩、銅金属源として硫酸銅、還元剤としてホルムアルデヒド、及び、反応剤として水酸化ナトリウムの混合物を使用する。この実施例では、廃棄物処理を容易にするために酒石酸(ロッシェル塩)浴が好ましく、ロッシェル塩は、EDTA又はクアドロールなどの代替品ほど強くはキレートしない。この実施例では、酒石酸(ロッシェル塩)が完成剤であり、硫酸銅が金属源であり、ホルムアルデヒドが還元剤であり、水酸化ナトリウムが反応剤である。他の無電解めっき配合物も可能であり、この実施例は、参考のために与えられている。無電解めっきは、最初に露出した触媒粒子の表面上に形成される。任意選択で触媒積層体の表面の上方でチャネル及び開口部が充填されるまで、無電解めっきが続くにつれて、銅堆積が進行する。あるいは、無電解めっきの分野で知られているように、導体トレースが連続的でかつ機械的衝撃又はトレースを破壊する可能性のある他の環境要因に抵抗するのに十分に厚いとき、無電解めっきを停止することができる。
触媒材料中にエッチングされたチャネルを有する無電解めっきの重要な利点は、底部(最初にめっきされた)層からのみ進行する電気めっきと比較して、無電解めっきが一度に3つの側面すべてで進行することである。
必要に応じて、無電解めっきが不均一な表面を提供する場合、無電解めっき後に表面を平坦化することが望ましいかもしれない。表面平滑化は、例えば、420から1200グリットの研磨剤を平らな表面に軽い圧力で加え、板と平らな表面との間で直線的又は回転的に攪拌しながら研削作業を行うことによって達成することができる。化学プロセス、機械的プロセス、又は平らな表面を形成するための他の方法を使用したミリング又は機械加工を含む、表面を平坦化するための他の方法を使用することができる。
本発明の付加プロセスの利点は、所望のトレース銅以外の全ての銅をエッチングする先行技術の方法を用いて形成されたトレースについて、銅の表面に汚染が存在する場所に銅ブリッジが残るので、これが、表面汚染が隣接するトレース短絡を引き起こすことであり、これは、本発明の付加無電解めっきでは生じない。
触媒接着剤は、触媒重量について5から16%の触媒重量、好ましくは12%の樹脂重量の比率を用いて触媒樹脂について前述したように形成することができる。得られた触媒接着剤をチップ基板に塗布し、ベーキングして触媒接着剤を硬化させることができる。フルウエハからスライスされた個々のチップダイ、又は、可撓性ブレードと、スキージの1回の通過でチップの表面上に均一に配置された所望の厚さの触媒積層体に対して調整されたチップ又はウエハとの間の圧力及び空間を有するフルウエハのいずれかのように、1つの塗布方法では、触媒接着剤は、触媒接着剤を担持し、チップの表面上を通過する可撓性ブレードを含む機械スキージの前縁に付けられる。典型的な触媒接着剤の厚さは、12から75uの厚さである。触媒粒子が触媒接着剤の表面の下に残ることを確実にするために、触媒接着剤の厚さは、最大の触媒粒子より少なくとも2倍厚くあるべきである。
前述の説明は、使用される機構及び構造を理解するための本発明の例を提供することのみを目的としており、本発明の範囲を図示の特定の方法又は構造のみに限定することを意図しない。例えば、図6C−1、図6D、図6Eのシーケンスは、トレースチャネルが下面のみにカットされ、チップが上面のみにカットされた片面構造を示しているが、同じ構造及び方法は、反対側にも適用可能であり、無電解めっき段階は、単一工程で基板の両面のチャネル又は露出した触媒に適用することができるので、一般性を失うことなく表面を被覆することができる。さらに、トレース層606は、触媒プリプレグと非触媒プリプレグとの混合層、及び、片面又は両面のボードに1つのチップ又は複数のチップの無電解めっきのための最終段階で穿孔された開口部を有する単一のボードに続いて一緒に積層される個々の層として形成することができる。従って、触媒基板は、そのような構造を含むための「多層触媒基板」を含むと理解されるべきである。
本明細書では、「およそ」は、4倍以上大きい又は小さいことを意味すると理解され、「実質的に」は、2倍以上大きい又は小さいことを意味すると理解される。値の「桁数」には、その値の0.1倍から値の10倍までの範囲が含まれる。
以上が本発明の好ましい実施形態の説明である。添付の特許請求の範囲によって定義される本発明の範囲から逸脱することなく、変更及び修正が可能であることが理解される。
101 BGAパッケージ
102 印刷回路基板
104 チップ
105 封止剤
106 ガラス
108 ワイヤ
110 ボンディングパッド
112 基板
114 ボール
115 BGAパッド
202 チップ
204 絶縁マスク層
208 半田ボール
302 チップ
304 詳細部A
306 基板
310 BGAボール
312 回路基板
322 チャネル
324 開口部
326 ランド
502 多層板
512 開口部
514 無電解めっき
516 ビア
602 電気接続ランド
603 チャネル
604 集積回路
606 触媒接着剤
607 開口部
608 チャネル
610 チャネル
612 ボール
614 マスク
620 印刷回路基板
802 織物布ロール
803 ベーキングオーブン
804 ローラー
805 Aステージプリプレグ
806 触媒樹脂混合物
807 Bステージプリプレグ
808 貯蔵器
810 ローラー
811 ローラー
824 チャンバ
826 ラミネーションプレス
828 真空ポンプ
830 触媒樹脂注入織物
902 温度プロット
904 温度上昇時間
905 ゲル点
906 滞留時間
908 冷却サイクル
1102 触媒プリプレグ
1104 表面
1106 表面
1108 境界
1110 境界
1114 触媒粒子

Claims (19)

  1. 第1の表面と、前記第1の表面と反対側の第2の表面と、を有する触媒積層体であって、前記各表面の下の排除深さに分散された触媒粒子を有する触媒積層体と、
    前記触媒積層体の複数の開口部であって、少なくとも1つの前記開口部が、接続用の集積回路のランドに隣接して配置されている、複数の開口部と、
    前記触媒積層体の前記第2の表面上に形成された複数のチャネルであって、少なくとも1つの前記チャネルが、開口部から末端ランドまで延びる、複数のチャネルと、
    を備え、
    前記集積回路ランド、前記チャネル及び前記第2の表面ランドを相互接続する銅の無電解堆積によって導体が形成されるように、前記複数のチャネル、前記開口部、及び、前記集積回路ランドが、露出触媒粒子を有する、集積回路パッケージ。
  2. 前記触媒積層体が、パラジウム(Pd)、白金(Pt)、ロジウム(Rh)、イリジウム(Ir)、ニッケル(Ni)、金(Au)、コバルト(Co)、若しくは、銅(Cu)、又は、それらの他の化合物若しくは塩のうちの少なくとも1つを含む触媒粒子から形成される、請求項1に記載の集積回路パッケージ。
  3. 前記触媒粒子が、触媒で被覆された充填剤を含み、前記充填剤が、粘土鉱物、含水アルミニウムフィロ珪酸塩、二酸化ケイ素、カオリナイト、ポリシリケート、カオリンの一種、又は、陶土族、又は、高温プラスチックの少なくとも1つである、請求項1に記載の集積回路パッケージ。
  4. 前記除外領域が、触媒粒子の最長寸法の約1/2である、請求項1に記載の集積回路パッケージ。
  5. 前記触媒積層体が、触媒粒子と混合された樹脂を含み、前記触媒粒子の前記樹脂に対する重量比が、5%から16%の範囲であり、前記触媒積層体が、前記触媒積層体の表面の下の除外深さの下に前記触媒粒子を移動させるのに十分なゲル化点滞留時間にわたってゲル化点温度で硬化する、請求項1に記載の集積回路パッケージ。
  6. 前記樹脂が、エポキシ樹脂、ポリイミド樹脂、シアン酸エステル樹脂、又は、テフロン(登録商標)ブレンド樹脂のうちの少なくとも1つを含む、請求項5に記載の集積回路パッケージ。
  7. 前記織物が、織布又は不織布のガラス繊維である、請求項1に記載の集積回路パッケージ。
  8. 前記集積回路ランドが、無電解めっきと適合性のある遷移金属の層を有し、前記層が、露出した触媒粒子を有し、又は、前記層が、銅から形成される、請求項1に記載の集積回路パッケージ。
  9. 集積回路パッケージを形成するための方法であって、前記方法が、導電性ランド、及び、第1の表面と、前記第1の表面の反対側の第2の表面とを有する触媒積層体を有する集積回路上で動作し、前記各表面が、前記触媒積層体の表面の下の除外深さで密度の低い触媒粒子を有し、
    前記方法が、
    集積回路ランドに対応する位置で前記触媒積層体に開口部を形成する段階であって、それによって前記開口部が、前記触媒積層体の前記触媒粒子を露出させる段階と、
    前記開口部と前記第2の表面上の前記接続領域とにつながる前記除外深さより下の深さまでチャネルを形成する段階と、
    前記チャネル及び開口部が、前記ランドと電気的に接触するまで、無電解めっき操作を実行する段階と、
    を含む、集積回路パッケージを形成するための方法。
  10. 前記無電解金属が、銅であり、前記触媒が、パラジウムである、請求項9に記載の方法。
  11. 前記集積回路ランドが、銅で形成され、又は、銅若しくは触媒粒子の表面堆積を有するニッケルフラッシュで形成される、請求項9に記載の方法。
  12. 前記触媒積層体が、無機充填剤と混合された触媒粒子を有する、請求項9に記載の方法。
  13. 前記触媒積層体が、前記触媒積層体の表面の下に除外深さである5%から16%の範囲の触媒粒子の重量濃度を有する、請求項9に記載の方法。
  14. 前記触媒積層体が、対応する範囲の18%から13%の無機充填剤粒子と共に5%から13%の範囲の活性触媒粒子を有する、請求項9に記載の方法。
  15. 導電性ランドを有する集積回路チップと、
    集積回路に付けられた、触媒粒子と混合された樹脂を含む、触媒樹脂であって、
    前記触媒樹脂が、前記集積回路に硬化され、前記触媒樹脂の表面が、前記表面の下の除外深さにわたって露出触媒粒子を有しないように、前記硬化が行われ、
    前記触媒樹脂が複数の開口部を有し、前記開口部が前記集積回路ランドに隣接して配置される、触媒樹脂と、
    前記集積回路ランドから前記パッケージ端子への相互接続経路を提供するように前記チャネルが配置されている、複数のデバイス電気接続部と、
    を備え、
    前記チャネル及び前記開口部が、無電解銅堆積によってめっきされた後に導体を形成する、集積回路パッケージ。
  16. 前記触媒樹脂が、パラジウム(Pd)、白金(Pt)、ロジウム(Rh)、イリジウム(Ir)、ニッケル(Ni)、金(Au)、銀(Ag)、コバルト(Co)、若しくは、銅(Cu)、又は、それらの化合物若しくは塩のうちの少なくとも1つを含む、請求項15に記載のICパッケージ。
  17. 前記触媒樹脂が、5重量%から16重量%の範囲の触媒粒子を含み、前記触媒粒子が、最長寸法で25u未満である、請求項15に記載のICパッケージ。
  18. 導電性ランドを有する集積回路上で動作する集積回路パッケージを形成する方法であって、
    前記方法が、
    前記集積回路の表面に触媒積層体を付ける段階であって、前記触媒積層体が、除外深さの下に触媒粒子を有する、段階と、
    前記導電ランドに隣接して前記積層体に開口部を形成する段階と、
    前記触媒積層体にデバイスリードを形成する段階と、
    前記集積回路ランドを前記デバイス端子に任意に相互接続するチャネルを前記積層体に形成する段階と、
    前記集積回路パッケージを無電解めっきし、それによって前記デバイス端子と前記集積回路ランドとを接続する段階と、
    を含む、集積回路パッケージを形成する方法。
  19. 前記触媒積層体が、最長寸法が25u未満である触媒粒子を含み、前記触媒粒子が、5重量%から16重量%の範囲である、請求項18に記載の方法。
JP2019524368A 2016-11-12 2017-11-10 触媒積層体又は接着剤を用いた集積回路ウエハの統合 Active JP7059269B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/350,019 US9922951B1 (en) 2016-11-12 2016-11-12 Integrated circuit wafer integration with catalytic laminate or adhesive
US15/350,019 2016-11-12
PCT/US2017/061109 WO2018089798A1 (en) 2016-11-12 2017-11-10 Integrated circuit wafer integration with catalytic laminate or adhesive

Publications (2)

Publication Number Publication Date
JP2020512679A true JP2020512679A (ja) 2020-04-23
JP7059269B2 JP7059269B2 (ja) 2022-04-25

Family

ID=61598571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019524368A Active JP7059269B2 (ja) 2016-11-12 2017-11-10 触媒積層体又は接着剤を用いた集積回路ウエハの統合

Country Status (6)

Country Link
US (2) US9922951B1 (ja)
EP (1) EP3539362A4 (ja)
JP (1) JP7059269B2 (ja)
KR (1) KR102351160B1 (ja)
CN (1) CN110169210B (ja)
TW (1) TWI737852B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10573610B2 (en) * 2014-05-19 2020-02-25 Catlam, Llc Method for wafer level packaging
US9922951B1 (en) * 2016-11-12 2018-03-20 Sierra Circuits, Inc. Integrated circuit wafer integration with catalytic laminate or adhesive
ES2646237B2 (es) 2017-09-28 2018-07-27 Avanzare Innovacion Tecnologica S.L. Formulación para el mordentado de materiales poliméricos previo al recubrimiento de los mismos
US10290612B1 (en) * 2018-05-30 2019-05-14 Invensas Corporation Systems and methods for flash stacking
TWI792942B (zh) * 2022-03-11 2023-02-11 瑞昱半導體股份有限公司 積體電路封裝基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936522A (ja) * 1995-07-14 1997-02-07 Fuji Kiko Denshi Kk プリント配線板における回路形成方法
JP2002261186A (ja) * 2001-03-02 2002-09-13 Hitachi Chem Co Ltd 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法
JP2005353837A (ja) * 2004-06-10 2005-12-22 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US20150334825A1 (en) * 2014-05-19 2015-11-19 Kenneth S. Bahl Embedded traces
CN106471873A (zh) * 2014-05-19 2017-03-01 塞拉电路公司 嵌入迹线

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3269891A (en) 1965-08-31 1966-08-30 American Cyanamid Co Fixing dry strength resin on fibers by alum in the presence of a buffer
US3546009A (en) 1967-01-03 1970-12-08 Kollmorgen Corp Metallization of insulating substrates
GB1164591A (en) * 1968-01-03 1969-09-17 Photocircuits Corp mprovements in Metallization of Insulating Substrates
CA939831A (en) * 1969-03-27 1974-01-08 Frederick W. Schneble (Jr.) Plated through hole printed circuit boards
US3907621A (en) * 1971-07-29 1975-09-23 Photocircuits Corp Method of sensitizing substrates for chemical metallization
US3925138A (en) 1973-11-27 1975-12-09 Formica Int Process for preparing an insulating substrate for use in printed circuits
US4001466A (en) 1973-11-27 1977-01-04 Formica International Limited Process for preparing printed circuits
US4287253A (en) 1975-04-08 1981-09-01 Photocircuits Division Of Kollmorgen Corp. Catalytic filler for electroless metallization of hole walls
US4167601A (en) 1976-11-15 1979-09-11 Western Electric Company, Inc. Method of depositing a stress-free electroless copper deposit
EP0003801B1 (en) * 1978-02-17 1982-06-09 E.I. Du Pont De Nemours And Company Use of photosensitive stratum to create through-hole connections in circuit boards
JPS5830760B2 (ja) 1980-10-09 1983-07-01 株式会社日立製作所 プリント回路板の製法
US4354895A (en) 1981-11-27 1982-10-19 International Business Machines Corporation Method for making laminated multilayer circuit boards
US4585502A (en) 1984-04-27 1986-04-29 Hitachi Condenser Co., Ltd. Process for producing printed circuit board
US4859571A (en) 1986-12-30 1989-08-22 E. I. Du Pont De Nemours And Company Embedded catalyst receptors for metallization of dielectrics
US5260170A (en) 1990-01-08 1993-11-09 Motorola, Inc. Dielectric layered sequentially processed circuit board
US5252195A (en) * 1990-08-20 1993-10-12 Mitsubishi Rayon Company Ltd. Process for producing a printed wiring board
US5162144A (en) 1991-08-01 1992-11-10 Motorola, Inc. Process for metallizing substrates using starved-reaction metal-oxide reduction
US5371654A (en) 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
DE19731346C2 (de) 1997-06-06 2003-09-25 Lpkf Laser & Electronics Ag Leiterbahnstrukturen und ein Verfahren zu deren Herstellung
CN100521868C (zh) * 1999-10-26 2009-07-29 伊比登株式会社 多层印刷配线板及多层印刷配线板的制造方法
FR2812515B1 (fr) * 2000-07-27 2003-08-01 Kermel Procede de realisation d'une circuiterie comportant pistes, pastilles et microtraversees conductrices et utilisation de ce procede pour la realisation de circuits imprimes et de modules multicouches a haute densite d'integration
US7334326B1 (en) 2001-06-19 2008-02-26 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded passive components
JP3784368B2 (ja) * 2001-12-27 2006-06-07 三井化学株式会社 回路基板およびその製造方法
GB0212632D0 (en) 2002-05-31 2002-07-10 Shipley Co Llc Laser-activated dielectric material and method for using the same in an electroless deposition process
JP4146826B2 (ja) 2004-09-14 2008-09-10 カシオマイクロニクス株式会社 配線基板及び半導体装置
TW200618705A (en) 2004-09-16 2006-06-01 Tdk Corp Multilayer substrate and manufacturing method thereof
US20060068173A1 (en) 2004-09-30 2006-03-30 Ebara Corporation Methods for forming and patterning of metallic films
US7752752B1 (en) 2007-01-09 2010-07-13 Amkor Technology, Inc. Method of fabricating an embedded circuit pattern
CN101687218A (zh) 2007-07-02 2010-03-31 3M创新有限公司 图案化基底的方法
US7632753B1 (en) 2007-10-04 2009-12-15 Amkor Technology, Inc. Wafer level package utilizing laser-activated dielectric material
KR100936078B1 (ko) 2007-11-12 2010-01-12 삼성전기주식회사 전기부재 및 이를 이용한 인쇄회로기판의 제조방법
US8246774B2 (en) 2007-12-27 2012-08-21 Alps Electric Co., Ltd. Resin bonding method by photoirradiation, method for producing resin article, resin article produced by the same method, method for producing microchip, and microchip produced by the same method
TWI384594B (zh) 2008-06-05 2013-02-01 Unimicron Technology Corp 內埋式線路結構的製程
TWI388122B (zh) 2009-04-20 2013-03-01 Unimicron Technology Corp 形成複合材料電路板結構的方法
TWI392425B (zh) 2009-08-25 2013-04-01 Unimicron Technology Corp 內埋式線路板及其製造方法
TWI423750B (zh) 2010-09-24 2014-01-11 Kuang Hong Prec Co Ltd 非導電性載體形成電路結構之製造方法
KR101215644B1 (ko) * 2010-12-01 2012-12-26 에스케이하이닉스 주식회사 반도체 칩, 반도체 패키지 및 반도체 칩 제조방법
GB2489042A (en) 2011-03-18 2012-09-19 Conductive Inkjet Technology Ltd Photo-patternable structure
US9105628B1 (en) * 2012-03-29 2015-08-11 Valery Dubin Through substrate via (TSuV) structures and method of making the same
CN102931098B (zh) * 2012-11-08 2015-06-03 南通富士通微电子股份有限公司 芯片封装方法
JP2015057812A (ja) * 2013-08-09 2015-03-26 太陽インキ製造株式会社 プリント配線基板の製造方法、それに用いられる積層体、積層フィルム、及び非硬化性樹脂組成物並びに前記製造方法により得られるプリント配線基板
US9398703B2 (en) 2014-05-19 2016-07-19 Sierra Circuits, Inc. Via in a printed circuit board
US9706667B2 (en) 2014-05-19 2017-07-11 Sierra Circuits, Inc. Via in a printed circuit board
US10573610B2 (en) 2014-05-19 2020-02-25 Catlam, Llc Method for wafer level packaging
KR20190049736A (ko) * 2016-08-18 2019-05-09 씨에라 써킷스 인코포레이티드 트레이스 및 비아를 갖는 플라스마 에칭 촉매 라미네이트
US9706650B1 (en) * 2016-08-18 2017-07-11 Sierra Circuits, Inc. Catalytic laminate apparatus and method
US9922951B1 (en) * 2016-11-12 2018-03-20 Sierra Circuits, Inc. Integrated circuit wafer integration with catalytic laminate or adhesive
US10349520B2 (en) * 2017-06-28 2019-07-09 Catlam, Llc Multi-layer circuit board using interposer layer and conductive paste

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936522A (ja) * 1995-07-14 1997-02-07 Fuji Kiko Denshi Kk プリント配線板における回路形成方法
JP2002261186A (ja) * 2001-03-02 2002-09-13 Hitachi Chem Co Ltd 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法
JP2005353837A (ja) * 2004-06-10 2005-12-22 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US20150334825A1 (en) * 2014-05-19 2015-11-19 Kenneth S. Bahl Embedded traces
CN106471873A (zh) * 2014-05-19 2017-03-01 塞拉电路公司 嵌入迹线
JP2017517159A (ja) * 2014-05-19 2017-06-22 シエラ・サーキッツ・インコーポレーテッド 埋め込まれたトレース

Also Published As

Publication number Publication date
KR20190082769A (ko) 2019-07-10
TWI737852B (zh) 2021-09-01
US20180158793A1 (en) 2018-06-07
KR102351160B1 (ko) 2022-01-13
EP3539362A4 (en) 2020-07-15
US9922951B1 (en) 2018-03-20
CN110169210A (zh) 2019-08-23
EP3539362A1 (en) 2019-09-18
TW201830528A (zh) 2018-08-16
US10685931B2 (en) 2020-06-16
JP7059269B2 (ja) 2022-04-25
CN110169210B (zh) 2020-12-08

Similar Documents

Publication Publication Date Title
JP7059269B2 (ja) 触媒積層体又は接着剤を用いた集積回路ウエハの統合
KR102553641B1 (ko) 인쇄 회로 기판을 위한 세미-추가 프로세스
KR102433141B1 (ko) 인터포져 층과 전도성 페이스트를 사용하는 다층 회로 기판
US10959329B2 (en) Circuit board using non-catalytic laminate with catalytic adhesive overlay
US11653453B2 (en) Electroless and electrolytic deposition process for forming traces on a catalytic laminate
KR102649271B1 (ko) 트레이스 및 비아를 갖는 플라스마 에칭 촉매 라미네이트
US20200008306A1 (en) UV curable Catalytic Adhesive for Circuit Boards with Traces and Vias
CN113544311B (zh) 具有比电路板层厚的迹线的多层电路板
WO2018089798A1 (en) Integrated circuit wafer integration with catalytic laminate or adhesive

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190711

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20190711

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211025

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220413

R150 Certificate of patent or registration of utility model

Ref document number: 7059269

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150