KR101063454B1 - 인쇄회로기판 제조 방법 - Google Patents

Abstract

인쇄회로기판 제조 방법이 개시된다. 이형층(release layer)이 형성된 캐리어(carrier)를 제공하는 단계, 이형층이 표면 거칠기(surface roughness)를 갖도록 이형층을 조화 처리(roughening treatment)하는 단계, 이형층에 회로 패턴(circuit pattern)을 형성하는 단계, 회로 패턴이 절연층에 매립되도록 절연층에 캐리어를 적층하는 단계, 및 절연층 및 회로 패턴으로부터 이형층 및 캐리어를 분리하는 단계를 포함하는 인쇄회로기판 제조 방법이 제공된다. 이와 같은 본 발명에 따르면, 이형층이 표면 거칠기를 갖도록 이형층을 조화 처리함으로써, 보다 미세한 회로 패턴을 형성하여 절연층에 매립시킬 수 있음과 동시에, 캐리어를 용이하게 제거할 수 있다.

인쇄회로기판, 이형층, 표면 거칠기, 매립

Description

인쇄회로기판 제조 방법{Method of manufacturing printed circuit board}

본 발명은 인쇄회로기판 제조 방법에 관한 것이다.

전자 기기의 소형화, 경량화 및 고속화에 따라, 전자 기기의 부품인 인쇄회로기판의 박형화 및 고밀도화가 요구되고 있다. 이에, 회로 패턴이 절연층 내에 매립된 인쇄회로기판에 대한 연구가 진행되고 있다.

종래 기술에 따르면, 동박이 적층된 캐리어를 이용하여 회로 패턴을 형성하고, 이 회로 패턴이 절연층에 매립되도록 캐리어를 절연층에 적층하고 가압한 후, 캐리어 및 동박을 순차적으로 제거함으로써, 회로 패턴이 절연층에 매립된 인쇄회로기판을 제조하였다.

그러나 이와 같은 종래 기술의 경우, 캐리어를 에칭에 의해 제거함으로써, 캐리어의 제거가 용이하지 않고, 재사용도 불가능한 문제가 있었으며, 3 마이크로미터 이상의 두꺼운 동박을 이용하여야 하므로, 회로 패턴의 매립 후 동박을 에칭하여 제거할 시, 회로 패턴까지 손상을 입게 되어, 미세 회로 패턴을 형성하기에 한계가 존재하였다.

본 발명은, 보다 미세한 회로 패턴을 형성하여 절연층에 매립시킬 수 있음과 동시에 캐리어를 용이하게 제거할 수 있는 인쇄회로기판 제조 방법을 제공하는 것이다.

본 발명의 일 측면에 따르면, 이형층(release layer)이 형성된 캐리어(carrier)를 제공하는 단계, 이형층이 표면 거칠기(surface roughness)를 갖도록 이형층을 조화 처리(roughening treatment)하는 단계, 이형층에 회로 패턴(circuit pattern)을 형성하는 단계, 회로 패턴이 절연층에 매립되도록 절연층에 캐리어를 적층하는 단계, 및 절연층 및 회로 패턴으로부터 이형층 및 캐리어를 분리하는 단계를 포함하는 인쇄회로기판 제조 방법이 제공된다.

이 때, 회로 패턴을 형성하는 단계는, 도금에 의하여 수행될 수 있다.

그리고, 이형층을 조화 처리하는 단계와 회로 패턴을 형성하는 단계 사이에, 이형층에 시드층(seed layer)을 형성하는 단계를 더 포함할 수 있다.

또한, 이형층 및 캐리어를 분리하는 단계는, 시드층으로부터 이형층 및 캐리어를 분리하는 단계를 포함할 수 있다.

본 발명에 따르면, 이형층이 표면 거칠기를 갖도록 이형층을 조화 처리함으로써, 보다 미세한 회로 패턴을 형성하여 절연층에 매립시킬 수 있음과 동시에, 캐리어를 용이하게 제거할 수 있다.

본 발명에 따른 인쇄회로기판 제조 방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

또한, 형성이라 함은, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판(100) 제조 방법을 나타낸 순서도이다. 도 2 내지 도 10은 본 발명의 일 실시예에 따른 인쇄회로기판(100) 제조 방법의 각 공정을 나타낸 단면도이다.

본 실시예에 따르면, 도 1에 도시된 바와 같이, 이형층(release layer, 110)이 형성된 캐리어(carrier, 120)를 제공하는 단계, 이형층(112)이 표면 거칠기(surface roughness)를 갖도록 이형층(112)을 조화 처리(roughening treatment)하는 단계, 이형층(112)에 회로 패턴(circuit pattern, 140)을 형성하는 단계, 회 로 패턴(140)이 절연층(150)에 매립되도록 절연층(150)에 캐리어(120)를 적층하는 단계, 및 절연층(150) 및 회로 패턴(140)으로부터 이형층(112) 및 캐리어(120)를 분리하는 단계를 포함하는 인쇄회로기판(100) 제조 방법이 제시된다.

이와 같은 본 실시예에 따르면, 이형층(110)을 조화 처리하여 이형층(110)에 표면 거칠기를 형성함으로써, 보다 미세한 회로 패턴(140)을 형성하여 절연층(150)에 매립시킬 수 있음과 동시에, 캐리어(120)를 용이하게 제거할 수 있다.

이하, 도 1 내지 도 10을 참조하여, 각 공정에 대하여 보다 상세히 설명하도록 한다.

먼저, 도 2에 도시된 바와 같이, 이형층(110)이 형성된 캐리어(120)를 제공한다(S110). 여기서, 캐리어(120)는, 예를 들어, 금속, 글래스(glass), 폴리머(polymer), 실리콘(Si) 또는 세라믹(ceramic) 등으로 이루어지며, 회로 패턴(140)을 절연층(150)에 매립하기 위하여 이용된다. 이 때, 캐리어(120)의 표면에는, 회로 패턴(140)을 절연층(150)에 매립시킨 후 캐리어(120)가 회로 패턴(140)과 용이하게 분리되도록 이형층(110)이 형성된다.

이 경우, 이형층(110)은, 조화 처리에 의하여 표면 거칠기 형성이 가능한 수지(resin)로서, 예를 들어, 디스미어(desmear) 공정에 노출되더라도 내성이 있어 완전히 제거되지 않고, 표면에 거칠기가 형성될 수 있는 물질로 이루어진다.

이러한 이형층(110)은, 한국특허공개 2007-0070255호에 언급된 에폭시(epoxy) 계열의 조성물 등으로 이루어질 수 있으며, 이 외에도 조화 처리에 의하 여 표면에 거칠기가 형성될 수 있는 다양한 물질로 이루어질 수 있다.

한편, 이형층(110)은 코팅(coating) 등의 방식에 의하여 캐리어(120)에 형성될 수 있으며, 이렇게 캐리어(120)에 코팅된 이형층(110)은 열 또는 자외선 등에 의하여 경화된 후, 후술할 조화 처리 공정을 거침으로써, 표면 거칠기를 갖게 된다.

다음으로, 도 3에 도시된 바와 같이, 이형층(112)이 표면 거칠기를 갖도록 이형층(112)을 조화 처리한다(S120). 캐리어(120) 상에 이형층(110)을 형성하고, 이를 경화시킨 후, 이형층(112)의 표면을 조화 처리하여 이형층(112)에 표면 거칠기를 형성하는 공정으로, 이에 따라, 이형층(112)과, 이형층(112) 상에 형성될 시드층(130) 또는 회로 패턴(140) 간의 접착력이 향상될 수 있다.

여기서, 조화 처리 공정이란, 이형층(112)에 반응하는 에칭액, 예를 들어, 알칼리 용액 등을 이용하여 이형층(112)의 표면을 에칭함에 따라 수행될 수 있으며, 예를 들어, 비아홀(via hole) 내벽의 스미어(smear)를 제거하기 위한 디스미어(desmear) 공정과 함께 동시에 수행될 수 있다.

이와 같이, 캐리어(120)와 회로 패턴(140)의 용이한 분리를 위하여 사용되는 이형층(112)에, 표면 거칠기를 형성함으로써, 이형층(112)의 표면적이 증가하게 된다. 따라서, 이러한 이형층(112)에 도금 등의 방식에 의하여 전도성 입자가 증착되어 시드층(130) 또는 회로 패턴(140)이 형성되는 경우, 이들과 이형층(112) 간의 접착력이 증가하게 되어, 보다 미세한 회로 패턴(140)을 구현할 수 있다.

보다 상세하게, 본 실시예의 경우, 후술할 바와 같이, 세미 에디티브(semi- additive) 공정에 따라, 이형층(112)에 시드층(130)을 형성한 후 시드층(130) 상에 회로 패턴(140)을 형성하게 된다. 따라서, 상술한 바와 같이, 이형층(112)을 조화 처리하여 표면적을 증가시키는 경우, 시드층(130)을 얇은 두께로 형성할 수 있어, 추후 플래시 에칭(flash etching)에 의하여 시드층(130)을 제거할 시, 회로 패턴(140)에 거의 영향을 미치지 못하므로, 결과적으로 보다 미세한 회로 패턴(140)을 구현할 수 있다.

다음으로, 도 4에 도시된 바와 같이, 이형층(112)에 시드층(130)을 형성한다(S130). 상술한 바와 같이, 본 실시예의 경우, 회로 패턴(140)을 세미 에디티브 공정에 의하여 형성하게 되므로, 회로 패턴(140)의 형성을 위하여 먼저 이형층(112)에 무전해 도금 방식 등으로 시드층(130)을 형성한다.

상술한 조화 처리 공정에 의하여 이형층(112)의 표면적이 증가되므로, 시드층과 이형층 간의 접착력이 증가된다. 따라서, 이 이형층(112)의 표면에 무전해 도금 방식으로 시드층(130)을 보다 얇게 형성할 수 있다.

이와 같이, 이형층(112)의 조화 처리에 의하여, 시드층(130)을 얇게 형성함에 따라, 회로 패턴(140)의 형성 후 플래시 에칭에 의하여 시드층(130)을 제거함에 있어, 회로 패턴(140)의 손상이 거의 없으므로, 결과적으로 보다 미세한 회로 패턴(140)을 구현할 수 있다.

다음으로, 도 5 내지 도 7에 도시된 바와 같이, 도금에 의하여 이형층(112)에 회로 패턴(140)을 형성한다(S140). 이는 다음과 같이 나누어 설명할 수 있다.

우선, 도 5에 도시된 바와 같이, 회로 패턴(140)이 형성될 영역을 제외한 시 드층(130)에 도금 레지스트층(160)을 형성한다. 이 공정은 시드층(130)의 전면에 도금 레지스트층(160)을 형성한 후 포토 리소그래피(photo-lithography) 공정에 의하여 그 일부를 제거함으로써 수행될 수 있다.

이어서, 도 6에 도시된 바와 같이, 전해 도금에 의하여 시드층(140) 상에 회로 패턴(140)을 형성한 후, 도 7에 도시된 바와 같이, 잔존하는 도금 레지스트층(160)을 제거한다.

다음으로, 도 8에 도시된 바와 같이, 회로 패턴(140)이 절연층(150)에 매립되도록 절연층(150)에 캐리어(120)를 적층한다(S150). 상술한 공정들에 의하여 이형층(112)에 시드층(130) 및 회로 패턴(140)이 형성된 캐리어(120)를 절연층(150)의 표면에 적층하고 가압함으로써, 회로 패턴(140)을 절연층(150)에 매립시킬 수 있다.

한편, 본 공정의 경우, 도 8에 도시된 바와 같이, 절연층(150)의 양면에 한 쌍의 캐리어(120)를 각각 적층하고 가압할 수 있으며, 이에 따라, 양면에 회로 패턴(140)이 매립된 인쇄회로기판(100)이 구현될 수 있다.

다음으로, 도 9에 도시된 바와 같이, 절연층(150) 및 회로 패턴(140)으로부터 이형층(112) 및 캐리어(120)를 분리한다(S160). 본 실시예의 경우, 상술한 바와 같이, 세미 에디티브 공정에 따라 이형층(112)에 시드층(130)을 형성한 뒤, 시드층(130) 상에 회로 패턴(140)을 형성하므로, 이형층(112)은 시드층(130)과 직접 접하게 된다. 따라서, 이형층(112) 및 캐리어(120)를 시드층(130)으로부터 분리함으로써, 절연층(150) 및 회로 패턴(140)으로부터 이형층(112) 및 캐리어(120)가 분리 될 수 있다.

이 때, 이형층(112)이 표면 거칠기를 갖도록 조화 처리됨으로써, 시드층(130)의 형성 시에는 시드층(130)과의 접착력이 확보될 수 있으나, 이형층(112) 및 시드층(130)은, 이종 물질인 수지 및 금속으로 각각 이루어져, 이들 간의 접착력에는 한계가 있으므로 서로 용이하게 분리될 수 있다.

이 경우, 이형층(112)을 이용함으로써, 캐리어(120)를 에칭하지 않고도 용이하게 분리해 낼 수 있으므로, 이후, 다른 인쇄회로기판 또는 다른 부품을 제조하는 공정에 재사용이 가능하다.

다음으로, 도 10에 도시된 바와 같이, 시드층(130)을 제거한다. 이형층(112) 및 캐리어(120)의 분리 후 표면에 노출된 시드층(130)을 플래시 에칭에 의하여 제거함으로써, 회로 패턴(140)이 절연층(150)에 매립된 인쇄회로기판(100)이 구현될 수 있다.

이하, 도 11 내지 도 18을 참조하여, 본 발명의 다른 실시예에 따른 인쇄회로기판(100) 제조 방법에 대하여 설명하도록 한다.

도 11 내지 도 18은 본 발명의 다른 실시예에 따른 인쇄회로기판(100) 제조 방법의 각 공정을 나타낸 단면도이다.

본 실시예에 따르면, 먼저, 도 11에 도시된 바와 같이, 이형층(110)이 형성된 캐리어(120)를 제공하고(S110), 이어서, 도 12에 도시된 바와 같이, 이형층(110)이 형성된 한 쌍의 캐리어(120)를 발포 수지(170)를 개재하여 서로 적층한 다.

이후, 도 13에 도시된 바와 같이, 이형층(112)이 표면 거칠기를 갖도록 이형층(112)을 조화 처리하고(S120), 다음으로, 도 14에 도시된 바와 같이, 이형층(112)에 시드층(130)을 형성하고(S130), 도금에 의하여 이형층(112)에 회로 패턴(140)을 형성한다(S140).

이어서, 도 15에 도시된 바와 같이, 발포 수지(170)를 발포시켜 한 쌍의 캐리어(120)를 서로 분리한 후, 도 16에 도시된 바와 같이, 회로 패턴(140)이 절연층(150)에 매립되도록 절연층(150)에 캐리어(120)를 적층한다(S150).

다음으로, 도 17에 도시된 바와 같이, 절연층(150) 및 회로 패턴(140)으로부터 이형층(112) 및 캐리어(120)를 분리하고(S160), 도 18에 도시된 바와 같이, 시드층(130)을 제거한다.

이와 같은 본 실시예의 경우, 도 12에 도시된, 한 쌍의 캐리어(120)를 발포 수지(170)를 개재하여 서로 적층하는 공정, 및 도 15에 도시된, 발포 수지(170)를 발포시켜 한 쌍의 캐리어(120)를 서로 분리하는 공정이 추가된다는 점 이외에는, 전술한 일 실시예와 공정의 순서 및 세부 사항이 동일 또는 유사하므로, 이하, 도 12 내지 도 15를 참조하여, 전술한 일 실시예와의 차이점을 중심으로 본 실시예를 설명하도록 한다.

본 실시예에 따르면, 한 쌍의 캐리어(120)에 각각 형성된 한 쌍의 이형층(110)을 단일 공정에서 동시에 조화 처리함으로써, 공정 시간을 단축시키고 공정 비용을 절감할 수 있다. 이를 위하여 도 12에 도시된 바와 같은 공정이 수행된다.

즉, 도 12에 도시된 바와 같이, 이형층(110)이 형성된 캐리어(120) 한 쌍 사이에 발포 수지(170)를 개재시키고, 이들을 압착하여 한 쌍의 캐리어(120)를 서로 적층한다. 이에 따라, 도 13에 도시된 바와 같이, 단일 공정에서 동시에 한 쌍의 이형층(112)을 각각 조화 처리함으로써, 이형층(112)에 표면 거칠기를 형성할 수 있고, 도 14에 도시된 바와 같이, 이형층(112) 각각에 시드층(130) 및 회로 패턴(140)을 단일 공정에서 동시에 형성할 수 있다.

이와 같이 본 실시예의 경우, 한 쌍의 이형층(112)을 동시에 조화 처리하고, 한 쌍의 이형층(112)에 시드층(130) 및 회로 패턴(140)을 단일 공정에서 동시에 형성할 수 있으므로, 공정 시간을 단축시키고 공정 비용을 절감할 수 있다.

이하, 도 19 내지 도 25를 참조하여, 본 발명의 또 다른 실시예에 따른 인쇄회로기판(100) 제조 방법에 대하여 설명하도록 한다.

도 19 내지 도 25는 본 발명의 또 다른 실시예에 따른 인쇄회로기판(100) 제조 방법의 각 공정을 나타낸 단면도이다.

본 실시예에 따르면, 먼저, 도 19에 도시된 바와 같이, 이형층(110)이 형성된 캐리어(120)를 제공하고(S110), 이어서, 도 20에 도시된 바와 같이, 이형층(110)이 형성된 한 쌍의 캐리어(120)를 발포 수지(170)를 개재하여 서로 적층한다.

이후, 도 21에 도시된 바와 같이, 이형층(112)이 표면 거칠기를 갖도록 이형층(112)을 조화 처리하고(S120), 다음으로, 도 22에 도시된 바와 같이, 이형 층(112)에 시드층(130)을 형성하고(S130), 도금에 의하여 이형층(112)에 회로 패턴(140)을 형성한 후(S140), 플래시 에칭에 의하여, 노출된 시드층(130)을 제거한다.

이어서, 도 23에 도시된 바와 같이, 발포 수지(170)를 발포시켜 한 쌍의 캐리어(120)를 서로 분리한 후, 도 24에 도시된 바와 같이, 회로 패턴(140)이 절연층(150)에 매립되도록 절연층(150)에 캐리어(120)를 적층한다(S150).

다음으로, 도 25에 도시된 바와 같이, 절연층(150) 및 회로 패턴(140)으로부터 이형층(112) 및 캐리어(120)를 분리한다(S160).

이와 같은 본 변형 실시예의 경우, 도 22에 도시된 바와 같이, 플래시 에칭에 의하여, 노출된 시드층(130)을 제거하는 공정이, 절연층(150)에 캐리어(120)를 적층하는 공정(S150) 이전에 수행된다는 점 이외에는, 전술한 일 실시예들과 공정의 순서 및 세부 사항이 동일 또는 유사하므로, 이하, 도 22 및 도 25를 참조하여, 전술한 일 실시예들과의 차이점을 중심으로 본 실시예를 설명하도록 한다.

즉, 본 실시예의 경우, 도 22에 도시된 바와 같이, 이형층(112)에 시드층(130)을 형성하고(S130), 도금에 의하여 이형층(112)에 회로 패턴(140)을 형성한 후(S140), 플래시 에칭에 의하여, 노출된 시드층(130)을 제거하여 회로 패턴(140)의 위치와 상응하는 위치의 시드(132)만을 잔존시킨다. 이에 따라, 도 25에 도시된 바와 같이, 절연층(150)에는 회로 패턴(140) 및 시드(132)가 모두 매립될 수 있으므로, 전술한 실시예들과 달리, 이형층(112) 및 캐리어(120)의 분리 후 플래시 에칭이 요구되지 않는다.

이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판 제조 방법을 나타낸 순서도.

도 2 내지 도 10은 본 발명의 일 실시예에 따른 인쇄회로기판 제조 방법의 각 공정을 나타낸 단면도.

도 11 내지 도 18은 본 발명의 다른 실시예에 따른 인쇄회로기판 제조 방법의 각 공정을 나타낸 단면도.

도 19 내지 도 25는 본 발명의 또 다른 실시예에 따른 인쇄회로기판 제조 방법의 각 공정을 나타낸 단면도.

<도면의 주요 부분에 대한 부호의 설명>

100: 인쇄회로기판

110, 112: 이형층(release layer)

120: 캐리어(carrier)

130: 시드층(seed layer)

132: 시드

140: 회로 패턴(circuit pattern)

150: 절연층

160: 도금 레지스트층(plating resist layer)

170: 발포 수지

Claims (4)

1. 이형층(release layer)이 형성된 캐리어(carrier)를 제공하는 단계;

   상기 이형층이 표면 거칠기(surface roughness)를 갖도록 상기 이형층을 조화 처리(roughening treatment)하는 단계;

   상기 이형층에 시드층(seed layer)을 형성하는 단계;

   상기 시드층에 회로 패턴(circuit pattern)을 형성하는 단계;

   상기 회로 패턴이 절연층에 매립되도록 상기 절연층에 상기 캐리어를 적층하는 단계; 및

   상기 절연층 및 상기 회로 패턴으로부터 상기 이형층 및 상기 캐리어를 분리하는 단계를 포함하며,

   상기 이형층은 상기 캐리어를 적층하는 단계 이후에 상기 회로 패턴으로부터 상기 캐리어를 분리하기 위하여 이용되는 것을 특징으로 하는 인쇄회로기판 제조 방법.
2. 제1항에 있어서,

   상기 회로 패턴을 형성하는 단계는, 도금에 의하여 수행되는 것을 특징으로 하는 인쇄회로기판 제조 방법.
3. 삭제
4. 제1항에 있어서,

   상기 이형층 및 상기 캐리어를 분리하는 단계는,

   상기 시드층으로부터 상기 이형층 및 상기 캐리어를 분리하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조 방법.

Images