JP2011139010A - 回路基板およびその製造方法 - Google Patents
回路基板およびその製造方法 Download PDFInfo
- Publication number
- JP2011139010A JP2011139010A JP2010100677A JP2010100677A JP2011139010A JP 2011139010 A JP2011139010 A JP 2011139010A JP 2010100677 A JP2010100677 A JP 2010100677A JP 2010100677 A JP2010100677 A JP 2010100677A JP 2011139010 A JP2011139010 A JP 2011139010A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- electroless plating
- circuit board
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 238000007772 electroless plating Methods 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000007747 plating Methods 0.000 claims abstract description 12
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 239000003822 epoxy resin Substances 0.000 claims description 8
- 229920000647 polyepoxide Polymers 0.000 claims description 8
- 229920005989 resin Polymers 0.000 claims description 7
- 239000011347 resin Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 229920005992 thermoplastic resin Polymers 0.000 claims description 6
- 229920001187 thermosetting polymer Polymers 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 4
- 238000005553 drilling Methods 0.000 claims description 4
- 239000003365 glass fiber Substances 0.000 claims description 4
- 229920005668 polycarbonate resin Polymers 0.000 claims description 4
- 239000004431 polycarbonate resin Substances 0.000 claims description 4
- 229920001225 polyester resin Polymers 0.000 claims description 4
- 239000004645 polyester resin Substances 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 4
- 239000009719 polyimide resin Substances 0.000 claims description 4
- 238000007788 roughening Methods 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 238000007641 inkjet printing Methods 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 description 12
- 239000000654 additive Substances 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 238000005530 etching Methods 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 239000007788 liquid Substances 0.000 description 3
- 239000002861 polymer material Substances 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 2
- 229920001169 thermoplastic Polymers 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
- H05K3/387—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive for electroless plating
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/1601—Process or apparatus
- C23C18/1633—Process of electroless plating
- C23C18/1646—Characteristics of the product obtained
- C23C18/165—Multilayered product
- C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0104—Properties and characteristics in general
- H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0145—Polyester, e.g. polyethylene terephthalate [PET], polyethylene naphthalate [PEN]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0154—Polyimide
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
- Y10T428/24322—Composite web or sheet
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【目的】本発明は、工程能力を向上させることのできる回路基板およびその製造方法を提供する。
【解決手段】回路基板の製造方法は、以下のステップを有する。基板の少なくとも１つの表面に誘電層を形成する。誘電層の上に絶縁層を形成する。絶縁層の一部および誘電層の一部を取り除いて、誘電層および絶縁層の中に少なくとも１つのブラインドバイアを形成する。ブラインドバイアの側壁および絶縁層の残りの部分の上に無電解メッキ層を形成する。ここで、絶縁層と無電解メッキ層の間の結合力は、誘電層と無電解メッキ層の間の結合力よりも大きい。パターン化された導電層をメッキして、無電解メッキ層を覆う。
【選択図】図１Ｅ
【解決手段】回路基板の製造方法は、以下のステップを有する。基板の少なくとも１つの表面に誘電層を形成する。誘電層の上に絶縁層を形成する。絶縁層の一部および誘電層の一部を取り除いて、誘電層および絶縁層の中に少なくとも１つのブラインドバイアを形成する。ブラインドバイアの側壁および絶縁層の残りの部分の上に無電解メッキ層を形成する。ここで、絶縁層と無電解メッキ層の間の結合力は、誘電層と無電解メッキ層の間の結合力よりも大きい。パターン化された導電層をメッキして、無電解メッキ層を覆う。
【選択図】図１Ｅ
Description
本発明は、回路基板およびその製造方法に関するものであり、特に、工程能力を向上させることのできる回路基板およびその製造方法に関するものである。
現在、微細パターンと高密度を有する回路基板を製造する方法は、セミアディティブ法（semi-additive process, SAP）を用いて、必要な回路層を形成する。セミアディティブ法は、絶縁材料の特性により、層間絶縁フィルム（Ajinomoto build-up film, ABF）のセミアディティブ法と、非ＡＢＦのセミアディティブ法の２つのグループに分けられる。
ＡＢＦの表面が粗くなった後、ＡＢＦの上に導電層を直接製造することができる。それから、平版印刷、メッキ、剥離、エッチング等のセミアディティブ工程を行って、微細パターンを有する回路層を形成する。しかし、絶縁材料がＡＢＦに限定されるため、製造コストが高い。
非ＡＢＦを使用して製造する方法は、非ＡＢＦの表面に薄い銅層を押圧することを含む。それから、平版印刷、メッキ、剥離、エッチング等のセミアディティブ工程を行って、微細パターンを有する回路層を形成する。しかし、薄い銅膜は非ＡＢＳに対して接着力が弱いため、非ＡＢＳを使用する方法の工程能力は、ＡＢＳを使用する方法の工程能力よりも低い。したがって、現在のセミアディティブ工程では、ＡＢＦのような特定の材料を使用する場合に、メッキ銅を形成する前に尻銅（bottom copper）を形成しなくても、ＡＢＦにメッキ銅を形成することができる。また、非ＡＢＦを使用する場合は、非ＡＢＦに尻銅とメッキ銅の両方を形成することが必要となる。
本発明は、工程能力を向上させることのできる回路基板およびその製造方法を提供する。
本発明は、ＡＢＦのような特定の材料を必要としないことにより、製造コストを下げることのできる回路基板およびその製造方法を提供する。
本発明は、以下のステップを有する回路基板の製造方法を提供する。基板の少なくとも１つの表面に誘電層を形成する。誘電層の上に絶縁層を形成する。絶縁層の一部および誘電層の一部を取り除いて、誘電層および絶縁層の中に少なくとも１つのブラインドバイア（blind via）を形成する。ブラインドバイアの側壁および絶縁層の残りの部分の上に無電解メッキ層（electroless plating layer）を形成する。ここで、絶縁層と無電解メッキ層の間の結合力は、誘電層と無電解メッキ層の間の結合力よりも大きい。パターン化された導電層をメッキして、無電解メッキ層を覆う。
本発明は、基板と、誘電層と、絶縁層と、無電解メッキ層と、パターン化された導電層とを含む回路基板を提供する。誘電層は、基板の少なくとも１つの表面に配置される。絶縁層は、誘電層の上に配置される。無電解メッキ層は、絶縁層の一部および少なくとも１つのブラインドバイアの側壁を覆う。ここで、ブラインドバイアは、誘電層および絶縁層の中に形成され、絶縁層と無電解メッキ層の間の結合力は、誘電層と無電解メッキ層の結合力よりも大きい。パターン化された導電層は、無電解メッキ層の上、およびブラインドバイアの中に配置される。
本発明のある実施形態中、誘電層は、熱硬化性樹脂を含む。
本発明のある実施形態中、誘電層は、エポキシ樹脂またはガラス繊維強化エポキシ樹脂を含む。
本発明のある実施形態中、絶縁層は、熱可塑性樹脂を含む。
本発明のある実施形態中、絶縁層は、ポリカーボネート樹脂、ポリエステル樹脂、またはポリイミド樹脂を含む。
本発明のある実施形態中、製造方法は、さらに、誘電層の上に絶縁層を形成するステップの後に、絶縁層に対して表面粗化処理（surface roughening treatment）を行うことを含む。
本発明のある実施形態中、絶縁層を形成する方法は、コーティングプロセス（coating process）またはインクジェット印刷プロセス（inkjet printing process）を行うことを含む。
本発明のある実施形態中、少なくとも１つのブラインドバイアを形成する方法は、レーザ穴あけプロセス（laser-drilling process）を行うことを含む。
本発明のある実施形態中、少なくとも１つのブラインドバイアを形成するステップは、さらに、ブラインドバイアの下に配置された電気接続パッドを露出して、電気接続パッドを基板の表面に配置することを含む。
本発明のある実施形態中、製造方法は、さらに、パターン化された導電層をメッキするステップの前に、無電解メッキ層の上にパターン化されたフォトレジスト層を形成することを含む。
本発明のある実施形態中、製造方法は、さらに、パターン化された導電層をメッキするステップの後に、パターン化されたフォトレジスト層およびパターン化された導電層によって覆われていない無電解メッキ層を取り除くことを含む。
本発明のある実施形態中、無電解メッキ層の材料は、Ｃｕ、Ｎｉ、Ａｇ、Ｃｒ、およびＳｎから成る群から選ばれた金属である。
本発明のある実施形態中、パターン化された導電層は、Ｃｕを含む。
本発明のある実施形態中、基板の表面は、その上に電気接続パッドを有し、パターン化された導電層は、ブラインドバイアを介して電気接続パッドに電気的に接続される。
以上のように、回路基板およびその製造方法において、誘電層の上に絶縁層を形成し、それから、絶縁層の上に無電解メッキ層を形成する。絶縁層と無電解メッキ層の間の結合力は、誘電層と無電解メッキ層の間の結合力よりも大きいため、工程能力が向上する。
本発明の上記及び他の目的、特徴、および利点をより分かり易くするため、図面と併せた幾つかの実施形態を以下に説明する。
以下、本発明の好ましい実施形態を添付の図面を参照してさらに詳細に説明する。各図面および関連説明において、同一または類似する構成要素には、同一の参照番号を使用する。
図１Ａ〜１Ｆは、本発明の実施形態に係る回路基板の製造方法の断面図を概略的に示したものである。図２は、本発明の実施形態に係る回路基板の断面図を概略的に示したものである。
回路基板の製造方法は、以下のステップを含む。図１Ａを参照すると、基板１００の２つの表面１００ａおよび１００ｂに、誘電層１１０を形成する。基板１００は、相互に積層された複数のパターン化された回路層（図示せず）および複数のパターン化された誘電層（図示せず）を含む回路板、または他の絶縁材料によって形成されたキャリアである。基板１００の表面１００ａおよび１００ｂは、その上に、それぞれ電気接続パッド１０２およびパターン化された回路１０４を有する。電気接続パッド１０２およびパターン化された回路１０４は、例えば、Ｃｕを含む。誘電層１１０は、例えば、熱硬化性樹脂でもよい。基板１００の１つの表面に半硬化プリプレグ（semi-cured prepreg）を塗布し、硬化温度（hardening temperature）まで加熱して、流体の変形特性（fluid-deformation property）を有する半硬化プリプレグを硬化した誘電層になるまで硬化する。誘電層１１０は、初期液体状態のエポキシ樹脂またはガラス繊維強化エポキシ樹脂、あるいは、初期液体状態の不可逆性高分子材料でもよい。
図１Ｂおよび１Ｃを参照すると、誘電層１１０の上に絶縁層１２０を形成する。絶縁層１２０の一部および誘電層１１０の一部を取り除いて、誘電層１１０および絶縁層１２０の中に少なくとも１つのブラインドバイアＣを形成する。絶縁層１２０は、熱可塑性樹脂でもよく、その形成方法は、例えば、コーティングプロセスまたはインクジェット印刷プロセスを行うことを含む。したがって、絶縁層１２０は、加熱されると液状樹脂になるまで軟化され、冷却されると固体状樹脂になるまで硬化される。さらに、絶縁層１２０が誘電層１１０の上に形成される前に、誘電層１１０に対して表面粗化処理を行って、硬化した誘電層１１０と絶縁層１２０の間の結合力を増強し、各層の間の剥離を防ぐ。
少なくとも１つのブラインドバイアＣを形成する方法は、例えば、レーザ穴あけプロセスを行うことを含む。レーザ穴あけプロセスの後に、デスミア（desmear）ステップを行って、ブラインドバイアＣの中の残留物を取り除く。本実施形態において、レーザで誘電層１１０および絶縁層１２０を開けた後、ブラインドバイアＣの下に配置された電気接続パッド１０２が露出する。絶縁層１２０は、例えば、ポリカーボネート樹脂、ポリエステル樹脂、またはポリイミド樹脂を含む。代わりに、絶縁層１２０は、例えば、熱可塑性高分子材料でもよい。熱可塑性高分子材料は初期固体状態にあるが、加熱されると溶けて、冷却されると初期状態に戻る。さらに、後のセミアディティブ法のために、誘電層１１０の上に絶縁層１２０を形成した後に、絶縁層１２０に対して表面粗化処理を行う。
図１Ｄおよび１Ｅを参照すると、ブラインドバイアＣの側壁および絶縁層１２０の残りの部分の上に無電解メッキ層１３０を形成する。パターン化された導電層１４０をメッキして、無電解メッキ層１３０を覆う。注意すべきこととして、絶縁層１２０は熱可塑性樹脂でもよく、誘電層１１０は熱硬化性樹脂でもよい。誘電層１１０の上に無電解メッキ層１３０を直接形成する場合、無電解メッキ層１３０は熱可塑性樹脂に対して接着力が弱いため、工程能力を上げることができない。本発明では、誘電層１１０の上に絶縁層１２０を形成し、それから、絶縁層１２０の上に無電解メッキ層１３０を形成する。絶縁層１２０と無電解メッキ層１３０の間の結合力は、誘電層１１０と無電解メッキ層１３０の間の結合力よりも大きいため、工程能力が向上する。本実施形態において、無電解メッキ層１３０の材料は、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｃｒ、およびＳｎから成る群から選ばれた金属である。しかしながら、無電解メッキ層１３０の材料は、これらに限定されない。
また、パターン化された導電層１４０をメッキするステップの前に、無電解メッキ層１３０の上にパターン化されたフォトレジスト層１５０を形成し、それから、パターン化されたフォトレジスト層１５０に覆われていない無電解メッキ層１３０の上に（すなわち、パターン化されたフォトレジスト層１５０の開口１５２の中に）導電材料をメッキして、必要なパターン化された導電層１４０を形成する。本実施形態において、パターン化された導電層１４０は、ブラインドバイアＣを充填し、ブラインドバイアＣの下の電気接続パッド１０２に電気的に接続される。パターン化された導電層１４０は、例えば、Ｃｕを含む。
図１Ｆを参照すると、パターン化された導電層１４０をメッキするステップの後に、パターン化されたフォトレジスト層１５０およびパターン化された導電層１４０に覆われていない無電解メッキ層１３０をさらに取り除いて、回路パターンを有する回路層を形成する。無電解メッキ層１３０を取り除く方法は、例えば、エッチングプロセスを行うことを含む。エッチングプロセスの後、無電解メッキ層１３０がエッチングされ、同じ回路パターンを有する無電解メッキ層１３０ａを形成する。上述した実施形態において、基板１００の２つの表面に、２つの誘電層１１０、２つの絶縁層１２０、および２つの無電解メッキ層１３０を形成し、両面メッキ（double-side plating）を行って、２つのパターン化された導電層１４０を同時に形成する。しかしながら、本発明はこれに限定されない。当業者であれば、必要に応じて、上述したプロセスを基板の単面に行っても、または両面に行ってもよいことを理解できるであろう。
図２に示すように、回路基板１０は、基板１００と、２つの誘電層１１０と、２つの絶縁層１２０と、２つの無電解メッキ層１３０ａと、２つのパターン化された導電層１４０とを備える。２つの誘電層１１０は、それぞれ基板１００の２つの対抗する表面１００ａおよび１００ｂに配置される。２つの絶縁層１２０は、それぞれ２つの誘電層１１０の上に配置される。２つの無電解メッキ層１３０ａは、２つの絶縁層１２０の一部および少なくとも１つのブラインドバイアＣの側壁を覆う。ここで、ブラインドバイアＣは、誘電層１１０および対応する絶縁層１２０の中に形成される。絶縁層１２０と無電解メッキ層１３０ａの間の結合力は、誘電層１１０と無電解メッキ層１３０ａの間の結合力よりも大きい。２つのパターン化された導電層１４０は、２つの無電解メッキ層１３０ａの上、およびブラインドバイアＣの中に形成され、回路パターンを有する回路層を形成する。さらに、基板１００の表面１００ａは、その上に電気接続パッド１０２を有し、対応するパターン化された導電層１４０は、ブラインドバイアＣを介して電気接続パッド１０２に電気的に接続される。上述した実施形態において、回路基板１０は、２つの誘電層１１０と、２つの絶縁層１２０と、２つの無電解メッキ層１３０ａと、２つのパターン化された導電層１４０とを備える。しかしながら、本発明はこれらに限定されない。当業者であれば、必要に応じて、単面構造または両面構造が利用可能であることを理解できるであろう。
以上のように、回路基板およびその製造方法において、誘電層の上に絶縁層を形成し、それから、絶縁層の上に無電解メッキ層を形成する。絶縁層と無電解メッキ層の間の結合力は、誘電層と無電解メッキ層の間の結合力よりも大きいため、工程能力が向上する。本発明の絶縁材料はＡＢＦに限定されないため、製造コストが下がる。同様に、本発明の絶縁材料が粗くなった後、無電解メッキプロセスまたは液浸コーティング（immersion coating）プロセスを行うことによって、その上に無電解メッキ層を形成することができる。それから、平版印刷、メッキ、剥離、エッチング等のセミアディティブ工程を行う。
以上のごとく、この発明を実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。
１０ 回路基板
１００ 基板
１００ａ、１００ｂ 表面
１０２ 電気接続パッド
１０４ パターン化された回路
１１０ 誘電層
１２０ 絶縁層
１３０、１３０ａ 無電解メッキ層
１４０ パターン化された導電層
１５０ パターン化されたフォトレジスト層
１５２ 開口
Ｃ ブラインドバイア
１００ 基板
１００ａ、１００ｂ 表面
１０２ 電気接続パッド
１０４ パターン化された回路
１１０ 誘電層
１２０ 絶縁層
１３０、１３０ａ 無電解メッキ層
１４０ パターン化された導電層
１５０ パターン化されたフォトレジスト層
１５２ 開口
Ｃ ブラインドバイア
Claims (19)
- 基板の少なくとも１つの表面に誘電層を形成することと、
前記誘電層の上に絶縁層を形成することと、
前記絶縁層の一部および前記誘電層の一部を取り除いて、前記誘電層および前記絶縁層の中に少なくとも１つのブラインドバイアを形成することと、
前記ブラインドバイアの側壁および前記絶縁層の残りの部分の上に無電解メッキ層を形成することと、
パターン化された導電層をメッキして、前記無電解メッキ層を覆うことと
を含み、前記絶縁層と前記無電解メッキ層の間の結合力が、前記誘電層と前記無電解メッキ層の間の結合力よりも大きい回路基板の製造方法。 - 前記誘電層が、熱硬化性樹脂を含む請求項１記載の製造方法。
- 前記誘電層が、エポキシ樹脂またはガラス繊維強化エポキシ樹脂を含む請求項２記載の製造方法。
- 前記絶縁層が、熱可塑性樹脂を含む請求項１記載の製造方法。
- 前記絶縁層が、ポリカーボネート樹脂、ポリエステル樹脂、またはポリイミド樹脂を含む請求項４記載の製造方法。
- 前記誘電層の上に前記絶縁層を形成する前記ステップの後に、前記絶縁層に対して表面粗化処理を行うことをさらに含む請求項１記載の製造方法。
- 前記絶縁層を形成する方法が、コーティングプロセスまたはインクジェット印刷プロセスを行うことを含む請求項１記載の製造方法。
- 前記少なくとも１つのブラインドバイアを形成する方法が、レーザ穴あけプロセスを行うことを含む請求項１記載の製造方法。
- 前記少なくとも１つのブラインドバイアを形成する前記ステップが、さらに、前記ブラインドバイアの下に配置された電気接続パッドを露出して、前記電気接続パッドを前記基板の前記表面に配置することを含む請求項１記載の製造方法。
- 前記パターン化された導電層をメッキする前記ステップの前に、前記無電解メッキ層の上にパターン化されたフォトレジスト層を形成することをさらに含む請求項１記載の製造方法。
- 前記パターン化された導電層をメッキする前記ステップの後に、前記パターン化されたフォトレジスト層および前記パターン化された導電層によって覆われていない前記無電解メッキ層を取り除くことをさらに含む請求項１０記載の製造方法。
- 基板と、
前記基板の少なくとも１つの表面に配置された誘電層と、
前記誘電層の上に配置された絶縁層と、
前記絶縁層の一部および少なくとも１つのブラインドバイアの側壁を覆う無電解メッキ層と、
前記無電解メッキ層の上、および前記ブラインドバイアの中に配置されたパターン化された導電層と
を含み、前記ブラインドバイアが前記誘電層および前記絶縁層の中に形成され、前記絶縁層と前記無電解メッキ層の間の結合力が、前記誘電層と前記無電解メッキ層の間の結合力よりも大きい回路基板。 - 前記誘電層が、熱硬化性樹脂を含む請求項１２記載の回路基板。
- 前記誘電層が、エポキシ樹脂またはガラス繊維強化エポキシ樹脂を含む請求項１３記載の回路基板。
- 前記絶縁層が、熱可塑性樹脂を含む請求項１２記載の回路基板。
- 前記絶縁層が、ポリカーボネート樹脂、ポリエステル樹脂、またはポリイミド樹脂を含む請求項１５記載の回路基板。
- 前記無電解メッキ層の材料が、Ｃｕ、Ｎｉ、Ａｇ、Ｃｒ、およびＳｎから成る群から選ばれた金属である請求項１２記載の回路基板。
- 前記パターン化された導電層が、Ｃｕを含む請求項１２記載の回路基板。
- 前記基板の表面が、その上に電気接続パッドを有し、前記パターン化された導電層が、前記ブラインドバイアを介して前記電気接続パッドに電気的に接続された請求項１２記載の回路基板。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW98146204A TWI471073B (zh) | 2009-12-31 | 2009-12-31 | 線路基板及其製作方法 |
| TW098146204 | 2009-12-31 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2011139010A true JP2011139010A (ja) | 2011-07-14 |
| JP2011139010A5 JP2011139010A5 (ja) | 2012-07-05 |
| JP5165723B2 JP5165723B2 (ja) | 2013-03-21 |
Family
ID=44186068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010100677A Active JP5165723B2 (ja) | 2009-12-31 | 2010-04-26 | 回路基板およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8247705B2 (ja) |
| JP (1) | JP5165723B2 (ja) |
| TW (1) | TWI471073B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130141372A (ko) * | 2012-06-15 | 2013-12-26 | 신꼬오덴기 고교 가부시키가이샤 | 배선 기판 및 그 제조 방법 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201304640A (zh) * | 2011-07-08 | 2013-01-16 | Kinsus Interconnect Tech Corp | 電路載板導電凸塊的製作方法 |
| CN102905474B (zh) * | 2011-07-28 | 2015-09-30 | 景硕科技股份有限公司 | 电路载板导电凸块的制作方法 |
| KR20130065216A (ko) * | 2011-12-09 | 2013-06-19 | 삼성전기주식회사 | 다층 인쇄회로기판 및 그 제조방법 |
| CN105491796B (zh) * | 2014-10-08 | 2019-02-22 | 深圳市昶东鑫线路板有限公司 | 电路板的制作方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004189981A (ja) * | 2002-12-13 | 2004-07-08 | Kanegafuchi Chem Ind Co Ltd | 熱可塑性ポリイミド樹脂材料および積層体およびプリント配線板の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1256647B (it) | 1992-12-11 | 1995-12-12 | Montecatini Tecnologie Srl | Procedimento per la preparazione di (co) polimeri a larga distribuzione di pesi molecolari dell'etilene. |
| TW296436B (ja) | 1996-04-09 | 1997-01-21 | Matsushita Electric Ind Co Ltd | |
| TWI253714B (en) * | 2004-12-21 | 2006-04-21 | Phoenix Prec Technology Corp | Method for fabricating a multi-layer circuit board with fine pitch |
| JP2007059689A (ja) | 2005-08-25 | 2007-03-08 | Shinko Electric Ind Co Ltd | ガラスクロス含有樹脂層を含む構造の積層製品及びその製造方法 |
| TWI358979B (en) * | 2008-04-23 | 2012-02-21 | Mutual Tek Ind Co Ltd | Printed circuit board with embedded electronic com |
-
2009
- 2009-12-31 TW TW98146204A patent/TWI471073B/zh active
-
2010
- 2010-03-05 US US12/718,226 patent/US8247705B2/en active Active
- 2010-04-26 JP JP2010100677A patent/JP5165723B2/ja active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004189981A (ja) * | 2002-12-13 | 2004-07-08 | Kanegafuchi Chem Ind Co Ltd | 熱可塑性ポリイミド樹脂材料および積層体およびプリント配線板の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130141372A (ko) * | 2012-06-15 | 2013-12-26 | 신꼬오덴기 고교 가부시키가이샤 | 배선 기판 및 그 제조 방법 |
| JP2014003054A (ja) * | 2012-06-15 | 2014-01-09 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
| KR102049327B1 (ko) * | 2012-06-15 | 2019-11-28 | 신꼬오덴기 고교 가부시키가이샤 | 배선 기판 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110155427A1 (en) | 2011-06-30 |
| TW201124026A (en) | 2011-07-01 |
| US8247705B2 (en) | 2012-08-21 |
| JP5165723B2 (ja) | 2013-03-21 |
| TWI471073B (zh) | 2015-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9532466B2 (en) | Method of manufacturing multi-layer circuit board and multi-layer circuit board manufactured by using the method | |
| US7937833B2 (en) | Method of manufacturing circuit board | |
| KR100797692B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| US7408261B2 (en) | BGA package board and method for manufacturing the same | |
| US8356405B2 (en) | Method of manufacturing printed circuit board | |
| US11600430B2 (en) | Inductor including high-rigidity insulating layers | |
| KR100619348B1 (ko) | 무전해 니켈 도금을 이용한 패키지 기판의 제조 방법 | |
| JP5165723B2 (ja) | 回路基板およびその製造方法 | |
| KR101148735B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| US9497853B2 (en) | Printed circuit board and method for manufacturing the same | |
| JP2009283671A (ja) | プリント配線板の製造方法 | |
| JP2011171528A (ja) | 多層配線基板の製造方法 | |
| KR100704920B1 (ko) | 범프기판을 이용한 인쇄회로기판 및 제조방법 | |
| KR100905574B1 (ko) | 인쇄회로기판의 제조방법 | |
| US8828247B2 (en) | Method of manufacturing printed circuit board having vias and fine circuit and printed circuit board manufactured using the same | |
| US20140332255A1 (en) | Printed circuit board and method of manufacturing the same | |
| TWI573509B (zh) | 製造多層電路板之方法以及使用此方法所製造的多層電路板 | |
| KR101167422B1 (ko) | 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법 | |
| KR101067204B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| KR20040061410A (ko) | 도통 관통홀이 구리로 채워진 인쇄회로기판 및 그 제조방법 | |
| KR20070101459A (ko) | 연성인쇄회로기판의 동도금방법 | |
| KR101987378B1 (ko) | 인쇄회로기판의 제조 방법 | |
| JP2013008945A (ja) | コアレス基板の製造方法 | |
| JP2010129997A (ja) | 埋込みパターンを持つプリント基板及びその製造方法 | |
| KR100704917B1 (ko) | 인쇄회로기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120511 |
|
| A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20120511 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121219 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5165723 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |