KR20130141372A - 배선 기판 및 그 제조 방법 - Google Patents

배선 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20130141372A
KR20130141372A KR1020130065791A KR20130065791A KR20130141372A KR 20130141372 A KR20130141372 A KR 20130141372A KR 1020130065791 A KR1020130065791 A KR 1020130065791A KR 20130065791 A KR20130065791 A KR 20130065791A KR 20130141372 A KR20130141372 A KR 20130141372A
Authority
KR
South Korea
Prior art keywords
layer
wiring
substrate
wiring layer
core substrate
Prior art date
Application number
KR1020130065791A
Other languages
English (en)
Other versions
KR102049327B1 (ko
Inventor
요시아키 혼도
히로후미 다케우치
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20130141372A publication Critical patent/KR20130141372A/ko
Application granted granted Critical
Publication of KR102049327B1 publication Critical patent/KR102049327B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/029—Woven fibrous reinforcement or textile
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 코어 기판을 얇게 해도 비틀림이나 휨의 발생을 방지할 수 있는 배선 기판을 제공하는 것을 과제로 한다.
이러한 과제를 해결하기 위하여, 제1 배선층(20)을 구비한 코어 기판(10)과, 코어 기판(10) 상에 형성된 섬유 보강재 함유 수지층(30)과, 섬유 보강재 함유 수지층(30) 상에 형성된 프라이머층(32)에 의해 형성되며, 제1 배선층(20)에 도달하는 비어 홀(VH1)을 구비한 층간 절연층(40)과, 프라이머층(32) 상에 형성되며, 비어 홀(VH1)을 통해서 제1 배선층(20)에 접속되는 제2 배선층(22)을 포함한다.

Description

배선 기판 및 그 제조 방법{WIRING SUBSTRATE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 배선 기판 및 그 제조 방법에 관한 것이다.
종래, 반도체 칩 등의 전자 부품을 탑재하기 위한 배선 기판이 있다. 그러한 배선 기판의 일례에서는, 유리 에폭시 수지 등의 코어 기판의 양면측에 빌드업 배선이 형성되어 있다. 최근에는, 전자 부품 장치의 소형화 및 고성능화 등이 요구되고 있으며, 그에 대응하기 위해서 배선 기판의 코어 기판의 박형화(薄型化)가 진행되고 있다.
일본국 특개2011-181630호 공보 일본국 특개2010-232418호 공보 일본국 특개2010-10329호 공보
후술하는 예비적 사항의 란에서 설명하는 바와 같이, 배선 기판의 코어 기판을 얇게 하면 충분한 강성이 얻어지지 않기 때문에, 배선 기판의 제조 공정에서의 가열 처리 등에 의해 배선 기판에 비틀림이나 휨이 발생하는 문제가 있다.
코어 기판을 얇게 해도 비틀림이나 휨의 발생을 방지할 수 있는 배선 기판 및 그 제조 방법을 제공하는 것을 목적으로 한다.
이하의 개시의 일 관점에 의하면, 제1 배선층을 구비한 코어 기판과, 상기 코어 기판 상에 형성된 섬유 보강재 함유 수지층과, 상기 섬유 보강재 함유 수지층 상에 형성된 프라이머층에 의해 형성되며, 상기 제1 배선층에 도달하는 비어 홀을 구비한 층간 절연층과, 상기 프라이머층 상에 형성되며, 상기 비어 홀을 통해서 상기 제1 배선층에 접속되는 제2 배선층을 갖는 배선 기판이 제공된다.
또한, 그 개시의 다른 관점에 의하면, 제1 배선층을 구비한 코어 기판 상에, 섬유 보강재 함유 수지층 및 프라이머층이 차례로 적층된 적층체를 형성해서 층간 절연층을 얻는 공정과, 상기 층간 절연층을 가공함으로써, 상기 제1 배선층에 도달하는 비어 홀을 형성하는 공정과, 상기 프라이머층 상에, 상기 비어 홀을 통해서 상기 제1 배선층에 접속되는 제2 배선층을 형성하는 공정을 갖는 배선 기판의 제조 방법이 제공된다.
이하의 개시에 의하면, 배선 기판에서는, 코어 기판 상에 섬유 보강재 함유 수지층이 형성되어, 코어 기판의 강성이 보강되어 있다. 이에 따라, 배선 기판을 제조하는 공정에서 가열 처리 등이 반복해서 행해진다고 해도, 코어 기판에 비틀림이나 휨이 발생하는 것이 방지된다.
또한, 섬유 보강재 함유 수지층 상에 에폭시 수지 등으로 형성되는 프라이머층을 밀착층으로서 형성하고 있다. 프라이머층은 그 표면을 용이하게 조화(粗化)할 수 있기 때문에, 앵커 효과에 의해 배선층을 프라이머층 상에 밀착성 좋게 형성할 수 있다.
이렇게, 코어 기판을 섬유 보강재 함유 수지층으로 보강하고, 그 위에 프라이머층을 형성함으로써, 코어 기판의 비틀림이나 휨의 발생을 방지할 수 있음과 함께, 배선층(22)의 밀착성을 확보할 수 있다.
도 1은 예비적 사항에 따른 배선 기판을 나타내는 단면도.
도 2는 예비적 사항에 따른 배선 기판의 문제점을 설명하기 위한 단면도.
도 3의 (a)∼도 3의 (e)는 실시형태의 배선 기판의 제조 방법을 나타내는 단면도(그 1).
도 4의 (a)∼도 4의 (d)는 실시형태의 배선 기판의 제조 방법을 나타내는 단면도(그 2).
도 5의 (a)∼도 5의 (c)는 실시형태의 배선 기판의 제조 방법을 나타내는 단면도(그 3).
도 6의 (a)∼도 6의 (c)는 실시형태의 배선 기판의 제조 방법을 나타내는 단면도(그 4).
도 7은 실시형태의 배선 기판을 나타내는 단면도.
도 8은 도 7의 배선 기판을 사용하는 반도체 장치의 일례를 나타내는 단면도.
이하, 실시형태에 대하여 첨부한 도면을 참조해서 설명한다.
실시형태를 설명하기 전에, 기초가 되는 예비적 사항에 대하여 설명한다. 도 1에 나타내는 바와 같이, 예비적 사항에 따른 배선 기판(100)에서는, 두께 방향의 중앙부에 코어 기판(200)이 배치되어 있다. 코어 기판(200)에는 스루홀(TH)이 형성되어 있으며, 스루홀(TH)의 내벽에 스루홀 도금층(220)이 형성되어 있다. 또한, 스루홀(TH)의 남은 구멍에 수지(240)가 충전되어 있다.
또한, 코어 기판(200)의 양면측에는, 스루홀 도금층(220)을 통해서 상호 접속된 제1 배선층(300)이 각각 형성되어 있다. 또한, 코어 기판(200)의 양면측에 있어서, 제1 배선층(300) 상에는 제2, 제3, 제4 배선층(320, 340, 360)이 각각 적층되어 있다.
양면측의 제1∼제4 배선층(300, 320, 340, 360)은, 각각의 사이에 배치된 층간 절연층(400)을 통해서 적층되어 있다. 그리고, 제1∼제4 배선층(300, 320, 340, 360)은, 각 층간 절연층(400)에 형성된 비어 홀(VH)을 통해서 접속되어 있다.
또한, 코어 기판(200)의 양면측에 있어서, 제4 배선층(360)의 접속부 상에 개구부(420a)가 설치된 솔더 레지스트(420)가 각각 형성되어 있다.
코어 기판(200)은 유리 에폭시 수지로 형성되며, 그 두께는 400㎛∼800㎛이다. 코어 기판(200)은 비교적 두꺼운 두께를 갖는 리지드(rigid) 기판이며, 충분한 강성을 갖는다. 이 때문에, 배선 기판의 제조 공정에서 가열 처리 등을 반복해서 행해도, 배선 기판에 비틀림이나 휨이 발생하지 않는다.
최근에는, 전자 부품 장치의 소형화 및 고성능화 등이 요구되고 있으며, 그에 대응하기 위해서 배선 기판(100)의 코어 기판(200)의 박형화가 진행되고 있다.
도 2에는, 도 1의 배선 기판(100)에 있어서, 코어 기판(200)의 두께를 100㎛∼200㎛로 얇게 한 배선 기판(120)이 나타나 있다. 도 2에 있어서 그 외의 요소는 도 1과 동일하다.
배선 기판(120)의 코어 기판(200)의 두께가 100㎛∼200㎛로 얇아지면, 강성이 상당히 약해져, 리지드 기판이 아니게 되어 버린다. 이 때문에, 도 2에 나타내는 바와 같이, 배선 기판의 제조 공정에서 가열 처리 등을 반복해서 행하면, 내부에 발생하는 열응력에 대해서 코어 기판(200)이 견딜 수 없어, 배선 기판(120)에 비틀림이나 휨이 발생하는 문제가 있다.
이하에 설명하는 실시형태에서는 전술한 문제를 해소할 수 있다.
(실시형태)
도 3∼도 6은 실시형태의 배선 기판의 제조 방법을 나타내는 단면도, 도 7은 실시형태의 배선 기판을 나타내는 단면도이다. 이하, 실시형태의 배선 기판의 제조 방법을 설명하면서 배선 기판의 구조에 대하여 설명한다.
실시형태의 배선 기판의 제조 방법에서는, 도 3의 (a)에 나타내는 바와 같이, 우선 절연 수지 재료로 형성되는 코어 기판(10)을 준비한다. 코어 기판(10)은, 바람직하게는 유리 에폭시 수지 등의 섬유 보강재 함유 수지로 형성되지만, 폴리이미드 필름 등의 수지 필름으로 형성되어도 된다. 코어 기판(10)은 100㎛∼200㎛ 정도의 두께로 박형화되어 있으며, 충분한 강성을 갖고 있지 않다.
다음으로, 도 3의 (b)에 나타내는 바와 같이, 루터(router) 또는 금형 프레스기 등에 의해 코어 기판(10)을 두께 방향으로 관통 가공함으로써, 스루홀(TH)을 형성한다. 스루홀(TH)의 직경은 예를 들면 50㎛∼100㎛ 정도이다. 다면 따기용 대형의 코어 기판(10)을 사용하는 경우에는, 복수로 획정(劃定)된 제품 영역마다 스루홀(TH)이 각각 형성된다.
계속해서, 도 3의 (c)에 나타내는 바와 같이, 코어 기판(10)의 양면 및 스루홀(TH)의 내벽에 무전해 도금에 의해 구리층 등의 시드(seed)층(20a)을 형성한다. 또한, 도 3의 (d)에 나타내는 바와 같이, 코어 기판(10)의 양면측 및 스루홀(TH)의 내벽의 시드층(20a) 상에, 시드층(20a)을 도금 급전 경로로 이용하는 전해 도금에 의해 금속 도금층(20b)을 형성한다. 금속 도금층(20b)은 스루홀(TH) 내를 메워서 형성된다.
또한, 도 3의 (e)에 나타내는 바와 같이, 코어 기판(10)의 양면측에 있어서, 포토리소그래피 및 웨트 에칭에 의해 금속 도금층(20b) 및 시드층(20a)을 패터닝함으로써, 제1 배선층(20)을 형성한다.
제1 배선층(20)은 시드층(20a) 및 금속 도금층(20b)으로 형성되며, 그 전체의 두께는 예를 들면 20㎛∼50㎛이다. 양면측의 제1 배선층(20)은, 스루홀(TH)에 충전된 관통 전극(TE)을 통해서 상호 접속된다.
한편, 도 3의 (e)의 예 외에, 관통 전극(TE)이 스루홀(TH)의 내벽에 스루홀 도금층으로서 형성되고, 스루홀(TH)의 남은 구멍이 수지로 충전되어 있어도 된다. 즉, 양면측의 제1 배선층(20)은 스루홀(TH)에 형성된 도체층을 통해서 상호 접속되어 있으면 된다.
다음으로, 도 4의 (a)에 나타내는 바와 같이, 섬유 보강재 함유 수지 필름(30a)의 한쪽의 면에 프라이머 필름(32a)이 접착된 적층 필름(MF)을 준비한다.
섬유 보강재 함유 수지 필름(30a)은 유리 섬유, 아라미드 섬유, 탄소 섬유 등의 섬유 보강재에 열경화성 수지, 예를 들면 에폭시 수지를 함침시키고, 가열 건조함으로써 반경화 상태(B 스테이지)로 한 것이다. 섬유 보강재 함유 수지 필름(30a)은, 박막의 코어 기판(10)에 충분한 강성을 가지게 하기 위한 보강재로서 사용된다.
프라이머 필름(32a)은, 반경화 상태(B 스테이지)의 에폭시 수지 또는 폴리이미드 수지 등으로 형성되며, 배선층을 밀착성 좋게 형성하기 위한 밀착층으로서 기능한다.
섬유 보강재 함유 수지 필름(30a) 및 프라이머 필름(32a)의 양자에 있어서, 수지 중에 실리카 필러가 분산되어 있어도 된다.
그리고, 도 3의 (e)의 구조체의 양면에, 적층 필름(MF)의 섬유 보강재 함유 수지 필름(30a)의 면을 각각 배치하고, 190℃∼200℃의 온도에서 금형 등에 의해 열 프레스한다. 이에 따라, 코어 기판(10)의 양면측에 있어서, 섬유 보강재 함유 수지 필름(30a) 및 프라이머 필름(32a)이 용융해서 유동화한 후에 경화한다.
이렇게 해서, 도 4의 (b)에 나타내는 바와 같이, 코어 기판(10)의 양면측에, 섬유 보강재 함유 수지 필름(30a)으로 형성된 섬유 보강재 함유 수지층(30)이 각각 얻어진다. 또한, 양면측의 섬유 보강재 함유 수지층(30)은, 외면에 프라이머 필름(32a)으로 형성된 프라이머층(32)이 접착된 상태로 각각 형성된다.
예를 들면, 섬유 보강재 함유 수지층(30)의 두께는 40㎛∼60㎛이며, 프라이머층(32)의 두께는 10㎛∼20㎛이다.
섬유 보강재 함유 수지 필름(30a)이 용융해서 유동화함으로써, 제1 배선층(20) 사이의 스페이스 영역이 메워져서 제1 배선층(20)의 단차가 해소된다. 그 결과, 양면측의 프라이머층(32)의 외면이 평탄하게 되어 형성된다.
박형화되어 강성이 낮은 코어 기판(10)의 양면에 섬유 보강재 함유 수지층(30)을 형성함으로써, 코어 기판(10)의 강성이 보강된다. 따라서, 이후의 다층 배선의 각종 제조 공정에서 가열 처리 등을 반복해서 행해도, 코어 기판(10)에 비틀림이나 휨이 발생하는 것이 방지된다.
또한, 본 실시형태에서는 섬유 보강재 함유 수지층(30) 상에 프라이머층(32)을 형성하고 있다. 후술하는 바와 같이, 프라이머층(32) 상에 도금법에 의거해서 배선층이 형성된다. 배선층을 신뢰성 좋게 형성하기 위해서는, 배선층의 하지층의 표면을 조화면으로 해서 앵커 효과에 의해 밀착성을 확보할 필요가 있다.
섬유 보강재 함유 수지층(30)의 표면은 적당히 조화하는 것이 곤란하기 때문에, 섬유 보강재 함유 수지층(30) 상에 배선층을 직접 형성하면, 배선층의 충분한 밀착성이 얻어지지 않는다.
이 때문에, 본 실시형태에서는 표면을 용이하게 조화할 수 있는 에폭시 수지 등의 프라이머층(32)을 섬유 보강재 함유 수지층(30) 상에 형성하여, 프라이머층(32) 상에 배선층을 밀착성 좋게 형성하도록 하고 있다.
한편, 도 4의 (a) 및 도 4의 (b)의 예에서는, 적층 필름(MF)을 첩부(貼付)함으로써, 섬유 보강재 함유 수지층(30) 및 프라이머층(32a)를 형성했지만, 코어 기판(10)의 양면측에 섬유 보강재 함유 수지층(30)을 형성한 후에, 그 위에 프라이머층(32)을 적층해도 된다.
즉, 코어 기판(10)의 양면측에, 내측에서부터 차례로, 섬유 보강재 함유 수지층(30) 및 프라이머층(32)이 적층된 적층체를 형성하면 된다.
이렇게 해서, 코어 기판(10)의 양면측에, 섬유 보강재 함유 수지층(30) 및 프라이머층(32)으로 형성되는 제1 층간 절연층(40)이 얻어진다.
다음으로, 도 4의 (c)에 나타내는 바와 같이, 코어 기판(10)의 양면측에 있어서, 프라이머층(32) 및 섬유 보강재 함유 수지층(30)을 레이저로 가공함으로써, 제1 배선층(20)에 도달하는 제1 비어 홀(VH1)을 각각 형성한다.
그 후에, 도 4의 (d)에 나타내는 바와 같이, 과망간산법 등의 디스미어 처리에 의해, 제1 비어 홀(VH1) 내의 수지 스미어를 제거해서 클리닝 한다. 이때, 프라이머층(32)의 표면이 동시에 디스미어 처리된다.
이에 따라, 도 4의 (d)의 부분 확대 단면도에 나타내는 바와 같이, 프라이머층(32)의 표면은, 요철이 형성되어 조화면(R)으로 된다. 프라이머층(32)의 표면 거칠기(Ra)는 예를 들면 100㎚∼600㎚로 되어, 배선층을 형성할 때에 충분한 앵커 효과가 얻어진다.
또는, 디스미어 처리는, CF4 등의 가스를 사용하는 플라즈마 처리에 의해 행해도 된다. 이 경우에도, 프라이머층(32)의 표면을 적당한 조화면(R)으로 할 수 있다. 플라즈마 처리는 드라이 에칭 장치에 의해 행해진다.
또한, 디스미어 처리만으로는 조화가 부족할 경우에는, 디스미어 처리를 행한 후에, 프라이머층(32)의 표면을 플라즈마 처리 등으로 더 조화해도 된다.
계속해서, 도 5의 (a)에 나타내는 바와 같이, 코어 기판(10)의 양면측의 제1 층간 절연층(40) 상에, 제1 비어 홀(VH1)을 통해서 제1 배선층(20)에 접속되는 제2 배선층(22)을 각각 형성한다. 제2 배선층(22)은, 예를 들면 세미 애디티브법에 의해 형성된다.
상세하게 설명하면, 우선 도 4의 (d)의 구조체의 양면측에 있어서, 프라이머층(32) 상 및 제1 비어 홀(VH1)의 내벽에 무전해 도금 또는 스퍼터법에 의해 구리층 등의 시드층(도시하지 않음)을 형성한다.
계속해서, 제2 배선층(22)이 배치되는 제1 비어 홀(VH1)을 포함하는 영역에 개구부가 설치된 도금 레지스트(도시하지 않음)를 시드층 상에 형성한다. 계속해서, 시드층을 도금 급전 경로로 이용하는 전해 도금에 의해, 도금 레지스트의 개구부에 구리층 등의 금속 도금층(도시하지 않음)을 형성한다.
또한, 도금 레지스트를 제거한 후에, 금속 도금층을 마스크로 해서 시드층을 에칭함으로써 제2 배선층(22)을 얻는다.
다음으로, 도 5의 (b)에 나타내는 바와 같이, 코어 기판(10)의 양면측에 있어서, 제1 층간 절연층(40) 및 제2 배선층(22) 상에 미(未)경화의 수지 필름을 열 프레스로 첩부함으로써, 제2 층간 절연층(42)을 각각 형성한다.
또한, 도 5의 (c)에 나타내는 바와 같이, 코어 기판(10)의 양면측에 있어서, 제2 층간 절연층(42)을 레이저로 가공함으로써, 제2 배선층(22)에 도달하는 제2 비어 홀(VH2)을 각각 형성한다.
계속해서, 도 6의 (a)에 나타내는 바와 같이, 도 5의 (a)의 제2 배선층(22)의 형성 방법과 마찬가지의 방법에 의해, 코어 기판(10)의 양면측의 제2 층간 절연층(42) 상에, 제2 비어 홀(VH2)을 통해서 제2 배선층(22)에 접속되는 제3 배선층(24)을 각각 형성한다.
다음으로, 도 6의 (b)에 나타내는 바와 같이, 코어 기판(10)의 양면측에 있어서, 제2 층간 절연층(42) 및 제3 배선층(24) 상에 미경화의 수지 필름을 열 프레스로 첩부함으로써, 제3 층간 절연층(44)을 각각 형성한다. 또한 마찬가지로, 코어 기판(10)의 양면측에 있어서, 제3 층간 절연층(44)을 레이저로 가공함으로써, 제3 배선층(24)에 도달하는 제3 비어 홀(VH3)을 각각 형성한다.
계속해서, 도 6의 (c)에 나타내는 바와 같이, 도 5의 (a)의 제2 배선층(22)의 형성 방법과 마찬가지의 방법에 의해, 코어 기판(10)의 양면측의 제3 층간 절연층(44) 상에, 제3 비어 홀(VH3)을 통해서 제3 배선층(24)에 접속되는 제4 배선층(26)을 각각 형성한다.
그 후에, 도 7에 나타내는 바와 같이, 코어 기판(10)의 양면측의 제3 층간 절연층(44) 상에, 제4 배선층(26)의 접속부 상에 개구부(46a)가 설치된 솔더 레지스트(46)를 각각 형성한다. 또한, 필요에 따라, 양면측의 제4 배선층(26)의 접속부에 니켈/금 도금층을 형성하는 등 해서 컨택트층(도시하지 않음)을 형성한다.
이상에 의해, 실시형태의 배선 기판(1)이 얻어진다. 다면 따기용 대형의 코어 기판(10)을 사용하는 경우에는, 각 제품 영역으로부터 개개의 배선 기판(1)이 얻어지도록 최상의 솔더 레지스트(46)로부터 최하의 솔더 레지스트(46)까지 절단된다.
도 7에 나타내는 바와 같이, 실시형태의 배선 기판(1)에서는, 두께 방향의 중앙부에 코어 기판(10)이 배치되어 있다. 코어 기판(10)의 두께는 100㎛∼200㎛ 정도로 박형화되어 있다.
코어 기판(10)에는 두께 방향으로 관통하는 스루홀(TH)이 형성되어 있다. 코어 기판(10)의 양면측에는 제1 배선층(20)이 각각 형성되어 있다. 양면측의 제1 배선층(20)은 스루홀(TH) 내에 충전된 관통 전극(TE)을 통해서 상호 접속되어 있다.
코어 기판(10)의 양면측에는 섬유 보강재 함유 수지층(30)이 각각 형성되어 있다. 섬유 보강재 함유 수지층(30)은 박형화된 코어 기판(10)의 강성을 강화하는 보강재로서 기능한다. 또한, 양면측의 섬유 보강재 함유 수지층(30) 상에 프라이머층(32)이 각각 형성되어 있다. 섬유 보강재 함유 수지층(30) 및 프라이머층(32)에 의해 제1 층간 절연층(40)이 형성된다.
코어 기판(10)의 양면측에 있어서, 제1 층간 절연층(40)에는 제1 배선층(20)에 도달하는 제1 비어 홀(VH1)이 각각 형성되어 있다. 또한, 양면측의 제1 층간 절연층(40) 상에는, 제1 비어 홀(VH1)을 통해서 제1 배선층(20)에 접속되는 제2 배선층(22)이 각각 형성되어 있다.
프라이머층(32)은, 제2 배선층(22)을 밀착성 좋게 섬유 보강재 함유 수지층(30) 상에 형성하기 위한 밀착층으로서 기능한다. 프라이머층(32)의 표면은 조화면(R)(도 4의 (d))으로 되어 있으며, 앵커 효과에 의해 제2 배선층(22)이 프라이머층(32) 상에 밀착성 좋게 형성되어 있다.
또한, 코어 기판(10)의 양면측의 제1 층간 절연층(40) 및 제2 배선층(22) 상에, 제2 배선층(22)에 도달하는 제2 비어 홀(VH2)을 구비한 제2 층간 절연층(42)이 각각 형성되어 있다. 또한, 양면측의 제2 층간 절연층(42) 상에는, 제2 비어 홀(VH2)을 통해서 제2 배선층(22)에 접속된 제3 배선층(24)이 각각 형성되어 있다.
또한 마찬가지로, 코어 기판(10)의 양면측의 제2 층간 절연층(42) 및 제3 배선층(24) 상에, 제3 배선층(24)에 도달하는 제3 비어 홀(VH3)을 구비한 제3 층간 절연층(44)이 각각 형성되어 있다. 또한, 양면측의 제3 층간 절연층(44) 상에는, 제3 비어 홀(VH3)을 통해서 제3 배선층(24)에 접속된 제4 배선층(26)이 각각 형성되어 있다.
또한, 코어 기판(10)의 양면측의 제3 층간 절연층(44) 상에, 제4 배선층(26)의 접속부 상에 개구부(46a)가 설치된 솔더 레지스트(46)가 각각 형성되어 있다.
실시형태의 배선 기판(1)에서는, 코어 기판(10)이 박형화된다고 해도, 코어 기판(10)이 섬유 보강재 함유 수지층(30)으로 보강되어 있기 때문에 충분한 강성을 갖는다. 따라서, 배선 기판(1)의 제조 공정에 있어서 수지 필름을 열 프레스할 때의 가열 처리 등이 반복해서 행해진다고 해도, 코어 기판(10)은 내부에 발생하는 열응력에 견딜 수 있다.
이에 따라, 배선 기판(1)에 비틀림이나 휨이 발생하는 것이 방지된다. 또한, 코어 기판(10)의 강성이 보강되어 있으므로, 코어 기판(10)의 핸들링성이나 반송의 신뢰성을 향상시킬 수 있다.
또한, 섬유 보강재 함유 수지층(30)의 표면을 적당히 조화하는 것은 곤란하기 때문에, 섬유 보강재 함유 수지층(30) 상에 프라이머층(32)을 밀착층으로서 형성하고 있다. 전술한 바와 같이, 에폭시 수지 등으로 형성되는 프라이머층(32)은, 디스미어 처리를 행함으로써 용이하게 조화면(R)이 얻어지기 때문에, 앵커 효과에 의해 제2 배선층(22)을 밀착성 좋게 형성할 수 있다.
이렇게, 본 실시형태의 배선 기판(1)에서는, 코어 기판(10)을 섬유 보강재 함유 수지층(30)으로 보강하고, 그 위에 프라이머층(32)을 형성함으로써, 코어 기판(10)의 휨의 발생을 방지할 수 있음과 함께, 제2 배선층(22)의 밀착성을 확보할 수 있다. 이에 따라, 배선 기판(1)이 박형화되는 경우이더라도 충분한 신뢰성을 확보할 수 있다.
본 실시형태의 예에서는, 코어 기판(10) 양면측에, 관통 전극(TE)을 통해서 상호 접속되는 제1∼제4 배선층(20, 22, 24, 26)을 형성하고 있지만, 배선층의 적층 수는 임의로 설정할 수 있다.
또한, 코어 기판(10)의 한쪽 면에만 섬유 보강재 함유 수지층(30) 및 프라이머층(32)을 포함하는 다층 배선을 형성해도 된다.
그리고, 도 8에 나타내는 바와 같이, 도 7의 배선 기판(1)의 상면측의 제4 배선층(26)의 접속부에 반도체 칩(50)의 범프 전극(52)이 플립 칩 접속된다. 또한, 반도체 칩(50)과 배선 기판(1)의 극간에 언더필 수지(54)가 충전된다. 또한, 배선 기판(1)의 하면측의 제4 배선층(26)의 접속부에 솔더 볼을 탑재하는 등 해서 외부 접속 단자(56)를 형성한다.
이에 따라, 본 실시형태의 배선 기판을 사용하는 반도체 장치(5)가 얻어진다. 배선 기판(1)의 양면측의 제1∼제4 배선층(20, 22, 24, 26)에 의해, 반도체 칩(50)의 범프 전극(52)의 좁은 피치가 실장(實裝) 기판의 접속 전극의 넓은 피치에 대응하도록 피치 변환된다.
그리고, 반도체 장치(5)의 외부 접속 단자(56)가 마더 보드 등의 실장 기판의 접속 전극에 접속된다.
1 : 배선 기판
5 : 반도체 장치
10 : 코어 기판
20a : 시드층
20b : 금속 도금층
20 : 제1 배선층
22 : 제2 배선층
24 : 제3 배선층
26 : 제4 배선층
30 : 섬유 보강재 함유 수지층
30a : 섬유 보강재 함유 수지 필름
32 : 프라이머층
32a : 프라이머 필름
40 : 제1 층간 절연층
42 : 제2 층간 절연층
44 : 제3 층간 절연층
46 : 솔더 레지스트
46a : 개구부
50 : 반도체 칩
52 : 범프 전극
54 : 언더필 수지
56 : 외부 접속 단자
MF : 적층 필름
TE : 관통 전극
TH : 스루홀
VH1 : 제1 비어 홀
VH2 : 제2 비어 홀
VH3 : 제3 비어 홀

Claims (8)

  1. 제1 배선층을 구비한 코어 기판과,
    상기 코어 기판 상에 형성된 섬유 보강재 함유 수지층과, 상기 섬유 보강재 함유 수지층 상에 형성된 프라이머층에 의해 형성되며, 상기 제1 배선층에 도달하는 비어 홀을 구비한 층간 절연층과,
    상기 프라이머층 상에 형성되며, 상기 비어 홀을 통해서 상기 제1 배선층에 접속되는 제2 배선층을 갖는 것을 특징으로 하는 배선 기판.
  2. 제1항에 있어서,
    상기 코어 기판의 두께는, 100㎛∼200㎛인 것을 특징으로 하는 배선 기판.
  3. 제1항에 있어서,
    상기 프라이머층의 표면은 조화면(粗化面)으로 되어 있으며, 상기 제2 배선층은 상기 조화면 상에 형성되어 있는 것을 특징으로 하는 배선 기판.
  4. 제1항에 있어서,
    상기 제1 배선층은, 상기 코어 기판의 양면측에 형성되어, 상기 코어 기판의 스루홀에 형성된 도체층을 통해서 상호 접속되어 있고,
    상기 코어 기판의 양면측에, 상기 층간 절연층 및 상기 제2 배선층이 각각 형성되어 있는 것을 특징으로 하는 배선 기판.
  5. 제1 배선층을 구비한 코어 기판 상에, 섬유 보강재 함유 수지층 및 프라이머층이 차례로 적층된 적층체를 형성해서 층간 절연층을 얻는 공정과,
    상기 층간 절연층을 가공함으로써, 상기 제1 배선층에 도달하는 비어 홀을 형성하는 공정과,
    상기 프라이머층 상에, 상기 비어 홀을 통해서 상기 제1 배선층에 접속되는 제2 배선층을 형성하는 공정을 갖는 것을 특징으로 하는 배선 기판의 제조 방법.
  6. 제5항에 있어서,
    상기 코어 기판의 두께는, 100㎛∼200㎛인 것을 특징으로 하는 배선 기판의 제조 방법.
  7. 제5항에 있어서,
    상기 비어 홀을 형성하는 공정 후에, 상기 비어 홀 내를 디스미어 처리하는 공정을 갖고, 상기 디스미어 처리에 의해 상기 프라이머층의 표면을 조화면으로 하는 것을 특징으로 하는 배선 기판의 제조 방법.
  8. 제5항에 있어서,
    상기 제1 배선층은 상기 코어 기판의 양면측에 형성되며, 상기 코어 기판의 스루홀에 형성된 도체층을 통해서 상호 접속되어 있고,
    상기 층간 절연층을 얻는 공정, 상기 비어 홀을 형성하는 공정, 및 상기 제2 배선층을 형성하는 공정은, 상기 코어 기판의 양면측에서 행해지는 것을 특징으로 하는 배선 기판의 제조 방법.
KR1020130065791A 2012-06-15 2013-06-10 배선 기판 및 그 제조 방법 KR102049327B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-135592 2012-06-15
JP2012135592A JP6208411B2 (ja) 2012-06-15 2012-06-15 配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
KR20130141372A true KR20130141372A (ko) 2013-12-26
KR102049327B1 KR102049327B1 (ko) 2019-11-28

Family

ID=49755160

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130065791A KR102049327B1 (ko) 2012-06-15 2013-06-10 배선 기판 및 그 제조 방법

Country Status (5)

Country Link
US (1) US9252096B2 (ko)
JP (1) JP6208411B2 (ko)
KR (1) KR102049327B1 (ko)
CN (1) CN103517548B (ko)
TW (1) TWI587764B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11439022B2 (en) 2019-09-02 2022-09-06 Samsung Electro-Mechanics Co., Ltd. Printed circuit board

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015065322A (ja) * 2013-09-25 2015-04-09 日東電工株式会社 半導体装置の製造方法
JP6075789B2 (ja) * 2014-01-31 2017-02-08 京セラ株式会社 配線基板の製造方法
CN105307386B (zh) * 2015-09-15 2018-07-06 三星半导体(中国)研究开发有限公司 印刷电路板以及包括其的半导体封装件
US10643936B2 (en) * 2017-05-31 2020-05-05 Dyi-chung Hu Package substrate and package structure
JP7207192B2 (ja) * 2019-06-19 2023-01-18 Tdk株式会社 センサー用パッケージ基板及びこれを備えるセンサーモジュール、並びに、センサー用パッケージ基板の製造方法
JP7364383B2 (ja) * 2019-07-19 2023-10-18 株式会社 大昌電子 プリント配線板の製造方法
CN111366839B (zh) * 2020-03-28 2022-04-12 深圳中科系统集成技术有限公司 一种晶圆测试用探针转接板及其制作方法
TWI751554B (zh) * 2020-05-12 2022-01-01 台灣愛司帝科技股份有限公司 影像顯示器及其拼接式電路承載與控制模組

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008085111A (ja) * 2006-09-28 2008-04-10 Matsushita Electric Ind Co Ltd 配線基板とその製造方法
JP2009081367A (ja) * 2007-09-27 2009-04-16 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2010010329A (ja) 2008-06-26 2010-01-14 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP2010232418A (ja) 2009-03-27 2010-10-14 Tdk Corp 多層配線板及びその製造方法
JP2011139010A (ja) * 2009-12-31 2011-07-14 Kinko Denshi Kofun Yugenkoshi 回路基板およびその製造方法
JP2011181630A (ja) 2010-02-26 2011-09-15 Kyocer Slc Technologies Corp 配線基板の製造方法
WO2011138865A1 (ja) * 2010-05-07 2011-11-10 住友ベークライト株式会社 回路基板用エポキシ樹脂組成物、プリプレグ、積層板、樹脂シート、プリント配線板用積層基材、プリント配線板、及び半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117345A (ja) * 1997-06-19 1999-01-22 Ibiden Co Ltd 多層プリント配線板
JP3373406B2 (ja) * 1997-10-14 2003-02-04 イビデン株式会社 プリント配線板およびその製造方法
CN100383278C (zh) * 2002-02-28 2008-04-23 日本瑞翁株式会社 部分镀敷方法、部分镀敷树脂基材以及多层电路基板的制造方法
JP4488684B2 (ja) * 2002-08-09 2010-06-23 イビデン株式会社 多層プリント配線板
KR101131759B1 (ko) * 2003-04-07 2012-04-06 이비덴 가부시키가이샤 다층프린트배선판
JP2006086233A (ja) * 2004-09-14 2006-03-30 Sumitomo Bakelite Co Ltd 多層配線板およびその製造方法
JP2007150221A (ja) * 2005-10-27 2007-06-14 Fujitsu Ltd 多層回路基板およびその製造方法
JP5094323B2 (ja) * 2007-10-15 2012-12-12 新光電気工業株式会社 配線基板の製造方法
US8161637B2 (en) * 2009-07-24 2012-04-24 Ibiden Co., Ltd. Manufacturing method for printed wiring board
JP2012069926A (ja) * 2010-08-21 2012-04-05 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008085111A (ja) * 2006-09-28 2008-04-10 Matsushita Electric Ind Co Ltd 配線基板とその製造方法
JP2009081367A (ja) * 2007-09-27 2009-04-16 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2010010329A (ja) 2008-06-26 2010-01-14 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP2010232418A (ja) 2009-03-27 2010-10-14 Tdk Corp 多層配線板及びその製造方法
JP2011139010A (ja) * 2009-12-31 2011-07-14 Kinko Denshi Kofun Yugenkoshi 回路基板およびその製造方法
JP2011181630A (ja) 2010-02-26 2011-09-15 Kyocer Slc Technologies Corp 配線基板の製造方法
WO2011138865A1 (ja) * 2010-05-07 2011-11-10 住友ベークライト株式会社 回路基板用エポキシ樹脂組成物、プリプレグ、積層板、樹脂シート、プリント配線板用積層基材、プリント配線板、及び半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11439022B2 (en) 2019-09-02 2022-09-06 Samsung Electro-Mechanics Co., Ltd. Printed circuit board

Also Published As

Publication number Publication date
CN103517548A (zh) 2014-01-15
US20130334703A1 (en) 2013-12-19
KR102049327B1 (ko) 2019-11-28
US9252096B2 (en) 2016-02-02
JP6208411B2 (ja) 2017-10-04
TW201406240A (zh) 2014-02-01
JP2014003054A (ja) 2014-01-09
CN103517548B (zh) 2018-03-06
TWI587764B (zh) 2017-06-11

Similar Documents

Publication Publication Date Title
KR102049327B1 (ko) 배선 기판 및 그 제조 방법
KR101906883B1 (ko) 배선 기판 및 그 제조 방법
US8797757B2 (en) Wiring substrate and manufacturing method thereof
US7002080B2 (en) Multilayer wiring board
US10745819B2 (en) Printed wiring board, semiconductor package and method for manufacturing printed wiring board
US9775237B2 (en) Wiring substrate and method for manufacturing the same
US10098243B2 (en) Printed wiring board and semiconductor package
US6711812B1 (en) Method of making metal core substrate printed circuit wiring board enabling thermally enhanced ball grid array (BGA) packages
US20110024898A1 (en) Method of manufacturing substrates having asymmetric buildup layers
US8945329B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP2007027683A (ja) 配線基板及びその製造方法
JP2006339482A (ja) 配線基板及びその製造方法
JP2009295850A (ja) 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ
KR20140108164A (ko) 배선 기판 및 그 제조 방법
US9137896B2 (en) Wiring substrate
KR101044105B1 (ko) 휨 발생 방지를 위한 기판의 제조방법
US9420696B2 (en) Method of manufacturing wiring substrate
US20190124768A1 (en) Printed wiring board
JP7337185B2 (ja) 配線基板
US8125074B2 (en) Laminated substrate for an integrated circuit BGA package and printed circuit boards
JP4585923B2 (ja) 配線基板及びその製造方法
TWI399149B (zh) 線路板及其製造方法
KR101197782B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
TW201316856A (zh) 內藏元件之基板及其製造方法
JP2015088544A (ja) プリント配線板の製造方法およびプリント配線板

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right