JP2010232418A - 多層配線板及びその製造方法 - Google Patents

多層配線板及びその製造方法 Download PDF

Info

Publication number
JP2010232418A
JP2010232418A JP2009078223A JP2009078223A JP2010232418A JP 2010232418 A JP2010232418 A JP 2010232418A JP 2009078223 A JP2009078223 A JP 2009078223A JP 2009078223 A JP2009078223 A JP 2009078223A JP 2010232418 A JP2010232418 A JP 2010232418A
Authority
JP
Japan
Prior art keywords
layer
conductor layer
resin layer
metal
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009078223A
Other languages
English (en)
Other versions
JP4844904B2 (ja
Inventor
Hiroyuki Uematsu
博幸 上松
Kenichi Kawabata
賢一 川畑
Kenji Nagase
健司 長瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2009078223A priority Critical patent/JP4844904B2/ja
Priority to US12/659,893 priority patent/US8591750B2/en
Publication of JP2010232418A publication Critical patent/JP2010232418A/ja
Application granted granted Critical
Publication of JP4844904B2 publication Critical patent/JP4844904B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0358—Resin coated copper [RCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0353—Making conductive layer thin, e.g. by etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/054—Continuous temporary metal layer over resist, e.g. for selective electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0585—Second resist used as mask for selective stripping of first resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/389—Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】多層配線板の反りや凹凸が生じても、配線層を形成するためのマスクとして均一性に優れた薄膜のパターンを簡易に形成することができる多層配線板の製造方法を提供する。
【解決手段】支持基体１１に金属層１２，１３が設けられた両面ＣＣＬ１０の表面に、プライマー樹脂層２１と金属層２２からなるプライマー付金属箔２０を載置し、両者を接合し、プライマー樹脂層２１を硬化させる。次に、金属層２２側からビアＶｂを穿設し、その上に金属めっき層３０を形成する。次に、エッチダウンした金属めっき層３０と金属層２２をパターニングした後、今度はそれをマスクとして、プライマー樹脂層２１をパターニングする。そして、そのパターニングされたプライマー樹脂層２１をマスクとして、両面ＣＣＬ１０の金属層１２及び金属めっき層３０をパターニングして配線パターンを形成する。
【選択図】図１６

Description

本発明は、多層配線板及びその製造方法に関する。
従来、多層配線板（多層配線基板）において、導体回路パターン等の配線層を絶縁層上に形成するための方法としては、配線パターン部分に選択的に配線層を形成するアディティブ法、多層配線板の基板全面に下地層を形成した後、その下地層の配線パターン部分以外を選択的に除去又はマスクし、パターン状に残った又は露出した下地層を利用してこの上に配線層を形成するセミアディティブ法、基板全面に導体層を形成した後、その導体層上にレジスト（感光性樹脂）層を形成し、そのレジスト層を露光・硬化した後、現像によって不要部分を除去してパターニングし、残ったレジスト層のパターンをマスクとして露出した部分の導体層をエッチング等により除去することにより、配線パターン以外の部分の導体層を選択的に除去して配線層を形成するサブトラクティブ法が知られている（例えば、特許文献１参照）。
特開２００５−１３６２８２号公報
これらの方法の中でも、サブトラクティブ法で形成する導体回路パターンのライン間のピッチは、一般に、マスク層となるレジスト層の厚さに依存する。これは、レジスト層の厚さが薄い場合、レジスト層のパターンのライン間にエッチング液が循環し易く（捌け具合がよく）、レジスト層のパターン間の溝（凹部）の底部に露呈している導体層がエッチングされ易いのに対し、レジスト層の厚さが厚い場合、レジスト層のパターンのライン間にエッチング液が循環し難く（捌け具合が悪く）、レジスト層のパターン間の溝底部に露呈している導体層がエッチングされ難いことによる。かかる状況は、特に、高エッチングファクター（エッチングの深さ方向の進行量を横方向（サイドエッチ又はアンダーカット）への進行量で除した値）のエッチング液の場合に顕著となり得る。なお、化学エッチングの代わりにウェットブラストによって導体層をエッチングする方法もあるが、この場合にも、ブラストスラリーの循環し易さによって同様な傾向が認められる。
そこで、近時の電子機器等に対する更なる小型化、薄型化、高密度実装化の要求に応えるべく配線パターンの更なる狭ピッチ化を達成するために、レジスト層として液体レジストを種々の方法で塗布することにより、レジスト層の厚さをより薄く、具体的には、平均厚さとして数μｍ程度の薄いレジスト層を形成可能な方法が知られている。また、液体レジストの代わりにより薄いドライフィルムレジストを用いる方法も知られている。
しかし、多層配線板の厚さは極めて薄くなってきており、それ自体、反りや凹凸が生じてしまい易く、通常の液体レジストの厚さよりも、その反りの程度や凹凸の寸法差（高低差）が大きいことも多く、そうなると、液体レジストを用いて薄い均一な膜厚のレジスト層を形成することは困難な傾向にある。また、本発明者の知見によれば、ドライフィルムレジストを用いた場合も、多層配線板の基板の反りや凹凸によって、薄い均一な膜厚のレジスト層を形成することは困難な傾向にあり、且つ、薄くなればなるほど、フィルムの取り扱いが難しく煩雑となる傾向にある。
そこで、本発明はかかる事情に鑑みてなされたものであり、多層配線板の反りや凹凸が生じても、配線層を形成するためのマスクとして均一性に優れた薄膜のパターンを簡易に形成することができる多層配線板の製造方法及びそれにより形成される多層配線板を提供することを目的とする。
上記課題を解決するために、本発明による多層配線板の製造方法は、絶縁層の少なくとも一面に第１の導体層を形成する工程と、樹脂層及び第２の導体層からなる積層シートを、第１の導体層上にその樹脂層が接するように載置し、その樹脂層を硬化させる工程と、第２の導体層をパターニングする工程と、パターニングされた第２の導体層をマスクとして、樹脂層をエッチングする工程と、少なくともそのエッチングされた樹脂層をマスクとして、第１の導体層をエッチングし、配線パターンを形成する工程とを有する。
この際、絶縁層は、その絶縁層を貫通する接続孔を有しており、第１の導体層を形成する工程においては、その接続孔の内部にも第１の導体層を形成するようにしてもよい。また、絶縁層の少なくとも一面に予め導体層を形成しておき、その後、絶縁層に接続孔を形成し、それから、その接続孔の内部、及び、予め形成された導体層上に更に導体層を形成してもよく、この場合、予め形成された導体層と後から追加形成された導体層の両方が「第１の導体層」となり得る。
或いは、本発明による多層配線板の製造方法は、絶縁層の一面側及び他面側に第１の導体層を形成する工程と、樹脂層及び第２の導体層からなる積層シートを、絶縁層の一面側に形成された第１の導体層上にその樹脂層が接するように載置し、その樹脂層を硬化させる工程と、積層シート、絶縁層の一面側に形成された第１の導体層、及び、絶縁層を貫通する接続孔を形成し、絶縁層の他面側に形成された第１の導体層を接続孔の内部に露出させる工程と、第２の導体層上、及び、接続孔の内部に第３の導体層を形成する工程と、第２の導体層及び第３の導体層をパターニングする工程と、パターニングされた第２の導体層及び第３の導体層をマスクとして、樹脂層をエッチングする工程と、少なくともそのエッチングされた樹脂層をマスクとして、絶縁層の一面側に形成された第１の導体層をエッチングし、配線パターンを形成する工程とを有する。
このように構成された多層配線板の製造方法においては、いずれの場合においても、樹脂層及び第２の導体層からなる積層シートを、その樹脂層と、絶縁層上の第１の導体層とが接するように設けるので、まず、第２の導体層に形成されたパターンをマスクとして樹脂層がパターニングされ、さらに、その樹脂層のパターンをマスクとして第１の導体層がエッチングにより除去されて配線層が形成される。よって、配線層をエッチングするためのマスクとなる樹脂層の厚さを薄く制御すれば、配線層のライン間隔を確実に狭ピッチ化（ファインピッチ化）することが可能となる。また、樹脂層のみのシートではなく、樹脂層と第２の導体層との積層シートを用いるので、取扱性に優れ、第１の導体層が形成された絶縁層に接合させ易い利点がある。さらに、このように薄い樹脂層と第２の導体層からなる積層シートを、絶縁層上に形成された第１の導体層に接合させるので、絶縁層（基板）の反りや凹凸が生じても、その形状に応じて一様な厚さの樹脂層を簡易に積層形成することができる。
また、配線層の狭ピッチ化を実現し易い観点からは、積層シートの樹脂層として、第１の導体層よりも厚さが薄いものを用いることが好ましい。
その絶縁層の寸法は特に制限されるものではないが、具体的には、例えば、厚さが０．１μｍ〜５μｍ程度のものが挙げられる。この絶縁層の厚さが０．１μｍ未満であると、絶縁層の機械的強度が過度に低下し、例えば、レーザー加工や物理的加工が施された場合に破壊されたりクラックが生じたりといった不都合が生じることがある。また、この絶縁層の厚さが５μｍ程度を超えると、配線層を形成するためのマスクが過度に厚くなり配線層の微細化に十分に対応し難くなる傾向にある。
また、絶縁層とともに積層シートを形成する第２の導体層の寸法も特に制限されないが、具体的には、例えば、その厚さが０．１μｍ〜１２μｍ程度のものが挙げられる。この第２の導体層の厚さが０．１μｍ未満であると、第２の導体層の機械的強度が過度に低下してしまい、積層シートの取扱性が悪化してしまうとともに、第２の導体層が剥離等して絶縁層が露出してしまうことがあり得る。一方、この第２の導体層の厚さが１２μｍ程度を超えると、絶縁層から、配線層の微細化のために必要な配線層形成用のマスクを形成することが困難となってしまう傾向にある。なお、第２の導体層が１２μｍ程度以下であれば、その第２の導体層をパターニングする際のマスクとしては、過度に薄くない通常のマスク（レジストマスク）を用いることができる。
また、本発明による多層配線板は、本発明の多層配線板の製造方法によって有効に得られるものであり、すなわち、絶縁層の少なくとも一面に第１の導体層を形成し、樹脂層及び第２の導体層の積層シートを、第１の導体層上にその樹脂層が接するように載置し、その樹脂層を硬化させ、第２の導体層をパターニングし、パターニングされた第２の導体層をマスクとして、樹脂層をエッチングし、少なくともそのエッチングされた樹脂層をマスクとして、第１の導体層をエッチングし、配線パターンを形成することにより得られるものである。
或いは、本発明による多層配線板は、絶縁層の一面側及び他面側に第１の導体層を形成し、樹脂層及び第２の導体層の積層シートを、絶縁層の一面側に形成された第１の導体層上にその樹脂層が接するように載置し、その樹脂層を硬化させ、積層シート、絶縁層の一面側に形成された第１の導体層、及び、絶縁層を貫通する接続孔を形成し、絶縁層の他面側に形成された第１の導体層を接続孔の内部に露出させ、第２の導体層上、及び、接続孔の内部に第３の導体層を形成し、第２の導体層及び第３の導体層をパターニングし、パターニングされた第２の導体層及び第３の導体層をマスクとして、樹脂層をエッチングし、少なくともそのエッチングされた樹脂層をマスクとして、絶縁層の一面側に形成された導体層をエッチングし、配線パターンを形成することにより得られるものである。
本発明によれば、配線層を形成すべき第１の導体層上に、絶縁層及び第２の導体層からなる積層シートを、その絶縁層が第１の導体層に接するように接合し、第１の導体層からの配線層の形成に際して、その絶縁層をパターニングしたものをマスクとして用いることができるので、その絶縁層の厚さを十分に薄く制御することにより、従来の液体レジストやドライフィルムレジストでは困難であった配線層の更なる微細化・狭ピッチ化を実現することができる。
本発明の一形態により多層配線板を形成している状態を示す図である。 本発明の一形態により多層配線板を形成している状態を示す図である。 本発明の一形態により多層配線板を形成している状態を示す図である。 本発明の一形態により多層配線板を形成している状態を示す図である。 本発明の一形態により多層配線板を形成している状態を示す図である。 本発明の一形態により多層配線板を形成している状態を示す図である。 本発明の一形態により多層配線板を形成している状態を示す図である。 本発明の一形態により多層配線板を形成している状態を示す図である。 本発明の一形態により多層配線板を形成している状態を示す図である。 本発明の一形態により多層配線板を形成している状態を示す図である。 本発明の一形態により多層配線板を形成している状態を示す図である。 本発明の一形態により多層配線板を形成している状態を示す図である。 本発明の一形態により多層配線板を形成している状態を示す図である。 本発明の一形態により多層配線板を形成している状態を示す図である。 本発明の一形態により多層配線板を形成している状態を示す図である。 本発明の一形態により多層配線板を形成している状態を示す図である。 本発明の他の形態により多層配線板を形成している状態を示す図である。 本発明の他の形態により多層配線板を形成している状態を示す図である。 本発明の他の形態により多層配線板を形成している状態を示す図である。 本発明の他の形態により多層配線板を形成している状態を示す図である。 本発明の他の形態により多層配線板を形成している状態を示す図である。 本発明の他の形態により多層配線板を形成している状態を示す図である。 本発明の他の形態により多層配線板を形成している状態を示す図である。 本発明の他の形態により多層配線板を形成している状態を示す図である。 本発明の他の形態により多層配線板を形成している状態を示す図である。 本発明の他の形態により多層配線板を形成している状態を示す図である。 本発明の他の形態により多層配線板を形成している状態を示す図である。 本発明の他の形態により多層配線板を形成している状態を示す図である。 本発明の他の形態により多層配線板を形成している状態を示す図である。 本発明の他の形態により多層配線板を形成している状態を示す図である。 本発明の他の形態により多層配線板を形成している状態を示す図である。 本発明の他の形態により多層配線板を形成している状態を示す図である。 本発明の他の形態により多層配線板を形成している状態を示す図である。 本発明の他の形態により多層配線板を形成している状態を示す図である。 本発明の他の形態により多層配線板を形成している状態を示す図である。 本発明の他の形態により多層配線板を形成している状態を示す図である。
以下、本発明の実施の形態について、図面を参照して説明する。なお、図面中、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。
図１乃至図１６は、本発明による多層配線板の製造方法の一実施形態により多層配線板を形成している状態を示すプロセスフロー図（工程図）である。
本実施形態においては、まず、両面ＣＣＬ（Copper Clad Laminate）１０を用意する（図１：第１の導体層を形成する工程）。両面ＣＣＬ１０は、支持基体１１（絶縁層）の両面のそれぞれに、例えば箔状又は膜状の金属層１２，１３（第１の導体層）が設けられたものである。金属層１２，１３の材質としては、特に制限されず、例えば、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、タングステン（Ｗ）等の金属が挙げられ、これらのなかでは、導電率やコストの観点から銅（Ｃｕ）が好ましい（以下、他の導体層、金属膜、配線層についても同様）。また、金属層１２，１３の厚さは特に制限されないが、例えば７μｍ程度のものを用いることができる。
また、支持基体１１としては、例えば樹脂絶縁層が挙げられ、それに用いられる樹脂材料としては、具体的には、例えば、ビニルベンジル樹脂、ポリビニルベンジルエーテル化合物樹脂、ビスマレイミドトリアジン樹脂（ＢＴレジン）、ポリフェニレエーテル（ポリフェニレンエーテルオキサイド）樹脂（ＰＰＥ，ＰＰＯ）、シアネートエステル樹脂、エポキシ＋活性エステル硬化樹脂、ポリフェニレンエーテル樹脂（ポリフェニレンオキサオド樹脂）、硬化性ポリオレフィン樹脂、ベンゾシクロブテン樹脂、ポリイミド樹脂、芳香族ポリエステル樹脂、芳香族液晶ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリエーテルイミド樹脂、ポリアクリレート樹脂、ポリエーテルエーテルケトン樹脂、フッ素樹脂、エポキシ樹脂、フェノール樹脂又はベンゾオキサジン樹脂の単体、又は、これらの樹脂に、シリカ、タルク、炭酸カルシウム、炭酸マグネシウム、水酸化アルミニウム、水酸化マグネシウム、ホウ酸アルミウイスカ、チタン酸カリウム繊維、アルミナ、ガラスフレーク、ガラス繊維、窒化タンタル、窒化アルミニウム等を添加した材料、さらに、これらの樹脂に、マグネシウム、ケイ素、チタン、亜鉛、カルシウム、ストロンチウム、ジルコニウム、錫、ネオジウム、サマリウム、アルミニウム、ビスマス、鉛、ランタン、リチウム及びタンタルのうち少なくとも１種の金属を含む金属酸化物粉末を添加した材料、またさらには、これらの樹脂に、ガラス繊維、アラミド繊維等の樹脂繊維等を配合した材料、或いは、これらの樹脂をガラスクロス、アラミド繊維、不織布等に含浸させ材料、等を挙げることができ、電気特性、機械特性、吸水性、リフロー耐性等の観点から、適宜選択して用いることができる。
次いで、この両面ＣＣＬ１０の一面側に形成された金属層１２の表面を粗面化して粗面化層１２ａを形成する。ここで、金属層１２の表面部に１０〜２００ｎｍの微細孔を形成する低粗化処理を行ってもよい。また、その後の樹脂層を形成するため、低粗化の粗面化層１２ａ上にシラン化合物（図示せず）が固着されていることが好ましい。配線パターンが微細になればなるほど、伝送時の損失が生じ易くなる傾向にあるが、低粗化処理を施した粗面化層１２ａを有すると、かかる伝送時の損失を効果的に低減させることが可能である。
次に、未硬化のプライマー樹脂層２１（樹脂層）が形成された銅箔等の金属層２２（第２の導体層）からなる片面ＣＣＬ（Copper Clad Laminate）構造を有するプライマー付金属箔２０（積層シート）を、その未硬化のプライマー樹脂層２１が金属層１２の粗面化層１２ａと接するように載置し、両面ＣＣＬ１０とプライマー付金属箔２０を例えば熱プレスして両者を接合し、プライマー樹脂層２１を硬化させる（図１から図２：積層シートを載置し、樹脂層を硬化させる工程）。プライマー樹脂層２１は、エポキシ樹脂、硬化剤、芳香族ポリアミド樹脂ポリマー等で構成され、高弾性、高靭性を示す樹脂層である。低粗化処理を施した粗面化層１２ａに通常のエポキシ樹脂を接合させると一定の強度は得られるが、高弾性、高靭性をもつプライマー樹脂層２１であれば、粗面化層１２ａにより更に強固に接合し易い。プライマー樹脂層２１の厚さは、特に制限されず、上述の如く、具体的には、例えば、０．１μｍ〜５μｍ程度の薄いものが挙げられる。また、金属層２２の厚さも特に制限されず、上述の如く、具体的には、例えば、０．１μｍ〜１２μｍ程度の薄いものが挙げられる。
それから、その積層体に、金属層２２側から、所定径を有する例えばレーザービームＬａ（例えば、ＵＶ−ＹＡＧレーザー）を照射し、金属層２２、硬化したプライマー樹脂層２１、及び金属層１２を貫通し、かつ、支持基体１１の途中まで、ビア形成用の孔Ｖａを穿設する（図３）。次に、その孔Ｖａの部位に、同等径を有するレーザービームＬｂ（例えば、炭酸ガス（ＣＯ2）レーザー）を照射し、支持基体１１を貫通するビアＶｂ（接続孔）を穿設し、そのビアＶｂの内部に、支持基体１１の他面側に形成された金属層１３の一部を露出させる（図４：接続孔を形成し、第１の導体層を接続孔の内部に露出させる工程）。このとき、ビアＶｂを異なるレーザーを用いて二段階で形成せずに、例えば、炭酸ガス（ＣＯ2）レーザーを用いて一段階でビアＶｂを穿設してもよい。
その後、そのビアＶｂが設けられた積層体の金属層２２上、及び、ビアＶｂの内部に銅めっき等の金属めっきを施すことにより、金属層２２上を覆い且つビアＶｂの内部を充填する金属めっき層３０を形成する（図５：第２の導体層上、及び、接続孔の内部に第３の導体層を形成する工程）。次に、金属層２２上の金属めっき層３０の厚さが所定の厚さ（特に制限されないが、例えば数μｍ）となるまで、金属めっき層３０をエッチダウンする（図６）。次いで、その金属めっき層３０の上に、例えば紫外線感光型のドライフィルムレジスト４０を積層接着した後（図７）、例えばメタルマスク（レチクル）等の所定のマスクＭ１をドライフィルムレジスト４０の上方に配置し、紫外線等の硬化線Ｒを、マスクＭ１を介してドライフィルムレジスト４０上に露光する（図８）。図示においては、ドライフィルムレジスト４０において露光されずに未硬化な部位４１と、露光により硬化された部位４２を区別して表示した。
続けて、マスクＭ１を撤去し、露光済みのドライフィルムレジスト４０を現像して、ドライフィルムレジスト４０における未硬化な部位４１を金属めっき層３０上から除去する（図９）。次に、露光により硬化されドライフィルムレジスト４０上に残存した部位４２をマスクとして、部位４２間に露出した金属めっき層３０及びその下層部位の金属層２２をウェットエッチ等によりエッチングして（マイクロエッチ）、パターニングを行う（図１０：第２の導体層及び第３の導体層をパターニングする工程）。これにより、当初、プライマー付金属箔２０の構成要素であった金属層２２がパターニングされ、プライマー樹脂層２１の一部が露出する。
次に、マスクとして使用したドライフィルムレジスト４０の残部である部位４２を、剥離除去する（図１１）。それから、パターニングされた金属めっき層３０及び金属層２２をマスクとして、それらのパターンの間に露出したプライマー樹脂層２１に、例えば、レーザービーム、ウェットブラストメディア、デスミアメディア等の媒体Ｌｃを照射して、その部位のプライマー樹脂層２１をエッチングして除去する（図１２：パターニングされた第２の導体層及び第３の導体層をマスクとして、樹脂層をエッチングする工程）。
次いで、図１２に示す積層体にウェットエッチング等のエッチングを施す。これにより、プライマー樹脂層２１上の金属めっき層３０、及び、プライマー樹脂層２１が除去されて露出した粗面化層１２ａを有する金属層１２が除去されていき、やがて、プライマー樹脂層２１上に残っていた金属層２２も除去される。更にエッチングが進むと、パターニングされたプライマー樹脂層２１をマスクとして、そのパターン間の金属層１２、及びビアＶｂ内部の金属めっき層３０の上部の一部が除去され、パターニングされた金属層１２及びビアＶｂ内部の金属めっき層３０によって構成される配線パターンが形成される（図１３：エッチングされた樹脂層をマスクとして、絶縁層の一面側に形成された第１の導体層をエッチングし、配線パターンを形成する工程）。
このとき、金属層１２をエッチングするマスクとして、上述したような薄いプライマー樹脂層２１のパターンを用いるので、支持基体１１等の反りや凹凸が生じても、配線層を形成するためのマスクとして均一性に優れた薄膜のパターンを簡易に形成することができ、これにより、そのパターン間の間隔が狭くても金属層１２のエッチングを良好に行うことができ、形成される配線パターンの微細化・狭ピッチ化が可能となる。また、プライマー樹脂層２１の両端部が、そのパターン間の金属層１２のサイドエッチが進む際の初期に下側に撓むので、更にサイドエッチが進んでしまうことを抑止することができる。
さらに、必要に応じて、残留したプライマー樹脂層２１にプラズマＬｄ等を照射してその表面の粗化処理を行う（図１４）。このとき、プライマー樹脂層２１を除去してしまってもよい（同図においては、プライマー樹脂層２１が残っている状態を示した。）。次に、その上に、樹脂層４５をビルドアップ（積層）して表面を平坦化した後（図１５）、さらにその上に、所定厚さ（例えば、金属層１２，１３と同等の厚さ）の上層金属層５０を積層し、プレス成型して、本実施形態による多層配線板１を得る。
このとき、残存するプライマー樹脂層２１の表面が粗面化されていれば、その上にビルドアップされる樹脂層４５との接合性が格段に高められ得る。なお、樹脂層４５としては、ビルドアップ層であってもよいし、多層配線板１の最表面に形成されるソルダーレジストであってもよい。
そして、プライマー樹脂層２１と樹脂層４５との境界面の表面粗さは、金属層１２とプライマー樹脂層２１との境界面の表面粗さ（すなわち粗面化層１２ａの粗さ）よりも小さいことが好ましい。すなわち、プライマー樹脂層２１は、表面粗さが小さい金属層１２の表面（粗面化層１２ａ）に十分に密着可能であるが、プライマー樹脂層２１とその上の樹脂層４５との密着性を高めるためには、それらの境界層がより粗い方が好適である。この粗さは、金属層２２にプライマー樹脂層２１が接合している接合面にける粗化形態であり、プライマー樹脂層２１の厚さよりも小さい範囲内において、表面粗さ及び粗化形状を適宜選択することができる。この表面粗さＲｚは、レーザー変位計等によって測定することができ、粗化形状は断面観察より確認することができる。
図１７乃至図３６は、本発明による多層配線板の製造方法の他の実施形態により多層配線板を形成している状態を示すプロセスフロー図（工程図）である。
本実施形態においても、まず、支持基体１１の両面にそれぞれ金属層１２，１３が形成された両面ＣＣＬ１０を用意する（図１７）。次に、両面ＣＣＬ１０の一面側に、ドライフィルムレジスト４０を積層接着する（図１８）。それから、図８で説明したのと同様にして、例えばメタルマスク（レチクル）等の所定のマスクＭ１をドライフィルムレジスト４０の上方に配置し、紫外線等の硬化線Ｒを、マスクＭ１を介してドライフィルムレジスト４０上に露光し、ドライフィルムレジスト４０において露光されずに未硬化な部位４１と、露光により硬化された部位４２を得る（図１９）。続けて、マスクＭ１を撤去し、露光済みのドライフィルムレジスト４０を現像して、ドライフィルムレジスト４０における未硬化な部位４１を金属層１２上から除去する（図２０）。
次に、露光により硬化されたドライフィルムレジスト４０上に残存した部位４２をマスクとして、部位４２間に露出した金属層１２をウェットエッチ等によりエッチングしてパターニングを行う（図２１）。それから、マスクとして使用したドライフィルムレジスト４０の残部である部位４２を剥離除去する（図２２）。次いで、図３及び図４で説明したのと同様に、金属層１２側から、所定径を有する例えばレーザービームＬａ及び／又はレーザービームＬｂを照射し、支持基体１１を貫通するビアＶｂを穿設し、そのビアＶｂの内部に、支持基体１１の他面側に形成された金属層１３の一部を露出させる（図２３）。その後、図５で説明したのと同様に、そのビアＶｂが設けられた積層体の金属層１２上、及び、ビアＶｂの内部に銅めっき等の金属めっきを施すことにより、金属層１２上を覆い且つビアＶｂの内部を充填する金属めっき層３０を形成する（図２４）。
次に、図６で説明したのと同様に、金属層１２上の金属めっき層３０の厚さが所定の厚さ（特に制限されないが、例えば数μｍ）となるまで、金属めっき層３０をエッチダウンする（図２５）。次いで、未硬化のプライマー樹脂層２１が形成された銅箔等の金属層２２からなるプライマー付金属箔２０を、その未硬化のプライマー樹脂層２１が金属めっき層３０と接するように載置し、図２５に示す状態の積層体とプライマー付金属箔２０を例えば熱プレスして両者を接合し、プライマー樹脂層２１を硬化させる（図２６：積層シートを載置し、樹脂層を硬化させる工程）。このように、本実施形態では、金属層１２及びエッチダウンされた金属めっき層３０から第１の導体層が形成されている。すなわち、両面ＣＣＬ１０を用意する図１７に示す工程も、金属めっき層３０を金属層１２上及びビアＶｂ内に形成する工程も、絶縁層の少なくとも一面に第１の導体層を形成する工程に相当する。
次に、プライマー付金属箔２０の金属層２２の上に、再び、例えば紫外線感光型のドライフィルムレジスト４０を積層接着した後（図２７）、例えばメタルマスク（レチクル）等の所定のマスクＭ１をドライフィルムレジスト４０の上方に配置し、紫外線等の硬化線Ｒを、マスクＭ１を介してドライフィルムレジスト４０上に露光し、ドライフィルムレジスト４０において露光されずに未硬化な部位４１と、露光により硬化された部位４２を得る（図２８）。
続けて、マスクＭ１を撤去し、露光済みのドライフィルムレジスト４０を現像して、ドライフィルムレジスト４０における未硬化な部位４１を金属層２２上から除去する（図２９）。次に、露光により硬化されたドライフィルムレジスト４０上に残存した部位４２をマスクとして、部位４２間に露出した金属層２２をウェットエッチ等によりエッチングして（マイクロエッチ）、パターニングを行う（図３０：第２の導体層をパターニングする工程）。これにより、当初、プライマー付金属箔２０の構成要素であった金属層２２がパターニングされ、プライマー樹脂層２１の一部が露出する。
次に、マスクとして使用したドライフィルムレジスト４０の残部である部位４２を、剥離除去する（図３１）。それから、パターニングされた金属層２２をマスクとして、それらのパターンの間に露出したプライマー樹脂層２１に、例えば、レーザービーム、ウェットブラストメディア、デスミアメディア等の媒体Ｌｃを照射して、その部位のプライマー樹脂層２１をエッチングして除去する（図３２：パターニングされた第２の導体層をマスクとして、樹脂層をエッチングする工程）。
次いで、図３２に示す積層体にウェットエッチング等のエッチングを施す。これにより、プライマー樹脂層２１上の金属層２２、及び、プライマー樹脂層２１が除去されて露出した金属層１２が除去されていき、やがて、プライマー樹脂層２１上に残っていた金属層２２も除去される。更にエッチングが進むと、パターニングされたプライマー樹脂層２１をマスクとして、そのパターン間の金属めっき層３０及び金属層１２が除去され、パターニングされた金属層１２、及び、ビアＶｂ内部を充填し且つ金属層１２上に残存する金属めっき層３０によって構成される配線パターンが形成される（図３３：エッチングされた樹脂層をマスクとして、第１の導体層をエッチングし、配線パターンを形成する工程）。
この実施形態においても、金属層１２及び金属めっき層３０をエッチングするマスクとして、上述したような薄いプライマー樹脂層２１のパターンを用いるので、支持基体１１等の反りや凹凸が生じても、配線層を形成するためのマスクとして均一性に優れた薄膜のパターンを簡易に形成することができ、これにより、そのパターン間の間隔が狭くても金属層１２及び金属めっき層のエッチングを良好に行うことができ、形成される配線パターンの微細化・狭ピッチ化が可能となる。また、プライマー樹脂層２１の両端部が、そのパターン間の金属層１２のサイドエッチが進む際の初期に下側に撓むので、更にサイドエッチが進んでしまうことを抑止することができる。
さらに、必要に応じて、残留したプライマー樹脂層２１にプラズマＬｄ等を照射してその表面の粗化処理を行う（図３４）。この場合においても、プライマー樹脂層２１を除去してしまってもよい（同図においては、プライマー樹脂層２１が残っている状態を示した。）。次に、その上に、樹脂層４５をビルドアップ（積層）して表面を平坦化した後（図３５）、さらにその上に、所定厚さ（例えば、金属層１２，１３と同等の厚さ）の上層金属層５０を積層し、プレス成型して、本実施形態による多層配線板２を得る。このときにも、残存するプライマー樹脂層２１の表面が粗面化されていれば、その上にビルドアップされる樹脂層４５の種類によっては、その樹脂層４５との接合性が格段に高められ得る。
また、上述したとおり、本発明は上記の各実施形態に限定されるものではなく、その要旨を変更しない限度において様々な変形が可能である。例えば、多層配線板１，２の多層構造は図示の層数に限られず、更に多段に設けられてもよく、その場合、ビアＶｂ上や上層金属層５０上に、ビアを有する絶縁層が更に形成されて、ビア・オン・ビアの構造が設けられてもよい。また、両面ＣＣＬ１０の金属層１２の低粗化処理は必ずしも必要ない。さらに、多層配線板１，２の内部及び外部には、能動部品や受動部品等の電子部品が搭載されてもよい。かかる電子部品としては、例えば、半導体装置、その他の能動部品や、コンデンサ、インダクタ、サーミスタ、抵抗、その他各種の能動部品（Ｌ，Ｃ，Ｒ単体のチップ部品、Ｌ，Ｃ，Ｒのアレイ、多層基板を用いたＬＣＲ複合チップ部品等）が挙げられる。
またさらに、両面ＣＣＬ１０を用いずに、例えば、支持基体１１に金属層１３が形成された片面ＣＣＬを用い、その金属層１３が設けられた反対面に、めっき法（無電解めっき＋電解めっき）、気相成長法等のＣＶＤ法、蒸着やスパッタ等のＰＶＤ法等の公知の成膜方法で、金属層１２を形成してもよく、金属層１３も同様に公知の成膜方法で形成してもよい。さらにまた、金属層１３は設けなくてもよい。
以上説明した通り、本発明による多層配線板及びその製造方法によれば、多層配線板の反りや凹凸が生じても、配線層を形成するためのマスクとして均一性に優れた薄膜のパターンを簡易に形成することができ、また、高エッチングファクターのエッチング液を用いたエッチングにも十分に対応できるので、回路パターンや各種電子部品を内蔵するモジュール、機器、装置、システム、各種デバイス等、特に高性能化が要求されるものに広く且つ有効に利用することができる。
１，２…多層配線板、１０…両面ＣＣＬ、１１…支持基体（絶縁層）、１２…金属層（第１の導体層）、１３…金属層（第１の導体層）、１２ａ…粗面化層、２０…プライマー付金属箔（積層シート）、２１…プライマー樹脂層（樹脂層）、２２…金属層（第２の導体層）、３０…金属めっき層（第１の導体層）、４０…ドライフィルムレジスト、４５…樹脂層、４１…未硬化な部位、４２…硬化した部位、５０…上層金属層、Ｌａ…レーザービーム、Ｌｂ…レーザービーム、Ｌｃ…媒体、Ｌｄ…プラズマ、Ｍ１…マスク、Ｒ…硬化線、Ｖａ…孔、Ｖｂ…ビア（接続孔）。

Claims (6)

  1. 絶縁層の少なくとも一面に第１の導体層を形成する工程と、
    樹脂層及び第２の導体層からなる積層シートを、前記第１の導体層上に該樹脂層が接するように載置し、該樹脂層を硬化させる工程と、
    前記第２の導体層をパターニングする工程と、
    前記パターニングされた第２の導体層をマスクとして、前記樹脂層をエッチングする工程と、
    少なくとも前記エッチングされた樹脂層をマスクとして、前記第１の導体層をエッチングし、配線パターンを形成する工程と、
    を有する多層配線板の製造方法。
  2. 前記絶縁層は、該絶縁層を貫通する接続孔を有しており、
    前記第１の導体層を形成する工程においては、前記接続孔の内部にも第１の導体層を形成する、
    請求項１記載の多層配線板の製造方法。
  3. 絶縁層の一面側及び他面側に第１の導体層を形成する工程と、
    樹脂層及び第２の導体層からなる積層シートを、前記絶縁層の一面側に形成された前記第１の導体層上に該樹脂層が接するように載置し、該樹脂層を硬化させる工程と、
    前記積層シート、前記絶縁層の一面側に形成された前記第１の導体層、及び、前記絶縁層を貫通する接続孔を形成し、前記絶縁層の他面側に形成された前記第１の導体層を該接続孔の内部に露出させる工程と、
    前記第２の導体層上、及び、前記接続孔の内部に第３の導体層を形成する工程と、
    前記第２の導体層及び前記第３の導体層をパターニングする工程と、
    前記パターニングされた前記第２の導体層及び前記第３の導体層をマスクとして、前記樹脂層をエッチングする工程と、
    少なくとも前記エッチングされた樹脂層をマスクとして、前記絶縁層の一面側に形成された前記第１導体層をエッチングし、配線パターンを形成する工程と、
    を有する多層配線板の製造方法。
  4. 前記樹脂層として、前記第１の導体層よりも厚さが薄いものを用いる、
    請求項１〜３のいずれか１項記載の多層配線板の製造方法。
  5. 絶縁層の少なくとも一面に第１の導体層を形成し、
    樹脂層及び第２の導体層の積層シートを、前記第１の導体層上に該樹脂層が接するように載置し、該樹脂層を硬化させ、
    前記第２の導体層をパターニングし、
    前記パターニングされた第２の導体層をマスクとして、前記樹脂層をエッチングし、
    少なくとも前記エッチングされた樹脂層をマスクとして、前記第１の導体層をエッチングし、配線パターンを形成する、
    ことにより得られる多層配線板。
  6. 絶縁層の一面側及び他面側に第１の導体層を形成し、
    樹脂層及び第２の導体層の積層シートを、前記絶縁層の一面側に形成された前記第１の導体層上に該樹脂層が接するように載置し、該樹脂層を硬化させ、
    前記積層シート、前記絶縁層の一面側に形成された前記第１の導体層、及び、前記絶縁層を貫通する接続孔を形成し、前記絶縁層の他面側に形成された前記第１の導体層を該接続孔の内部に露出させ、
    前記第２の導体層上、及び、前記接続孔の内部に第３の導体層を形成し、
    前記第２の導体層及び前記第３の導体層をパターニングし、
    前記パターニングされた前記第２の導体層及び前記第３の導体層をマスクとして、前記樹脂層をエッチングし、
    少なくとも前記エッチングされた樹脂層をマスクとして、前記絶縁層の一面側に形成された導体層をエッチングし、配線パターンを形成する、
    ことにより得られる多層配線板。
JP2009078223A 2009-03-27 2009-03-27 多層配線板及びその製造方法 Expired - Fee Related JP4844904B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009078223A JP4844904B2 (ja) 2009-03-27 2009-03-27 多層配線板及びその製造方法
US12/659,893 US8591750B2 (en) 2009-03-27 2010-03-24 Multilayer wiring board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009078223A JP4844904B2 (ja) 2009-03-27 2009-03-27 多層配線板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010232418A true JP2010232418A (ja) 2010-10-14
JP4844904B2 JP4844904B2 (ja) 2011-12-28

Family

ID=42782828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009078223A Expired - Fee Related JP4844904B2 (ja) 2009-03-27 2009-03-27 多層配線板及びその製造方法

Country Status (2)

Country Link
US (1) US8591750B2 (ja)
JP (1) JP4844904B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130141372A (ko) 2012-06-15 2013-12-26 신꼬오덴기 고교 가부시키가이샤 배선 기판 및 그 제조 방법
JP2014081636A (ja) * 2012-10-15 2014-05-08 Samsung Electro-Mechanics Co Ltd ドライフィルム及びこれを用いる回路基板製造方法
CN111096086A (zh) * 2017-09-18 2020-05-01 阿莫绿色技术有限公司 薄膜电路基板及其制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5115578B2 (ja) * 2010-03-26 2013-01-09 Ｔｄｋ株式会社 多層配線板及び多層配線板の製造方法
CN102446704B (zh) * 2010-10-14 2013-09-11 中芯国际集成电路制造(上海)有限公司 双重图形化方法
JP5747737B2 (ja) * 2011-08-26 2015-07-15 三菱電機株式会社 半導体装置とその製造方法
JP6711228B2 (ja) * 2016-09-30 2020-06-17 日亜化学工業株式会社 基板の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274731A (ja) * 1998-03-26 1999-10-08 Fujitsu Ltd 薄膜多層回路基板及びその製造方法
JP2001177241A (ja) * 1999-12-20 2001-06-29 Hitachi Ltd 多層プリント基板の製造方法
JP2002190658A (ja) * 2000-12-21 2002-07-05 Toppan Printing Co Ltd プリント配線板の回路形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020083586A1 (en) * 1998-04-10 2002-07-04 Takahiro Iijima Process for producing multilayer circuit board
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
US20020130103A1 (en) * 2001-03-15 2002-09-19 Zimmerman Scott M. Polyimide adhesion enhancement to polyimide film
JP3879461B2 (ja) * 2001-09-05 2007-02-14 日立電線株式会社 配線基板及びその製造方法
JP2005136282A (ja) 2003-10-31 2005-05-26 Toppan Printing Co Ltd 多層配線基板及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274731A (ja) * 1998-03-26 1999-10-08 Fujitsu Ltd 薄膜多層回路基板及びその製造方法
JP2001177241A (ja) * 1999-12-20 2001-06-29 Hitachi Ltd 多層プリント基板の製造方法
JP2002190658A (ja) * 2000-12-21 2002-07-05 Toppan Printing Co Ltd プリント配線板の回路形成方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130141372A (ko) 2012-06-15 2013-12-26 신꼬오덴기 고교 가부시키가이샤 배선 기판 및 그 제조 방법
US9252096B2 (en) 2012-06-15 2016-02-02 Shinko Electric Industries Co., Ltd. Wiring substrate and method of manufacturing the same
JP2014081636A (ja) * 2012-10-15 2014-05-08 Samsung Electro-Mechanics Co Ltd ドライフィルム及びこれを用いる回路基板製造方法
CN111096086A (zh) * 2017-09-18 2020-05-01 阿莫绿色技术有限公司 薄膜电路基板及其制造方法
US11543748B2 (en) 2017-09-18 2023-01-03 Amogreentech Co., Ltd. Thin film circuit substrate and manufacturing method thereof
CN111096086B (zh) * 2017-09-18 2023-05-02 阿莫绿色技术有限公司 薄膜电路基板及其制造方法

Also Published As

Publication number Publication date
US8591750B2 (en) 2013-11-26
JP4844904B2 (ja) 2011-12-28
US20100243601A1 (en) 2010-09-30

Similar Documents

Publication Publication Date Title
JP4844904B2 (ja) 多層配線板及びその製造方法
US7408261B2 (en) BGA package board and method for manufacturing the same
JP5580135B2 (ja) プリント配線板の製造方法及びプリント配線板
TWI392428B (zh) Method for manufacturing double sided flexible printed wiring board
JP2007129180A (ja) プリント配線板、多層プリント配線板及びその製造方法
JP2011119501A (ja) 多層基板の製造方法
EP2656702B1 (en) Printed circuit board and method for manufacturing the same
JP2010073809A (ja) プリント配線板の製造方法
JP5049803B2 (ja) 多層プリント配線板の製造方法、多層プリント配線板
JP2008172151A (ja) 多層配線基板
US11051410B2 (en) Component carriers sandwiching a sacrificial structure and having pure dielectric layers next to the sacrificial structure
JP2011139010A (ja) 回路基板およびその製造方法
JP2007266316A (ja) メッキ回路層付きステンレス転写基材、回路基板、部品内蔵モジュール
JP4508141B2 (ja) ステンレス転写基材、メッキ回路層付きステンレス転写基材
JP2001068856A (ja) 絶縁樹脂シート及びその製造方法
JP2002252436A (ja) 両面積層板およびその製造方法
JP2008147532A (ja) 配線基板の製造方法
KR20140039921A (ko) 인쇄회로기판의 제조 방법
WO2017046762A1 (en) Sacrificial structure comprising low-flow material for manufacturing component carriers
JP2005045187A (ja) 回路基板の製造方法、回路基板および多層回路基板
JP2010028107A (ja) プリント配線基板、及びその製造方法
JP4225009B2 (ja) 多層配線基板の製造方法およびこれを用いた多層配線基板
JP2006261658A (ja) 配線基板の製造方法及び配線基板
JP2018182252A (ja) プリント配線板の製造方法
JP2010232585A (ja) 多層配線基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110916

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110929

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees