JP6208411B2 - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP6208411B2
JP6208411B2 JP2012135592A JP2012135592A JP6208411B2 JP 6208411 B2 JP6208411 B2 JP 6208411B2 JP 2012135592 A JP2012135592 A JP 2012135592A JP 2012135592 A JP2012135592 A JP 2012135592A JP 6208411 B2 JP6208411 B2 JP 6208411B2
Authority
JP
Japan
Prior art keywords
layer
wiring
core substrate
primer
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012135592A
Other languages
English (en)
Other versions
JP2014003054A5 (ja
JP2014003054A (ja
Inventor
吉昭 本藤
吉昭 本藤
浩文 竹内
浩文 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2012135592A priority Critical patent/JP6208411B2/ja
Priority to KR1020130065791A priority patent/KR102049327B1/ko
Priority to CN201310232621.8A priority patent/CN103517548B/zh
Priority to TW102121131A priority patent/TWI587764B/zh
Priority to US13/917,818 priority patent/US9252096B2/en
Publication of JP2014003054A publication Critical patent/JP2014003054A/ja
Publication of JP2014003054A5 publication Critical patent/JP2014003054A5/ja
Application granted granted Critical
Publication of JP6208411B2 publication Critical patent/JP6208411B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/029—Woven fibrous reinforcement or textile
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Description

本発明は配線基板及びその製造方法に関する。
従来、半導体チップなどの電子部品を搭載するための配線基板がある。そのような配線基板の一例では、ガラスエポキシ樹脂などのコア基板の両面側にビルドアップ配線が形成されている。近年では、電子部品装置の小型化及び高性能化などが要求されており、それに対応するために配線基板のコア基板の薄型化が進められている。
特開２０１１−１８１６３０号公報 特開２０１０−２３２４１８号公報 特開２０１０−１０３２９号公報
後述する予備的事項の欄で説明するように、配線基板のコア基板を薄くすると十分な剛性が得られないため、配線基板の製造工程での加熱処理などによって配線基板にねじれや反りが発生する問題がある。
コア基板を薄くしてもねじれや反りの発生を防止できる配線基板及びその製造方法を提供することを目的とする。
以下の開示の一観点によれば、厚みが１００μｍ〜２００μｍのコア基板と、前記コア基板の上に形成された第１配線層と、前記コア基板の上に形成され、前記第１配線層を埋め込む繊維補強材含有樹脂フィルムからなる繊維補強材含有樹脂層と、前記繊維補強材含有樹脂層の上に接着されたプライマーフィルムからなるプライマー層とにより形成される層間絶縁層と、前記層間絶縁層に形成され、前記第１配線層に到達するビアホールと、前記プライマー層の上に形成され、前記ビアホールを介して前記第１配線層に接続される第２配線層とを有し、前記プライマー層は上面が粗化面となったエポキシ樹脂から形成され、前記プライマー層の粗化面の表面粗さ（Ｒａ）は１００ｎｍ〜６００ｎｍであり、前記ビアホールの内壁の前記プライマー層の表面粗さは、前記プライマー層の粗化面の表面粗さの範囲と同じであり、前記第２配線層は、前記プライマー層の粗化面と、前記ビアホールの内壁の前記プライマー層とに接して形成される配線基板が提供される。
また、その開示の他の観点によれば、厚みが１００μｍ〜２００μｍのコア基板の上に第１配線層を形成する工程と、繊維補強材含有樹脂フィルムの一方の面にプライマーフィルムが接着された積層フィルムを用意する工程と、前記コア基板の上に、前記積層フィルムを熱プレスすることにより、前記第1配線層を埋め込む繊維補強材含有樹脂層と、エポキシ樹脂からなるプライマー層とが順に積層された積層体を形成して層間絶縁層を得る工程と、前記層間絶縁層に、前記第１配線層に到達するビアホールを形成する工程と、前記ビアホール内をデスミア処理して、前記デスミア処理によって前記プライマー層の表面を、表面粗さ（Ｒａ）が１００ｎｍ〜６００ｎｍの粗化面にする工程と、前記プライマー層の粗化面の上に、前記ビアホールを介して前記第１配線層に接続される第２配線層を形成する工程とを有し、前記ビアホールの内壁の前記プライマー層の表面粗さは、前記プライマー層の粗化面の表面粗さの範囲と同じに設定され、前記第２配線層は、前記プライマー層の粗化面と、前記ビアホールの内壁の前記プライマー層とに接して形成される配線基板の製造方法が提供される。
以下の開示によれば、配線基板では、コア基板の上に繊維補強材含有樹脂層が形成されて、コア基板の剛性が補強されている。これにより、配線基板を製造する工程で加熱処理などが繰り返し行われるとしても、コア基板にねじれや反りが発生することが防止される。
また、繊維補強材含有樹脂層の上にエポキシ樹脂などから形成されるプライマー層を密着層として形成している。プライマー層はその表面を容易に粗化できるため、アンカー効果によって配線層をプライマー層の上に密着性よく形成することができる。
このように、コア基板を繊維補強材含有樹脂層で補強し、その上にプライマー層を形成することにより、コア基板のねじれや反りの発生を防止できると共に、配線層２２の密着性を確保することができる。
図１は予備的事項に係る配線基板を示す断面図である。 図２は予備的事項に係る配線基板の問題点を説明するための断面図である。 図３（ａ）〜（ｅ）は実施形態の配線基板の製造方法を示す断面図（その１）である。 図４（ａ）〜（ｄ）は実施形態の配線基板の製造方法を示す断面図（その２）である。 図５（ａ）〜（ｃ）は実施形態の配線基板の製造方法を示す断面図（その３）である。 図６（ａ）〜（ｃ）は実施形態の配線基板の製造方法を示す断面図（その４）である。 図７は実施形態の配線基板を示す断面図である。 図８は図７の配線基板を使用する半導体装置の一例を示す断面図である。
以下、実施の形態について、添付の図面を参照して説明する。
実施形態を説明する前に、基礎となる予備的事項について説明する。図１に示すように、予備的事項に係る配線基板１００では、厚み方向の中央部にコア基板２００が配置されている。コア基板２００にはスルーホールＴＨが形成されており、スルーホールＴＨの内壁にスルーホールめっき層２２０が形成されている。さらに、スルーホールＴＨの残りの孔に樹脂２４０が充填されている。
また、コア基板２００の両面側には、スルーホールめっき層２２０を介して相互接続された第１配線層３００がそれぞれ形成されている。さらに、コア基板２００の両面側において、第１配線層３００の上には第２、第３、第４配線層３２０，３４０，３６０がそれぞれ積層されている。
両面側の第１〜第４配線層３００，３２０，３４０，３６０は、各々の間に配置された層間絶縁層４００を介して積層されている。そして、第１〜第４配線層３００，３２０，３４０，３６０は、各層間絶縁層４００に形成されたビアホールＶＨを介して接続されている。
また、コア基板２００の両面側において、第４配線層３６０の接続部上に開口部４２０ａが設けられたソルダレジスト４２０がそれぞれ形成されている。
コア基板２００はガラスエポキシ樹脂から形成され、その厚みは４００μｍ〜８００μｍである。コア基板２００は比較的厚い厚みを有するリジッド基板であり、十分な剛性を有する。このため、配線基板の製造工程で加熱処理などを繰り返し行っても、配線基板にねじれや反りが発生することはない。
近年では、電子部品装置の小型化及び高性能化などが要求されており、それに対応するために配線基板１００のコア基板２００の薄型化が進められている。
図２には、図１の配線基板１００において、コア基板２００の厚みを１００μｍ〜２００μｍに薄くした配線基板１２０が示されている。図２においてその他の要素は図１と同一である。
配線基板１２０のコア基板２００の厚みが１００μｍ〜２００μｍに薄くなると、剛性がかなり弱くなり、リジッド基板ではなくなってしまう。このため、図２に示すように、配線基板の製造工程で加熱処理などを繰り返し行うと、内部に発生する熱応力に対してコア基板２００が耐えることができず、配線基板１２０にねじれや反りが発生する問題がある。
以下に説明する実施形態では、前述した不具合を解消することができる。
（実施形態）
図３〜図６は実施形態の配線基板の製造方法を示す断面図、図７は実施形態の配線基板を示す断面図である。以下、実施形態の配線基板の製造方法を説明しながら配線基板の構造について説明する。
実施形態の配線基板の製造方法では、図３（ａ）に示すように、まず、絶縁樹脂材料から形成されるコア基板１０を用意する。コア基板１０は、好適にはガラスエポキシ樹脂などの繊維補強材含有樹脂から形成されるが、ポリイミドフィルムなどの樹脂フィルムから形成されてもよい。コア基板１０は１００μｍ〜２００μｍ程度の厚みに薄型化されており、十分な剛性を有していない。
次いで、図３（ｂ）に示すように、ルータ又は金型プレス機などによってコア基板１０を厚み方向に貫通加工することにより、スルーホールＴＨを形成する。スルーホールＴＨの直径は例えば５０μｍ〜１００μｍ程度である。多面取り用の大型のコア基板１０を使用する場合は、複数で画定された製品領域ごとにスルーホールＴＨがそれぞれ形成される。
続いて、図３（ｃ）に示すように、コア基板１０の両面及びスルーホールＴＨの内壁に無電解めっきにより銅層などのシード層２０ａを形成する。さらに、図３（ｄ）に示すように、コア基板１０の両面側及びスルーホールＴＨの内壁のシード層２０ａの上に、シード層２０ａをめっき給電経路に利用する電解めっきにより金属めっき層２０ｂを形成する。金属めっき層２０ｂはスルーホールＴＨ内を埋め込んで形成される。
さらに、図３（ｅ）に示すように、コア基板１０の両面側において、フォトリソグラフィ及びウェットエッチングによって金属めっき層２０ｂ及びシード層２０ａをパターニングすることにより、第１配線層２０を形成する。
第１配線層２０はシード層２０ａ及び金属めっき層２０ｂから形成され、その全体の厚みは例えば２０μｍ〜５０μｍである。両面側の第１配線層２０は、スルーホールＴＨに充填された貫通電極ＴＥを介して相互接続される。
なお、図３（ｅ）の例の他に、貫通電極ＴＥがスルーホールＴＨの内壁にスルーホールめっき層として形成され、スルーホールＴＨの残りの孔が樹脂で充填されていてもよい。つまり、両面側の第１配線層２０はスルーホールＴＨに形成された導体層を介して相互接続されていればよい。
次いで、図４（ａ）に示すように、繊維補強材含有樹脂フィルム３０ａの一方の面にプライマーフィルム３２ａが接着された積層フィルムＭＦを用意する。
繊維補強材含有樹脂フィルム３０ａはガラス繊維、アラミド繊維、炭素繊維などの繊維補強材に熱硬化性樹脂、例えばエポキシ樹脂を含浸させ、加熱乾燥することによって半硬化状態（Ｂステージ）にしたものである。繊維補強材含有樹脂フィルム３０ａは、薄膜のコア基板１０に十分な剛性をもたせるための補強材として使用される。
プライマーフィルム３２ａは、半硬化状態（Ｂステージ）のエポキシ樹脂又はポリイミド樹脂などから形成され、配線層を密着性よく形成するための密着層として機能する。
繊維補強材含有樹脂フィルム３０ａ及びプライマーフィルム３２ａの両者において、樹脂の中にシリカフィラーが分散されていてもよい。
そして、図３（ｅ）の構造体の両面に、積層フィルムＭＦの繊維補強材含有樹脂フィルム３０ａの面をそれぞれ配置し、１９０℃〜２００℃の温度で金型などによって熱プレスする。これにより、コア基板１０の両面側において、繊維補強材含有樹脂フィルム３０ａ及びプライマーフィルム３２ａが溶融して流動化した後に、硬化する。
このようにして、図４（ｂ）に示すように、コア基板１０の両面側に、繊維補強材含有樹脂フィルム３０ａから形成された繊維補強材含有樹脂層３０がそれぞれ得られる。また、両面側の繊維補強材含有樹脂層３０は、外面にプライマーフィルム３２ａから形成されたプライマー層３２が接着された状態でそれぞれ形成される。
例えば、繊維補強材含有樹脂層３０の厚みは４０μｍ〜６０μｍであり、プライマー層３２の厚みは１０μｍ〜２０μｍである。
繊維補強材含有樹脂フィルム３０ａが溶融して流動化することによって、第１配線層２０の間のスペース領域が埋め込まれて第１配線層２０の段差が解消される。その結果、両面側のプライマー層３２の外面が平坦になって形成される。
薄型化されて剛性の低いコア基板１０の両面に繊維補強材含有樹脂層３０を形成することにより、コア基板１０の剛性が補強される。従って、後の多層配線の各種の製造工程で加熱処理などを繰り返し行っても、コア基板１０にねじれや反りが発生することが防止される。
また、本実施形態では、繊維補強材含有樹脂層３０の上にプライマー層３２を形成している。後述するように、プライマー層３２の上にめっき法に基づいて配線層が形成される。配線層を信頼性よく形成するためには、配線層の下地層の表面を粗化面としてアンカー効果によって密着性を確保する必要がある。
繊維補強材含有樹脂層３０の表面は適度に粗化することが困難であるため、繊維補強材含有樹脂層３０の上に配線層を直接形成すると、配線層の十分な密着性が得られない。
このため、本実施形態では、表面を容易に粗化できるエポキシ樹脂などのプライマー層３２を繊維補強材含有樹脂層３０の上に形成し、プライマー層３２の上に配線層を密着性よく形成するようにしている。
なお、図４（ａ）及び（ｂ）の例では、積層フィルムＭＦを貼り付けることにより、繊維補強材含有樹脂層３０及びプライマー層３２ａを形成したが、コア基板１０の両面側に繊維補強材含有樹脂層３０を形成した後に、その上にプライマー層３２を積層してもよい。
つまり、コア基板１０の両面側に、内側から順に、繊維補強材含有樹脂層３０及びプライマー層３２が積層された積層体を形成すればよい。
このようにして、コア基板１０の両面側に、繊維補強材含有樹脂層３０及びプライマー層３２から形成される第１層間絶縁層４０が得られる。
次いで、図４（ｃ）に示すように、コア基板１０の両面側において、プライマー層３２及び繊維補強材含有樹脂層３０をレーザで加工することにより、第１配線層２０に到達する第１ビアホールＶＨ１をそれぞれ形成する。
その後に、図４（ｄ）に示すように、過マンガン酸法などのデスミア処理によって、第１ビアホールＶＨ１内の樹脂スミアを除去してクリーニングする。このとき、プライマー層３２の表面が同時にデスミア処理される。
これにより、図４（ｄ）の部分拡大断面図に示すように、プライマー層３２の表面は、凹凸が形成されて粗化面Ｒとなる。プライマー層３２の表面粗さ（Ｒａ）は例えば１００ｎｍ〜６００ｎｍとなり、配線層を形成する際に十分なアンカー効果が得られる。
あるいは、デスミア処理は、ＣＦ4などのガスを使用するプラズマ処理によって行ってもよい。この場合も、プライマー層３２の表面を適度な粗化面Ｒとすることができる。プラズマ処理はドライエッチング装置によって行われる。
また、デスミア処理だけでは粗化が足りない場合は、デスミア処理を行った後に、さらにプライマー層３２の表面をプラズマ処理などで粗化してもよい。
続いて、図５（ａ）に示すように、コア基板１０の両面側の第１層間絶縁層４０の上に、第１ビアホールＶＨ１を介して第１配線層２０に接続される第２配線層２２をそれぞれ形成する。第２配線層２２は、例えばセミアディティブ法によって形成される。
詳しく説明すると、まず、図４（ｄ）の構造体の両面側において、プライマー層３２の上及び第１ビアホールＶＨ１の内壁に無電解めっき又はスパッタ法によって銅層などのシード層（不図示）を形成する。
続いて、第２配線層２２が配置される第１ビアホールＶＨ１を含む領域に開口部が設けられためっきレジスト（不図示）をシード層の上に形成する。続いて、シード層をめっき給電経路に利用する電解めっきにより、めっきレジストの開口部に銅層などの金属めっき層（不図示）を形成する。
さらに、めっきレジストを除去した後に、金属めっき層をマスクにしてシード層をエッチングすることにより第２配線層２２を得る。
次いで、図５（ｂ）に示すように、コア基板１０の両面側において、第１層間絶縁層４０及び第２配線層２２の上に未硬化の樹脂フィルムを熱プレスで貼り付けることにより、第２層間絶縁層４２をそれぞれ形成する。
さらに、図５（ｃ）に示すように、コア基板１０の両面側において、第２層間絶縁層４２をレーザで加工することにより、第２配線層２２に到達する第２ビアホールＶＨ２をそれぞれ形成する。
続いて、図６（ａ）に示すように、図５（ａ）の第２配線層２２の形成方法と同様な方法により、コア基板１０の両面側の第２層間絶縁層４２の上に、第２ビアホールＶＨ２を介して第２配線層２２に接続される第３配線層２４をそれぞれ形成する。
次いで、図６（ｂ）に示すように、コア基板１０の両面側において、第２層間絶縁層４２及び第３配線層２４の上に未硬化の樹脂フィルムを熱プレスで貼り付けることにより、第３層間絶縁層４４をそれぞれ形成する。さらに同様に、コア基板１０の両面側において、第３層間絶縁層４４をレーザで加工することにより、第３配線層２４に到達する第３ビアホールＶＨ３をそれぞれ形成する。
続いて、図６（ｃ）に示すように、図５（ａ）の第２配線層２２の形成方法と同様な方法により、コア基板１０の両面側の第３層間絶縁層４４の上に、第３ビアホールＶＨ３を介して第３配線層２４に接続される第４配線層２６をそれぞれ形成する。
その後に、図７に示すように、コア基板１０の両面側の第３層間絶縁層４４の上に、第４配線層２６の接続部上に開口部４６ａが設けられたソルダレジスト４６をそれぞれ形成する。さらに、必要に応じて、両面側の第４配線層２６の接続部にニッケル／金めっき層を形成するなどしてコンタクト層（不図示）を形成する。
以上により、実施形態の配線基板１が得られる。多面取り用の大型のコア基板１０を使用する場合は、各製品領域から個々の配線基板１が得られるように最上のソルダレジスト４６から最下のソルダレジスト４６まで切断される。
図７に示すように、実施形態の配線基板１では、厚み方向の中央部にコア基板１０が配置されている。コア基板１０の厚みは１００μｍ〜２００μｍ程度に薄型化されている。
コア基板１０には厚み方向に貫通するスルーホールＴＨが形成されている。コア基板１０の両面側には第１配線層２０がそれぞれ形成されている。両面側の第１配線層２０はスルーホールＴＨ内に充填された貫通電極ＴＥを介して相互接続されている。
コア基板１０の両面側には繊維補強材含有樹脂層３０がそれぞれ形成されている。繊維補強材含有樹脂層３０は薄型化されたコア基板１０の剛性を強化する補強材として機能する。また、両面側の繊維補強材含有樹脂層３０の上にプライマー層３２がそれぞれ形成されている。繊維補強材含有樹脂層３０及びプライマー層３２により第１層間絶縁層４０が形成される。
コア基板１０の両面側において、第１層間絶縁層４０には第１配線層２０に到達する第１ビアホールＶＨ１がそれぞれ形成されている。また、両面側の第１層間絶縁層４０の上には、第１ビアホールＶＨ１を介して第１配線層２０に接続される第２配線層２２がそれぞれ形成されている。
プライマー層３２は、第２配線層２２を密着性よく繊維補強材含有樹脂層３０の上に形成するための密着層として機能する。プライマー層３２の表面は粗化面Ｒ（図４（ｄ））となっており、アンカー効果によって第２配線層２２がプライマー層３２の上に密着性よく形成されている。
また、コア基板１０の両面側の第１層間絶縁層４０及び第２配線層２２の上に、第２配線層２２に到達する第２ビアホールＶＨ２を備えた第２層間絶縁層４２がそれぞれ形成されている。さらに、両面側の第２層間絶縁層４２の上には、第２ビアホールＶＨ２を介して第２配線層２２に接続された第３配線層２４がそれぞれ形成されている。
また同様に、コア基板１０の両面側の第２層間絶縁層４２及び第３配線層２４の上に、第３配線層２４に到達する第３ビアホールＶＨ３を備えた第３層間絶縁層４４がそれぞれ形成されている。さらに、両面側の第３層間絶縁層４４の上には、第３ビアホールＶＨ３を介して第３配線層２４に接続された第４配線層２６がそれぞれ形成されている。
また、コア基板１０の両面側の第３層間絶縁層４４の上に、第４配線層２６の接続部上に開口部４６ａが設けられたソルダレジスト４６がそれぞれ形成されている。
実施形態の配線基板１では、コア基板１０が薄型化されるとしても、コア基板１０が繊維補強材含有樹脂層３０で補強されているため十分な剛性を有する。従って、配線基板１の製造工程において樹脂フィルムを熱プレスする際の加熱処理などが繰り返し行われるとしても、コア基板１０は内部に発生する熱応力に耐えることができる。
これにより、配線基板１にねじれや反りが発生することが防止される。また、コア基板１０の剛性が補強されているので、コア基板１０のハンドリング性や搬送の信頼性を向上させることができる。
また、繊維補強材含有樹脂層３０の表面を適度に粗化することは困難であるため、繊維補強材含有樹脂層３０の上にプライマー層３２を密着層として形成している。前述したように、エポキシ樹脂などから形成されるプライマー層３２は、デスミア処理を行うこことで容易に粗化面Ｒが得られるため、アンカー効果によって第２配線層２２を密着性よく形成することができる。
このように、本実施形態の配線基板１では、コア基板１０を繊維補強材含有樹脂層３０で補強し、その上にプライマー層３２を形成することにより、コア基板１０の反りの発生を防止できると共に、第２配線層２２の密着性を確保することができる。これにより、配線基板１が薄型化される場合であっても十分な信頼性を確保することができる。
本実施形態の例では、コア基板１０両面側に、貫通電極ＴＥを介して相互接続される第１〜第４配線層２０，２２、２４，２６を形成しているが、配線層の積層数は任意に設定することができる。
また、コア基板１０の片面のみに繊維補強材含有樹脂層３０及びプライマー層３２を含む多層配線を形成してもよい。
そして、図８に示すように、図７の配線基板１の上面側の第４配線層２６の接続部に半導体チップ５０のバンプ電極５２がフリップチップ接続される。さらに、半導体チップ５０と配線基板１との隙間にアンダーフィル樹脂５４が充填される。また、配線基板１の下面側の第４配線層２６の接続部にはんだボールを搭載するなどして外部接続端子５６を設ける。
これにより、本実施形態の配線基板を使用する半導体装置５が得られる。配線基板１の両面側の第１〜第４配線層２０，２２，２４、２６によって、半導体チップ５０のバンプ電極５２の狭ピッチが実装基板の接続電極の広ピッチに対応するようにピッチ変換される。
そして、半導体装置５の外部接続端子５６がマザーボードなどの実装基板の接続電極に接続される。
１…配線基板、５…半導体装置、１０…コア基板、２０ａ…シード層、２０ｂ…金属めっき層、２０…第１配線層、２２…第２配線層、２４…第３配線層、２６…第４配線層、３０…繊維補強材含有樹脂層、３０ａ…繊維補強材含有樹脂フィルム、３２…プライマー層、３２ａ…プライマーフィルム、４０…第１層間絶縁層、４２…第２層間絶縁層、４４…第３層間絶縁層、４６…ソルダレジスト、４６ａ…開口部、５０…半導体チップ、５２…バンプ電極、５４…アンダーフィル樹脂、５６…外部接続端子、ＭＦ…積層フィルム、ＴＥ…貫通電極、ＴＨ…スルーホール、ＶＨ１…第１ビアホール、ＶＨ２…第２ビアホール、ＶＨ３…第３ビアホール。

Claims (4)

  1. 厚みが１００μｍ〜２００μｍのコア基板と、
    前記コア基板の上に形成された第１配線層と、
    前記コア基板の上に形成され、前記第１配線層を埋め込む繊維補強材含有樹脂フィルムからなる繊維補強材含有樹脂層と、前記繊維補強材含有樹脂層の上に接着されたプライマーフィルムからなるプライマー層とにより形成される層間絶縁層と、
    前記層間絶縁層に形成され、前記第１配線層に到達するビアホールと、
    前記プライマー層の上に形成され、前記ビアホールを介して前記第１配線層に接続される第２配線層とを有し、
    前記プライマー層は上面が粗化面となったエポキシ樹脂から形成され、前記プライマー層の粗化面の表面粗さ（Ｒａ）は１００ｎｍ〜６００ｎｍであり、
    前記ビアホールの内壁の前記プライマー層の表面粗さは、前記プライマー層の粗化面の表面粗さの範囲と同じであり、
    前記第２配線層は、前記プライマー層の粗化面と、前記ビアホールの内壁の前記プライマー層とに接して形成されることを特徴とする配線基板。
  2. 前記第１配線層は、前記コア基板の両面側に形成されて、前記コア基板のスルーホールに形成された導体層を介して相互接続されており、
    前記コア基板の両面側に、前記層間絶縁層及び前記第２配線層がそれぞれ形成されていることを特徴とする請求項１に記載の配線基板。
  3. 厚みが１００μｍ〜２００μｍのコア基板の上に第１配線層を形成する工程と、
    繊維補強材含有樹脂フィルムの一方の面にプライマーフィルムが接着された積層フィルムを用意する工程と、
    前記コア基板の上に、前記積層フィルムを熱プレスすることにより、前記第1配線層を埋め込む繊維補強材含有樹脂層と、エポキシ樹脂からなるプライマー層とが順に積層された積層体を形成して層間絶縁層を得る工程と、
    前記層間絶縁層に、前記第１配線層に到達するビアホールを形成する工程と、
    前記ビアホール内をデスミア処理して、前記デスミア処理によって前記プライマー層の表面を、表面粗さ（Ｒａ）が１００ｎｍ〜６００ｎｍの粗化面にする工程と、
    前記プライマー層の粗化面の上に、前記ビアホールを介して前記第１配線層に接続される第２配線層を形成する工程とを有し、
    前記ビアホールの内壁の前記プライマー層の表面粗さは、前記プライマー層の粗化面の表面粗さの範囲と同じに設定され、
    前記第２配線層は、前記プライマー層の粗化面と、前記ビアホールの内壁の前記プライマー層とに接して形成されることを特徴とする配線基板の製造方法。
  4. 前記第１配線層は前記コア基板の両面側に形成され、前記コア基板のスルーホールに形成された導体層を介して相互接続されており、
    前記層間絶縁層を得る工程、前記ビアホールを形成する工程、及び前記第２配線層を形成する工程は、前記コア基板の両面側で行われることを特徴とする請求項３に記載の配線基板の製造方法。
JP2012135592A 2012-06-15 2012-06-15 配線基板及びその製造方法 Active JP6208411B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012135592A JP6208411B2 (ja) 2012-06-15 2012-06-15 配線基板及びその製造方法
KR1020130065791A KR102049327B1 (ko) 2012-06-15 2013-06-10 배선 기판 및 그 제조 방법
CN201310232621.8A CN103517548B (zh) 2012-06-15 2013-06-13 布线基板及其制造方法
TW102121131A TWI587764B (zh) 2012-06-15 2013-06-14 佈線基板及其製造方法
US13/917,818 US9252096B2 (en) 2012-06-15 2013-06-14 Wiring substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012135592A JP6208411B2 (ja) 2012-06-15 2012-06-15 配線基板及びその製造方法

Publications (3)

Publication Number Publication Date
JP2014003054A JP2014003054A (ja) 2014-01-09
JP2014003054A5 JP2014003054A5 (ja) 2015-07-09
JP6208411B2 true JP6208411B2 (ja) 2017-10-04

Family

ID=49755160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012135592A Active JP6208411B2 (ja) 2012-06-15 2012-06-15 配線基板及びその製造方法

Country Status (5)

Country Link
US (1) US9252096B2 (ja)
JP (1) JP6208411B2 (ja)
KR (1) KR102049327B1 (ja)
CN (1) CN103517548B (ja)
TW (1) TWI587764B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015065322A (ja) * 2013-09-25 2015-04-09 日東電工株式会社 半導体装置の製造方法
JP6075789B2 (ja) * 2014-01-31 2017-02-08 京セラ株式会社 配線基板の製造方法
CN105307386B (zh) * 2015-09-15 2018-07-06 三星半导体(中国)研究开发有限公司 印刷电路板以及包括其的半导体封装件
US10643936B2 (en) * 2017-05-31 2020-05-05 Dyi-chung Hu Package substrate and package structure
JP7207192B2 (ja) * 2019-06-19 2023-01-18 Tdk株式会社 センサー用パッケージ基板及びこれを備えるセンサーモジュール、並びに、センサー用パッケージ基板の製造方法
JP7364383B2 (ja) * 2019-07-19 2023-10-18 株式会社 大昌電子 プリント配線板の製造方法
US11439022B2 (en) 2019-09-02 2022-09-06 Samsung Electro-Mechanics Co., Ltd. Printed circuit board
CN111366839B (zh) * 2020-03-28 2022-04-12 深圳中科系统集成技术有限公司 一种晶圆测试用探针转接板及其制作方法
TWI751554B (zh) * 2020-05-12 2022-01-01 台灣愛司帝科技股份有限公司 影像顯示器及其拼接式電路承載與控制模組

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117345A (ja) * 1997-06-19 1999-01-22 Ibiden Co Ltd 多層プリント配線板
JP3373406B2 (ja) * 1997-10-14 2003-02-04 イビデン株式会社 プリント配線板およびその製造方法
CN100383278C (zh) * 2002-02-28 2008-04-23 日本瑞翁株式会社 部分镀敷方法、部分镀敷树脂基材以及多层电路基板的制造方法
JP4488684B2 (ja) * 2002-08-09 2010-06-23 イビデン株式会社 多層プリント配線板
KR101131759B1 (ko) * 2003-04-07 2012-04-06 이비덴 가부시키가이샤 다층프린트배선판
JP2006086233A (ja) * 2004-09-14 2006-03-30 Sumitomo Bakelite Co Ltd 多層配線板およびその製造方法
JP2007150221A (ja) * 2005-10-27 2007-06-14 Fujitsu Ltd 多層回路基板およびその製造方法
JP2008085111A (ja) * 2006-09-28 2008-04-10 Matsushita Electric Ind Co Ltd 配線基板とその製造方法
JP5042762B2 (ja) * 2007-09-27 2012-10-03 株式会社テラミクロス 半導体装置
JP5094323B2 (ja) * 2007-10-15 2012-12-12 新光電気工業株式会社 配線基板の製造方法
JP2010010329A (ja) 2008-06-26 2010-01-14 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP4844904B2 (ja) 2009-03-27 2011-12-28 Ｔｄｋ株式会社 多層配線板及びその製造方法
US8161637B2 (en) * 2009-07-24 2012-04-24 Ibiden Co., Ltd. Manufacturing method for printed wiring board
TWI471073B (zh) * 2009-12-31 2015-01-21 Unimicron Technology Corp 線路基板及其製作方法
JP5341796B2 (ja) 2010-02-26 2013-11-13 京セラＳｌｃテクノロジー株式会社 配線基板の製造方法
WO2011138865A1 (ja) 2010-05-07 2011-11-10 住友ベークライト株式会社 回路基板用エポキシ樹脂組成物、プリプレグ、積層板、樹脂シート、プリント配線板用積層基材、プリント配線板、及び半導体装置
JP2012069926A (ja) * 2010-08-21 2012-04-05 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法

Also Published As

Publication number Publication date
CN103517548A (zh) 2014-01-15
US20130334703A1 (en) 2013-12-19
KR102049327B1 (ko) 2019-11-28
US9252096B2 (en) 2016-02-02
TW201406240A (zh) 2014-02-01
JP2014003054A (ja) 2014-01-09
CN103517548B (zh) 2018-03-06
TWI587764B (zh) 2017-06-11
KR20130141372A (ko) 2013-12-26

Similar Documents

Publication Publication Date Title
JP6208411B2 (ja) 配線基板及びその製造方法
JP6200178B2 (ja) 電子部品内蔵基板及びその製造方法
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
US10745819B2 (en) Printed wiring board, semiconductor package and method for manufacturing printed wiring board
JP5662551B1 (ja) 配線基板、半導体装置及び配線基板の製造方法
KR101906883B1 (ko) 배선 기판 및 그 제조 방법
JP6009228B2 (ja) 電子部品内蔵基板の製造方法
JP6358431B2 (ja) 電子部品装置及びその製造方法
US10098243B2 (en) Printed wiring board and semiconductor package
WO2010074121A1 (ja) プリント配線板の製造方法
JP6158601B2 (ja) 配線基板及び配線基板の製造方法
US9392684B2 (en) Wiring substrate and method for manufacturing wiring substrate
US9137896B2 (en) Wiring substrate
JP6092555B2 (ja) 配線基板の製造方法
JP2010034197A (ja) ビルドアップ基板
JP5432354B2 (ja) 配線基板製造用の仮基板及びその製造方法
JP2014090079A (ja) プリント配線板
JP4892924B2 (ja) 多層プリント配線基板及びその製造方法
JP5565953B2 (ja) 配線基板およびその製造方法
KR101108816B1 (ko) 다층 인쇄회로기판 및 이의 제조방법
JP6343058B2 (ja) 配線基板及び配線基板の製造方法
JP6367902B2 (ja) 配線基板
JP6075789B2 (ja) 配線基板の製造方法
JP2014045018A (ja) プリント配線板

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150526

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160421

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160810

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160819

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20161021

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170907

R150 Certificate of patent or registration of utility model

Ref document number: 6208411

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150