CN105307386B - 印刷电路板以及包括其的半导体封装件 - Google Patents

印刷电路板以及包括其的半导体封装件 Download PDF

Info

Publication number
CN105307386B
CN105307386B CN201510585545.8A CN201510585545A CN105307386B CN 105307386 B CN105307386 B CN 105307386B CN 201510585545 A CN201510585545 A CN 201510585545A CN 105307386 B CN105307386 B CN 105307386B
Authority
CN
China
Prior art keywords
layer
printed circuit
circuit board
insulating layer
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510585545.8A
Other languages
English (en)
Other versions
CN105307386A (zh
Inventor
刘海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Original Assignee
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Semiconductor China R&D Co Ltd, Samsung Electronics Co Ltd filed Critical Samsung Semiconductor China R&D Co Ltd
Priority to CN201510585545.8A priority Critical patent/CN105307386B/zh
Publication of CN105307386A publication Critical patent/CN105307386A/zh
Application granted granted Critical
Publication of CN105307386B publication Critical patent/CN105307386B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明提供一种印刷电路板以及包括其的半导体封装件。所述印刷电路板包括芯部绝缘层、多个第一电路层和多个第二电路层、多个第一绝缘层和多个第二绝缘层、阻焊剂层、多个焊盘。其中，所述多个第一电路层、所述多个第二电路层、所述芯部绝缘层、所述多个第一绝缘层、所述多个第二绝缘层和所述多个焊盘中的至少一个可包括阻尼结构。根据本发明的示例性实施例的印刷电路板在受到冲击或者振动时，可吸收大量的能量，因此可保护焊球不发生破坏，从而可保证印刷电路板中的电路层与包封件中的电子元件的电连接的可靠性。

Description

印刷电路板以及包括其的半导体封装件
技术领域
本发明涉及电子产品的组装和封装领域，具体地讲，涉及一种印刷电路板以及包括其的半导体封装件。
背景技术
目前，在电子产品的封装和组装过程中，需要通过焊球来连接电子元件和印刷电路板，以使电子元件与印刷电路板彼此电连接。例如，在将芯片连接到印刷电路板的倒装芯片(flip chip)工艺中，需要利用焊球使芯片和印刷电路板彼此电连接。
然而，在电子产品的使用过程中，会由于施加到封装件的机械冲击(诸如，温度循环、跌落或振动等)，导致焊球损坏，从而使得芯片与印刷电路板之间的电连接出现故障。
图1是示出根据现有技术的半导体封装件的示意图。图2是示出根据现有技术的受到机械冲击后的半导体封装件的示意图，其中，图2a是示出焊球受到压应力的情况，图2b是示出焊球受到拉应力的情况。图3是示出图2中的焊球的微观组织形貌图。
如图1所示，半导体封装件100包括印刷电路板10、结合到印刷电路板10的包封件30以及使印刷电路板10与包封件30彼此电连接的多个焊球20。其中，多个焊球20通过焊盘(未示出)将包封件30中的电子元件(未示出)电连接到印刷电路板10的电路图案(未示出)上。
然而，在半导体封装件100的使用过程中，机械冲击(诸如，温度循环、跌落或振动等)会不可避免地施加到半导体封装件100，从而由机械冲击引起的外力施加到多个焊球20，使得多个焊球20受到压应力(如图2a所示)或拉应力(如图2b所示)。施加到焊20的拉应力或压应力会导致在焊球20中出现裂纹(如图3所示)，从而使得芯片与印刷电路板之间的电连接出现故障。
发明内容
为了解决现有技术中存在的上述问题，本发明的目的在于提供一种可有效减小印刷电路板的振动的印刷电路板以及包括其的半导体封装件。
根据本发明的一方面，提供了一种印刷电路板，所述印刷电路板包括：芯部绝缘层；多个第一电路层和多个第二电路层，分别形成在芯部绝缘层的上面和下面；多个第一绝缘层和多个第二绝缘层，分别设置在所述多个第一电路层之间以及所述多个第二电路层之间；阻焊剂层，形成在多个第一绝缘层的位于印刷电路板的最上面的第一绝缘层上，并形成在多个第二绝缘层的位于印刷电路板的最下面的第二绝缘层上，所述阻焊剂层具有开口；多个焊盘，形成在印刷电路板的最上面的阻焊剂层的开口中，和/或形成在印刷电路板的最下面的阻焊剂层的开口中，并且通过形成在印刷电路板中的多个过孔与多个第一电路层和多个第二电路层进行电连接，其中，所述多个第一电路层、所述多个第二电路层、所述芯部绝缘层、所述多个第一绝缘层、所述多个第二绝缘层和所述多个焊盘中的至少一个包括阻尼结构。
根据本发明的一方面，所述阻尼结构可包括位于芯部绝缘层、所述多个第一绝缘层和所述多个第二绝缘层中的至少一个中的碳纤维和压电陶瓷颗粒中的至少一种。
根据本发明的一方面，多个焊盘中的至少一个可包括作为阻尼结构的Cu-Mn合金层以及涂覆在Cu-Mn合金层的表面上的第一金属层，其中，第一金属层可以为选自由Ni-Au、Ni-Pd-Au、OSP、Ag、Sn和Ni组成的组中的至少一种。
根据本发明的一方面，所述阻尼结构可包括位于多个第一电路层和所述多个第二电路层中的至少一个中的Cu-Mn合金。
根据本发明的一方面，所述芯部绝缘层、所述多个第一绝缘层和所述多个第二绝缘层可由半固化片或环氧类树脂形成。
根据本发明的一方面，所述芯部绝缘层、所述多个第一绝缘层和所述多个第二绝缘层中的至少一个可包含玻璃纤维，所述碳纤维与玻璃纤维可各自地形成，或编制在一起形成。
根据本发明的另一方面，提供了一种半导体封装件，所述半导体封装件包括：根据本发明的示例性实施例的印刷电路板；包封件，设置在印刷电路板上，并包括电子元件；多个焊球，与印刷电路板的多个焊盘进行电连接。
根据本发明，可以取得但不限于以下有益效果：根据本发明的示例性实施例的印刷电路板在受到冲击或者振动时，可吸收大量的能量，因此可保护焊球不发生破坏，从而可保证印刷电路板中的电路层与包封件中的电子元件的电连接的可靠性。
附图说明
通过以下结合附图对实施例的描述，这些和/或其它方面将变得清楚且更容易理解，在附图中：
图1是示出根据现有技术的半导体封装件的示意图；
图2a和图2b是示出根据现有技术的受到机械冲击后的半导体封装件的示意图，其中，图2a是示出焊球受到压应力的情况，图2b是示出焊球受到拉应力的情况；
图3是示出图2a和图2b中的焊球的微观组织形貌图；
图4是示出图1中示出的现有技术的印刷电路板的结构示意图；
图5是示出根据本发明的第一示例性实施例的印刷电路板的结构示意图；
图6是示出根据本发明的第二示例性实施例的印刷电路板的结构示意图；
图7是示出根据本发明的第三示例性实施例的印刷电路板的结构示意图；
图8是示出根据本发明的示例性实施例的包括印刷印刷电路板的半导体封装件的示意图。
具体实施方式
现在将参照附图更充分地描述本发明的实施例，在附图中示出了本发明的示例性实施例。然而，本发明可以以许多不同的形式实施，而不应被解释为局限于在此阐述的实施例；相反，提供这些实施例使得本公开将是彻底的和完整的，并且这些实施例将向本领域的普通技术人员充分地传达本发明的实施例的构思。在下面详细的描述中，通过示例的方式阐述了多处具体的细节，以提供对相关教导的充分理解。然而，本领域技术人员应该清楚的是，可以实践本教导而无需这样的细节。在其它情况下，以相对高的层次而没有细节地描述了公知的方法、步骤、组件和电路，以避免使本教导的多个方面不必要地变得模糊。附图中的同样的标号表示同样的元件，因此将不重复对它们的描述。在附图中，为了清晰起见，可能会夸大层和区域的尺寸和相对尺寸。
为了更好地对本发明示例性实施例的印刷电路板进行描述，将首先描述现有技术中的印刷电路板的结构。图4是示出根据现有技术的半导体封装件的结构示意图。
如图4所示，根据现有技术的印刷电路板10包括芯部绝缘层11、第一电路层12、第二电路层13、第一绝缘层14、第二绝缘层15、用于与焊球进行连接的安装焊盘16以及保护电路图案免受焊接工艺影响的阻焊剂层17。根据现有技术的芯部绝缘层11、第一绝缘层14、第二绝缘层15可由半固化片、ABF或者环氧类树脂(诸如FR-4、BT等)形成。根据现有技术的第一电路层12、第二电路层13和安装焊盘16由铜形成。
然而，如背景技术部分所述，在电子产品的使用过程中，会由于施加到封装件的机械冲击(诸如，温度循环、跌落或振动等)，使得焊球20(见图2)受到压应力或拉应力，导致焊球20(见图2)损坏，从而使得芯片与印刷电路板之间的电连接出现故障。根据本发明的示例性实施例，提供了一种可有效减小印刷电路板的振动的包括阻尼结构的印刷电路板。
图5是示出根据本发明的第一示例性实施例的印刷电路板的结构示意图。
根据本发明的第一示例性实施例的印刷电路板200可包括：芯部绝缘层210、第一电路层220、第二电路层230、第一绝缘层240、第二绝缘层250、用于与焊球进行连接的多个焊盘260以及保护电路图案免受焊接工艺影响的阻焊剂层270。虽然图5中通过示例的方式示出了印刷电路板200包括一个第一电路层220、一个第二电路层230、一个第一绝缘层240和一个第二绝缘层250，但本发明构思不限于此，印刷电路板200可包括多个第一电路层220、多个第二电路层230、多个第一绝缘层240和多个第二绝缘层250。
根据本发明的示例性实施例，阻焊剂层270可形成在印刷电路板的最上面的第一绝缘层240上，并可形成在印刷电路板的最下面的第二绝缘层250上，以保护形成在第一电路层220和第二电路层230中的电路图案免受焊接工艺影响。其中，阻焊剂层270可由耐热覆盖材料形成。
阻焊剂层270可具有开口(未示出)，焊盘260可形成在印刷电路板200的最上面的阻焊剂层270的开口中，和/或形成在印刷电路板200的最下面的阻焊剂层270的开口中。
焊盘260可通过形成在印刷电路板中的多个过孔与第一电路层220和第二电路层230进行电连接。当在印刷电路板上设置包封件时，焊盘260可通过焊球与包封件中的电子元件进行电连接，从而使得包封件中的电子元件电连接到印刷电路板中的第一电路层220和第二电路层230。
第一电路层220、第二电路层230、焊盘260可由传统的导电材料形成，例如，可由铜形成。
根据本发明的示例性实施例，阻尼结构位于芯部绝缘层210、第一绝缘层240和第二绝缘层250中的至少一个中，从而印刷电路板在受到冲击或者振动时，可吸收大量的能量，因此可保护焊球不发生破坏，从而可保证印刷电路板中的电路层与包封件中的电子元件的电连接的可靠性。
根据本发明的示例性实施例，阻尼结构可包括碳纤维280。虽然图5中仅示意性地示出了在芯部绝缘层210中形成碳纤维，但本发明构思不限于此，也可在第一绝缘层240和第二绝缘层250中形成碳纤维。根据本发明的示例性实施例，碳纤维280可在浸渍树脂后单独地形成在芯部绝缘层210、第一绝缘层240和第二绝缘层250中。
传统的芯部绝缘层、第一绝缘层和第二绝缘层可由半固化片、ABF或者环氧类树脂(诸如FR-4、BT等)形成。其中，半固化片大多采用玻璃纤维布做增强材料，在经过处理的玻璃纤维布上浸渍树脂胶液，再经热处理预烘制成。当根据本发明的示例性实施例的芯部绝缘层210、第一绝缘层240和第二绝缘层250中具有玻璃纤维290时，碳纤维280可与玻璃纤维290编织在一起，然后浸渍树脂后形成在芯部绝缘层210、第一绝缘层240和第二绝缘层250中的至少一个中。但本发明构思不限于此，例如，当根据本发明的示例性实施例的芯部绝缘层210、第一绝缘层240和第二绝缘层250中的至少一个具有玻璃纤维290时，碳纤维280也可不与玻璃纤维290编织在一起，而是碳纤维280与玻璃纤维290分别浸渍树脂后形成在芯部绝缘层210、第一绝缘层240和第二绝缘层250中，图5中示出的是碳纤维280未与玻璃纤维290编织在一起的示例。
图6是示出根据本发明的第二示例性实施例的印刷电路板的结构示意图。
为了清楚起见，将省略与图5的印刷电路板的结构相同的结构的描述。
根据本发明的第二示例性实施例，阻尼结构位于芯部绝缘层210、第一绝缘层240和第二绝缘层250中的至少一个中，该阻尼结构包括压电陶瓷颗粒。压电陶瓷颗粒具有阻尼性能，从而印刷电路板在受到冲击或者振动时，可吸收大量的能量，因此可保护焊球不发生破坏，从而可保证印刷电路板中的电路层与包封件中的电子元件的电连接的可靠性。
根据本发明的示例性实施例，压电陶瓷颗粒可在芯部绝缘层210、第一绝缘层240和第二绝缘层250的制造过程中加入到其中。压电陶瓷颗粒可以形成在芯部绝缘层210、第一绝缘层240和第二绝缘层250中的至少一个中。
图7是示出根据本发明的第三示例性实施例的印刷电路板的结构示意图。
为了清楚起见，将省略与图5的印刷电路板的结构相同的结构的描述。
根据本发明的示例性实施例，阻尼结构位于第一电路层220和第二电路层230中的至少一个中，所述阻尼结构使用Cu-Mn合金来代替传统的Cu。由于Cu-Mn合金具有阻尼性能，因此在印刷电路板受到冲击或者振动的情况下，Cu-Mn合金可吸收大量的能量，因此可保护焊球不发生破坏，从而可保证印刷电路板中的电路层与包封件中的电子元件的电连接的可靠性。
另外，根据本发明的示例性实施例，多个焊盘260中的至少一个可包括作为阻尼结构的Cu-Mn合金层261以及涂覆在Cu-Mn合金层的表面上的第一金属层，其中，第一金属层可以为选自由Ni-Au、Ni-Pd-Au、OSP、Ag、Sn和Ni组成的组中的至少一种。当所述多个焊盘260的表面涂覆有如上所述的第一金属层时，由于焊球与焊盘260的表面的第一金属层进行焊接，因此可保障可焊性。如上所述，当多个焊盘260的未与焊球进行接触的部分由Cu-Mn合金形成时，由于Cu-Mn合金具有阻尼性能，因此在印刷电路板受到冲击或者振动的情况下，Cu-Mn合金可吸收大量的能量，因此可保护焊球不发生破坏，从而可保证印刷电路板中的电路层与包封件中的电子元件的电连接的可靠性。
虽然图5和图6分别示出了芯部绝缘层210、第一绝缘层240和第二绝缘层250中的至少一个包含碳纤维作为阻尼结构的情况以及芯部绝缘层210、第一绝缘层240和第二绝缘层250中的至少一个包括压电陶瓷颗粒作为阻尼结构的情况，并且图7示出了第一电路层220和第二电路层230中的至少一个包括Cu-Mn合金作为阻尼结构的情况以及多个焊盘260中的至少一个包括作为阻尼结构的Cu-Mn合金层以及涂覆在Cu-Mn合金层的表面上的第一金属层的情况，然而本发明构思不限于此，根据本发明示例性实施例的印刷电路板200中还可包括其它具有阻尼性能的结构或材料。
另外，图5、图6和图7中示出的示例性实施例可以在印刷电路板200中相互组合来使用，而不仅限于在印刷电路板中应用其中的一种情况。也就是说，在印刷电路板200中，芯部绝缘层210、第一绝缘层240和第二绝缘层250中的至少一个可包含作为阻尼结构的碳纤维；芯部绝缘层210、第一绝缘层240和第二绝缘层250中的至少一个可包括作为阻尼结构的压电陶瓷颗粒；第一电路层220和第二电路层230中的至少一个可包括作为阻尼结构的Cu-Mn合金并且多个焊盘260中的至少一个可包括作为阻尼结构的Cu-Mn合金层以及涂覆在Cu-Mn合金层的表面上的第一金属层，其中，第一金属层可以为选自由Ni-Au、Ni-Pd-Au、OSP、Ag、Sn和Ni组成的组中的至少一种。
根据本发明的示例性实施例，当印刷电路板200中的第一电路层220、第二电路层230、芯部绝缘层210、第一绝缘层240、第二绝缘层250和多个焊盘260中的至少一个包括阻尼结构时，在印刷电路板200受到冲击或者振动的情况下，阻尼结构可吸收大量的能量，因此可保护焊球不发生破坏，从而可保证印刷电路板中的电路层与包封件中的电子元件的电连接的可靠性。
图8是示出根据本发明的示例性实施例的包括印刷印刷电路板的半导体封装件的示意图。
根据本发明的示例性实施例的半导体封装件1000可包括：印刷电路板200；包封件400，设置在印刷电路板上，并包括电子元件；焊球300，与印刷电路板上的焊盘260进行电连接。
根据本发明的示例性实施例，在印刷电路板200中，芯部绝缘层210、第一绝缘层240和第二绝缘层250中的至少一个可包含作为阻尼结构的碳纤维；芯部绝缘层210、第一绝缘层240和第二绝缘层250中的至少一个可包括作为阻尼结构的压电陶瓷颗粒；第一电路层220和第二电路层230中的至少一个可包括作为阻尼结构的Cu-Mn合金和/或多个焊盘260中的至少一个可包括作为阻尼结构的Cu-Mn合金层以及涂覆在Cu-Mn合金层的表面上的第一金属层，其中，第一金属层可以为选自由Ni-Au、Ni-Pd-Au、OSP、Ag、Sn和Ni组成的组中的至少一种。
然而本发明构思不限于此，印刷电路板200也可以是图5至图7中示出的任何一个印刷电路板200。
根据本发明的示例性实施例，当半导体封装件1000中包括的印刷电路板200包括阻尼结构时，在半导体封装件1000受到冲击或者振动的情况下，阻尼结构可吸收大量的能量，因此可保护焊球不发生破坏，从而可保证印刷电路板200中的电路层与包封件中的电子元件的电连接的可靠性。
虽然已经参照本发明的示例性实施例具体地示出并描述了本发明，但是本领域普通技术人员将理解，在不脱离如所附权利要求和它们的等同物所限定的本发明的精神和范围的情况下，可以在此做出形式和细节上的各种改变。应当仅仅在描述性的意义上而不是出于限制的目的来考虑实施例。因此，本发明的范围不是由本发明的具体实施方式来限定，而是由权利要求书来限定，该范围内的所有差异将被解释为包括在本发明中。

Claims (6)

1.一种印刷电路板，所述印刷电路板包括：
芯部绝缘层；
多个第一电路层和多个第二电路层，分别形成在芯部绝缘层的上面和下面；
多个第一绝缘层和多个第二绝缘层，分别设置在所述多个第一电路层之间以及所述多个第二电路层之间；
阻焊剂层，形成在多个第一绝缘层的位于印刷电路板的最上面的第一绝缘层上，并形成在多个第二绝缘层的位于印刷电路板的最下面的第二绝缘层上，所述阻焊剂层具有开口；
多个焊盘，形成在印刷电路板的最上面的阻焊剂层的开口中，和/或形成在印刷电路板的最下面的阻焊剂层的开口中，并且通过形成在印刷电路板中的多个过孔与多个第一电路层和多个第二电路层进行电连接，
其中，所述多个焊盘中的至少一个包括作为阻尼结构的Cu-Mn合金层以及涂覆在Cu-Mn合金层的表面上的第一金属层，其中，第一金属层为选自于由Ni-Au、Ni-Pd-Au、OSP、Ag、Sn和Ni组成的组中的至少一种。
2.根据权利要求1所述的印刷电路板，其特征在于，所述芯部绝缘层、所述多个第一绝缘层和所述多个第二绝缘层中的至少一个层包括以下阻尼结构，所述阻尼结构包括位于所述至少一个层中的碳纤维和压电陶瓷颗粒中的至少一种。
3.根据权利要求1或2所述的印刷电路板，其特征在于，所述多个第一电路层、所述多个第二电路层中的至少一个层包括以下阻尼结构，所述阻尼结构包括位于多个第一电路层和所述多个第二电路层中的所述至少一个层中的Cu-Mn合金。
4.根据权利要求2所述的印刷电路板，其特征在于，所述芯部绝缘层、所述多个第一绝缘层和所述多个第二绝缘层由半固化片或环氧类树脂形成。
5.根据权利要求4所述的印刷电路板，其特征在于，所述芯部绝缘层、所述多个第一绝缘层和所述多个第二绝缘层中的所述至少一个层包含玻璃纤维，所述碳纤维与玻璃纤维各自地形成，或编制在一起形成。
6.一种半导体封装件，所述半导体封装件包括：
根据权利要求1至5中的任意一项所述的印刷电路板；
包封件，设置在印刷电路板上，并包括电子元件；
多个焊球，与印刷电路板的多个焊盘进行电连接。
CN201510585545.8A 2015-09-15 2015-09-15 印刷电路板以及包括其的半导体封装件 Active CN105307386B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510585545.8A CN105307386B (zh) 2015-09-15 2015-09-15 印刷电路板以及包括其的半导体封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510585545.8A CN105307386B (zh) 2015-09-15 2015-09-15 印刷电路板以及包括其的半导体封装件

Publications (2)

Publication Number Publication Date
CN105307386A CN105307386A (zh) 2016-02-03
CN105307386B true CN105307386B (zh) 2018-07-06

Family

ID=55203983

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510585545.8A Active CN105307386B (zh) 2015-09-15 2015-09-15 印刷电路板以及包括其的半导体封装件

Country Status (1)

Country Link
CN (1) CN105307386B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10506712B1 (en) * 2018-07-31 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Printed circuit board

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1494366A (zh) * 2002-09-26 2004-05-05 富士通株式会社 具有含无机填料的芯层的布线板
CN101400221A (zh) * 2007-09-28 2009-04-01 富士通株式会社 电路板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003283137A (ja) * 2002-03-27 2003-10-03 Toppan Printing Co Ltd ビルドアップ多層配線基板
CN102097363A (zh) * 2009-12-15 2011-06-15 中芯国际集成电路制造(上海)有限公司 金属互连方法
JP6208411B2 (ja) * 2012-06-15 2017-10-04 新光電気工業株式会社 配線基板及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1494366A (zh) * 2002-09-26 2004-05-05 富士通株式会社 具有含无机填料的芯层的布线板
CN101400221A (zh) * 2007-09-28 2009-04-01 富士通株式会社 电路板

Also Published As

Publication number Publication date
CN105307386A (zh) 2016-02-03

Similar Documents

Publication Publication Date Title
US8053879B2 (en) Stacked semiconductor package and method for fabricating the same
CN107872922B (zh) 印刷电路板、电子设备以及印刷电路板的制造方法
US20100044845A1 (en) Circuit substrate, an electronic device arrangement and a manufacturing process for the circuit substrate
JP5503322B2 (ja) 半導体装置の製造方法
US9277657B2 (en) Wiring board
WO2006132151A1 (ja) インタポーザおよび半導体装置
US20140041907A1 (en) Core substrate and printed circuit board using the same
WO2008047918A1 (fr) Structure de paquet de dispositifs électroniques et procédé de fabrication correspondant
US20060043603A1 (en) Low temperature PB-free processing for semiconductor devices
JP2011044512A (ja) 半導体部品
JP2007013099A (ja) 無鉛半田ボールを有する半導体パッケージ及びその製造方法
CN101411252A (zh) 电路板、测试电路板的方法及制造电路板的方法
CN105307386B (zh) 印刷电路板以及包括其的半导体封装件
JP2005183430A (ja) 電子部品内蔵モジュール
US7148569B1 (en) Pad surface finish for high routing density substrate of BGA packages
US9018761B2 (en) Semiconductor device
KR101103302B1 (ko) 인쇄회로기판 및 이의 제조 방법
US20150214192A1 (en) Structure and formation method of chip package structure
WO2012001644A1 (en) Method for encapsulating integrated circuit component solder joints with epoxy flux and apparatus provided with encapsulated solder joint
US10314166B2 (en) Printed wiring board
US20150251278A1 (en) Solder ball and circuit board including the same
JP2009277940A (ja) 半導体パッケージ、実装用回路基板および実装構造体
CN101996974B (zh) 球栅阵列印刷电路板、其封装结构及其工艺
JP5934057B2 (ja) プリント回路基板
JP2010080671A (ja) 電子素子実装体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant