TWI573509B - 製造多層電路板之方法以及使用此方法所製造的多層電路板 - Google Patents
製造多層電路板之方法以及使用此方法所製造的多層電路板 Download PDFInfo
- Publication number
- TWI573509B TWI573509B TW101142750A TW101142750A TWI573509B TW I573509 B TWI573509 B TW I573509B TW 101142750 A TW101142750 A TW 101142750A TW 101142750 A TW101142750 A TW 101142750A TW I573509 B TWI573509 B TW I573509B
- Authority
- TW
- Taiwan
- Prior art keywords
- prepreg
- layer
- conductive
- circuit board
- circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本發明係關於一種製造電路板的方法及使用此方法所製造的電路板,特別是關於一種製造包含一封裝板之多層電路板的方法,以及使用此方法所製造之多層電路板。
本申請案在此聲明以2011年12月22日提出申請之韓國專利申請第10-2011-0140290號案及2012年8月29日提出申請之韓國專利申請第10-2012-0095173號案主張優先權,該申請之全部內容已合併於本說明中作為參考。
隨著近來電子業迅速的發展,已經發展出各種電子元件和電路板領域的技術。尤其,由於電子產品朝向輕薄短小、多功能的趨勢,因此需要在電路板上形成微間距或是在其上裝載許多高密度的電子零件。
為了滿足上述需求,最近已經廣泛使用一種多層電路板,其中數塊電路板係堆疊作為多層而許多電子零件裝載在該堆疊的電路板上。該多層電路板的優點在於較單層電路板具有更多個高密度裝載的電子零件,例如一包含形成在其一面或上、下面之電路層之電路板。
本發明提供一種製造電路板的方法,在製造盡可能具有較多層之一多層電路板時能夠防止翹曲發生,以及使用此方法所製造的電路板。
根據本發明之一實施態樣,係提供一種製造多層電路板的方法,該方法包含:在一第二預浸料之一表面形成一第二電路層;在該第二電路層之一上面堆疊一第一預浸料;以及在第一預浸料之外表面和第二預浸料之外表面中至少一者形成第一和第三電路層中至少一電路層,其中,當堆疊該第一預浸料,該第一預浸料和第二預浸料受到半固化。
該第一預浸料和第二預浸料可包含具有相同特性的樹脂。
當堆疊該第一預浸料,該第一預浸料和第二預浸料可具有4000帕.秒(Pa.s)~10000帕.秒的黏度。
形成該第二電路層之步驟可包含:在該第二預浸料之一表面形成一第二導電層;以及經使用一減去性製程形成該第二導電層作為第二電路層,其中,該第二導電層係經由堆疊在第二預浸料上之第二導電層或電鍍在第二預浸料之第二導電層而形成。
形成該第二電路層之步驟可包含:經使用一加成製程在該第二預浸料之一表面形成該第二電路層。
上述方法可另包含:在堆疊該第一預浸料以及形成該第一或第三電路層之步驟間,處理在該第一預浸料外表面形成之第一導電層和在該第二預浸料外表
面形成之第三導電層形成之至少一導電層中的數個通孔;使該第一預浸料和第二預浸料固化;以及電鍍各通孔之內部,其中堆疊該第一預浸料包含以下步驟:堆疊該第一預浸料,而形成該第二電路層又包含以下步驟:堆疊並形成該第三導電層和第二預浸料。
處理各通孔之步驟可包含以下實施步驟:經使用該減去性製程將至少一導電層圖案化,使得至少一導電層對應一通孔;以及對該電路板至少一表面進行樹脂蝕刻而形成該等通孔。
形成該電路層之步驟可包含以下實施步驟:在該第一預浸料之外表面之第一導電層和在該第二預浸料之外表面之第三導電層中至少形成一導電層;以及經使用該減去性製程形成至少一導電層作為第一或第三電路層,其中該第一導電層藉由在堆疊該第一預浸料時堆疊第一導電層和第一預浸料而形成,該第三導電層藉由在形成該第二電路層時堆疊該第三導電層和第二預浸料而形成。
該第一或第三電路層可經使用該加成製程而形成。
上述方法又可包含以下實施步驟:形成該第一或第三電路層之後,在該電路層之一上面上依序形成一額外的預浸料和一額外的電路層。
上述方法又可包含:形成該第一或第三電路層之後,即在該第一或第三電路層之上面形成一圖案化阻
焊層。
根據本發明之另一實施態樣,係提供一種製造多層電路板的方法,該方法包含以下步驟:預備一在上、下面皆包含載體薄膜層之載體層;在該載體層之兩邊依序形成第二預浸料層和第二電路層;在該第二電路層之上面形成該第一預浸料和第一導電層;從該載體層之一核心層分離一包含該載體薄膜層之電路板;以及在該電路板至少一表面形成一電路層,其中,當分隔該電路板時,該第一預浸料和第二預浸料受到半固化。
該第一預浸料和第二預浸料可包含具有相同特性的樹脂。
當分隔該電路板,該第一預浸料和第二預浸料可具有4000帕.秒(Pa.s)~10000帕.秒的黏度。
上述依序形成之步驟可包含:在該第二預浸料之上面形成第二導電層;以及經使用一減去性製程形成該第二導電層作為第二電路層,其中,該第二導電層係經由堆疊該第二導電層和第二預浸料或將受到堆疊之第二預浸料之上面電鍍而形成。
上述依序形成可包含以下步驟:經使用一加成製程在該第二預浸料之上面形成該第二電路層。
形成該第一預浸料和第一導電層之步驟可包含:經由堆疊該第一導電層和第一預浸料或將受堆疊之第一預浸料之上面電鍍而形成該第一導電層。
上述方法又包含:在形成該第一預浸料和第一導電層以及分隔該電路板之步驟間,經使用該減去性製程形成該第一導電層作為第一電路層,其中,形成該電路層之步驟包括:經使用該減去性製程形成該等載體薄膜層作為第三電路層。
上述方法又包含:在分隔該電路板及形成該電路層之步驟間,處理在該電路板之至少一表面形成之各通孔;使該第一預浸料和第二預浸料固化;以及將該等通孔之內部電鍍。
處理該等通孔之步驟可包含:經使用該減去性製程將該電路板之至少一表面圖案化,使得該電路板之至少一表面對應一通孔;以及對該電路板之至少一表面進行樹脂蝕刻。
該電路層可經使用一減去性製程而形成。
上述方法又包含:在形成該第一預浸料和第一導電層以及分隔該電路板之步驟間,經使用一減去性製程形成該第一導電層作為內電路層,並在該內電路層之上面依序形成額外的預浸料和電路層。
上述方法又可包含:形成該電路層之後,在該電路層之上面形成一圖案化阻焊層。
根據本發明另一實施態樣,係提供一種多層電路板,該電路板包含:二或多個堆疊的預浸料;一或多層受到浸漬且由二或多個預浸料之中二個預浸料所圍繞之內電路層;以及曝露且形成於該多層電路板之
至少一表面的數層外電路層。
上述二預浸料係相對於突出一或多個內電路層之電路圖案互相對稱。
上述環繞一或多個內電路層之二預浸料可包含具有相同特性的樹脂。
該多層電路板可能又包含:一或多個透過二或多個預浸料中至少一預浸料電鍍各孔內部的盲孔,用以電性連接該一或多個內電路層和外電路層。
該多層電路板可能又包含:一或多個透過該多層電路板電鍍各孔內部而形成之通孔,用以電性連接設置於該多層電路板上、下面的外電路層。
在以下詳細說明中,僅顯示及說明本發明某些例示性具體實施例作為說明之用,那些習知相關技術的人應知悉,可以各種不同方式修改所描述之各具體實施例,皆不會偏離本發明之精神或範圍。因此,附圖和描述將被視為說明性質,而非限制性質。在全篇說明書中,係以相似的圖號指稱類似的元件。
以下本文所使用的術語中,「和(或)」係用以表示包含一或多個相關列出項目的任何及所有組合。「至少一...」係表示當有一連串元件時,修改整個列表中的元素,而非修改列表中的各個元素。
茲將參照額外圖示本發明全面說明本發明之各
例示具體實施例。
第1A~1J圖係根據本發明之一具體實施例繪示一電路板之概略剖視圖,以說明製造一多層電路板之方法。第3圖係繪示根據本發明之一具體實施例之第1圖所示製造該多層電路板的方法流程圖。
參照第3圖,根據此具體實施例製造該多層電路板的方法包含以下實施方式:在一第二預浸料210之一表面形成一第二導電電路層200(S10),在該第二導電電路層200(S20)之上表面堆疊一第一預浸料110,以及在該第一預浸料110之至少一外表面和第二預浸料210之一外表面,形成第一電路層100和第三電路層300(S30)。
茲將參照第1圖詳細說明實施方式。
在第二預浸料210之一表面形成第二導電電路層200之實施方式(S10)可包含,在第二預浸料210之一表面形成一第二導電層201(S11),以及經使用一減去性製程使該第二導電層201形成為第二導電電路層200之實施方式(S12)。在實施方式S10,該第二導電電路層200亦可經使用一加成製程在該第二預浸料210之一表面形成。
亦即,形成該第二導電電路層200的方法可包含減去性製程與加成製程。
所述減去性製程係一藉由蝕刻選擇性去除一導電層不必要的部分而形成一導體圖案之製程。減去性
製程的例子包含覆孔製程與面板/圖案處理製程。
簡言之,該覆孔製程依序將無電鍍和電鍍法加諸於一電鍍層,在該電鍍層塗覆一光敏抗蝕劑,對該光敏抗蝕劑施行曝光和顯影,然後形成一圖案。其後,經使用圖案化的光敏抗蝕劑作為一遮罩及剝離該光敏抗蝕劑蝕刻該電鍍層而形成一電路。
簡言之,該面板/圖案製程依序將無電鍍和電鍍法加諸於一電鍍層,在該電鍍層塗覆一光敏抗蝕劑,對該光敏抗蝕劑施行曝光和顯影,然後形成一圖案。其後,藉由電鍍法形成一電路,獲得圖案化電鍍,然後剝離及蝕刻該光敏抗蝕劑。
所述加成製程係一藉由電鍍選擇性地擷取一導電材料而在一絕緣層上形成一導體圖案的製程。加成製程的例子包含半加成製程(SAP)、改良半加成製程(MSAP)、高階改良半加成製程(AMSAP)、完全加成製程(FAP)等。
簡言之,該半加成製程(SAP)、改良半加成製程(MSAP)、及高階改良半加成製程(AMSAP)都彼此相似,係依序進行無電鍍法,將光敏抗蝕劑塗覆於該電鍍層,對該光敏抗蝕劑實施曝光與顯影,然後形成圖案。之後,施行電鍍法,獲得圖案化電鍍,然後剝離及蝕刻該光敏抗蝕劑而形成電路。
簡言之,該完全加成製程(FAP)係將一光敏抗蝕劑塗覆於一基板以及施行曝光和顯影的光敏抗蝕劑
而形成一圖案,並且在該圖案化的光敏抗蝕劑施行無電鍍法形成一電路。
第二導電電路層200可經使用除了減去性製程或加成製程外的各種其他製程而形成。然而,若使用減去性製程來形成第二導電電路層200,可事先經由堆疊由一導電材料(例如:銅箔層)構成之薄膜層或進行無電鍍和(或)電鍍法而形成該第二導電層201。為了進行選擇性蝕刻,第二導電層201可與第二導電電路層200之各導體圖案相對應。
同樣,形成第三導電層301後,亦可經由使用減去性製程形成該第三電路層300。因此,如第1A圖所示,可同時使第二導電層201和第三導電層301堆疊在該第二預浸料210之上、下表面(參見第1A、1B圖)。
據此,當第二導電層201和(或)第三導電層301堆疊在第二預浸料210,第二預浸料210可能沒有受熱、壓力等而完全固化為聚合物,而仍維持半固化。因此,第二預浸料210的黏度可以為4000帕.秒(Pa.s)~10000帕.秒。
就第二預浸料210而言,係環氧樹脂、聚酰亞胺樹脂、雙馬來醯亞胺-三氮雜苯樹脂(BT)樹脂、或聚四氟乙烯樹脂等被浸漬一強化材料,例如紙、玻璃纖維,玻璃氈等以提高機械剛性或溫度電阻率。若一預浸料具有美國電機製造業協會(NEMA)FR-4之標準
等級,其中環氧樹脂係浸漬到用以製造電路板之玻璃纖維以達到上述黏度,該第二導電層201和(或)第三導電層301可以在大約攝氏140~180度之情況堆疊在第二預浸料210上大約20分鐘。
接著,經使用該減去性製程或加成製程使第二導電層201形成為有間隔圖案的第二導電電路層200後(參見第1C圖),再將第一預浸料110堆疊至該第二導電電路層200之上表面(S20)(參見第1D圖)。
據此,與第二預浸料210類似,第一預浸料110在完全固化之前維持半固化。若該第一預浸料110堆疊於第二導電電路層200之上表面,和該第二導電層201和(或)第三導電層301堆疊於第二預浸料210之方式一樣,可將黏度為4000帕.秒(Pa.s)~10000帕.秒之第一預浸料110堆疊於第二導電電路層200之上表面。與第二預浸料210類似,該第一預浸料110具有NEMA FR-4標準等級,其中環氧樹脂係浸漬到玻璃纖維以達到上述黏度,且可以在大約攝氏140~180度之情況堆疊在第二導電電路層200上面大約20分鐘。
若第一預浸料110和第二預浸料210兩者在成為聚合物之前皆維持半固化,經使用該第一預浸料110而堆疊,該第二預浸料210具有相同特性,此時第二導電電路層200係凹陷並設置於該第一預浸料110和第二預浸料210之間,以至該第一預浸料110和第二
預浸料210係相對於該第二導電電路層200之導體圖案對稱地堆疊(參見第1E圖)。
第2圖係繪示二個與第1D、1E圖相關之具有對稱結構的預浸料的概略剖視圖。
參照第2圖,茲將說明若呈半固化狀態之第一預浸料110被堆疊在形成於半固化狀態之第二預浸料210上面的第二導電電路層200的上面,使得該第一預浸料110和第二預浸料210具有相同的厚度的一個機制。其中,該第一預浸料110和第二預浸料210皆具有與NEMA FR-4標準等級相同特性的例示性預浸料,其中環氧樹脂212係浸漬到玻璃纖維211。
該呈現半固化狀態之包含於第一預浸料110和第二預浸料210之環氧樹脂212在大約攝氏140至大約180度具有4000帕.秒(Pa.s)~10000帕.秒的黏度,以至發生流動,因此該環氧樹脂212會流入第二導電電路層200之各圖案之間。其中,該第一預浸料110和第二預浸料210之玻璃纖維211皆具有剛度,用以維繫第一預浸料110和第二預浸料210之厚度。
若呈半固化狀態、具有相同特性之第一預浸料110和第二預浸料210被堆疊在第二導電電路層200之上、下表面,由於該第一預浸料110和第二預浸料210包含相同的玻璃纖維211,該第一預浸料110和第二預浸料210係維持相同的厚度,該第二導電電路層200之下圖案被壓押到第二預浸料210之環氧樹脂
212,而第二導電電路層200之上圖案被壓押到第一預浸料110之環氧樹脂212。因此,如第1E圖所示,該第一預浸料110和第二預浸料210具有對稱的結構,其中該第一預浸料110和第二預浸料210具有相同的厚度,而且第二導電電路層200夾置其中。
換言之,根據第1E圖和第2圖所示可以清楚得知,當堆疊半固化狀的第一預浸料110於半固化狀的第二預浸料210上時,半固化狀的第一預浸料110和半固化狀的第二預浸料210會在第二導電電路層200的圖案之間流動,使第二導電電路層200的圖案在第一預浸料110和第二預浸料210堆疊時被浸沒;
如第2圖所示,第一預浸料110和第二預浸料210堆疊後,其連接面之間形成一中心線2,該中心線2與該第二預浸料210的上表面平行,且位於第二預浸料210的上表面上,該第二導電電路層200並經該中心線2分隔成圖案上部2A與圖案下部2B,其圖案上部2A和圖案下部2B相對;
如第2圖所示,第一預浸料110和第二預浸料210堆疊後,第一預浸料110相對至第二導電電路層200的圖案上部2A的位置形成一第一凹陷部110A,第二預浸料210相對至第二導電電路層200的圖案下部2B的位置形成一第二凹陷部200A;第二導電電路層200的圖案上部2A沒入該第一凹陷部110A內,和圖案上部2A相對的圖案下部2B則沒入
第二預浸料210之第二凹陷部200A內;也就是說,該第二導電電路層200被第一預浸料110和第二預浸料210埋沒後,係分別沒入該第一預浸料110和該第二預浸料210內部;而該中心線2則相當於穿過該第二導電電路層200之圖案(導電材料)。依此方式,該第一預浸料110和第二預浸料210係相對於該第二導電電路層200對稱性地堆疊,藉此解決電路板翹曲的問題,然而並非堆疊如習知技術之具有不同特性的預浸料,以防止電路板翹曲。
其後,一電路層係於第一預浸料110之外表面和(或)第二預浸料210之外表面形成(S30),因此製造一多層電路板(參見第1I圖)。
形成於該多層電路板之一外表面之第一電路層100和第三電路層300可經使用該減去性製程或加成製程而形成。該第一電路層100和第三電路層300在該多層電路板之外表面形成之前,根據此具體實施例之形成該多層電路板的方法又可包含形成多個連接各層之通孔的實施方式。
亦即,在該第二導電電路層200之上面堆疊該第一預浸料110之後(S20),所述方法又可包含以下實施步驟:處理在第一預浸料110之外表面形成之第一導電層101和在第二預浸料210之外表面形成的第三導電層301中至少一導電層的多個通孔(S21),將第一預浸料110和第二預浸料210固化(S22),以及電
鍍各通孔之內表面(S23)。其中,本具體實施例並不受限於此。在該第一預浸料110堆疊在第二導電電路層200上面之後,可同時將該第一預浸料110和第二預浸料210固化,接著可處理各個通孔。
在處理在第一預浸料110之外表面形成之第一導電層101和在第二預浸料210之外表面形成的第三導電層301中至少一導電層中的多個通孔(S21)時,可以使用和形成第二導電層201一樣的方式,經由堆疊一由一導電材料構成之薄膜層或進行無電鍍和(或)電鍍法來形成該第一導電層101和(或)第三導電層301。若該薄膜層被堆疊而形成第一導電層101和(或)第三導電層301,該第一導電層101和第一預浸料110可以堆疊於該第二導電電路層200之上面,該第三導電層301和第二預浸料210可以堆疊於該第二導電電路層200之另一面。
亦即,如第1D圖所示,第一導電層101係經由將第一導電層101和第一預浸料110堆疊在第二導電電路層200上而形成,如第1A圖所示,第三導電層301係經由將第二導電層201和第三導電層301堆疊於第二預浸料210之上、下面而形成。
其後,如第1G圖所示,可就該多層電路板之至少一表面處理該等通孔,例如第一導電層101和第三導電層301(S21)中至少一導電層。
可藉由機械方示鑽孔、使用紫外線(UV)或二氧化
碳(CO2)雷射或經由樹脂蝕刻而處理該通孔。
當經由樹脂蝕刻處理該通孔時,處理該通孔的步驟(S21)可包含經使用減去性製程以圖案化之第一導電層101和第三導電層301對應一通孔之方式使該第一導電層101和第三導電層301圖案化(S21-1)(參見第1F圖),以及經使用圖案化的第一導電層101和第三導電層301作為遮罩150、350對第一預浸料110和第二預浸料210中至少一預浸料進行樹脂蝕刻(S21-2)之實施步驟(參見第1G圖)。
然而,當以機械方式或經使用雷射處理該通孔時,需要花費比使用樹脂蝕刻更多的時間來處理通孔,其係降低生產力,而且可能需要去污斑製程以去除由於通孔內壁產生的摩擦熱所造成的玷污,因此可能要藉由樹脂蝕刻來處理該等通孔。
據此,儘管可能要在第一預浸料110和第二預浸料210變成聚化物且固化之後實施樹脂蝕刻(S21-2),經過固化的第一預浸料110和第二預浸料210具有強的耐化學性抗樹脂蝕刻特性,因此,可能要在該第一預浸料110和第二預浸料210被完全固化之前實施樹脂蝕刻(S21-2)步驟。
可以藉由使用一只有經過作為遮罩150、350之第一預浸料110和第二預浸料210其中一預浸料圖案化的導電層來進行樹脂蝕刻以處理各通孔。然而,如第1G圖所示,可以對第一預浸料110和第二預浸料
210等二預浸料,即電路板之上、下面實施樹脂蝕刻。在此情況下,可使用該第二導電電路層200來防止由於樹脂蝕刻而對該電路板實施鑽孔製程,因此,可經使用相同方法同步處理各通孔和盲孔。
在處理通孔之後,該第一預浸料110和第二預浸料210被完全固化(S22),各通孔係經由電鍍該等通孔之內部而形成(S23)。
該第一預浸料110和第二預浸料210經由像後固化等製程加熱一材質而被完全固化為聚合物。
第一電路層100、第二導電電路層200、及第三電路層300中至少二者經由在固化之第一預浸料110和第二預浸料210形成之各通孔內部施行無電鍍和(或)電鍍法而相互電性連接(參見第1H圖)。
其後,在一塊三層電路板之最外層,亦即第一預浸料110之外表面和第二預浸料210之外表面中至少一者形成一電路層作為第一電路層100和(或)第三電路層,據此製造該多層電路板(參見第1I圖)。
第一電路層100或第三電路層300可經使用該減去性製程或加成製程形成該第一導電層101和第三導電層301而形成。
據此,經使用該減去性製程形成該第一電路層100或第三電路層300的方法可包含以下實施步驟:在第一預浸料110之外表面的第一導電層101和第二預浸料210之外表面的第三導電層301當中形成至少
一導電層(S31),以及經使用該減去性製程形成該第一導電層101和第三導電層301作為第一電路層100和第三電路層300(S32)。
由於該圖案化之第一導電層101和第三導電層301在形成通孔後形成,不一定會形成一導電層,而且可能經由選擇性蝕刻而以對應各電路圖案的方式形成第一電路層100和第三電路層300。
其後,在該多層電路板之至少一表面,即第一電路層100或第三電路層300之上面形成一圖案化阻焊層800(S40)(參見第1J圖),以保護該第一電路層100和第三電路層300,並防止該電路層不必要的部分受到焊接。
該圖案化阻焊層800可經使用塗覆焊料抗蝕劑墨水到多層電路板表面之必要部分之絲網印刷製程,使用一屏幕雕刻板,或經由使用塗覆焊料抗蝕劑墨水到多層電路板的整個表面之照片製程,對該塗覆焊料抗蝕劑實施曝光與顯影,以及將該焊料抗蝕劑塗覆於一必要部分而形成。
在該多層電路板之至少一表面形成該圖案化阻焊層800之後,也可以進行如焊料磁塗覆、自由磁通、化學防腐處理、無電解鎳電鍍、金電鍍、焊錫電鍍等表面處理製程。
第4A~4L圖係繪示一電路板之概略剖視圖,用以說明根據本發明之一具體實施例製造一具有較高
生產率之多層電路板的方法。第5圖係一根據本發明之一具體實施例說明製造第3圖之多層電路板的方法流程圖。
如第5圖所示,根據此具體實施例具有提高生產力之製造該多層電路板的方法包含以下實施步驟:預備一載體層500,該載體層500之上、下面皆包含載體薄膜層400(S100),在該載體層500之上、下面依序形成第二預浸料210和第二導電電路層200(S200),在第二導電電路層200之上面形成第一預浸料110和第一導電層101(S300),從該載體層500之一核心層420分離包含載體薄膜層400之第一電路板600和第二電路板700(S400),以及在該第一電路板600和第二電路板700之至少一表面(S500)形成第一電路層100和第三電路層300。
茲將參照第4A~4L圖詳細說明各實施步驟,將省略上述各具體實施例及此具體實施例之中重覆的說明。
預備一載體層500,其上、下面包含由一種導電材料構成之載體薄膜層400(S100)。
雖然載體層500可以是一覆銅箔層壓板,其上、下面係包含由一導電材料構成之載體薄膜層400,如第3A圖所示,該載體層500可包含介於該載體薄膜層400和核心層420之黏結層410,因此該載體薄膜層400可由該核心層420分離。
據此,可經由浸漬環氧樹脂、聚酰亞胺樹脂、雙馬來醯亞胺-三氮雜苯樹脂(BT)樹脂或聚四氟乙烯樹脂於一強化材料,例如紙、玻璃纖維、玻璃氈等,以增加機械剛性或溫度的電阻率而形成該核心層420。
黏結層410係形成於該核心層420之上、下面。由一導電材料構成、作為載體薄膜層400之各薄膜層係附著於該黏結層410之外表面,因此,可以經由一製程來製造二基板。據此,該黏結層410可包含由於熱處理而失去黏著力以及在預定製程後釋出之材料。
另外,附著於該黏結層410之外表面的載體薄膜層400可具有預定厚度的導電材料。該厚度通常約15~20微米(μm),最好是大約18微米。在形成精細電路圖案的情況,厚度大約為1~5微米,最好是大約3微米。
在預備好包含該與核心層420相關之黏結層410和載體薄膜層400之載體層500(S100)後,依序於該載體層500之上、下面形成該第二預浸料210和第二導電電路層200(S200)。
如以上具體實施例所述,該第二導電電路層200可經使用一減去性製程或加成製程在該第二預浸料210之外表面形成。
為了藉由該減去性製程形成第二導電電路層200,首先先形成第二導電層201,因此經由在該載體層500之上、下面堆疊第二預浸料210和第二導電
層201,或先在該載體層500之上、下面堆疊第二預浸料210,然後對該第二預浸料210之外表面實施無電鍍和(或)電鍍法,而形成第二導電層201(參見第4B、4C圖)。
據此,若堆疊的是第二預浸料210,由於要堆疊之第二預浸料210必須是半固化,如以上具體實施例所述,可將黏度為4000帕.秒(Pa.s)~10000帕.秒之該第二預浸料210加以堆疊(該預浸料具有NEMA FR-4標準等級,其中環氧樹脂浸漬到玻璃纖維以達到上述黏度,該第二預浸料210可以在大約攝氏140~180度之情況下堆疊大約20分鐘)。
其後,經由蝕刻一第二電路圖案而選擇性去除第二導電層201不必要的部分,藉此可形成該第二導電電路層200。
如要在第二導電電路層200形成第一電路層100,使得第一預浸料110和第一導電層101在該第一電路板600和第二電路板700之上面形成,其中該第二導電電路層200係於沒有附著該載體層500之表面形成(S300)。
類似第二預浸料210和第二導電層201,第一導電層101可經由將第一預浸料110和第一導電層101堆疊在第二導電電路層200之上面(參見第3E圖)或先將第一預浸料110堆疊在該第二導電電路層200之上面然後對第一預浸料110之外表面實施無電鍍和
(或)電鍍法而形成。
如果堆疊的是第一預浸料110,由於第一預浸料110和第二預浸料210需要是半固化,亦可將黏度為4000帕.秒(Pa.s)~10000帕.秒之第一預浸料110加以堆疊(該預浸料具有NEMA FR-4標準等級,其中環氧樹脂係浸漬到玻璃纖維以達到上述黏度,可以在大約攝氏140~180度之情況下堆疊該第二預浸料210大約20分鐘)。
據此,該第一預浸料110可藉由使用如同第二預浸料210具有相同特性的預浸料,而非習知技術中使用具有不同特性之預浸料,而能防止電路板翹曲。
當第一預浸料110和第二預浸料210在上述狀況下堆疊,該第一預浸料110和第二預浸料210維持半固化,而各第二導電電路層200係凹陷而設置於該第一預浸料110和第二預浸料210之間,因此該第一預浸料110和第二預浸料210係相對於突出該第二導電電路層200之導體圖案對稱性地堆疊(參見第4F圖),故能防止該電路板翹曲。
若將呈半固化狀態具有相同特性之第一預浸料110和第二預浸料210堆疊在第二導電電路層200之上、下表面,由於相同的玻璃纖維包含於該第一預浸料110和第二預浸料210中,該第一預浸料110和第二預浸料210維持著相同的厚度,該第一預浸料110和第二預浸料210之環氧樹脂被壓押至第二導電電
路層200之各圖案之間。因此,如第4F圖所示,所述第一預浸料110和第二預浸料210具有對稱的結構,其中兩者具有相同厚度,而且第二導電電路層200夾置其中。
其後,從載體層500之核心層420分離該包含載體薄膜層400之第一電路板600和第二電路板700(S400)。
係依據黏結層410自身的特性來處理該黏結層410(例如施行熱處理將該黏結層410加熱至一預定溫度),以此方式使由載體層500構成之黏結層410的黏結力降低,以至降低黏結力,以及將包含該載體薄膜層400和第二預浸料210之第一電路板600和第二電路板700與堆疊在該載體薄膜層400上之第二導電電路層200從核心層420分離(參見第4G圖)。在此具體實施例中將此二分離的電路板稱作第一電路板600和第二電路板700。
此時,包含於第一電路板600和第二電路板700之載體薄膜層400係如同第三導電層301之功用般使用減去性製程而形成第三電路層300。以下將從該核心層420分離之載體薄膜層400和第三導電層301視作一樣。
其後,為了在已分離之第一電路板600和第二電路板700之至少一表面,亦即在第一導電層101和第三導電層301中至少一導電層形成一通孔,根據此具
體實施例製造該多層電路板之方法又可包含在該已分離之第一電路板600和第二電路板700至少一表面處理各通孔(S410)之實施步驟。
在處理通孔時,雖然可經使用雷射處理該通孔,如上所述,亦可藉由樹脂蝕刻處理該通孔。在此情況下,處理各通孔(S410)之實施步驟又可包含以下步驟:經使用減去性製程以讓第一導電層101和第三導電層310中至少一導電層對應各通孔之方式將第一導電層101和第三導電層310中至少一導電層圖案化(S410-1)(參見第4H圖),以及經使用圖案化之第一導電層101和第三導電層301作為遮罩150、350對該第一預浸料110和第二預浸料210中至少一預浸料進行樹脂蝕刻(S410-2)(參見第4I圖)。
步驟S410-1和S410-2與上述具體實施例中對應的步驟一樣。藉由使用圖案化之第一導電層101和第三導電層301作為遮罩150、350,同時在第一預浸料110和第二預浸料210,亦即電路板之上、下面,進行樹脂蝕刻,其係比藉由雷射來處理通孔能夠更快形成各通孔或盲孔,進而同步形成各通孔或盲孔。
處理該等通孔(S410)之後,根據此具體實施例之製造多層電路板的方法又可包含使第一預浸料110和第二預浸料210(S420)完全固化及電鍍該等通孔之內部(S430)之實施方式(參見第4J圖)。然而,在此所述之具體實施例並不受限於此。在將第一預浸料110
堆疊在第二導電電路層200之上面後,第一電路板600和第二電路板700係由該核心層420分離,而第一預浸料110和第二預浸料210可同時受到固化而後處理各通孔。
如上述具體實施例,該第一預浸料110和第二預浸料210透過一後固化製程受到固化而成為聚合物,接著,該多層電路板至少有二層經電鍍該等通孔內部而電性連接。
在從該載體層500之核心層420分離該第一電路板600和第二電路板700(S400)之後,在第一電路板600和第二電路板700中至少一表面形成第一電路層100或第三電路層300(S500),藉以形成一具有三層的電路板。
據此,雖然各第一電路層100可在已分離之第一電路板600和第二電路板700之至少一表面形成,在該第一電路板600和第二電路板700從該載體層500分離之前,可經使用減去性製程形成該第一導電層101作為該第一電路層100。在該第一電路板600和第二電路板700從該載體層500分離之後,形成第一電路層100或第三電路層300(S500)時可經使用該減去性製程形成載體薄膜層400,亦即第三導電層301,作為第三電路層300。
在此情況下,各第一電路層100可同時在二第一電路板600和第二電路板700中形成。據此,在從該
核心層420分離第一電路板600和第二電路板700之後,可在第一電路層100之整個表面形成抗蝕層,以在藉由使用減去性製程以形成第三電路層300之製程中保護第一電路層100不受蝕刻。
其後,為了保護該第一電路層100或第三電路層300,以及防止該電路板之不必要部分受到焊接,可在該第一電路層100和第三電路層300之上面形成圖案化阻焊層800(S600)。最後,根據此具體實施例製造該多層電路板的方法又可包含一表面處理製程。
如上所述,與上述具體實施例中製造多層電路板的方法不同,根據此具體實施例製造該多層電路板的方法可在一製程中藉由第4A~4F圖的載體層製造二電路板,藉此提高生產力。
第7A~7E圖繪示一電路板之概略剖視圖,用以說明根據本發明之一具體實施例製造一具有四或多層之多層電路板的方法。
雖然可運用如疊板(lay-up)、增層(build-up)法等習知方法或使用其中一應用方式來製造具有四或多層的多層電路板,根據此具體實施例以製造該具有四或多層之多層電路板的方法係依序形成多個額外的半固化用以防止該多層電路板翹曲之預浸料與額外數層電路層。
在上述參照第1、2圖之具體實施例中,該具有四或多層的多層電路板可藉由在第一預浸料110之
外表面和第二預浸料210之外表面中至少一者形成第一電路層100和第三電路層300(S30)以及在該第四和第五預浸料完全固化為聚合物之前形成之第一電路層100和第三電路層300的上面依序形成額外的第四和第五預浸料與一額外的電路層加以製造。
上述根據第3、4圖之具體實施例,可經由在第二導電電路層200之上面形成第一預浸料110和第一導電層101以製造該具有四或多層的多層電路板(S300)(參見第6A圖),經使用一減去性製程形成該第一導電層101作為內電路層(參見第6B圖),在該預浸料11完全固化為聚合物之前在該內電路層之上面形成其他預浸料11和其他導電層12(參見第6C、6D圖),從該載體層500之黏結層410分離一電路板,以及經使用該減去性製程在該電路板知至少一表面形成一電路層。該具有四或多層之多層電路板可經由反覆施行上述製程加以製造。
據此,當二預浸料堆疊而在該內電路層之上面形成預浸料11和導電層12,如以上具體實施例所述,可將黏度為4000帕.秒(Pa.s)~10000帕.秒之二預浸料加以堆疊(該預浸料具有NEMA FR-4標準等級,其中環氧樹脂係浸漬到玻璃纖維以達到上述黏度,二預浸料可在大約攝氏140~180度之情況下堆疊大約20分鐘),以便使形成於該電路板外表面之電路層上的導體圖案自然移至二預浸料之間,因此該二預浸料
可以相互對稱。
該能防止一電路板翹曲之具有四或多層的多層電路板,可經使用半固化預浸料加以製造,即便使用的是具有相同特性如同半固化預浸料之預浸料,而非具有與半固化預浸料不同特性之預浸料。
茲將參照第1J、3L圖說明該多層電路板。
第1J、4L圖係經使用上述該多層電路板之製造方法所製造之多層電路板之剖面圖。
如第1J、4L圖所示,該多層電路板包含設置在第一預浸料110和第二預浸料210之間且受到該第一預浸料110和第二預浸料210浸漬並環繞的第二導電電路層200、在該第一預浸料110之外表面形成的第一電路層100、及在該第二預浸料210之外表面形成的第三電路層300。
以下將一具有一電路圖案如第一電路層100或第三電路層300,且曝露於該多層電路板之外表面的電路層稱作外電路層,以及將一對應該外電路層、具有一電路圖案如第二導電電路層200、在該多層電路板之內部形成、且沒有曝露於外部之電路層稱作內電路層。
因此,根據本發明之多層電路板係包含堆疊之二或多個預浸料110、210、一或多個受到二預浸料110、210浸漬與環繞之第二導電電路層200、以及曝露在外部且在該電路板之至少一表面形成之外電路
層100、300。
在該根據本發明之多層電路板,該內電路層受到設置於該內電路層之上、下表面的二預浸料浸漬與環繞,而該二設置於第二導電電路層200之上、下表面的預浸料係相對於一突出該內電路層之導體圖案相互對稱。
亦即,如第1J、4L圖所示,該第二導電電路層200受到第一預浸料110和第二預浸料210浸漬與環繞,而該第一預浸料110和第二預浸料210係相對於一突出該第二導電電路層200之導體圖案相互對稱。
如上所述,該設置於該內電路層之上、下表面的二預浸料110、210並非如習知技術具有不同特性之堆疊各層用以防止電路板翹曲,而是具有特性相同的堆疊各層,據此,突出該內電路層之導體圖案自然會移至該受到半固化之預浸料110、210的中間,因而防止電路板翹曲。
該根據本發明之多層電路板又可包含至少一藉由二預浸料中至少一預浸料以及電性連接該內、外電路層電鍍一孔內部而形成之盲孔;至少一通孔,亦即藉由該多層電路板電鍍一孔內部形成之通孔161;以及電性連接在該多層電路板之上、下面形成的各外電路層。
亦即,如第1J、4L圖所示,該根據本發明之多層電路板又可包含數個藉由第一預浸料110將孔洞
內部電鍍且電性連接各第一電路層100和第二導電電路層200(例如內、外電路層)而形成之盲孔160,以及一通孔,亦即藉由該第一預浸料110和第二預浸料210在該多層電路板電鍍一孔內部以及電性連接該第一電路層100和第三電路層300而形成之通孔161。
根據本發明之多層電路板又可包含一圖案化阻焊層,該圖案化阻焊層不僅保護形成於第一電路層100或第三電路層300之外表面的外電路層,並防止該多層電路板表面的不必要部分受到焊接。
如上所述,根據上述本發明之具體實施例,該製造電路板之方法以及經使用此方法所製造之電路板,盡可能產生許多層以防止過度使用材料,製造一薄的多層電路板,以及減少由於材料過度使用所產生之製造成本。
另外,根據上述本發明之具體實施例,該製造電路板之方法以及經使用此方法製造之電路板即使要產生許多層仍可防止翹曲發生。
另外,根據上述本發明之具體實施例,該製造電路板之方法包含將電路板貼附於變異電路板一載體層之上、下面的製程,因此可經由一製程製造二個電路板,從而提高生產力。
另外,根據上述本發明之具體實施例,該製造多層電路板的方法可經由通孔和盲孔使製程同步,從而
提高生產力。
雖然本發明之各例示實施例僅用以作為圖示說明,熟習該項技術者應知悉各種修改、增加、及替代而沒有偏離以下申請專利範圍所揭示之本發明的範圍與精神皆是有可能。
100‧‧‧第一電路層
101‧‧‧第一導電層
110‧‧‧第一預浸料
150‧‧‧遮罩
160‧‧‧盲孔
161‧‧‧通孔
200‧‧‧第二導電電路層
201‧‧‧第二導電層
210‧‧‧第二預浸料
211‧‧‧玻璃纖維
212‧‧‧環氧樹脂
300‧‧‧第三電路層
301‧‧‧第三導電層
350‧‧‧遮罩
400‧‧‧載體薄膜層
410‧‧‧黏結層
420‧‧‧核心層
500‧‧‧載體層
800‧‧‧圖案化阻焊層
11‧‧‧其他預浸料
12‧‧‧其他導電層
上述和其他實施態樣將可藉由實施方式與額外圖示而更加清楚明白,其中:
第1A~1J圖係顯示根據本發明一具體實施例之一電路板之概略剖視圖,用以說明一多層電路板之製造方法;第2圖係顯示二具有如第1D、1E圖所示之對稱結構之預浸料的概略剖視圖;第3圖係顯示依本發明一具體實施例之第1圖所示之多層電路板之製造方法的流程圖;第4A~4L圖係顯示一電路板之概略剖視圖,用以說明根據本發明之一具體實施例製造一具有較高生產率之多層電路板的方法;第5圖係一根據本發明一具體實施例說明製造第3圖之多層電路板的方法流程圖。
第6A~6E圖係顯示依本發明一具體實施例之一電路板的概略剖視圖,用以說明一具有四或多層之多層電路板之製造方法。
100‧‧‧第一電路層
101‧‧‧第一導電層
110‧‧‧第一預浸料
150‧‧‧遮罩
160‧‧‧盲孔
161‧‧‧通孔
200‧‧‧第二導電電路層
201‧‧‧第二導電層
210‧‧‧第二預浸料
300‧‧‧第三電路層
301‧‧‧第三導電層
800‧‧‧圖案化阻焊層
Claims (12)
- 一種製造多層電路板的方法,包括以下步驟:在一第二預浸料之一第一表面形成一第二導電電路層;該第二導電電路層具有一中心線,該中心線與該第二預浸料的第一表面平行,並且將第二導電電路層分隔成一上部與一下部,該下部和該上部相對;在該第二導電電路層之一第一表面堆疊一第一預浸料;及在該第一預浸料之至少一第一表面和該第二預浸料之相對著第一表面之第二表面,形成至少一第一電路層和一第三電路層;其中,在該第一預浸料之堆疊中,該第一預浸料和該第二預浸料係半固化狀,且該第一預浸料和該第二預浸料以半固化狀在該第二導電電路層的圖案之間流動;其中,在該第一預浸料之堆疊中,該第二導電電路層在該第一和該第二預浸料被加熱時被浸沒,如此,於該第一預浸料形成一第一凹陷部,而於該第二預浸料形成一第二凹陷部;其中,該第二導電電路層的上部係沒入該第一凹陷部內;且與該第一部相對的該第二部係沒入在該第二凹陷部內;以及其中,該第一預浸料和該第二預浸料與該第 二導電電路層之中心線係呈對稱堆疊,該第二導電電路層則在其被埋沒後,凸入該第一預浸料和該第二預浸料;其中,該第二導電電路層之中心線係穿過該第二導電電路層之導電材料。
- 如申請專利範圍第1項之製造多層電路板的方法,其中該第一預浸料和該第二預浸料具有相同的特性。
- 如申請專利範圍第1項之製造多層電路板的方法,其中該第二導電電路層之形成包括:在該第二預浸料之第一表面上形成一第二導電層;及利用一減去性製程,於該第二導電層上形成該第二導電電路層;其中該第二導電層係藉由將其堆疊至該第二預浸料上或將其電鍍至該第二預浸料上而形成。
- 如申請專利範圍第1項之製造多層電路板的方法,其中形成該第二導電電路層之步驟包括:藉由使用一另外的製程在該第二預浸料之第一表面形成該第二導電電路層。
- 如申請專利範圍第1項之製造多層電路板的方法,其中,在堆疊該第一預浸料與形成該第一或第三電路層之步驟之間進一步包括:處理一形成在至少一導電層上的通孔;其中, 在該第一預浸料之第一表面所形成之第一導電層,與在該第二預浸料之外表面形成之第三導電層,係相對著該第二預浸料之第一表面;使該第一預浸料和第二預浸料固化;及電鍍該通孔的內表面;其中形成該第一電路層的步驟包括:堆疊並形成該第一導電層和該第一預浸料;其中形成該第三電路層之步驟包括:堆疊並形成該第三導電層和該第二預浸料。
- 如申請專利範圍第5項之製造多層電路板的方法,其中處理該通孔包括以下步驟:藉由使用一減去性製程將至少一導電層圖案化,使該至少一導電層對應一通孔;及在該電路板之至少一表面進行樹脂蝕刻以形成通孔。
- 如申請專利範圍第1項之製造多層電路板的方法,其中形成該第一和第三電路層包括以下步驟:在該第一預浸料之第一表面形成至少一第一導電層,以及在該第二預浸料之第二表面形成至少一第三導電層,該第二預浸料之第二表面與其另一表面相對;以及藉由使用一減去性製程,形成第一和第三導電層作為該第一和第三電路層;其中,該第一導電層係藉由在堆疊該第一預 浸料時,將第一導電層堆疊在該第一預浸料上而形成,該第三導電層係藉由在形成該第二導電電路層時堆疊該第三導電層於該第二預浸料上而形成。
- 如申請專利範圍第1項之製造多層電路板的方法,其中該第一或第三電路層是藉由使用該另外的製程而形成。
- 如申請專利範圍第1項之製造多層電路板的方法,又包括:在該第一電路層的第一表面或該第三電路層的第一表面,依序形成一第三預浸料和一第四電路層。
- 如申請專利範圍第1項之製造多層電路板的方法,其中電路板疊層的第一預浸料和第二預浸料具有相同厚度。
- 如申請專利範圍第1項之製造多層電路板的方法,其中堆疊的第一和第二預浸料,在堆疊第二預浸料期間,具有4000帕.秒(Pa.s)~10000帕.秒的黏度。
- 如申請專利範圍第1項之製造多層電路板的方法,其中電路板內之電路層的層數最多為三層。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20110140290 | 2011-12-22 | ||
KR1020120095173A KR20130079118A (ko) | 2011-12-22 | 2012-08-29 | 다층 회로 기판 제조방법 및 그 제조방법에 의해 제조된 다층 회로 기판 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201328468A TW201328468A (zh) | 2013-07-01 |
TWI573509B true TWI573509B (zh) | 2017-03-01 |
Family
ID=48991931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101142750A TWI573509B (zh) | 2011-12-22 | 2012-11-16 | 製造多層電路板之方法以及使用此方法所製造的多層電路板 |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR20130079118A (zh) |
TW (1) | TWI573509B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113207245B (zh) * | 2021-04-28 | 2022-06-07 | 中国科学院微电子研究所 | 低翘曲印刷线路板制造方法 |
CN113194640B (zh) * | 2021-04-28 | 2022-07-08 | 中国科学院微电子研究所 | 低翘曲高密度封装基板制造方法 |
CN114765923A (zh) * | 2021-05-20 | 2022-07-19 | 上海贺鸿电子科技股份有限公司 | 一种5g基站隔离器三层线路板及其制备方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW389780B (en) * | 1995-09-13 | 2000-05-11 | Hitachi Chemical Co Ltd | Prepreg for printed circuit board |
US20040091622A1 (en) * | 2002-09-04 | 2004-05-13 | Fernandes Karim B. | Coated prepreg method and use |
US20070215381A1 (en) * | 2005-08-29 | 2007-09-20 | Vasoya Kalu K | Processes for manufacturing printed wiring boards possessing electrically conductive constraining cores |
US20100029626A1 (en) * | 2006-03-14 | 2010-02-04 | Guido Bold | Cyclic sulfones useful as mitochondrial sodium-calcium exchangers |
US20110303440A1 (en) * | 2010-06-15 | 2011-12-15 | Samsung Electro-Mechanics Co., Ltd. | Hybrid heat-radiating substrate and method of manufacturing the same |
-
2012
- 2012-08-29 KR KR1020120095173A patent/KR20130079118A/ko not_active Application Discontinuation
- 2012-11-16 TW TW101142750A patent/TWI573509B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW389780B (en) * | 1995-09-13 | 2000-05-11 | Hitachi Chemical Co Ltd | Prepreg for printed circuit board |
US20040091622A1 (en) * | 2002-09-04 | 2004-05-13 | Fernandes Karim B. | Coated prepreg method and use |
US20070215381A1 (en) * | 2005-08-29 | 2007-09-20 | Vasoya Kalu K | Processes for manufacturing printed wiring boards possessing electrically conductive constraining cores |
US20100029626A1 (en) * | 2006-03-14 | 2010-02-04 | Guido Bold | Cyclic sulfones useful as mitochondrial sodium-calcium exchangers |
US20110303440A1 (en) * | 2010-06-15 | 2011-12-15 | Samsung Electro-Mechanics Co., Ltd. | Hybrid heat-radiating substrate and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
TW201328468A (zh) | 2013-07-01 |
KR20130079118A (ko) | 2013-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6293998B2 (ja) | 多層回路基板の製造方法及びその製造方法によって製造された多層回路基板 | |
US7223687B1 (en) | Printed wiring board and method of fabricating the same | |
US8356405B2 (en) | Method of manufacturing printed circuit board | |
KR101884430B1 (ko) | 다층 인쇄회로기판 및 그 제조 방법 | |
US10064292B2 (en) | Recessed cavity in printed circuit board protected by LPI | |
JP2008277820A (ja) | 多層回路基板の製造方法 | |
CN106550554B (zh) | 用于制造部件载体的上面具有伪芯和不同材料的两个片的保护结构 | |
KR101164598B1 (ko) | 다층 회로기판의 제조 방법 | |
TWI573509B (zh) | 製造多層電路板之方法以及使用此方法所製造的多層電路板 | |
JP5147872B2 (ja) | 回路構造の製造方法 | |
JP6643956B2 (ja) | 印刷配線板およびその製造方法 | |
KR101282965B1 (ko) | 신규 인쇄회로기판 및 이의 제조방법 | |
JP5165723B2 (ja) | 回路基板およびその製造方法 | |
JP5047906B2 (ja) | 配線基板の製造方法 | |
CN106550542B (zh) | 插入保护结构并且靠近保护结构具有纯介质层的部件载体 | |
KR101167422B1 (ko) | 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법 | |
JP2005051075A (ja) | 多層回路基板およびその製造方法 | |
KR20190008923A (ko) | 회로 기판들을 제조하는 방법 | |
KR101987378B1 (ko) | 인쇄회로기판의 제조 방법 | |
KR100607626B1 (ko) | 인쇄 회로 기판에 있어서 레진 도포된 동박을 이용한 평탄코팅 공법 | |
KR102054198B1 (ko) | 배선 기판의 제조 방법 | |
KR101395904B1 (ko) | 다층연성회로기판 제조방법 | |
KR20120136691A (ko) | 인쇄회로기판 및 그 제조방법 | |
KR101905881B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JPH0254994A (ja) | ブラインドスルーホールを有する多層プリント基板の製造方法 |