JPH11312851A - 配線基板用多数個取り基板 - Google Patents
配線基板用多数個取り基板Info
- Publication number
- JPH11312851A JPH11312851A JP11758198A JP11758198A JPH11312851A JP H11312851 A JPH11312851 A JP H11312851A JP 11758198 A JP11758198 A JP 11758198A JP 11758198 A JP11758198 A JP 11758198A JP H11312851 A JPH11312851 A JP H11312851A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- wiring board
- opening
- wiring
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Abstract
部品の電極を配線導体に正確に接続することが困難であ
り、また、得られる電子装置の気密信頼性が低い。 【解決手段】 電子部品4の電極が接続される配線導体
5が被着された多数個の配線基板領域13が上面中央部に
配列され、配線導体5と一定の位置関係を有する位置合
わせ用マーク15が上面外周部に配置された下絶縁層11
と、下絶縁層11の上面に積層された、各配線基板領域13
に対応して電子部品4を収容する凹部3aを形成するた
めの第1の開口12aおよび位置合わせ用マーク15を露出
させる第2の開口12bを有する上絶縁層12とから成る配
線基板用多数個取り基板である。配線導体に対して電子
部品を正確に位置合わせして接続でき、蓋体を正確に位
置合わせできて気密信頼性の高い電子装置が製造可能で
ある。
Description
振動子等の電子部品を搭載するための配線基板領域が広
面積の母基板中に縦横に多数個配列形成された配線基板
用多数個取り基板に関するものである。
部品を搭載するための配線基板は、例えば、酸化アルミ
ニウム質焼結体等の電気絶縁材料から成る略平板状の絶
縁基体の上面中央部から下面にかけて、電子部品の電極
が接続されるタングステンやモリブデン等の高融点金属
粉末メタライズから成る配線導体が被着されるととも
に、この絶縁基体の上面に電子部品を収容する凹部を形
成するための開口を有する絶縁枠体が積層されて成り、
絶縁基体と絶縁枠体とで形成される凹部内に電子部品を
収容するとともに、この電子部品の電極をボンディング
ワイヤや半田等の電気的接続手段を介して配線導体に電
気的に接続し、しかる後、絶縁枠体の上面に凹部を塞ぐ
ようにして平板状の蓋体を接合し、凹部内の電子部品を
気密封止することによって製品としての電子装置とされ
ていた。
電子装置の小型化の要求に伴ってその大きさが数mm角
程度の極めて小さなものとなってきており、多数個の配
線基板の取り扱いを容易とするために、また配線基板お
よび電子装置の製作を効率よく行なうために、1枚の広
面積の母基板中から多数個の配線基板を同時集約的に得
るようになした、いわゆる多数個取り基板の形態で製作
される。
板の絶縁基体を形成するための広面積の下絶縁層と配線
基板の絶縁枠体を形成するための広面積の上絶縁層とが
積層されることによりその母基板が形成されており、こ
の母基板の中央部に配線基板となる配線基板領域が多数
個縦横に配列形成されている。そして、各配線基板領域
における下絶縁層の上面から下面にかけては配線導体が
所定パターンに被着形成されており、また各配線基板領
域における上絶縁層には下絶縁層との間で電子部品を収
容するための凹部を形成する開口が形成されている。
は、電子部品を各配線基板領域の下絶縁層上面に被着さ
れた配線導体に対して所定の位置関係となるように各配
線基板領域の凹部内に位置合わせして収容するととも
に、この各配線基板領域の凹部内に収容された電子部品
の電極と各配線基板領域の下絶縁層上面に被着された配
線導体とをボンディングワイヤや半田等の電気的接続手
段を介して電気的に接続し、しかる後、例えば金属から
成る蓋体を各配線基板領域の上絶縁層上面に、この上絶
縁層の各開口の周囲に所定の封止幅を有するようにして
位置合わせして接合し、最後に母基板を各配線基板領域
毎に分割することによって多数個の電子装置が同時集約
的に製作される。
おいて各配線基板領域の凹部内に電子部品を位置合わせ
したり、各配線基板領域の上絶縁層上面に蓋体を位置合
わせするには、例えば母基板の外周部に捨て代領域を設
けるとともに、この捨て代領域における上絶縁層の上面
に、上絶縁層の各配線基板領域の開口に対して一定の位
置関係にあるタングステンやモリブデン等の高融点金属
粉末メタライズから成る位置合わせ用マークを印刷によ
り被着させておくとともに、この位置合わせ用マークを
基準として各配線基板領域の凹部の位置を算出し、これ
に基づいて電子部品と配線導体とを、および蓋体と開口
とを位置合わせする方法が採用されている。
板は、従来周知のセラミックグリーンシート積層法によ
って製作される。
ックグリーンシートおよび上絶縁層となるセラミックグ
リーンシートを準備する。
シートの各配線基板領域となる領域に配線導体の導出路
となる貫通孔を穿孔するとともに、上絶縁層となるセラ
ミックグリーンシートの各配線基板領域となる領域に凹
部を形成するための開口を打ち抜く。
シートの上下面および貫通孔内に配線導体となる金属ペ
ーストを従来周知のスクリーン印刷法により印刷すると
ともに、上絶縁層となるセラミックグリーンシート外周
部の捨て代領域となる領域上面に、位置合わせ用マーク
となる金属ペーストを各配線基板領域の凹部を形成する
ための開口と一定の位置関係になるように従来周知のス
クリーン印刷法により印刷塗布する。
グリーンシートの上面に上絶縁層となるセラミックグリ
ーンシートを積層してセラミックグリーンシート積層体
となすとともに、このセラミックグリーンシート積層体
を約1600℃の高温で焼成することによって製作される。
来の配線基板用多数個取り基板によれば、位置合わせ用
マークは、配線導体が被着されている下絶縁層とは異な
る上絶縁層の上面にスクリーン印刷により被着形成され
ていることから、下絶縁層上面に被着された配線導体と
の間に両者の印刷ずれや下絶縁層と上絶縁層との積層ず
れ等よる位置関係のばらつきが発生する。また、上絶縁
層の各開口に対しても印刷ずれによる位置関係のばらつ
きが発生する。
μm程度であり、そのため、近時の小型高密度化した配
線基板用多数個取り基板においては、上絶縁層の上面に
被着された位置合わせ用マークを基準として電子部品を
各配線基板領域の凹部内に位置合わせすると、電子部品
の電極と下絶縁層の配線導体との位置がずれてしまい、
その結果、電子部品の電極と配線導体とを電気的に正確
に接続することができなくなるという問題点があった。
また、この上絶縁層に被着された位置合わせマークを基
準として蓋体を各配線基板領域の上絶縁層上面に位置合
わせすると、蓋体と上絶縁層の各開口との位置関係がず
れてしまい、その結果、上絶縁層の各開口の周囲に所定
の封止幅を設けることができずに、得られる電子装置の
気密信頼性が低いものとなってしまうという問題点があ
った。
されたものであり、その目的は、下絶縁層に被着された
配線導体に対して電子部品を正確に位置合わせすること
ができ電子部品の電極と配線基板とを電気的に正確に接
続することができるとともに、上絶縁層の開口に対して
蓋体を正確に位置合わせすることができ気密信頼性の高
い電子装置を製造可能な配線基板用多数個取り基板を提
供することにある。
個取り基板は、電子部品の電極が接続される配線導体が
被着された多数個の配線基板領域が上面中央部に配列さ
れ、前記配線導体と一定の位置関係を有する位置合わせ
用マークが上面外周部に配置された下絶縁層と、該下絶
縁層の上面に積層された、前記各配線基板領域に対応し
て前記電子部品を収容する凹部を形成するための第1の
開口および前記位置合わせ用マークを露出させる第2の
開口を有する上絶縁層とから成ることを特徴とするもの
である。
ば、電子部品の電極が接続される配線導体が被着された
多数個の配線基板領域が上面中央部に配列された下絶縁
層の上面外周部に配線導体と一定の位置関係を有する位
置合わせ用マークが配置されていることから、下絶縁層
の各配線基板領域に被着された配線導体と下絶縁層の上
面外周部に被着された位置合わせ用マークとの相互位置
関係のばらつきが極めて小さい。そして、上絶縁層には
この位置合わせ用マークを露出させる第2の開口が形成
されていることから、この第2の開口から露出した位置
合わせ用マークを基準として、下絶縁層の各配線基板領
域に被着された配線導体と電子部品とを極めて高精度に
位置合わせすることができる。
板によれば、第1の開口と第2の開口とは、ともに上絶
縁層に形成されていることから互いの位置関係のばらつ
きを極めて小さいものとすることができる。そして、蓋
体を上絶縁層の第1の開口に位置合わせする際の基準と
して第2の開口を用いることにより、第1の開口に対し
て蓋体を極めて高精度に位置合わせすることができる。
取り基板を添付の図面を基に詳細に説明する。
により製作される電子装置について説明する。
から得られる配線基板を用いて製作される電子装置の一
例を示す断面図である。
体であり、これらで電子部品4を搭載するための配線基
板3が構成される。
焼結体や窒化アルミニウム質焼結体・ムライト質焼結体
・窒化珪素質焼結体・炭化珪素質焼結体・ガラスセラミ
ックス等の電気絶縁材料から成る略四角形状の平板であ
り、その上面中央部から下面にかけて、電子部品4の電
極が接続される配線導体5が被着されている。
ブデン・モリブデン−マンガン、あるいは銅・銀・銀−
パラジウム等の金属粉末メタライズから成り、その絶縁
基体1の上面中央部位には、電子部品4の電極が例えば
ボンディングワイヤ6を介して電気的に接続される。
中央部に被着された配線導体5を露出させるようにして
絶縁枠体2が積層されている。
焼結体や窒化アルミニウム質焼結体・ムライト質焼結体
・窒化珪素質焼結体・炭化珪素質焼結体・ガラスセラミ
ックス質焼結体等の電気絶縁材料から成る略四角形状の
枠体であり、その中央部に開口2aを有しており、この
開口2aの内壁面と絶縁基体1上面とで電子部品4を収
容するための凹部3aが形成される。
絶縁枠体2とで形成される凹部内に電子部品4を収容
し、電子部品4の電極と絶縁基体1の配線導体5とをボ
ンディングワイヤ6を介して電気的に接続し、しかる
後、絶縁枠体2上面に開口2aを塞ぐようにして例えば
鉄−ニッケル−コバルト合金等の金属から成る蓋体7を
接合させ、絶縁基体1と絶縁枠体2と蓋体7とから成る
容器の内部に電子部品4を気密に封止することによって
製品としての電子装置となる。
本発明の配線基板用多数個取り基板について説明する。
の実施の形態の一例を示す断面図であり、図2は図1に
示す配線基板用多数個取り基板の上面図である。
線基板用多数個取り基板は、配線基板3の絶縁基体1を
形成するための下絶縁層11と、配線基板3の絶縁枠体2
を形成するための上絶縁層12とが積層された、縦横が数
cm〜数十cmの広面積の略四角平板状の母基板10から
成り、その中央部には配線基板3となる配線基板領域13
が縦横に多数配列されており、また母基板10の外周部に
はこの配線基板用多数個取り基板の取り扱いを容易とす
るための枠状の捨て代領域14が形成されている。
がともに酸化アルミニウム質焼結体や窒化アルミニウム
質焼結体・ムライト質焼結体・窒化珪素質焼結体・炭化
珪素質焼結体・ガラスセラミックス等の電気絶縁材料か
ら成り、下絶縁層11となるセラミックグリーンシートと
上絶縁層12となるセラミックグリーンシートとを積層し
て焼成することによって製作されている。
配線基板領域13の上面中央部から下面にかけてタングス
テンやモリブデン・モリブデン−マンガン・銅・銀・銀
−パラジウム等の金属粉末メタライズから成る配線導体
5が被着されている。
クグリーンシートに配線導体5の導出路となる貫通孔を
形成しておくとともにこのセラミックグリーンシートの
上面から貫通孔を介して下面にかけて配線導体5となる
金属ペーストを従来周知のスクリーン印刷法を採用して
所定のパターンに印刷塗布しておくことによって形成さ
れる。
の上面に、下絶縁層11の各配線基板領域13の上面に被着
された配線導体5と一定の位置関係にある位置合わせ用
マーク15が被着されている。
領域13の配列の方向と一致する方向に延びる2つの直線
パターンが直交した十字形であり、配線基板領域13の配
列のうち最外周の並びの中心線の延長線上に位置合わせ
用マーク15の一方のパターンの中心線が一致するように
配置されている。
くタングステンやモリブデン・モリブデン−マンガン・
銅・銀・銀−パラジウム等の金属粉末メタライズから成
り、下絶縁層11となるセラミックグリーンシートの上面
に配線導体5となる金属ペーストを印刷塗布するのと同
時に所定のパターンに印刷塗布しておくことによって形
成される。
るセラミックグリーンシートの上面に位置合わせ用マー
ク15となる金属ペーストを配線導体5となる金属ペース
トと同時に印刷することにより形成されることから、下
絶縁層11上面に被着された配線導体5との位置関係のば
らつきが約50μm以下と極めて小さい。従って、この位
置合わせ用マーク15を基準にして電子部品4を下絶縁層
11の各配線基板領域13上面に被着された配線導体5に位
置合わせすると、電子部品4と配線導体5とを極めて高
精度に位置合わせすることができ、その結果、電子部品
4の電極と下絶縁層11の各配線基板領域13の上面に被着
された配線導体5とを電気的に正確に接続することが可
能となる。
その各配線基板領域13に下絶縁層11の配線基板領域13に
対応して電子部品4を収容する凹部3aを形成するため
の第1の開口12aが形成されている。
は、下絶縁層11との間で電子部品4を収容するための凹
部3aを形成するとともに、下絶縁層11の各配線基板領
域13の上面中央部に被着された配線導体5を露出させて
いる。そして、各配線基板領域13の凹部3a内に電子部
品4を収容するとともに、この電子部品4の電極と各配
線基板領域13の配線導体5とをボンディングワイヤ6を
介して接続することにより電子部品4の電極と各配線基
板領域13の配線導体5とが電気的に接続され、上絶縁層
12の上面の各開口12a周辺に各凹部3aを覆うようにし
て蓋体7を接合させることにより凹部3a内に電子部品
4が気密に収容される。
第1の開口12aと一定の位置関係にあり、かつ下絶縁層
11の捨て代領域14上面に形成された位置合わせ用マーク
15を露出させる、例えば略四角形状の第2の開口12bが
形成されている。
2の開口12bは、下絶縁層11の捨て代領域14上面に形成
された位置合わせ用マーク15を露出させることにより位
置合わせ用マーク15を外部から認識可能としている。ま
た、第1の開口12aと一定の位置関係を有していること
により、蓋体7を上絶縁層12の各配線基板領域13の第1
の開口12a周辺上面に接合する際に蓋体7を第1の開口
12aに対して位置合わせする際の基準として機能する。
12aおよび第2の開口12bは、ともに上絶縁層12となる
セラミックグリーンシートに従来周知の打ち抜き加工を
施すことにより同時に形成される。
第2の開口12bとは、ともに同じ層に打ち抜き加工によ
り同時に形成されていることから、両者間の位置関係の
ばらつきは約50μm以下と極めて小さい。従って、第2
の開口12bを基準とすることにより、蓋体7を第1の開
口12aに対して正確に位置合わせすることが可能とな
る。
を使用して電子装置を製造する方法について説明する。
第2の開口12b内に露出した位置合わせ用マーク15を認
識するとともに位置合わせ用マーク15の位置を検出す
る。そして、この検出した位置合わせ用マーク15の位置
を基準として、各配線基板領域13の下絶縁層11上面に被
着された配線導体5の位置を算出する。そして、この算
出された配線導体5の位置データを基に、自動機によ
り、電子部品4を各配線基板領域13の下絶縁層11上面に
被着された配線導体5に対して所定の位置関係となるよ
うに位置合わせして各配線基板領域13の凹部3a内に収
容するとともに、これらの電子部品4の電極と各配線基
板領域13の下絶縁層11上面に被着された配線導体5とを
ボンディングワイヤ6を介して電気的に接続する。
体5と同時に下絶縁層11の上面に被着形成されているこ
とから、下絶縁層11上面に被着された配線導体5との間
の位置関係のばらつきが極めて小さく、従って、この位
置合わせ用マーク15を基準として各配線基板領域13の下
絶縁層11上に被着された配線導体5に対して電子部品4
を正確に位置合わせすることができ、その結果、電子部
品4の電極と配線導体5とを電気的に正確に接続するこ
とができる。
形成された第2の開口12bを認識するとともに第2の開
口12bの位置を検出する。そして、この検出した第2の
開口12bの位置を基準として、各配線基板領域13の上絶
縁層12に形成された第1の開口12aの位置を算出する。
そして、この算出した第1の開口12aの位置データを基
に、各配線基板領域13の上絶縁層12上面に第1の開口12
aの周囲に所定の封止幅を有するように、自動機により
蓋体7を位置合わせするとともに接合する。
12aと同時に上絶縁層12に打ち抜き形成されていること
から、第1の開口12aとの間の位置関係のばらつきが極
めて小さく、従って、この第2の開口12bを基準として
各配線基板領域13の上絶縁層12に形成された第1の開口
12aに対して蓋体7を正確に位置合わせすることがで
き、その結果、各配線基板領域13の凹部3a内部に電子
部品4を気密性高く封止することができる。
13毎に分割すれば、多数の電子装置が同時集約的に製作
される。
割するには、母基板10の上下面に各配線基板領域13の境
界に沿って所定深さの分割溝を予め形成しておき、この
分割溝に沿って母基板10をいわゆるチョコレートブレー
クする方法や、母基板10を各配線基板領域13の境界に沿
ってレーザやダイヤモンドカッターにより切断して分割
する方法が採用される。
基板によれば、各配線基板領域13の下絶縁層11上面に被
着された配線導体5に対して電子部品4を正確に位置合
わせして電子部品4の電極と各配線基板領域13の配線導
体5とを電気的に正確に接続することができるととも
に、各配線基板領域13の上絶縁層12に形成された第1の
開口12aに対して蓋体7を正確に位置合わせして各配線
基板領域13の凹部3a内に電子部品4を気密性高く収容
することができ、配線導体5と電子部品4の電極が電気
的に正確に接続され、かつ電子部品4が気密信頼性高く
封止された電子装置を多数個同時集約的に製作すること
ができる。
限定されるものではなく、本発明の要旨を逸脱しない範
囲であれば種々の変更は可能である。例えば、上述の実
施の形態の例では位置合わせ用マーク15は配線基板領域
13の配列のうち最外周の並びに対応して配置されていた
が、図3に図2と同様の上面図で示すように、配線基板
領域13の配列の全ての並びに対応して配置されてもよ
い。さらに、位置合わせ用マーク15の形状は十字形に限
らず、円形や四角・三角等の他の形であってもよい。
用多数個取り基板によれば、電子部品の電極が接続され
る配線導体が被着された下絶縁層の上面外周部に配線導
体と一定の位置関係を有する位置合わせ用マークが配置
されていることから、下絶縁層の各配線基板領域に被着
された配線導体と下絶縁層の上面外周部に被着された位
置合わせ用マークとの相互位置関係のばらつきが極めて
小さい。従って、この位置合わせ用マークを基準として
電子部品と配線導体とを極めて高精度に位置合わせする
ことができ、その結果、電子部品の電極と配線導体とを
電気的に正確に接続することが可能である。
によれば、第1の開口と第2の開口とは、ともに上絶縁
層に形成されていることから互いの位置関係のばらつき
が極めて小さい。従って、第2の開口を基準として蓋体
と第1の開口とを高精度に位置合わせすることができ、
その結果、蓋体を各配線基板領域の上絶縁層上面に各第
1の開口周辺に所定の封止幅を設けて気密性高く接合す
ることができ、気密信頼性の高い電子装置を提供するこ
とができる。
被着された配線導体に対して電子部品を正確に位置合わ
せすることができ、電子部品の電極と配線基板とを電気
的に正確に接続することができるとともに、上絶縁層の
開口に対して蓋体を正確に位置合わせすることができ、
気密信頼性の高い電子装置を製造可能な配線基板用多数
個取り基板を提供することができた。
態の一例を示す断面図である。
である。
態の他の例を示す上面図である。
される電子装置の断面図である。
Claims (1)
- 【請求項1】 電子部品の電極が接続される配線導体が
被着された多数個の配線基板領域が上面中央部に配列さ
れ、前記配線導体と一定の位置関係を有する位置合わせ
用マークが上面外周部に配置された下絶縁層と、該下絶
縁層の上面に積層された、前記各配線基板領域に対応し
て前記電子部品を収容する凹部を形成するための第1の
開口および前記位置合わせ用マークを露出させる第2の
開口を有する上絶縁層とから成ることを特徴とする配線
基板用多数個取り基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11758198A JP3488826B2 (ja) | 1998-04-27 | 1998-04-27 | 配線基板用多数個取り基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11758198A JP3488826B2 (ja) | 1998-04-27 | 1998-04-27 | 配線基板用多数個取り基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11312851A true JPH11312851A (ja) | 1999-11-09 |
JP3488826B2 JP3488826B2 (ja) | 2004-01-19 |
Family
ID=14715372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11758198A Expired - Fee Related JP3488826B2 (ja) | 1998-04-27 | 1998-04-27 | 配線基板用多数個取り基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3488826B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002353573A (ja) * | 2001-05-28 | 2002-12-06 | Kyocera Corp | 多数個取りセラミック配線基板 |
JP2006185965A (ja) * | 2004-12-24 | 2006-07-13 | Kyocera Corp | 多数個取り配線基板および電子装置 |
JP2007318034A (ja) * | 2006-05-29 | 2007-12-06 | Kyocera Corp | 複数個取り配線基板、電子部品収納用パッケージおよび電子装置 |
JP2012151509A (ja) * | 2012-05-01 | 2012-08-09 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法、半導体パッケージ |
JP2019134014A (ja) * | 2018-01-30 | 2019-08-08 | 京セラ株式会社 | 電子素子実装用母基板、電子素子実装用基板、および電子装置 |
-
1998
- 1998-04-27 JP JP11758198A patent/JP3488826B2/ja not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002353573A (ja) * | 2001-05-28 | 2002-12-06 | Kyocera Corp | 多数個取りセラミック配線基板 |
JP2006185965A (ja) * | 2004-12-24 | 2006-07-13 | Kyocera Corp | 多数個取り配線基板および電子装置 |
JP4511336B2 (ja) * | 2004-12-24 | 2010-07-28 | 京セラ株式会社 | 多数個取り配線基板および電子装置の製造方法 |
JP2007318034A (ja) * | 2006-05-29 | 2007-12-06 | Kyocera Corp | 複数個取り配線基板、電子部品収納用パッケージおよび電子装置 |
JP2012151509A (ja) * | 2012-05-01 | 2012-08-09 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法、半導体パッケージ |
JP2019134014A (ja) * | 2018-01-30 | 2019-08-08 | 京セラ株式会社 | 電子素子実装用母基板、電子素子実装用基板、および電子装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3488826B2 (ja) | 2004-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107534024A (zh) | 电子部件收纳用封装体、多连片布线基板、电子装置以及电子模块 | |
JP3488826B2 (ja) | 配線基板用多数個取り基板 | |
JPS5821847A (ja) | 電子部品取付用構成体の製造方法 | |
JP4605945B2 (ja) | 多数個取り配線基板、電子装置の製造方法 | |
JP3838935B2 (ja) | 多数個取り配線基板 | |
JP3426988B2 (ja) | 多数個取り配線基板 | |
US20230007777A1 (en) | Electronic component housing package, electronic device, and electronic module | |
JP2002158306A (ja) | 多数個取り配線基板 | |
JP4511336B2 (ja) | 多数個取り配線基板および電子装置の製造方法 | |
JP3427031B2 (ja) | 配線基板用多数個取り配列基板の製造方法 | |
JP3842683B2 (ja) | 多数個取り配線基板 | |
JP3840116B2 (ja) | 多数個取り配線基板 | |
JP4587587B2 (ja) | 電子部品搭載用基板 | |
JP4733061B2 (ja) | 複数個取り配線基台、配線基台および電子装置、ならびに複数個取り配線基台の分割方法 | |
JP3878842B2 (ja) | 多数個取り配線基板 | |
JP4272506B2 (ja) | 多数個取り配線基板 | |
JP4698473B2 (ja) | 構造体の製造方法及び電子装置 | |
JP2003347689A (ja) | 多数個取り配線基板 | |
JPS6316644A (ja) | 半導体素子収納用パツケ−ジの製造法 | |
JPH0648216U (ja) | 表面実装型水晶発振器 | |
JPH11274670A (ja) | 積層基板 | |
JP2003197801A (ja) | 電子部品収納用パッケージ | |
JPH11312762A (ja) | 多数個取りセラミック配線基板 | |
JP2004023051A (ja) | 多数個取り配線基板 | |
JP2003303915A (ja) | 多数個取り配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071031 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101031 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101031 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131031 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |