JPH11274670A - 積層基板 - Google Patents

積層基板

Info

Publication number
JPH11274670A
JPH11274670A JP10070041A JP7004198A JPH11274670A JP H11274670 A JPH11274670 A JP H11274670A JP 10070041 A JP10070041 A JP 10070041A JP 7004198 A JP7004198 A JP 7004198A JP H11274670 A JPH11274670 A JP H11274670A
Authority
JP
Japan
Prior art keywords
pattern
insulating
substrate
layer
wiring conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10070041A
Other languages
English (en)
Inventor
Hideyuki Bando
英之 板東
Masato Hiwatari
正人 日渡
Shizuya Nishigaki
静也 西垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP10070041A priority Critical patent/JPH11274670A/ja
Publication of JPH11274670A publication Critical patent/JPH11274670A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 絶縁基板上に被着された下層と上層との位置
合わせが煩雑であり、かつ高精度の位置合わせができ
ず、また、どの程度ずれているのか目視により知ること
ができなかった。 【解決手段】 絶縁基板1の上面に導電性または絶縁性
の2つの層14・15を上下に積層して成り、下層14に基準
パターン3を形成しておくとともに上層15の基準パター
ン3と対向する領域に複数の単位長さに区画された比較
パターン4を形成しておき、比較パターン4の各区画と
基準パターン3との重なり具合により下層14と上層15と
の積層ずれ量を検出可能とした積層基板である。下層14
と上層15との積層ずれを目視により容易かつ正確に確認
できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子を収容
するための半導体素子収納用パッケージや電子部品を搭
載するための電子部品搭載用基板等に用いられる積層基
板に関するものである。
【0002】
【従来の技術】従来より、例えば半導体素子を収容する
ための半導体素子収納用パッケージ用の基板や電子部品
を搭載するための電子部品搭載用基板等には、絶縁基板
の上面に導体層や絶縁層等を積層して成る積層基板が用
いられている。
【0003】このような積層基板が適用される例とし
て、例えば半導体素子収納用パッケージは、図5に断面
図で、および図6に一部の部材を除いた上面図で示すよ
うに、半導体素子21を搭載するための半導体素子搭載部
11aを有する積層基板であるパッケージ本体11とパッケ
ージ本体11の上面に取着されて半導体素子21を覆う蓋体
12とから構成されており、パッケージ本体11の半導体素
子搭載部11aに半導体素子21を搭載後、パッケージ本体
11の上面に蓋体12を取着してパッケージ本体11と蓋体12
とから成る容器内部に半導体素子21を気密に封止するこ
とによって製品としての半導体装置となる。
【0004】積層基板であるパッケージ本体11は、例え
ば酸化アルミニウム質焼結体等の電気絶縁材料から成る
絶縁基板13にタングステンやモリブデン等の高融点金属
粉末焼結体等の導電性材料から成る配線導体層14が被着
されている。
【0005】配線導体層14は、半導体素子搭載部11aか
ら絶縁基板13の外周部に向けて延び、そこからさらに絶
縁基板13を貫通して絶縁基板13の下面に導出しており、
この配線導体層14の半導体素子搭載部11a部位には半導
体素子21の電極が半田バンプ22を介して接続され、また
絶縁基板13の下面に導出した部位は図示しない外部電気
回路基板の配線導体に半田バンプ23を介して接続され
る。
【0006】パッケージ本体11はさらに配線導体層14の
半導体素子21の各電極が半田バンプ22を介して接続され
る部分を露出させるような開口15aを有する絶縁被覆層
15が絶縁基板13上面に被着されており、これにより半導
体素子21の各電極を配線導体層14に半田バンプ22を介し
て接続する際に配線導体層14の半田接続部以外に余分な
半田が流れないようにするとともに配線導体層14が外部
部材に接触して電気的に短絡等を起こすことを防止して
いる。なお、絶縁被覆層15は、例えば酸化アルミニウム
質焼結体やエポキシ樹脂等の電気絶縁材料から成る。
【0007】パッケージ本体11となる積層基板の製造に
おいては、例えば図7に上面図で示すような広面積の積
層基板31として多数個の基板領域が同時集約的に製作さ
れ、この積層基板31を2点鎖線で示す境界線に沿ってダ
イヤモンドカッターやレーザにより切断することによっ
て、もしくは境界線に沿って予め所定深さの分割溝を形
成しておきこの分割溝を境に破断することによって個々
の基板領域がパッケージ本体11となる。
【0008】積層基板31は、パッケージ本体11の絶縁基
板13および絶縁被覆層15が例えば酸化アルミニウム質焼
結体から成り、配線導体層14がタングステン粉末焼結体
から成る場合であれば、焼成されることにより酸化アル
ミニウム質焼結体となる原料粉末を含有するセラミック
グリーンシートを準備し、次にこのセラミックグリーン
シートに適当な打ち抜き加工を施すとともに配線導体層
14となる金属ペーストを従来周知のスクリーン印刷法に
より所定パターンに印刷し、次にこのセラミックグリー
ンシート上に、セラミックグリーンシートに含有される
原料粉末と実質的に同じ原料粉末を含有する絶縁被覆層
15となる絶縁ペーストを従来周知のスクリーン印刷法に
よりメタライズ配線導体層14となる金属ペーストの一部
を露出させる所定パターンに印刷塗布し、最後にこれら
を約1600℃の高温で焼成することによって製作される。
【0009】このようにして得られるパッケージ本体11
においては、絶縁基板13上に被着された配線導体層14と
絶縁被覆層15との印刷ずれが大きい場合、絶縁被覆層15
の開口15aから露出する配線導体層14の露出部と半導体
素子21の電極との位置が合わなくなり、半導体素子21の
電極を配線導体層14に半田バンプ22を介して接続するこ
とができなくなってしまう。
【0010】そこで従来、積層基板31の絶縁基板となる
セラミックグリーンシートに配線導体層14となる金属ペ
ーストを所定のパターンに印刷する際に、これと同時に
同じ金属ペーストから成る例えば四角形状の位置ずれ検
出用の基準パターン16をセラミックグリーンシートの外
周部に印刷塗布しておき、さらにこのセラミックグリー
ンシートに絶縁被覆層15となる絶縁ペーストを印刷して
積層する際に、これと同時に同じ絶縁ペーストから成
り、基準パターン16を均等間隔で取り囲む場合に配線導
体層14となる金属ペーストのパターンと絶縁被覆層15と
なる絶縁ペーストのパターンとの位置が合うように配置
された四角リング形状の位置ずれ検出用の比較パターン
17を印刷塗布し、金属ペーストの基準パターン16を絶縁
ペーストの比較パターン17が均等な間隔で取り囲むよう
作業者が目視により確認しながら絶縁ペーストの印刷位
置を調整することによって配線導体層14と絶縁被覆層15
との位置合わせを行なっていた。
【0011】
【発明が解決しようとする課題】しかしながら、この従
来の積層基板31においては、金属ぺーストの基準パター
ン16を絶縁ペーストの比較パターン17が均等な間隔で取
り囲むように作業者が目視により確認しながら絶縁ペー
ストの印刷位置を調整することから、位置合わせの精度
が作業者の感覚に大きく依存し、配線導体層14と絶縁被
覆層15との位置合わせの精度のばらつきが大きく、特に
最近の配線導体層14の微細化および高密度化が進んだ積
層基板31においては、配線導体層14と絶縁被覆層15との
間に極めて高精度の位置合わせが要求されるため、両者
を所定の精度で位置合わせすることができなくなってき
たという問題点があった。
【0012】また、絶縁被覆層15が配線導体層14に対し
てどの程度ずれているのかを数値的に把握することがで
きず、このため絶縁ペーストの印刷位置は作業者の勘を
頼りにして試行錯誤で調整するしかなく、位置合わせの
作業が極めて煩雑であるという問題点があった。
【0013】さらに、できあがった積層基板31において
は配線導体層14と絶縁被覆層15とが所定の位置精度で印
刷されているかどうかを目視により確認することができ
ないため、配線導体層14と絶縁被覆層15との位置関係を
例えば測定顕微鏡等の光学式の寸法測定装置を用いて測
定する必要があり、この作業が極めて煩雑であるという
問題点もあった。
【0014】本発明はかかる問題点に鑑み案出されたも
のであり、その目的は、絶縁基板の上面に導電性または
絶縁性の2つの層が上下に積層されて成る積層基板にお
いて、上下の導電性または絶縁性の2つの層を正確かつ
容易に位置合わせすることができ、さらに2つの層の積
層の位置精度を目視により容易に確認することができる
積層基板を提供することにある。
【0015】
【課題を解決するための手段】本発明の積層基板は、絶
縁基板の上面に導電性または絶縁性の2つの層を上下に
積層して成り、下層に基準パターンを形成しておくとと
もに上層の前記基準パターンと対向する領域に複数の単
位長さに区画された比較パターンを形成しておき、この
比較パターンの各区画と前記基準パターンとの重なり具
合により前記下層と前記上層との積層ずれ量を検出可能
としたことを特徴とするものである。
【0016】本発明の積層基板によれば、下層に形成さ
れた基準パターン上に重なるように上層の基準パターン
と対向する領域に複数の単位長さに区画された比較パタ
ーンを形成して、この比較パターンの単位長さの各区画
と基準パターンとの重なり具合により下層と上層との積
層ずれ量を検出可能としたことから、基準パターンと比
較パターンの重なり具合を目視で確認することによっ
て、その重なり具合に対応して下層と上層とがどの程度
ずれているのかを容易にかつ精度良く把握することがで
きる。
【0017】
【発明の実施の形態】次に、本発明の積層基板を添付の
図面を基に説明する。図1は、本発明の積層基板を半導
体素子収納用パッケージ用に適用した場合の実施の形態
の一例を示す上面図である。
【0018】この実施の形態の例において、本発明の積
層基板は、広面積の絶縁基板1の中央部に複数個の基板
領域としてのパッケージ本体11が形成されているととも
に、外周部にこれらのパッケージ本体11を取り囲むよう
にして捨て代部2が形成されている。
【0019】なお、各パッケージ本体11は、図5および
図6に示したパッケージ本体11と同じ構成であり、図5
および図6に示したパッケージ本体11と同一箇所には同
一の番号が付してあり、これらについては無用な重複を
避けるために一部説明を省略する。
【0020】絶縁基板1は、例えば酸化アルミニウム質
焼結体や窒化アルミニウム質焼結体・炭化珪素質焼結体
・ムライト質焼結体・窒化珪素質焼結体・ガラスセラミ
ックス等のセラミックス材料あるいはエポキシ樹脂やビ
スマレイミドトリアジン樹脂・ポリイミド樹脂等の熱硬
化性樹脂等の電気絶縁材料から成り、例えばセラミック
ス材料から成る場合、セラミックス原料粉末に適当な有
機バインダおよび溶剤を添加混合して泥漿状となすとと
もにこれを従来周知のドクターブレード法等のシート成
形法によりシート状のセラミックグリーンシートとな
し、しかる後、このセラミックグリーンシートを高温で
焼成することによって製作される。また、熱硬化性樹脂
から成る場合は、例えばガラスクロスに熱硬化性樹脂の
未硬化物を含浸させてシート状とするとともにこのシー
ト中の熱硬化性樹脂を熱硬化させることにより、あるい
は酸化珪素粉末等の無機絶縁物粉末と熱硬化性樹脂の未
硬化物を混合して得た泥漿をドクターブレード法等のシ
ート成形法によりシート状に成形するとともにこのシー
ト中の熱硬化性樹脂を熱硬化させることにより製作され
る。
【0021】絶縁基板1の各パッケージ本体11の絶縁基
板13上面には、導電性の下層として配線導体層14が所定
のパターンに被着されている。
【0022】配線導体層14は、例えばタングステンやモ
リブデン・銅・銀・アルミニウム・金等の金属から成る
金属粉末の焼結体、あるいはこれらの金属から成る金属
膜、またあるいはこれらの金属から成る金属粉末をエポ
キシ樹脂やビスマレイミドトリアジン樹脂・ポリイミド
樹脂等の熱硬化性樹脂で結合して成る樹脂結合金属粉末
等の導電性材料から成る。
【0023】配線導体層14は、これが金属粉末の焼結体
から成る場合であれば、主にセラミックス材料から成る
絶縁基板1に適用され、この場合は、金属粉末に適当な
有機バインダおよび溶剤を添加混合して得た金属ペース
トを絶縁基板1となるセラミックグリーンシートに、あ
るいは焼成された絶縁基板1に従来周知のスクリーン印
刷法により所定パターンに印刷塗布し、これを高温で焼
成することによって各絶縁基板13上面に所定パターンに
被着される。
【0024】また、配線導体層14は、これが金属膜から
成る場合であれば、絶縁基板1の表面に金属膜を接着剤
を介して貼着するか、あるいは蒸着法やスパッタリング
法・めっき法等により金属膜を堆積させることによって
金属膜を被着させ、これを従来周知のフォトリソグラフ
ィ技術を用いて所定パターンにエッチングすることによ
って絶縁基板13の上面に所定パターンに被着される。
【0025】さらにまた、配線導体層14は、これが金属
粉末を熱硬化性樹脂で結合した樹脂結合金属粉末材料か
ら成る場合であれば、主に熱硬化性樹脂から成る絶縁基
板1に適用され、この場合は、熱硬化性樹脂から成る絶
縁基板1となるシートに金属粉末に未硬化の熱硬化性樹
脂および溶剤を添加混合して得た金属ペーストを従来周
知のスクリーン印刷法を採用して所定パターンに印刷塗
布し、しかる後、このペーストに含有される熱硬化性樹
脂をシート中の熱硬化性樹脂とともに熱硬化させること
により絶縁基板13上面に所定パターンに被着される。
【0026】そして、絶縁基板1の各パッケージ本体11
となる絶縁基板13上面には、絶縁性の上層として、配線
導体層14のうち半導体素子の電極が接続される部位を露
出させる開口15aを有する絶縁被覆層15が被着されてい
る。
【0027】絶縁被覆層15は、例えば酸化アルミニウム
質焼結体や窒化アルミニウム質焼結体・炭化珪素質焼結
体・ムライト質焼結体・窒化珪素質焼結体・ガラスセラ
ミックス等のセラミックス材料あるいはエポキシ樹脂や
ビスマレイミドトリアジン樹脂・ポリイミド樹脂等の熱
硬化性樹脂等の電気絶縁材料から成る。
【0028】絶縁被覆層15は、これがセラミックス材料
から成る場合、主にセラミックス材料から成る絶縁基板
1に適用され、この場合、絶縁基板1に含有されるセラ
ミックス原料粉末と実質的に同じセラミックス原料粉末
に適当なバインダおよび溶剤を添加混合して得た絶縁ペ
ーストを絶縁基板1となるセラミックグリーンシートに
従来周知のスクリーン印刷法を用いて所定パターンに印
刷塗布し、これを高温で焼成することによって、各絶縁
基板13の上面に配線導体層14のうち半導体素子の電極が
接続される部位を露出させる開口15aを有するように被
着される。
【0029】また絶縁被覆層15は、これが熱硬化性樹脂
から成る場合、未硬化の熱硬化性樹脂を含有する絶縁ペ
ーストを絶縁基板1の上面に従来周知のスクリーン印刷
法により所定パターンに印刷塗布するとともにこれを熱
硬化させることによって各絶縁基板13の上面に配線導体
層14のうち半導体素子の電極が接続される部位を露出さ
せるスリット状の開口15aを有するように被着される。
【0030】絶縁基板1の外周部に設けられた捨て代部
2は、積層基板に種々の加工を施す際に積層基板の取り
扱いを容易とするための支持部として機能する。
【0031】そして、捨て代部2の各辺の略中央部に
は、配線導体層14とともに形成されて一定の位置関係に
ある積層位置ずれ検出用の基準パターン3が被着形成さ
れている。
【0032】基準パターン3は、下層である配線導体層
14と同じ材料から成り、配線導体層14を形成するのと同
じ方法により配線導体層14と同時に形成されている。従
って、基準パターン3と配線導体層14とは、正確に一定
の位置関係をもって絶縁基板1の上面に被着形成されて
いる。
【0033】基準パターン3は、例えば図2(a)に要
部拡大平面図で示すように、幅W1を有する奇数個の略
長方形のパターンAが、所定のピッチ(隣接する各パタ
ーンAの中心間距離を意味する)P1で幅W1方向に等
間隔で複数個並んで配設されている。
【0034】この基準パターン3は、例えば各パターン
Aの幅W1が100 μmであり、隣接するパターンA間の
ピッチP1が500 μm、個数が11個である。
【0035】さらに、捨て代部2の各辺の略中央部に
は、絶縁被覆層15とともに形成されて一定の位置関係に
ある積層位置ずれ検出用の比較パターン4が基準パター
ン3度対向する領域、具体的には基準パターン3の上に
位置するように被着形成されている。
【0036】比較パターン4は、上層である絶縁被覆層
15と同じ材料から成り、絶縁被覆層15を形成するのと同
じ方法により絶縁被覆層15と同時に形成されている。従
って、比較パターン4と絶縁被覆層15とは、正確に一定
の位置関係をもって絶縁基板1の上面で基準パターン3
の上に被着形成されている。
【0037】また、比較パターン4は、例えば図2
(b)に要部拡大平面図で示すように、複数の単位長さ
に区画された検出用のパターンとして、幅W2を有する
奇数個の略長方形の検出用パターンBが、単位長さに設
定された所定のピッチ(隣接する各検出用パターンBの
中心間距離を意味する)P2で幅W2方向に等間隔で複
数個並んで配設されている。
【0038】ここで、比較パターン4は、各検出用パタ
ーンBの幅W2を基準パターン3のパターンAの幅W1
と同じとし、かつ単位長さに相当するピッチP2をピッ
チP1より小さいものとしており、例えば各検出用パタ
ーンBの幅が100 μmであり、隣接する検出用パターン
B間のピッチP2が480 μm、個数が11個である。
【0039】比較パターン4は、単位長さに区画された
複数の各検出用パターンBがそれぞれ配線導体層14と絶
縁被覆層15との積層ずれ量に対応して前記基準パターン
3と重なる検出部として機能し、例えば図3(a)に要
部拡大平面図で示すように、それぞれの並びの中心に位
置するパターンA・B同士の幅が完全に重なりあったと
きにパターンA・Bの幅方向における配線導体層14と絶
縁被覆層15との位置ずれが0となるように配置されてい
る。
【0040】そして、基準パターン3と比較パターン4
とは、それぞれのパターンAおよび検出用パターンBの
幅W1およびW2が同じで、かつピッチP2がP1より
小さいことから、例えば配線導体層14に対して絶縁被覆
層15がパターンAおよび検出用パターンBの幅方向にn
×(P1−P2)だけずれたときに中心のパターンAお
よびBからずれた方向にn番目のパターンAと検出用パ
ターンBとの幅同士が完全に重なることとなる(但し、
nは整数)。すなわち、上述のように例えば基準パター
ン3の各パターンA間のピッチP1が500 μmであり、
かつ位置ずれ検出用の比較パターン4の各検出用パター
ンB間のピッチP2が480 μmである場合、図3(b)
に要部拡大平面図で示すように、絶縁被覆層15が配線導
体層14に対して図の右方向に20μmずれた場合には中心
のパターンA・Bから右へ1番目のパターンAとBとの
幅同士が完全に重なる。さらに、図3(c)に部分拡大
平面図で示すように、絶縁被覆層15が配線導体層14に対
して図の左側へ30μmずれた場合には左へ1番目のパタ
ーンAの右側端部と左へ2番めのパターンAの左側端部
とが対応する検出用パターンBからわずかに露出した状
態となり、これにより絶縁被覆層15が配線導体層14に対
して左側に20μm以上かつ40μm以下ずれていることを
数値的に認識することができる。
【0041】このように、基準パターン3のパターンA
と比較パターン4の検出用パターンBとの重なり具合を
目視で確認することにより、配線導体層14に対する絶縁
被覆層15の積層ずれの方向を容易に確認することができ
るとともに積層ずれの量を数値的に正確かつ容易に確認
することができる。
【0042】従って、配線導体層14と絶縁被覆層15とを
位置合わせする際、基準パターン3のパターンAと比較
パターン4の検出用パターンBとの重なり具合を目視で
確認し、これらより得られた積層ずれの方向および積層
ずれの量を基に、配線導体層14と絶縁被覆層15とを容易
かつ高精度に位置合わせすることが可能となる。
【0043】また、できあがった積層基板においても基
準パターン3のパターンAと比較パターン4の検出用パ
ターンBとの重なり具合を目視で確認することにより配
線導体層14と絶縁被覆層15とのずれの量を確認すること
ができ、測定顕微鏡等の光学式の寸法測定装置を用いる
ことなく極めて簡便に製品の出来具合を知ることができ
る。
【0044】さらに、例えば基準パターン3の各パター
ンAの近傍にそれぞれのパターンAとこれに対応する比
較パターン4の検出用パターンBとの幅が完全に重なっ
た時の配線導体層14と絶縁被覆層15との積層ずれの量を
示す数字のパターンFを被着させておくと、配線導体層
14と絶縁被覆層15との積層ずれの量の数値的確認が極め
て容易となる。従って、基準パターン3の各パターンA
の近傍には、それぞれのパターンAとこれに対応する比
較パターン4の検出用パターンBとの幅が完全に重なっ
た時の配線導体層14と絶縁被覆層15との積層ずれの量を
示す数字のパターンFを被着させておくことが好まし
い。
【0045】なお、本発明の積層基板は、上述の実施の
形態の例に限定されるものではなく、本発明の要旨を逸
脱しない範囲であれば、種々の変更は可能である。例え
ば上述の実施の形態の例では、下層が導電性、上層が絶
縁性という組合せであったが、下層が絶縁性、上層が導
電性という組合せであってもよく、導電性の層同士ある
いは絶縁性の層同士という組合せであってもよい。
【0046】また、基準パターン3と比較パターン4と
は、上述の実施の形態の例に示したように所定幅の略長
方形のパターンを奇数個、単位長さに相当する所定のピ
ッチで並べたものに限らず、例えば図4に示すように、
基準パターン3’を所定幅を有する一個の細長いパター
ンA’で形成し、比較パターン4’を所定幅を有する複
数の短い検出用パターンB’を斜めの並びに単位長さに
相当する所定間隔で並べて形成したものとしてもよい。
【0047】また、上述の実施の形態の例では積層基板
として絶縁基板に複数個の基板領域を設けて基準パター
ンおよび比較パターンは外周部に1つずつ形成していた
が、個々の基板領域である積層基板に1つずつ基準パタ
ーンおよび比較パターンを形成してもよい。
【0048】また、上述の実施の形態の例では半導体素
子収納用パッケージ用に適用した場合について説明した
が、電子部品搭載用基板や多層配線基板など、その他の
絶縁基板上で2つの層を位置精度よく積層することが求
められる種々の製品にも適用できることは言うまでもな
い。
【0049】
【発明の効果】本発明の積層基板によれば、下層ととも
に形成され一定の位置関係で配置された基準パターンと
対向する領域に、下層と上層との積層ずれ量に対応して
基準パターンと重なる複数の単位長さに区画された検出
用パターンを有する、上層とともに形成され一定の位置
関係で配置された比較パターンを配置して、この比較パ
ターンの検出用パターンと基準パターンとの重なり具合
により下層と上層との積層ずれ量を検出可能としたこと
から、基準パターンと比較パターンとの重なり具合を目
視で確認することによって下層と上層とがどの程度ずれ
ているのかを簡単にかつ正確に把握することができ、こ
れを基に下層と上層とが高精度に位置合わせされた積層
基板を提供することができる。
【0050】また、できあがった積層基板において積層
位置ずれ検出用の基準パターンと比較パターンとの重な
り具合を目視で確認することにより、下層と上層とのず
れの量を測定顕微鏡等の光学式の寸法測定装置を用いる
ことなく極めて簡便にかつ正確に確認することができ
る。
【0051】以上により、本発明によれば、導電性また
は絶縁性の下層と絶縁性または導電性の上層とを正確か
つ容易に位置合わせすることができ、さらに下層と上層
との積層の位置精度を目視により容易に確認することが
できる積層基板を提供することができた。
【図面の簡単な説明】
【図1】本発明の積層基板の実施の形態の一例を示す平
面図である。
【図2】(a)および(b)は、それぞれ図1に示す積
層基板に被着された基準パターンおよび比較パターンの
要部拡大平面図である。
【図3】(a)〜(c)は、本発明の積層基板に被着さ
れた基準パターンおよび比較パターンの重なり具合を説
明するための要部拡大平面図である。
【図4】本発明の積層基板の実施の形態の他の例を示す
要部拡大平面図である。
【図5】本発明の積層基板が適用される半導体素子収納
用パッケージの一例を示す断面図である。
【図6】図5に示す半導体素子収納用パッケージの一部
の部材を除いた上面図である。
【図7】従来の積層基板を示す平面図である。
【符号の説明】
1・・・・・・絶縁基板 3、3’・・・基準パターン 4、4’・・・比較パターン 14・・・・・・下層としての配線導体層 15・・・・・・上層としての絶縁被覆層

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 絶縁基板の上面に導電性または絶縁性の
    2つの層を上下に積層して成り、下層に基準パターンを
    形成しておくとともに上層の前記基準パターンと対向す
    る領域に複数の単位長さに区画された比較パターンを形
    成しておき、該比較パターンの各区画と前記基準パター
    ンとの重なり具合により前記下層と前記上層との積層ず
    れ量を検出可能としたことを特徴とする積層基板。
JP10070041A 1998-03-19 1998-03-19 積層基板 Pending JPH11274670A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10070041A JPH11274670A (ja) 1998-03-19 1998-03-19 積層基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10070041A JPH11274670A (ja) 1998-03-19 1998-03-19 積層基板

Publications (1)

Publication Number Publication Date
JPH11274670A true JPH11274670A (ja) 1999-10-08

Family

ID=13420112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10070041A Pending JPH11274670A (ja) 1998-03-19 1998-03-19 積層基板

Country Status (1)

Country Link
JP (1) JPH11274670A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099840A (ja) * 2007-10-18 2009-05-07 Elpida Memory Inc 半導体基板、及び半導体装置の製造方法
JP2020526934A (ja) * 2018-04-02 2020-08-31 昆山国顕光電有限公司Kunshan Go−Visionox Opto−Electronics Co., Ltd. アレイ基板、cof、表示装置及び位置合わせ方法
US10964644B2 (en) 2018-04-02 2021-03-30 Kunshan Go-Visionox Opto-Electronics Co., Ltd. Array substrate, chip on film, and alignment method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099840A (ja) * 2007-10-18 2009-05-07 Elpida Memory Inc 半導体基板、及び半導体装置の製造方法
JP2020526934A (ja) * 2018-04-02 2020-08-31 昆山国顕光電有限公司Kunshan Go−Visionox Opto−Electronics Co., Ltd. アレイ基板、cof、表示装置及び位置合わせ方法
US10964644B2 (en) 2018-04-02 2021-03-30 Kunshan Go-Visionox Opto-Electronics Co., Ltd. Array substrate, chip on film, and alignment method

Similar Documents

Publication Publication Date Title
JP5799973B2 (ja) セラミック多層配線基板およびこれを備えるモジュール
JP6154154B2 (ja) 積層基板
JP6099902B2 (ja) 配線基板の製造方法
JP5558321B2 (ja) 多数個取り配線基板
JPH11274670A (ja) 積層基板
JP5627391B2 (ja) 多数個取り配線基板
JP2010258189A (ja) 電子部品搭載用基板の製造方法および電子部品搭載用母基板の製造方法
JP3488826B2 (ja) 配線基板用多数個取り基板
JP7011563B2 (ja) 回路基板および電子部品
JPH10242335A (ja) 半導体装置
JP4587587B2 (ja) 電子部品搭載用基板
JPH06350230A (ja) プリント配線基板及びその製造方法
JP6418918B2 (ja) プローブカード用回路基板およびそれを備えたプローブカード
JP2004179546A (ja) 配線基板およびその製造方法
JP5493535B2 (ja) 複合部品
US10720338B1 (en) Low temperature cofired ceramic substrates and fabrication techniques for the same
JP4733061B2 (ja) 複数個取り配線基台、配線基台および電子装置、ならびに複数個取り配線基台の分割方法
JP2000357848A (ja) 配線基板
JP4698473B2 (ja) 構造体の製造方法及び電子装置
JP4272568B2 (ja) 多数個取り配線基板
JPH11135951A (ja) 多層配線基板
JP4767120B2 (ja) 複数個取り配線基板、配線基板、電子装置
JP2005019749A (ja) 配線基板および多数個取り配線基板
JPH03151655A (ja) 集積回路用パッケージの絶縁基板の製造方法
JP2000252308A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050425

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050628