KR101995276B1 - 부품내장기판 및 그 제조방법 - Google Patents

부품내장기판 및 그 제조방법 Download PDF

Info

Publication number
KR101995276B1
KR101995276B1 KR1020157019044A KR20157019044A KR101995276B1 KR 101995276 B1 KR101995276 B1 KR 101995276B1 KR 1020157019044 A KR1020157019044 A KR 1020157019044A KR 20157019044 A KR20157019044 A KR 20157019044A KR 101995276 B1 KR101995276 B1 KR 101995276B1
Authority
KR
South Korea
Prior art keywords
forming
insulator
component
diameter
insulating layer
Prior art date
Application number
KR1020157019044A
Other languages
English (en)
Other versions
KR20150110522A (ko
Inventor
야수아키 세키
토모유키 나가타
미츠아키 토다
Original Assignee
메이코 일렉트로닉스 컴파니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 메이코 일렉트로닉스 컴파니 리미티드 filed Critical 메이코 일렉트로닉스 컴파니 리미티드
Publication of KR20150110522A publication Critical patent/KR20150110522A/ko
Application granted granted Critical
Publication of KR101995276B1 publication Critical patent/KR101995276B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/82005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

부품내장기판(20)은, 절연수지 재료를 포함하는 절연층(12)과, 절연층(12)에 매설된 전기 또는 전자적인 부품(4)과, 부품(4)이 갖는 전극이 되는 단자(15)와, 절연층(12)의 표면에 형성된 도체 패턴(18)과, 도체 패턴(18)과 단자(15)를 전기적으로 접속하는 도통 비아(21)를 구비하고, 도통 비아(21)는 도체 패턴(18)으로부터 단자(15)를 향하여 대경인 대경부(21a)와, 이 대경부(21a)보다 소경인 소경부(21b)로 형성되고, 대경부(21a)와 소경부(21b) 사이에는 단차부(17)가 형성되고, 대경부(21a)는 절연층(12) 내에 배치된 시트상의 글래스 클로스(11)를 관통하여 형성되어 있다.

Description

부품내장기판 및 그 제조방법{COMPONENT-EMBEDDED SUBSTRATE AND METHOD FOR MANUFACTURING SAME}
본 발명은 부품내장기판 및 그 제조방법에 관한 것이다.
부품내장기판이 특허문헌 1에 기재되어 있다. 특허문헌 1에 기재되어 있는 바와 같이, 부품내장기판은 도체 패턴이 되는 도전층에 전기 또는 전자적인 부품을 탑재하고, 이를 프리프레그 등의 절연층에 매설함으로써 형성된다. 부품을 매설할 때, 당해 부품 부분이 도려진 천공(perforated) 프리프레그와 천공 코어재(core material)의 구멍으로 부품을 통과시키고, 그 상부에 구멍이 형성되지 않은 커버 프리프레그(cover prepreg)를 적층하여 프레스한다. 적층 후, 부품이 갖는 전극 단자까지 도달하는 구멍인 비아(via)를 형성하여 그 내부를 도금하거나, 또는 비아를 이용하지 않고 납땜에 의해 단자와 도체 배턴의 도통(導通)을 도모한다.
이 비아의 형성은 CO2 레이저로 가공하는 방법이 일반적이다. 레이저 가공에서는 그때 그때에 따라 파워나 펄스폭, 쇼트(shot)수 등이 설정된다.
한편, 부품의 양면(상하면)에 대해 도통을 도모하려는 경우는, 추가로 반대측 면에 대해 부품 단자에 도달하는 비아를 형성한다. 그리고 이 비아에 도금 처리를 실시하여 부품 단자와 도체 패턴의 도통을 도모한다.
일본 특허 제4874305호공보
그러나 부품의 상측은 커버 프리프레그가 있고, 이 커버 프리프레그는 상술한 바와 같이 적층 주름이나 평탄성, 혹은 강도의 관점에서 부품을 통과시키기 위한 구멍이 형성되어 있지 않다. 따라서, 비아를 형성할 때는 커버 프리프레그 내에 있는 글래스 클로스(glass cloth)를 관통시킬 필요가 있다. 적층 시, 커버 프리프레그와 부품 정면 사이에는 스페이스가 마련되어 있기 때문에, 이 부분에서 커버 프리프레그가 늘어져버리고, 글래스 클로스도 이에 따라 부품 정면으로 접근하게 된다. 이 글래스 클로스를 관통시키기 위한 레이저 가공에서는 그 제어가 곤란하고, 글래스 클로스와 부품의 거리가 가까우면 부품 자체를 손상시켜버릴 우려가 있다.
본 발명은 상기 종래 기술을 고려한 것으로, 글래스 클로스를 관통하는 비아가 형성되어 있는 경우에도, 비아 형성 가공 시 부품이 손상되는 일이 없는 부품내장기판 및 그 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명에서는, 절연수지 재료를 포함하는 절연층과, 상기 절연층에 매설된 전기 또는 전자적인 부품과, 상기 부품이 갖는 전극이 되는 단자와, 상기 절연층의 표면에 형성된 도체 패턴과, 상기 도체 패턴과 상기 단자를 전기적으로 접속하는 도통 비아를 구비하고, 상기 도통 비아는 상기 도체 패턴으로부터 상기 단자를 향하여 대경(大徑)인 대경부와, 이 대경부보다 소경(小徑)인 소경부로 형성되며, 상기 대경부와 상기 소경부 사이에는 단차(段差)부가 형성되고, 상기 대경부는 상기 절연층 내에 배치된 시트상(sheet-shaped)의 글래스 클로스를 관통하여 형성되어 있는 것을 특징으로 하는 부품내장기판을 제공한다.
또한, 본 발명에서는, 강성을 갖는 지지판 상에 금속막을 붙이고, 상기 금속막 상에 전기 또는 전자적인 부품을 탑재하는 탑재공정과, 상기 부품이 관통하는 관통구멍이 미리 형성된 천공 절연체(perforation insulator)의 상기 관통구멍으로 상기 부품을 통과시키고, 시트상의 글래스 클로스가 내장된 비천공 절연체(non-perforated insulator)를 상기 관통구멍을 막는 위치에 배치하는 레이업(lay-up)공정과, 상기 천공 절연체 및 상기 비천공 절연체를 서로 압압(押壓)하여 가열함으로써 절연층을 형성하고, 상기 절연층 내에 상기 부품을 매설하는 적층공정과, 상기 절연층의 외측으로부터 상기 부품이 갖는 단자에 도달하는 비아를 형성하는 비아형성공정과, 상기 절연층의 표면에 도체 패턴을 형성하고, 또한 상기 비아 내에 상기 도체 패턴과 상기 단자를 전기적으로 접속하기 위한 도전체를 충전하여 도통 비아를 형성하는 패턴형성공정을 포함하고, 상기 레이업공정에서 상기 천공 절연체를 유동성를 갖는 유동체 및 강성을 갖는 강성체로 형성하고, 상기 유동체의 두께는 상기 천공 절연체 두께의 30%~90%로 하며, 상기 비아형성공정에서 상기 글래스 클로스를 관통하는 대경인 대경 비아를 형성한 후, 상기 대경 비아에 대해 단차부를 형성하면서 상기 단자에 도달하는 상기 대경 비아보다 소경인 소경 비아를 형성하는 것을 특징으로 하는 부품내장기판의 제조방법을 제공한다.
바람직하게는, 상기 비아형성공정에서 상기 비아 내에 돌출되는 상기 글래스 클로스를 글래스 에칭(glass etching) 처리로 제거한다.
바람직하게는, 상기 레이업공정에서 상기 비천공 절연체의 용융 개시 온도가 상기 천공 절연체의 용융 개시 온도와 동일하거나 그보다 높은 것을 이용한다.
바람직하게는, 상기 천공 절연체 및 상기 비천공 절연체의 두께에 대해 40%~90% 사이에서 상기 글래스 클로스의 위치를 제어한다.
바람직하게는, 상기 패턴형성공정 후, 상기 도체 패턴의 외측으로부터 절연수지 재료로 이루어진 외측 절연체를 압압하고 적층하여 다층기판을 형성하는 외측적층공정을 더 수행하고, 상기 외측적층공정에서 상기 대경 비아 및 상기 소경 비아로 이루어진 상기 도통 비아 1개당 가해지는 압력을 50gf 이하로 한다.
바람직하게는, 상기 패턴형성공정 후, 상기 도체 배턴의 외측으로부터 절연수지 재료로 이루어진 외측 절연체를 압압하고 적층하여 다층기판을 형성하는 외측적층공정을 더 수행하고, 상기 대경 비아 및 상기 소경 비아의 두께는 상기 다층기판의 두께에 대해 15% 이하이다.
바람직하게는, 상기 패턴형성공정 후, 상기 도체 패턴의 외측으로부터 절연수지 재료로 이루어진 외측 절연체를 압압하고 적층하여 다층기판을 형성하는 외측적층공정을 더 수행하고, 상기 소경 비아가 도달하는 상기 단자의 두께를 12μm 이상으로 한다.
본 발명에 의하면, 도통 비아에 대경부와 소경부를 마련하고, 대경부는 글래스 클로스를 관통하고 있다. 이와 같은 대경부와 소경부는 비아 형성 시 대경 비아 및 소경 비아로서 형성된다. 따라서, 글래스 클로스 관통을 위한 천공 가공(perforating process)과, 단자까지 도달시키기 위한 천공 가공을 각각 최적의 조건에서 수행할 수 있다. 이러한 대경 비아와 소경 비아 사이에 단차부를 마련함으로써, 글래스 클로스가 비아 내(특히, 소경 비아 내)에 돌출되는 것을 방지할 수 있다. 이 때문에, 도통 비아로 하기 위해 도금 처리할 때, 비아 내벽 전면에 확실하게 도금을 부착시킬 수 있다.
한편, 유동체의 두께를 천공 절연체의 두께에 대해 30%~90%로 하면, 적층공정에서 맨 먼저 유동체가 관통구멍 내에 들어가므로, 비천공 절연체가 관통구멍 내로 늘어지는 것을 방지할 수 있다. 이로 인해, 적층공정에서 글래스 클로스가 부품에 접근하는 것을 방지할 수 있고, 글래스 클로스를 관통시키는 가공을 부품으로부터 떨어진 위치에서 수행할 수 있게 된다. 따라서, 비아 형성 가공 시 부품이 손상되는 것을 방지할 수 있다.
또한, 비아 내에 돌출되는 글래스 클로스를 글래스 에칭 처리로 제거함으로써, 한층 더 비아 내에 대한 도금 부착을 확실히 할 수 있다.
또한, 비천공 절연체의 용융 개시 온도를 천공 절연체의 용융 개시 온도와 동일하거나 그보다 높은 온도를 이용함으로써, 적층공정에서 확실하게 천공 절연체를 최초로 관통구멍 내에 유동시킬 수 있다. 이 때문에, 비천공 절연체가 늘어지는 것을 방지할 수 있다.
도 1은 본 발명에 따른 부품 내장 기판의 제조 방법을 순차적으로 설명하는 개략도이다.
도 2는 본 발명에 따른 부품 내장 기판의 제조 방법을 순차적으로 설명하는 개략도이다.
도 3은 본 발명에 따른 부품 내장 기판의 제조 방법을 순차적으로 설명하는 개략도이다.
도 4는 본 발명에 따른 부품 내장 기판의 제조 방법을 순차적으로 설명하는 개략도이다.
도 5는 본 발명에 따른 부품 내장 기판의 제조 방법을 순차적으로 설명하는 개략도이다.
도 6은 본 발명에 따른 부품 내장 기판의 제조 방법을 순차적으로 설명하는 개략도이다.
도 7은 비아형성공정을 설명하는 상세도이다.
도 8은 비아형성공정을 설명하는 상세도이다.
도 9는 다층기판의 예를 나타내는 개략도이다.
우선은 본 발명에 따른 부품내장기판의 제조방법에 대해 설명한다.
도 1 및 도 2에 나타낸 바와 같이, 탑재공정을 수행한다. 우선은 도 1에 나타낸 바와 같이, 강성을 갖는 지지판(1) 상에 금속막(2)을 첩부(貼付)한다. 금속막(2)은 향후 도전 패턴이 되는 것이다. 지지판(1)은 프로세스 조건에서 필요로 되는 정도의 강성을 갖는 것을 이용한다. 예를 들어, 강성이 있는 SUS(스테인레스)판 또는 알루미늄판 등으로 형성된다. 금속막(2)은 지지판(1)이 SUS판이면 구리 도금을 석출시켜 형성할 수 있고, 알루미늄판이면 동박(銅箔)을 첩부하여 형성할 수 있다. 그리고 도 2에 나타낸 바와 같이, 금속막(2) 상에 절연재료로 이루어진 접착제(3)를 예를 들어 디스펜서(dispenser)나 인쇄 등으로 도포한다. 이 접착제(3) 상에 전기 또는 전자적인 부품(4)을 탑재한다. 또한, 부품(4)의 탑재는 납땜을 이용하여 금속막(2) 상에 수행하여도 좋다. 이 예에서는, 부품(4)에는 전극이 되는 단자(5, 15)가 양면에 형성되어 있다.
다음으로, 도 3에 나타낸 바와 같이, 레이업공정을 수행한다. 우선은 천공 절연체(6)를 준비한다. 이 천공 절연체(6)는 유동성을 갖는 유동체(7) 및 강성을 갖는 강성체(8)가 겹쳐져 형성되어 있다. 유동체(7)는 프리프레그이다. 강성체(8)는 소위 코어재(언클래드재(unclad material))이며, 다층 프린트 배선판의 내부에 코어로서 들어가는 금속판, 또는 패턴을 형성한 적층판으로 형성된다. 이러한 유동체(7), 강성체(8)에 부품(4)이 삽통(揷通)되는 관통구멍(9)을 형성한다. 이 관통구멍(9)은 드릴이나 라우터(router), 금형 등을 이용하여 형성된다. 도 3에서는 2매의 유동체(7)에 1매의 강성체(8)를 끼워서 겹친 천공 절연체(6)를 나타내고 있다. 이 천공 절연체(6)의 관통구멍(9)에 부품(4)을 삽통시킨다. 그리고 이 관통구멍(9)을 막도록 비천공 절연체(10)를 추가로 그 위에 겹친다. 이 비천공 절연체(10)도 프리프레그이다. 프리프레그이기 때문에, 비천공 절연체(10)에는 시트상의 글래스 클로스(11)가 내장되어 있다. 글래스 클로스(11)는 글래스 섬유의 실로 직조된 포(布)이다. 또한, 비천공 절연체(10)의 부품(4)과 반대측 면에는 다른 금속막(13)이 배치된다. 이 금속막(13)도 향후 도체 패턴이 되는 것이다. 또한, 유동체(7)의 두께는 천공 절연체(6)의 두께에 대해 30%~90%로 설정된다.
다음으로, 도 4에 나타낸 바와 같이, 적층공정을 수행한다. 이 적층공정은 천공 절연체(6) 및 비천공 절연체(10)를 서로 압압하여 가열함으로써 절연층(12)을 형성하고, 이 절연층(12) 내에 부품(4)을 매설하는 공정이다. 가열에 의해 프리프레그로 이루어진 비천공 절연체(10)와 유동체(7)는 유동하면서 일체가 되어 관통구멍(9) 내로 들어간다. 이 때, 강성체(8)가 있음으로써, 압압될 때 부품(4)을 적절히 매설할 수 있다. 또한, 상술한 레이업공정에서, 비천공 절연체(10)의 용융 개시 온도가 천공 절연체(6)(특히, 유동체(7))의 용융 개시 온도보다 높은 것을 이용하면, 확실하게 유동체(7)를 먼저 관통구멍(9) 내에 유동시켜 비천공 절연체(10)의 늘어짐을 방지할 수 있다. 지지판(1)은 그 후 제거된다. 이 때, 글래스 클로스(11)는 천공 절연체(6) 및 비천공 절연체(10)의 두께에 대해 40%~90% 사이에서 그 위치가 제어된다.
적층공정 완료 후, 비천공 절연체(10) 내에 배치되어 있던 글래스 클로스(11)는 금속막(2)이나 강성체(8)와 평행을 유지한 채로 남아있다. 즉, 가열에 의해 용융되어도 글래스 클로스(11)는 관통구멍(9) 내에 늘어져 있지 않다. 이것은 상술한 레이업공정에서 유동체(7)의 두께를 천공 절연체(6) 두께에 대해 30%~90%로 하였기 때문이다. 또한, 유동체(7)의 두께 상한을 90%로 한 것은, 강성체(8)의 두께가 적어도 비천공 절연체(10)에 대해 10% 이상인 것을 고려한 것이다. 이와 같이 설정함으로써, 적층공정에서 먼저 유동체(7)가 관통구멍(9) 내로 들어간다. 이 관통구멍(9) 내로 들어간 유동체(7)가 비천공 절연체(10)를 지지하게 되어, 글래스 클로스(11)를 포함하는 비천공 절연체(10)가 늘어지는 것을 방지하고 있다. 이로 인해 적층공정에서 글래스 클로스(11)가 부품(4)에 접근하는 것을 방지할 수 있다. 이에 의해, 다음의 비아형성공정에서 글래스 클로스(11)를 관통시키는 대경 비아(14a)를 형성할 때, 그 천공 가공을 부품(4)으로부터 떨어진 위치에서 수행할 수 있게 된다. 따라서, 비아 형성 가공 시 부품이 손상되는 것을 방지할 수 있다. 바람직하게는, 글래스 클로스(11)는 부품(4)으로부터 30μm~70μm 이상 떨어져 있으면 좋다. 발명자들은 유동체(7)의 두께를 천공 절연체(6)의 두께에 대해 30% 미만으로 한 때에는 비천공 절연체(10), 나아가 글래스 클로스(11)가 늘어져버리는 것을 실험으로 확인하고 있다.
다음으로, 도 5에 나타낸 바와 같이, 비아형성공정을 수행한다. 이 공정은, 절연층(12)의 외측으로부터 부품(4)이 갖는 단자(5, 15)에 도달하는 비아(14, 16)를 형성하는 공정이다. 접착제(3) 측의 단자(5)까지 도달하는 비아(16)는 통상의 레이저 가공에 의해 형성된다. 접착제(3)와 반대측의 단자(15) 사이에 도달하는 비아(14)는 이하와 같이 하여 형성된다. 우선은, 도 7에 나타낸 바와 같이, 글래스 클로스(11)를 관통하고, 부품(4)까지는 도달하지 않는 대경의 대경 비아(14a)를 형성한다. 이 대경 비아(14a)는 가공 깊이의 정밀도를 그다지 필요로 하지 않기 때문에 CO2 레이저를 이용해도 좋지만, UV-YAG나 엑시머(Excimer) 등 고주파 레이저를 이용해도 좋다. 예를 들어, UV-YAG를 이용하는 경우는, 빔 모드(beam mode)는 가우시안, 파워는 2.6W, 쇼트수는 3쇼트인 조건에서 수행한다. 대경 비아(14a)의 깊이는 예를 들어 50μm~100μm이다.
대경 비아(14a)를 형성 후, 대경 비아(14a) 내에 글래스 클로스(11)가 돌출되어 있는 경우는, 이를 글래스 에칭 처리로 제거하는 것이 바람직하다. 이에 의해, 후 공정에서 비아(14) 내 도금 처리를 할 때, 비아(14) 내에 대한 도금 부착을 확실히 할 수 있다.
다음으로, 도 8에 나타낸 바와 같이, 대경 비아(14a)보다 소경인 소경 비아(14b)를 형성한다. 이 소경 비아(14b)의 형성 시에는, 부품(4)을 손상시키지 않기 위하여 정밀도 높은 고주파 레이저를 이용하여 수행하는 것이 바람직하다. 예를 들어 UV-YAG로 수행하는 경우에는, 빔 모드는 탑햇(top hat), 파워는 0.1W~0.4W, 쇼트수는 5쇼트~10쇼트인 조건에서 수행한다. 더욱이, 대경 비아(14a)와 소경 비아(14b)의 내벽은 단차부(17)를 통해 형성된다. 이와 같이 대경 비아(14a)와 소경 비아(14b) 사이에 단차부(17)를 마련함으로써, 예를 들어 대경 비아(14a)를 형성하여 글래스 클로스(11)가 단차부(17)의 면 위에 있었더라도, 비아(14) 내(특히, 소경 비아(14b) 내)로 글래스 클로스(11)가 돌출되는 것을 방지할 수 있다. 이 때문에, 후 공정에서 비아(14) 내에 도금 처리할 때, 비아(14)의 내벽 전면에 확실히 도금을 부착시킬 수 있다. 대경 비아(14a)의 구멍 직경(孔徑)은 예를 들어 80μm~150μm이고, 소경 비아(14b)의 구멍 직경은 이보다 작은 범위인 50μm~100μm이다.
이와 같이 본 발명에서는, 부품(4)의 탑재측 면과는 반대측 면에 대해 도통을 도모하는 경우에는, 이를 위해 비아(14)를 단차부(17)를 개재시킨 대경 비아(14a)와 소경 비아(14b)로 형성한다. 따라서, 글래스 클로스(11) 관통을 위한 천공 가공(대경 비아(14a)의 천공 가공)과, 단자(15)까지 도달시키기 위한 천공 가공(소경 비아(14b)의 천공 가공)을 각각 최적의 조건에서 수행할 수 있다.
다음으로, 도 6에 나타낸 바와 같이, 패턴형성공정을 수행한다. 이 공정은 비아(14, 16) 내에 도전체(19)를 충전하고, 절연층(12)의 표면에 도체 패턴(18)을 형성하여 단자(5, 15)와 도체 패턴(18)을 도전체(19)를 통해 전기적으로 접속하는 공정이다. 구체적으로는, 필요에 따라 비아(14, 16)에 디스미어(desmear)나 하프 에칭(half-etching) 처리를 실시하여 화학 구리 도금이나 전기 구리 도금 등의 도금 처리를 실시하고, 비아(14, 16) 내에 도금을 석출시켜 도전체(19)를 충전한다. 그리고 절연층(12)의 양면에 배치된 금속막(2, 13)에 대해 에칭 처리를 실시함으로써 도체 패턴(18)을 형성한다.
이상과 같이 하여 제조된 부품내장기판(20)은 절연층(12)과, 부품(4)과, 도체 패턴(18)과, 도통 비아(21)를 구비하고 있다. 절연층(12)은 절연수지 재료인 프리프레그(천공 절연체(6) 내의 유동체, 비천공 절연체(10))를 포함하고 있다. 부품(4)은 전기 또는 전자적인 부품이며, 절연층(12)에 매설되어 있다. 또한, 부품(4)은 수동 부품, 능동 부품을 묻지 않는다. 이 부품(4)에는 전극이 되는 단자(5, 15)가 형성되어 있다. 도체 패턴(18)은 절연층(12)의 표면에 회로 패턴으로서 형성되어 있다. 도통 비아(21)는 도체 패턴(18)과 단자(5, 15)를 전기적으로 접속한다. 특히, 부품(4)의 탑재면 측과 반대측의 단자(15)에 접속되는 도통 비아(21)는 도체 패턴(18)으로부터 단자(15)를 향해 대경인 대경부(21a)와, 이 대경부(21a)보다 소경인 소경부(21b)로 형성되어 있다. 대경부(21a)는 절연층(12) 내에 배치된 시트상의 글래스 클로스(11)를 관통하여 형성되어 있다. 그리고 대경부(21a)와 소경부(21b) 사이에는 단차부(17)가 형성되어 있다.
도 9에 나타낸 바와 같이, 패턴형성공정 후에 추가로 외측으로부터 외측 절연체(22)를 적층하는 외측적층공정을 수행하여, 이른바 다층기판(25)으로 하는 것도 가능하다. 이 경우에도, 외측 절연체(22)를 적층한 후, 비아(23)를 형성하여 외측 절연체(22)의 표면에 형성된 도체 패턴(24)과의 도통을 도모한다. 도통은, 도체 패턴(18)과 도체 패턴(24) 사이에 형성된 비아(23)에 도금 처리를 실시하여 도통 비아(26)를 형성함으로써 실현할 수 있다. 이 도통의 도모 방법은 상술한 예와 마찬가지이다. 외측 절연체(22)는 상술한 비천공 절연체(10)와 마찬가지로 프리프레그를 이용한다.
여기서, 외측적층공정에서 대경 비아(14a)와 소경 비아(14b)로 이루어진 도통 비아(21)의 1개당 가해지는 압력을 50gf 이하로 하는 것이 바람직하다. 또한, 대경 비아(14a) 및 소경 비아(14b)의 두께는 다층기판(25)의 두께에 대해 15% 이하인 것이 바람직하다. 또한, 소경 비아(14b)가 도달하는 단자(15)의 두께를 12μm 이상(다층기판의 두께 400μm)으로 하는 것이 바람직하다.
이와 같이 설정함으로써, 다층기판(25)으로 할 때의 외측적층공정에서 단자(15)에 크랙이 발생하는 것을 방지할 수 있다. 이와 같은 크랙은 대경 비아(14a) 및 소경 비아(14b)로 이루어진 도통 비아(21)에 가해지는 압력을 작게 함으로써 방지할 수 있다는 것을 발명자들은 확인하고 있다. 이를 위해, 적층 시 압력을 낮추고, 비아 밀도를 높이고, 비아 직경을 크게 하고, 도전체(19)가 충전되어 있지 않은 비아로 함으로써 응력을 완화시킬 것으로 고려된다. 또한, 비아(14)의 두께를 작게 함으로써 응력의 분산을 도모하는 것도 고려된다. 또한, 단자(15)의 전극 두께를 두껍게 함으로써 응력을 분산시키는 것도 고려된다.
1: 지지판 2: 금속막
3: 접착제 4: 전기 또는 전자적인 부품
5: 단자 6: 천공 절연체
7: 유동체 8: 강성체
9: 관통구멍 10: 비천공 절연체
11: 글래스 클로스 12: 절연층
13: 금속막 14: 비아
14a: 대경 비아 14b: 소경 비아
15: 단자 16: 비아
17: 단차부 18: 도체 패턴
19: 도전체 20: 부품내장기판
21: 도통 비아 21a: 대경부
21b: 소경부 22: 외측 절연체
23: 비아 24: 도체 패턴
25: 다층기판 26: 도통 비아

Claims (8)

  1. 강성을 갖는 지지판 상에 금속막을 붙이고, 상기 금속막 상에 전기 또는 전자적인 부품을 탑재하는 탑재공정과,
    상기 부품이 관통하는 관통구멍이 미리 형성된 천공 절연체(perforation insulator)의 상기 관통구멍으로 상기 부품을 통과시키고, 시트상의 글래스 클로스가 내장된 비천공 절연체(non-perforation insulator)를 상기 관통구멍을 막는 위치에 배치하는 레이업(lay-up)공정과,
    상기 천공 절연체 및 상기 비천공 절연체를 서로 압압(押壓)하여 가열함으로써 절연층을 형성하고, 상기 절연층 내에 상기 부품을 매설하는 적층공정과,
    상기 절연층의 외측으로부터 상기 부품이 갖는 단자에 도달하는 비아를 형성하는 비아형성공정과,
    상기 절연층의 표면에 도체 패턴을 형성하고, 또한 상기 비아 내에 상기 도체 패턴과 상기 단자를 전기적으로 접속하기 위한 도전체를 충전하여 도통 비아를 형성하는 패턴형성공정을 포함하고,
    상기 레이업공정에서, 상기 천공 절연체를 유동성을 갖는 유동체 및 강성을 갖는 강성체로 형성하고, 상기 유동체의 두께는 상기 천공 절연체의 두께에 대해 30%~90%로 하고,
    상기 비아형성공정에서, 상기 글래스 클로스를 관통하는 파워의 제1 레이저 조사에 의해 대경인 대경 비아를 형성한 후, 상기 제1 레이저 조사보다 낮은 파워인 제2 레이저 조사에 의해 상기 대경 비아에 대해 단차부를 형성하면서 상기 단자에 도달하는 상기 대경 비아보다 소경인 소경 비아를 형성하는 것을 특징으로 하는 부품내장기판의 제조방법.
  2. 제 1 항에 있어서,
    상기 비아형성공정에서, 상기 비아 내에 돌출되는 상기 글래스 클로스를 글래스 에칭(glass etching) 처리로 제거하는 것을 특징으로 하는 부품내장기판의 제조방법.
  3. 제 1 항에 있어서,
    상기 레이업공정에서, 상기 비천공 절연체의 용융 개시 온도가 상기 천공 절연체의 용융 개시 온도보다 높은 것을 이용하는 것을 특징으로 하는 부품내장기판의 제조방법.
  4. 제 1 항에 있어서,
    상기 패턴형성공정 후, 상기 도체 패턴의 외측으로부터 절연수지 재료로 이루어진 외측 절연체를 압압하고 적층하여 다층기판을 형성하는 외측적층공정을 더 수행하고,
    상기 외측적층공정에서 상기 대경 비아 및 상기 소경 비아로 이루어진 상기 도통 비아 1개당 가해지는 압력을 50gf 이하로 하는 것을 특징으로 하는 부품내장기판의 제조방법.
  5. 제 1 항에 있어서,
    상기 패턴형성공정 후, 상기 도체 패턴의 외측으로부터 절연수지 재료로 이루어진 외측 절연체를 압압하고 적층하여 다층기판을 형성하는 외측적층공정을 더 수행하고,
    상기 대경 비아 및 상기 소경 비아의 두께는, 상기 다층기판의 두께에 대해 15% 이하인 것을 특징으로 하는 부품내장기판의 제조방법.
  6. 제 1 항에 있어서,
    상기 패턴형성공정 후, 상기 도체 패턴의 외측으로부터 절연수지 재료로 이루어진 외측 절연체를 압압하고 적층하여 다층기판을 형성하는 외측적층공정을 더 수행하고,
    상기 소경 비아가 도달하는 상기 단자의 두께를 12μm 이상으로 하는 것을 특징으로 하는 부품내장기판의 제조방법.
  7. 삭제
  8. 삭제
KR1020157019044A 2013-01-18 2013-01-18 부품내장기판 및 그 제조방법 KR101995276B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/050984 WO2014112108A1 (ja) 2013-01-18 2013-01-18 部品内蔵基板及びその製造方法

Publications (2)

Publication Number Publication Date
KR20150110522A KR20150110522A (ko) 2015-10-02
KR101995276B1 true KR101995276B1 (ko) 2019-07-02

Family

ID=51209228

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157019044A KR101995276B1 (ko) 2013-01-18 2013-01-18 부품내장기판 및 그 제조방법

Country Status (7)

Country Link
US (1) US9756732B2 (ko)
EP (1) EP2947975A4 (ko)
JP (1) JP6262153B2 (ko)
KR (1) KR101995276B1 (ko)
CN (1) CN104938040B (ko)
TW (1) TWI592067B (ko)
WO (1) WO2014112108A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150366081A1 (en) * 2014-06-15 2015-12-17 Unimicron Technology Corp. Manufacturing method for circuit structure embedded with electronic device
KR102268388B1 (ko) * 2014-08-11 2021-06-23 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2016058472A (ja) * 2014-09-08 2016-04-21 イビデン株式会社 電子部品内蔵配線板及びその製造方法
CN107295746B (zh) 2016-03-31 2021-06-15 奥特斯(中国)有限公司 器件载体及其制造方法
EP3481162B1 (en) * 2017-11-06 2023-09-06 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with two component carrier portions and a component being embedded in a blind opening of one of the component carrier portions
TWI706705B (zh) * 2019-06-21 2020-10-01 唐虞企業股份有限公司 電路板及其製造方法
CN113498633B (zh) * 2020-01-21 2023-09-15 鹏鼎控股(深圳)股份有限公司 内埋电子元件的电路板及制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194382A (ja) * 2008-02-14 2009-08-27 Ibiden Co Ltd プリント配線板の製造方法
JP2009246358A (ja) * 2008-03-13 2009-10-22 Ngk Spark Plug Co Ltd 多層配線基板
WO2012042667A1 (ja) * 2010-10-01 2012-04-05 株式会社メイコー 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5435121B2 (ko) 1971-12-29 1979-10-31
JP2006196840A (ja) * 2005-01-17 2006-07-27 Denso Corp 配線基板およびその製造方法
JP2007088009A (ja) 2005-09-20 2007-04-05 Cmk Corp 電子部品の埋め込み方法及び電子部品内蔵プリント配線板
JP4826248B2 (ja) * 2005-12-19 2011-11-30 Ｔｄｋ株式会社 Ｉｃ内蔵基板の製造方法
CN101449634B (zh) 2006-05-24 2013-07-24 大日本印刷株式会社 部件内置布线板、部件内置布线板的制造方法
JP5404010B2 (ja) * 2007-11-22 2014-01-29 味の素株式会社 多層プリント配線板の製造方法及び多層プリント配線板
JP4874305B2 (ja) 2008-07-22 2012-02-15 株式会社メイコー 電気・電子部品内蔵回路基板とその製造方法
CN102106198B (zh) * 2008-07-23 2013-05-01 日本电气株式会社 半导体装置及其制造方法
WO2010024233A1 (ja) * 2008-08-27 2010-03-04 日本電気株式会社 機能素子を内蔵可能な配線基板及びその製造方法
JP2010128934A (ja) * 2008-11-28 2010-06-10 Kyoei Sangyo Kk Ｒｆｉｄインレット、ｒｆｉｄタグ、ｒｆｉｄタグを製造する方法、ｒｆｉｄタグを含むプリント基板、および、プリント基板にｒｆｉｄタグを埋め込む方法
TWI392425B (zh) * 2009-08-25 2013-04-01 Unimicron Technology Corp 內埋式線路板及其製造方法
JP5855905B2 (ja) * 2010-12-16 2016-02-09 日本特殊陶業株式会社 多層配線基板及びその製造方法
KR101181048B1 (ko) 2010-12-27 2012-09-07 엘지이노텍 주식회사 인쇄회로기판의 제조 방법
JP2012209340A (ja) * 2011-03-29 2012-10-25 Nec Corp 多層基板及び多層基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194382A (ja) * 2008-02-14 2009-08-27 Ibiden Co Ltd プリント配線板の製造方法
JP2009246358A (ja) * 2008-03-13 2009-10-22 Ngk Spark Plug Co Ltd 多層配線基板
WO2012042667A1 (ja) * 2010-10-01 2012-04-05 株式会社メイコー 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板

Also Published As

Publication number Publication date
CN104938040B (zh) 2017-10-24
EP2947975A4 (en) 2016-08-24
TW201448686A (zh) 2014-12-16
KR20150110522A (ko) 2015-10-02
TWI592067B (zh) 2017-07-11
US9756732B2 (en) 2017-09-05
JPWO2014112108A1 (ja) 2017-01-19
JP6262153B2 (ja) 2018-01-17
EP2947975A1 (en) 2015-11-25
WO2014112108A1 (ja) 2014-07-24
US20150327369A1 (en) 2015-11-12
CN104938040A (zh) 2015-09-23

Similar Documents

Publication Publication Date Title
KR101995276B1 (ko) 부품내장기판 및 그 제조방법
JP5161617B2 (ja) フレキシブル回路基板、及びその製造方法
JP5698377B2 (ja) 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
TW201531189A (zh) 導電膏的充塡方法及多層印刷配線板的製造方法
WO2013069093A1 (ja) 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
JP2010232249A (ja) 多層プリント配線板とその製造方法
WO2017175263A1 (ja) 基板及び基板の製造方法
US20150382478A1 (en) Device embedded substrate and manufacturing method of device embedded substrate
KR20150083424A (ko) 배선 기판의 제조 방법
TW201802954A (zh) 多層線路板的製造方法
RU2396738C1 (ru) Способ изготовления печатных плат
JP2015177164A (ja) フレキシブルプリント基板の製造方法およびフレキシブルプリント基板の製造に用いられる中間生成物
JP2000269647A (ja) 片面回路基板、多層プリント配線板およびその製造方法
JP2010028028A (ja) 多層プリント配線板とその製造方法
EP2897446B1 (en) Method for manufacturing substrate with built-in component
JP7057792B2 (ja) 積層体及びその製造方法
JP2018157090A (ja) プリント配線板およびその製造方法
JP2018056168A (ja) マルチワイヤ配線板の製造方法、布線基板及びマルチワイヤ配線板
KR101936415B1 (ko) 도전볼을 이용한 동박 적층판의 제조방법
KR100783459B1 (ko) 인쇄회로기판 및 그 제조 방법
JP2014192223A (ja) 配線基板の製造方法
JP6320788B2 (ja) フレキシブルプリント基板の製造方法およびフレキシブルプリント基板の製造に用いられる中間生成物
JPH05299844A (ja) 多層プリント配線板およびその製造方法
JP5559266B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP2014192224A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant