JP2000236150A - 配線基板およびその製造方法 - Google Patents
配線基板およびその製造方法Info
- Publication number
- JP2000236150A JP2000236150A JP3721299A JP3721299A JP2000236150A JP 2000236150 A JP2000236150 A JP 2000236150A JP 3721299 A JP3721299 A JP 3721299A JP 3721299 A JP3721299 A JP 3721299A JP 2000236150 A JP2000236150 A JP 2000236150A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive
- hole
- wiring board
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【課題】 絶縁層に形成した貫通孔の底部から露出する
導電層に接続されて貫通孔に充填された導電性物質を有
する配線基板において、導電層と導電層性物質が剥離を
生じない配線基板を提供する。 【解決手段】 絶縁層１の貫通孔５の底部から露出する
導電層２の表面２ａと、絶縁層１の貫通孔５の内壁面５
ａとに粗面を形成して、前記導電層２の表面２ａに接続
されて貫通孔５に充填された導電性物質層６を有するこ
とにより、前記導電層２の表面２ａと、絶縁層１の貫通
孔５の内壁面５ａとの粗面を利用して、導電性物質層６
の固着強度を増大させた配線基板Ａおよびその製造方
法。
導電層に接続されて貫通孔に充填された導電性物質を有
する配線基板において、導電層と導電層性物質が剥離を
生じない配線基板を提供する。 【解決手段】 絶縁層１の貫通孔５の底部から露出する
導電層２の表面２ａと、絶縁層１の貫通孔５の内壁面５
ａとに粗面を形成して、前記導電層２の表面２ａに接続
されて貫通孔５に充填された導電性物質層６を有するこ
とにより、前記導電層２の表面２ａと、絶縁層１の貫通
孔５の内壁面５ａとの粗面を利用して、導電性物質層６
の固着強度を増大させた配線基板Ａおよびその製造方
法。
Description
【０００１】
【発明の属する技術分野】本発明は、電子機器等に用い
られる配線基板およびその製造方法に関し、より詳細に
は、片面配線基板、両面配線基板、ビルドアップ配線基
板等のフィルムを多層に積層して形成した配線基板とそ
の製造方法に関する。
られる配線基板およびその製造方法に関し、より詳細に
は、片面配線基板、両面配線基板、ビルドアップ配線基
板等のフィルムを多層に積層して形成した配線基板とそ
の製造方法に関する。
【０００２】
【従来の技術】各種電子機器の組み立てに用いられる配
線基板として、従来はガラスエポキシ等の硬質基材に、
銅箔等の導電層を接着した後、導電層を所望の回路配線
パターン形状に加工したものが使用されてきたが、最近
では樹脂フィルムを用いた配線基板が賞用されている。
この種の配線基板としては、例えば特開平１０−１７３
３０３号公報に開示されている。そのような配線基板に
ついて、以下説明する。図９は従来の配線基板と、それ
を用いた半導体装置の縦断面図である。図９において、
３１はポリイミド樹脂等からなる絶縁層で、その上に銅
箔等の第一の導電層３２、３２がパターン形成されてい
る。３３、３３は前記導電層３２、３２の上に必要によ
り形成された第二の導電層である金めっき層、３４は前
記金めっき層３３、３３を一部露出させて周囲部分を覆
っているソルダーレジスト層、３５、３５は前記絶縁層
３１に穿設した貫通孔、３６、３６は貫通孔３５、３５
に露出する第一の導電層３２、３２上に接続して貫通孔
３６、３６に充填された導電性物質である。上記絶縁層
３１ないし導電性物質３６、３６で配線基板を形成して
いる。図９には配線基板の応用例も併示されている。す
なわち、図中２点鎖線で示す３７は前記配線基板のソル
ダーレジスト層３４の上に組み付けられる電子部品、例
えば半導体チップ、同じく２点鎖線で示す３８、３８は
前記表面側の金めっき層３３と半導体チップ３７の電極
との間を接続するボンディングワイヤ、３９、３９は半
導体チップ３７およびボンディングワイヤ３９、３９を
被覆する封止樹脂である。
線基板として、従来はガラスエポキシ等の硬質基材に、
銅箔等の導電層を接着した後、導電層を所望の回路配線
パターン形状に加工したものが使用されてきたが、最近
では樹脂フィルムを用いた配線基板が賞用されている。
この種の配線基板としては、例えば特開平１０−１７３
３０３号公報に開示されている。そのような配線基板に
ついて、以下説明する。図９は従来の配線基板と、それ
を用いた半導体装置の縦断面図である。図９において、
３１はポリイミド樹脂等からなる絶縁層で、その上に銅
箔等の第一の導電層３２、３２がパターン形成されてい
る。３３、３３は前記導電層３２、３２の上に必要によ
り形成された第二の導電層である金めっき層、３４は前
記金めっき層３３、３３を一部露出させて周囲部分を覆
っているソルダーレジスト層、３５、３５は前記絶縁層
３１に穿設した貫通孔、３６、３６は貫通孔３５、３５
に露出する第一の導電層３２、３２上に接続して貫通孔
３６、３６に充填された導電性物質である。上記絶縁層
３１ないし導電性物質３６、３６で配線基板を形成して
いる。図９には配線基板の応用例も併示されている。す
なわち、図中２点鎖線で示す３７は前記配線基板のソル
ダーレジスト層３４の上に組み付けられる電子部品、例
えば半導体チップ、同じく２点鎖線で示す３８、３８は
前記表面側の金めっき層３３と半導体チップ３７の電極
との間を接続するボンディングワイヤ、３９、３９は半
導体チップ３７およびボンディングワイヤ３９、３９を
被覆する封止樹脂である。
【０００３】ところが、上記の構成において、絶縁層３
１の貫通孔３５，３５から露出する第一の導電層３２，
３２とこれに接続されて貫通孔３５、３５に充填された
導電性物質３６，３６との固着強度が小さいと、以後の
工程で、あるいは完成した配線基板に半導体チップ等を
組み付ける工程等において、両者が剥離することがあっ
た。
１の貫通孔３５，３５から露出する第一の導電層３２，
３２とこれに接続されて貫通孔３５、３５に充填された
導電性物質３６，３６との固着強度が小さいと、以後の
工程で、あるいは完成した配線基板に半導体チップ等を
組み付ける工程等において、両者が剥離することがあっ
た。
【０００４】そのため、絶縁層３１の貫通孔３５，３５
から露出する第一の導電層３２，３２とこれに接続され
て貫通孔３５、３５に充填された導電性物質３６，３６
との剥離を防止するために、従来は次のような方法が採
用されていた。
から露出する第一の導電層３２，３２とこれに接続され
て貫通孔３５、３５に充填された導電性物質３６，３６
との剥離を防止するために、従来は次のような方法が採
用されていた。
【０００５】すなわち、図１０に示すように、絶縁層と
してその中に予め薬液処理によって除去が可能な絶縁物
成分４１を混入した特殊の絶縁層４０を用い、この絶縁
層４０に貫通孔４２を形成した後、薬液処理によって絶
縁層４０の貫通孔４２の内壁面４２ａから、前記絶縁物
成分４１を溶解除去することによって、絶縁層４０の貫
通孔４２の内壁面４２ａを粗面化し、しかる後に導電性
物質４３を形成する方法である。この方法は、絶縁層４
０の貫通孔４２の内壁面４２ａを粗面化して、内壁面４
２ａと導電性物質４３との固着強度を増大することによ
って、第一の導電層３２と導電性物質４３との固着強度
の不足を補強するものである。しかしながら、この方法
は、第一の導電層３２と導電性物質４３との固着強度そ
のものを増大するものではなく、しかも、絶縁層４０が
薬液処理によって除去が可能な絶縁物成分４１を混入し
た特殊なものであるため、絶縁層４０自体のコストが高
くなるのみならず、薬液処理が必要なため、薬液コスト
もかかり、さらには使用後の薬液の無害化処理も必要
で、やはりコスト高になるという問題点がある。
してその中に予め薬液処理によって除去が可能な絶縁物
成分４１を混入した特殊の絶縁層４０を用い、この絶縁
層４０に貫通孔４２を形成した後、薬液処理によって絶
縁層４０の貫通孔４２の内壁面４２ａから、前記絶縁物
成分４１を溶解除去することによって、絶縁層４０の貫
通孔４２の内壁面４２ａを粗面化し、しかる後に導電性
物質４３を形成する方法である。この方法は、絶縁層４
０の貫通孔４２の内壁面４２ａを粗面化して、内壁面４
２ａと導電性物質４３との固着強度を増大することによ
って、第一の導電層３２と導電性物質４３との固着強度
の不足を補強するものである。しかしながら、この方法
は、第一の導電層３２と導電性物質４３との固着強度そ
のものを増大するものではなく、しかも、絶縁層４０が
薬液処理によって除去が可能な絶縁物成分４１を混入し
た特殊なものであるため、絶縁層４０自体のコストが高
くなるのみならず、薬液処理が必要なため、薬液コスト
もかかり、さらには使用後の薬液の無害化処理も必要
で、やはりコスト高になるという問題点がある。
【０００６】
【発明が解決しようとする課題】そこで、本発明は、絶
縁層の貫通孔から露出する第一の導電層とそれに接続さ
れて貫通孔に充填された導電物質との固着強度が大き
く、両者の剥離を生じない配線基板を低コストで提供す
ることを目的とする。本発明は、また、絶縁層の貫通孔
から露出する第一の導電層とそれにそれに接続されて貫
通孔に充填された導電物質との固着強度が大きく、両者
の剥離を生じない配線基板を低コストで製造できる製造
方法を提供することを目的とする。
縁層の貫通孔から露出する第一の導電層とそれに接続さ
れて貫通孔に充填された導電物質との固着強度が大き
く、両者の剥離を生じない配線基板を低コストで提供す
ることを目的とする。本発明は、また、絶縁層の貫通孔
から露出する第一の導電層とそれにそれに接続されて貫
通孔に充填された導電物質との固着強度が大きく、両者
の剥離を生じない配線基板を低コストで製造できる製造
方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明の配線基板は、絶
縁層の一方の面に導電層を形成した基材の前記絶縁層が
一つ以上の貫通孔を有し、この貫通孔底部に露出した導
電層の表面と、貫通孔の内壁面とが粗面化され、前記粗
面化された貫通孔底部に露出した導電層の表面に接続さ
れて貫通孔に充填された導電性物質を有することを特徴
とする配線基板である。本発明の配線基板の製造方法
は、前記絶縁層の一方の面に導電層を形成した基材の前
記絶縁層に一つ以上の貫通孔を形成する工程と、この貫
通孔底部に露出した導電層の表面と、貫通孔の内壁面と
を同時に粗面化する工程と、前記貫通孔底部に露出し粗
面化された導電層の表面に直接またはめっき層を介して
貫通孔に導電性物質を充填することを特徴とする配線基
板の製造方法である。
縁層の一方の面に導電層を形成した基材の前記絶縁層が
一つ以上の貫通孔を有し、この貫通孔底部に露出した導
電層の表面と、貫通孔の内壁面とが粗面化され、前記粗
面化された貫通孔底部に露出した導電層の表面に接続さ
れて貫通孔に充填された導電性物質を有することを特徴
とする配線基板である。本発明の配線基板の製造方法
は、前記絶縁層の一方の面に導電層を形成した基材の前
記絶縁層に一つ以上の貫通孔を形成する工程と、この貫
通孔底部に露出した導電層の表面と、貫通孔の内壁面と
を同時に粗面化する工程と、前記貫通孔底部に露出し粗
面化された導電層の表面に直接またはめっき層を介して
貫通孔に導電性物質を充填することを特徴とする配線基
板の製造方法である。
【０００８】
【発明の実施の形態】本発明の請求項１記載の発明は、
絶縁層の一方の面に導電層を形成した基材の前記絶縁層
が一つ以上の貫通孔を有し、この貫通孔底部に露出した
導電層の表面と、貫通孔の内壁面とが粗面化され、前記
粗面化された貫通孔底部に露出した導電層の表面に接続
されて貫通孔に充填された導電性物質を有することを特
徴とする配線基板である。
絶縁層の一方の面に導電層を形成した基材の前記絶縁層
が一つ以上の貫通孔を有し、この貫通孔底部に露出した
導電層の表面と、貫通孔の内壁面とが粗面化され、前記
粗面化された貫通孔底部に露出した導電層の表面に接続
されて貫通孔に充填された導電性物質を有することを特
徴とする配線基板である。
【０００９】本発明の請求項２記載の発明は、前記基材
が、絶縁層に導電層を接着剤を介することなく形成され
ていることを特徴とする請求項１記載の配線基板であ
る。
が、絶縁層に導電層を接着剤を介することなく形成され
ていることを特徴とする請求項１記載の配線基板であ
る。
【００１０】本発明の請求項３記載の発明は、前記基材
が、絶縁層にめっき法で導電層が形成されたものである
ことを特徴とする請求項１記載の配線基板である。
が、絶縁層にめっき法で導電層が形成されたものである
ことを特徴とする請求項１記載の配線基板である。
【００１１】本発明の請求項４記載の発明は、前記導電
層が、無電解めっき法、および無電解めっき層上に電解
めっき法のいずれかで形成されている請求項３記載の配
線基板である。
層が、無電解めっき法、および無電解めっき層上に電解
めっき法のいずれかで形成されている請求項３記載の配
線基板である。
【００１２】本発明の請求項５記載の発明は、前記導電
層が、ドライめっき法，ウェットめっき法，およびドラ
イめっき法とウェットめっき法の積層方法のいずれかで
形成されている請求項３記載の配線基板である。
層が、ドライめっき法，ウェットめっき法，およびドラ
イめっき法とウェットめっき法の積層方法のいずれかで
形成されている請求項３記載の配線基板である。
【００１３】本発明の請求項６記載の発明は、前記導電
性物質がめっきで形成されていることを特徴とする請求
項１ないし５記載の配線基板である。
性物質がめっきで形成されていることを特徴とする請求
項１ないし５記載の配線基板である。
【００１４】本発明の請求項７記載の発明は、前記導電
性物質が導電性ペーストで形成されていることを特徴と
する請求項１ないし６記載の配線基板である。
性物質が導電性ペーストで形成されていることを特徴と
する請求項１ないし６記載の配線基板である。
【００１５】本発明の請求項８記載の発明は、前記導電
性物質がめっき層の上に導電性ペーストを充填して形成
されていることを特徴とする請求項１ないし７記載の配
線基板である。
性物質がめっき層の上に導電性ペーストを充填して形成
されていることを特徴とする請求項１ないし７記載の配
線基板である。
【００１６】本発明の請求項９記載の発明は、前記絶縁
層の一方の面に導電層を形成した基材の前記絶縁層に一
つ以上の貫通孔を形成する工程と、この貫通孔底部に露
出した導電層の表面と、貫通孔の内壁面とを同時に粗面
化する工程と、前記貫通孔底部に露出し粗面化された導
電層の表面に直接またはめっき層を介して貫通孔に導電
性物質を充填することを特徴とする配線基板の製造方法
である。
層の一方の面に導電層を形成した基材の前記絶縁層に一
つ以上の貫通孔を形成する工程と、この貫通孔底部に露
出した導電層の表面と、貫通孔の内壁面とを同時に粗面
化する工程と、前記貫通孔底部に露出し粗面化された導
電層の表面に直接またはめっき層を介して貫通孔に導電
性物質を充填することを特徴とする配線基板の製造方法
である。
【００１７】本発明の請求項１０記載の発明は、前記絶
縁層の貫通孔底部に露出した導電層の表面と、貫通孔の
内壁面とを同時に粗面化する工程を、ウェットブラスト
法または液体ホーニング法で実施することを特徴とする
請求項９記載の配線基板の製造方法である。
縁層の貫通孔底部に露出した導電層の表面と、貫通孔の
内壁面とを同時に粗面化する工程を、ウェットブラスト
法または液体ホーニング法で実施することを特徴とする
請求項９記載の配線基板の製造方法である。
【００１８】
【実施例】本発明の実施例について、以下、図面を参照
して説明する。図２は本発明の第１実施例の配線基板Ａ
の縦断面図である。図２において、１は絶縁層で、たと
えば熱膨張係数が５〜２０×１０-6／℃、水蒸気透過率
が１ｇ・２０μ／ｍ2・ｄａｙ以下、吸水率が０．１％
以下、融点が２６０℃以上である厚さが２５〜５０μｍ
程度の樹脂フィルム、例えば全芳香族ポリエステル液晶
ポリマフィルムが用いられる。全芳香族ポリエステル液
晶ポリマフィルムは、例えば、Ｋ社製のＮＰ／ＣＴで、
熱膨張係数が１５〜２０×１０-6／℃、水蒸気透過率が
０．１３ｇ・２０μ／ｍ2・ｄａｙ（４０℃，９０％Ｒ
Ｈ）、吸水率が０．０４％（２３℃，２４Ｈ ）、融点
が２８０℃（ＮＰタイプ）および３２５℃（ＣＴタイ
プ）の諸特性を有する。なお、本発明においては、絶縁
層１として、上記の全芳香族ポリエステル液晶ポリマフ
ィルムを用いれば、後述するような各種の優れた特長が
得られるが、それ以外にポリイミド、エポキシ、ポリエ
ステル等の可撓性を有する樹脂フィルムを用いることが
できる。２は絶縁層１の表面を粗面化することによっ
て、その上に接着剤層を介することなく直接形成された
銅等よりなる厚さが１８μｍ程度の第一の導電層であ
る。３は前記第一の導電層２の上に必要により形成され
た第二の導電層で、例えば厚さが１．０〜２μｍ程度の
金めっき層単独層または厚さが２μｍ程度のニッケルめ
っき層の上に厚さが０．５〜１．０μｍ程度の金めっき
層３を積層形成したものである。４は前記金めっき層３
を一部露出させて周囲部分を覆っているソルダーレジス
ト層、５は前記絶縁層１に穿設した貫通孔、６は貫通孔
５に露出する第一の導電層２に接続されて貫通孔５に充
填された銅等の導電ペースト等よりなる導電性物質で、
厚さ２５〜５０μｍ程度の絶縁層１に対して例えば高さ
が２５〜６０μｍ程度に形成されて、その頂部が絶縁層
１の上面と面一かあるいは絶縁層１の上面から若干突出
するようにしたものである。
して説明する。図２は本発明の第１実施例の配線基板Ａ
の縦断面図である。図２において、１は絶縁層で、たと
えば熱膨張係数が５〜２０×１０-6／℃、水蒸気透過率
が１ｇ・２０μ／ｍ2・ｄａｙ以下、吸水率が０．１％
以下、融点が２６０℃以上である厚さが２５〜５０μｍ
程度の樹脂フィルム、例えば全芳香族ポリエステル液晶
ポリマフィルムが用いられる。全芳香族ポリエステル液
晶ポリマフィルムは、例えば、Ｋ社製のＮＰ／ＣＴで、
熱膨張係数が１５〜２０×１０-6／℃、水蒸気透過率が
０．１３ｇ・２０μ／ｍ2・ｄａｙ（４０℃，９０％Ｒ
Ｈ）、吸水率が０．０４％（２３℃，２４Ｈ ）、融点
が２８０℃（ＮＰタイプ）および３２５℃（ＣＴタイ
プ）の諸特性を有する。なお、本発明においては、絶縁
層１として、上記の全芳香族ポリエステル液晶ポリマフ
ィルムを用いれば、後述するような各種の優れた特長が
得られるが、それ以外にポリイミド、エポキシ、ポリエ
ステル等の可撓性を有する樹脂フィルムを用いることが
できる。２は絶縁層１の表面を粗面化することによっ
て、その上に接着剤層を介することなく直接形成された
銅等よりなる厚さが１８μｍ程度の第一の導電層であ
る。３は前記第一の導電層２の上に必要により形成され
た第二の導電層で、例えば厚さが１．０〜２μｍ程度の
金めっき層単独層または厚さが２μｍ程度のニッケルめ
っき層の上に厚さが０．５〜１．０μｍ程度の金めっき
層３を積層形成したものである。４は前記金めっき層３
を一部露出させて周囲部分を覆っているソルダーレジス
ト層、５は前記絶縁層１に穿設した貫通孔、６は貫通孔
５に露出する第一の導電層２に接続されて貫通孔５に充
填された銅等の導電ペースト等よりなる導電性物質で、
厚さ２５〜５０μｍ程度の絶縁層１に対して例えば高さ
が２５〜６０μｍ程度に形成されて、その頂部が絶縁層
１の上面と面一かあるいは絶縁層１の上面から若干突出
するようにしたものである。
【００１９】図３は前記配線基板Ａの上下を逆転した要
部拡大縦断面図で、図１は図３のさらに要部拡大縦断面
図である。すなわち、前記絶縁層１の貫通孔５から露出
する第一の導電層２の表面２ａと、絶縁層１の貫通孔５
の内壁面５ａは、表面粗度が０．１〜１０μｍ程度、望
ましくは０．５〜５μｍ程度の粗面に形成されている。
このような構成であると、第一の導電層２と導電性物質
６、絶縁層１の貫通孔５の内壁面５ａと導電性物質６と
のそれぞれの固着強度は、前記粗面によって著しく大き
くなり、したがって前記第一の導電層２と導電性物質
６、絶縁層１の貫通孔５の内壁面５ａと導電性物質６と
のそれぞれの界面での剥離は生じない。なお、図１には
示していないが、第一の導電層２の反対側（図３の下方
側）の表面も粗面化しておくことにより、この粗面の上
に第二の導電層である金めっき層３を形成した場合、第
一の導電層２と金めっき層３との固着強度をも増大させ
ることができることは、いうまでもない。
部拡大縦断面図で、図１は図３のさらに要部拡大縦断面
図である。すなわち、前記絶縁層１の貫通孔５から露出
する第一の導電層２の表面２ａと、絶縁層１の貫通孔５
の内壁面５ａは、表面粗度が０．１〜１０μｍ程度、望
ましくは０．５〜５μｍ程度の粗面に形成されている。
このような構成であると、第一の導電層２と導電性物質
６、絶縁層１の貫通孔５の内壁面５ａと導電性物質６と
のそれぞれの固着強度は、前記粗面によって著しく大き
くなり、したがって前記第一の導電層２と導電性物質
６、絶縁層１の貫通孔５の内壁面５ａと導電性物質６と
のそれぞれの界面での剥離は生じない。なお、図１には
示していないが、第一の導電層２の反対側（図３の下方
側）の表面も粗面化しておくことにより、この粗面の上
に第二の導電層である金めっき層３を形成した場合、第
一の導電層２と金めっき層３との固着強度をも増大させ
ることができることは、いうまでもない。
【００２０】なお、上記実施例は、絶縁層１の表面に接
着剤を介することなく導電層２を形成したものについて
説明したが、従来と同様に絶縁層１に銅等の金属箔を接
着剤を介して積層一体化した基材においても、同様に実
施できる。以上が本発明の配線基板Ａの実施例である。
着剤を介することなく導電層２を形成したものについて
説明したが、従来と同様に絶縁層１に銅等の金属箔を接
着剤を介して積層一体化した基材においても、同様に実
施できる。以上が本発明の配線基板Ａの実施例である。
【００２１】図２には、上記配線基板Ａの応用例も併示
している。すなわち、図２中２点鎖線で示す７は、前記
配線基板Ａ上に組み付けられる電子部品、例えば半導体
チップ、同じく２点鎖線で示す８、８は前記表面側の金
めっき層３と半導体チップ７の電極との間を接続するボ
ンディングワイヤ、９は前記半導体チップ７およびボン
ディングワイヤ８、８を被覆している封止樹脂である。
している。すなわち、図２中２点鎖線で示す７は、前記
配線基板Ａ上に組み付けられる電子部品、例えば半導体
チップ、同じく２点鎖線で示す８、８は前記表面側の金
めっき層３と半導体チップ７の電極との間を接続するボ
ンディングワイヤ、９は前記半導体チップ７およびボン
ディングワイヤ８、８を被覆している封止樹脂である。
【００２２】次に、本発明の配線基板Ａおよびそれを用
いた半導体装置の製造方法について説明する。図４
（ａ）〜（ｍ）は本発明の配線基板Ａおよびそれを用い
た半導体装置の製造方法の工程ブロック図で、図５
（ａ）〜（ｇ）および図６（ｈ）〜（ｍ）は前記各工程
における絶縁層等の状態を示す縦断面図である。以下、
上記図４（ａ）〜（ｍ）、図５（ａ）〜（ｇ）および図
６（ｈ）〜（ｍ）を用いて本発明の配線基板Ａおよびそ
れを用いた半導体装置の製造方法について説明する。ま
ず、熱膨張係数が５〜２０×１０-6／℃、水蒸気透過率
が１ｇ・２０μ／ｍ2・ｄａｙ以下、吸水率が０．１％
以下、融点が２６０℃以上である厚さが２５〜５０μｍ
程度の液晶ポリマからなる絶縁層１を用意する［図４
（ａ）、図５（ａ）］。この絶縁層１の表面は、図５
（ａ）中の円内に一部拡大して示すように平滑であるた
め、この表面に直接無電解めっき法で導電層２を形成す
ることはできない。そこで、前記絶縁層１の表面をウェ
ットブラスト処理または液体ホーニング処理して、表面
粗度が０．１〜１０μｍ程度、好ましくは１〜５μｍ程
度に粗面化する［図４（ｂ）、図５（ｂ）］。このウェ
ットブラスト処理または液体ホーニング処理は、例えば
粒径が１０〜３００μｍ程度で硬度がヌープ硬度で１３
００〜２５００の範囲（またはモース硬度で７〜１５の
範囲）の多角状の砥粒を用いて、ポンプ圧力１〜５ｋｇ
／ｃｍ２、砥粒と液体との比率は５〜４０ｖｏｌ％程度
の条件で実施する。上記の粗面化した絶縁層１は、粗面
化によって活性化されているために、直接無電解めっき
が可能である。そのため、絶縁層１の全面に例えば無電
解銅めっきを施して、あるいは無電解銅めっきを施した
後この無電解銅めっき層上に電解銅めっきを施して、厚
さ１５〜２０μｍ程度の第一の導電層２０を形成する
［図４（ｃ）、図５（ｃ）］。次に、この第一の導電層
２０の上に所望パターンのフォトレジスト層１１、１１
を形成し［図４（ｄ）、図５（ｄ）］、フォトレジスト
層１１、１１に覆われていない導電層２０をドライまた
はウェットプロセスにより選択的にエッチング除去し
て、所望のパターンの回路配線となる第一の導電層２、
２を形成し［図４（ｅ）、図５（ｅ）］、フォトレジス
ト層１１、１１を除去する［図４（ｆ）、図５
（ｆ）］。次に、絶縁層１の表面および裏面に所望パタ
ーンのフォトレジスト層１２、１３を形成してから［図
４（ｇ）、図５（ｇ）］、絶縁層１をドライまたはウェ
ットプロセスで選択エツチングして、貫通孔５、５を形
成して、この貫通孔５、５から第一の導電層２、２の一
部を露出させる［図４（ｈ）、図６（ｈ）］。次に、前
記貫通孔５、５から露出する第一の導電層２、２の表面
２ａおよび貫通孔５の内壁面５ａを、前記絶縁層１の粗
面化と同様のウェットブラスト法または液体ホーニング
法によって、同時に粗面化する［図４（ｉ）、図６
（ｉ）］。このとき、表面側のフォトレジスト層１２の
窓孔１２ａから露出している第一の導電層２、２の表面
２ｂも粗面化しておく。次に、表面のフォトレジスト層
１２を利用して、フォトレジスト層１２の窓孔１２ａか
ら露出する第一の導電層２、２に、無電解めっき法によ
り、または無電解めっき層の上に電解めっき法により第
二の金属層、例えば金めっき層３、３を形成する［図４
（ｊ）、図６（ｊ）］。このとき、絶縁層１の貫通孔
５、５から第一の導電層２、２の表面２ａ、２ａが露出
している状態にしておくと、この第一の導電層２、２の
表面２ａ、２ａにも、同様に無電解めっき法により、ま
たは無電解めっき層の上に電解めっき法により第二の金
属層、例えば金めっき層が形成される。次に、表面のフ
ォトレジスト層１２、１３を除去して、表面に金めっき
層３，３が一部露出するように、ソルダージスト層４を
形成する［図４（ｋ）、図６（ｋ）］。次に、絶縁層１
の貫通孔５、５から露出している導電層２、２の表面２
ａ、２ａに接続して貫通孔５、５内に銅等よりなる導電
ペースト等を充填して、導電性物質６、６をその一部が
絶縁層１の表面から突出するように形成する［図４
（ｌ）、図６（ｌ）］。なお、導電性物質６、６は、上
記説明のように導電ペーストを用いるのが便利である
が、めっき法で形成するようにしてもよい。以上で、本
発明の配線基板Ａが製作される。
いた半導体装置の製造方法について説明する。図４
（ａ）〜（ｍ）は本発明の配線基板Ａおよびそれを用い
た半導体装置の製造方法の工程ブロック図で、図５
（ａ）〜（ｇ）および図６（ｈ）〜（ｍ）は前記各工程
における絶縁層等の状態を示す縦断面図である。以下、
上記図４（ａ）〜（ｍ）、図５（ａ）〜（ｇ）および図
６（ｈ）〜（ｍ）を用いて本発明の配線基板Ａおよびそ
れを用いた半導体装置の製造方法について説明する。ま
ず、熱膨張係数が５〜２０×１０-6／℃、水蒸気透過率
が１ｇ・２０μ／ｍ2・ｄａｙ以下、吸水率が０．１％
以下、融点が２６０℃以上である厚さが２５〜５０μｍ
程度の液晶ポリマからなる絶縁層１を用意する［図４
（ａ）、図５（ａ）］。この絶縁層１の表面は、図５
（ａ）中の円内に一部拡大して示すように平滑であるた
め、この表面に直接無電解めっき法で導電層２を形成す
ることはできない。そこで、前記絶縁層１の表面をウェ
ットブラスト処理または液体ホーニング処理して、表面
粗度が０．１〜１０μｍ程度、好ましくは１〜５μｍ程
度に粗面化する［図４（ｂ）、図５（ｂ）］。このウェ
ットブラスト処理または液体ホーニング処理は、例えば
粒径が１０〜３００μｍ程度で硬度がヌープ硬度で１３
００〜２５００の範囲（またはモース硬度で７〜１５の
範囲）の多角状の砥粒を用いて、ポンプ圧力１〜５ｋｇ
／ｃｍ２、砥粒と液体との比率は５〜４０ｖｏｌ％程度
の条件で実施する。上記の粗面化した絶縁層１は、粗面
化によって活性化されているために、直接無電解めっき
が可能である。そのため、絶縁層１の全面に例えば無電
解銅めっきを施して、あるいは無電解銅めっきを施した
後この無電解銅めっき層上に電解銅めっきを施して、厚
さ１５〜２０μｍ程度の第一の導電層２０を形成する
［図４（ｃ）、図５（ｃ）］。次に、この第一の導電層
２０の上に所望パターンのフォトレジスト層１１、１１
を形成し［図４（ｄ）、図５（ｄ）］、フォトレジスト
層１１、１１に覆われていない導電層２０をドライまた
はウェットプロセスにより選択的にエッチング除去し
て、所望のパターンの回路配線となる第一の導電層２、
２を形成し［図４（ｅ）、図５（ｅ）］、フォトレジス
ト層１１、１１を除去する［図４（ｆ）、図５
（ｆ）］。次に、絶縁層１の表面および裏面に所望パタ
ーンのフォトレジスト層１２、１３を形成してから［図
４（ｇ）、図５（ｇ）］、絶縁層１をドライまたはウェ
ットプロセスで選択エツチングして、貫通孔５、５を形
成して、この貫通孔５、５から第一の導電層２、２の一
部を露出させる［図４（ｈ）、図６（ｈ）］。次に、前
記貫通孔５、５から露出する第一の導電層２、２の表面
２ａおよび貫通孔５の内壁面５ａを、前記絶縁層１の粗
面化と同様のウェットブラスト法または液体ホーニング
法によって、同時に粗面化する［図４（ｉ）、図６
（ｉ）］。このとき、表面側のフォトレジスト層１２の
窓孔１２ａから露出している第一の導電層２、２の表面
２ｂも粗面化しておく。次に、表面のフォトレジスト層
１２を利用して、フォトレジスト層１２の窓孔１２ａか
ら露出する第一の導電層２、２に、無電解めっき法によ
り、または無電解めっき層の上に電解めっき法により第
二の金属層、例えば金めっき層３、３を形成する［図４
（ｊ）、図６（ｊ）］。このとき、絶縁層１の貫通孔
５、５から第一の導電層２、２の表面２ａ、２ａが露出
している状態にしておくと、この第一の導電層２、２の
表面２ａ、２ａにも、同様に無電解めっき法により、ま
たは無電解めっき層の上に電解めっき法により第二の金
属層、例えば金めっき層が形成される。次に、表面のフ
ォトレジスト層１２、１３を除去して、表面に金めっき
層３，３が一部露出するように、ソルダージスト層４を
形成する［図４（ｋ）、図６（ｋ）］。次に、絶縁層１
の貫通孔５、５から露出している導電層２、２の表面２
ａ、２ａに接続して貫通孔５、５内に銅等よりなる導電
ペースト等を充填して、導電性物質６、６をその一部が
絶縁層１の表面から突出するように形成する［図４
（ｌ）、図６（ｌ）］。なお、導電性物質６、６は、上
記説明のように導電ペーストを用いるのが便利である
が、めっき法で形成するようにしてもよい。以上で、本
発明の配線基板Ａが製作される。
【００２３】なお、上記実施例に示した材料よりなる絶
縁層１を用いる配線基板Ａによれば、絶縁層１の吸水率
が０．０４％（２３℃，２４Ｈ ）と、従来のポリイミ
ド樹脂フィルムの吸水率２．９％（２３℃，２４Ｈ ）
に比較して約７０分の１であり、これに伴って、第一の
導電層２０の形成前の絶縁層１の粗面化のためや、貫通
孔５から露出する第一の導電層２、２の表面２ａや、貫
通孔５の内壁面５ａの粗面化のためのウェットブラスト
処理または液体ホーニング処理工程や、その後のフォト
レジストのパターン化やウェットめっき処理工程等にお
ける吸湿寸法変化率は４×１０-6／℃（ＲＨ）と、従来
のポリイミド樹脂フィルムの吸湿寸法変化率２２×１０
-6／℃（ＲＨ）と比較して約５分の１に低減でき、回路
配線パターンの変形等が生じない配線基板Ａが提供でき
るという特長がある。
縁層１を用いる配線基板Ａによれば、絶縁層１の吸水率
が０．０４％（２３℃，２４Ｈ ）と、従来のポリイミ
ド樹脂フィルムの吸水率２．９％（２３℃，２４Ｈ ）
に比較して約７０分の１であり、これに伴って、第一の
導電層２０の形成前の絶縁層１の粗面化のためや、貫通
孔５から露出する第一の導電層２、２の表面２ａや、貫
通孔５の内壁面５ａの粗面化のためのウェットブラスト
処理または液体ホーニング処理工程や、その後のフォト
レジストのパターン化やウェットめっき処理工程等にお
ける吸湿寸法変化率は４×１０-6／℃（ＲＨ）と、従来
のポリイミド樹脂フィルムの吸湿寸法変化率２２×１０
-6／℃（ＲＨ）と比較して約５分の１に低減でき、回路
配線パターンの変形等が生じない配線基板Ａが提供でき
るという特長がある。
【００２４】次に、上記の配線基板Ａを応用例について
説明する。上記の配線基板Ａの表面のソルダレジスト層
４の上に、電子部品の一例として、例えば半導体チップ
７をマウントし、表面の金めっき層３、３と半導体チッ
プ７の電極との間を、ボンディングワイヤ８、８でボン
ディングし、半導体チップ７およびボンディングワイヤ
８、８部分を封止樹脂９で封止する［図４（ｍ）、図６
（ｍ）］。以上により、図２に示した本発明の配線基板
Ａを用いた半導体装置が得られる。
説明する。上記の配線基板Ａの表面のソルダレジスト層
４の上に、電子部品の一例として、例えば半導体チップ
７をマウントし、表面の金めっき層３、３と半導体チッ
プ７の電極との間を、ボンディングワイヤ８、８でボン
ディングし、半導体チップ７およびボンディングワイヤ
８、８部分を封止樹脂９で封止する［図４（ｍ）、図６
（ｍ）］。以上により、図２に示した本発明の配線基板
Ａを用いた半導体装置が得られる。
【００２５】以上の諸製造工程のうち、［図４（ｂ）、
図５（ｂ）］および［図４（ｉ）、図６（ｉ）］のウェ
ットブラスト処理または液体ホーニング処理工程を始
め、各種エッチング工程やめっき工程等のウェット処理
工程において、絶縁層１として前述の特性のものを用い
ているため、処理液の吸収が少なく、絶縁層１の膨潤に
よる寸法精度の劣化等の不都合は生じない。
図５（ｂ）］および［図４（ｉ）、図６（ｉ）］のウェ
ットブラスト処理または液体ホーニング処理工程を始
め、各種エッチング工程やめっき工程等のウェット処理
工程において、絶縁層１として前述の特性のものを用い
ているため、処理液の吸収が少なく、絶縁層１の膨潤に
よる寸法精度の劣化等の不都合は生じない。
【００２６】また、上記［図４（ｉ）、図６（ｉ）］の
粗面化工程において、絶縁層１の貫通孔５、５から露出
する第一の導電層２、２の表面および貫通孔５の内壁面
５ａの粗面化は、ウェットブラスト法または液体ホーニ
ング法によって実施できるため、絶縁層１として、図１
０に示した薬液処理で除去可能な絶縁物成分を混入した
特殊なものではなく一般的なものが利用でき、絶縁層１
のコストが低くて済むのみならず、粗面化のために特殊
な薬液を必要としないため、資材コストが著しく低くて
済む。しかも、絶縁層１の貫通孔５、５から露出する第
一の導電層２、２表面および貫通孔５の内壁面５ａの粗
面化が、ウェットブラスト法または液体ホーニング法に
よって同時に実施できるため、製造コストが著しく低く
て済む特長がある。
粗面化工程において、絶縁層１の貫通孔５、５から露出
する第一の導電層２、２の表面および貫通孔５の内壁面
５ａの粗面化は、ウェットブラスト法または液体ホーニ
ング法によって実施できるため、絶縁層１として、図１
０に示した薬液処理で除去可能な絶縁物成分を混入した
特殊なものではなく一般的なものが利用でき、絶縁層１
のコストが低くて済むのみならず、粗面化のために特殊
な薬液を必要としないため、資材コストが著しく低くて
済む。しかも、絶縁層１の貫通孔５、５から露出する第
一の導電層２、２表面および貫通孔５の内壁面５ａの粗
面化が、ウェットブラスト法または液体ホーニング法に
よって同時に実施できるため、製造コストが著しく低く
て済む特長がある。
【００２７】なお、上記実施例においては、前記［（図
４（ｃ）、図５（ｃ）］ないし［（図４（ｆ）、図５
（ｆ）］の所望パターンの第一の導電層２、２の形成工
程は、絶縁層１の表面全面に無電解めっき法により、ま
たは無電解めっき層上に電解めっき法により第一の導電
層２０を形成した後、これをエッチングにより所望形状
にパターン化する、いわゆるエッチング法を採用する場
合について説明したが、所望パターンの窓孔を有するフ
ォトレジスト層形成後に、その上から無電解めっき法に
より、または無電解めっき層上に電解めっき法により第
一の導電層２０を形成し、その後フォトレジスト層をそ
の上の導電層２０とともに除去する方法で、所望パター
ンの導電層２，２を形成する、いわゆるリフトオフ法を
採用するようにしてもよい。
４（ｃ）、図５（ｃ）］ないし［（図４（ｆ）、図５
（ｆ）］の所望パターンの第一の導電層２、２の形成工
程は、絶縁層１の表面全面に無電解めっき法により、ま
たは無電解めっき層上に電解めっき法により第一の導電
層２０を形成した後、これをエッチングにより所望形状
にパターン化する、いわゆるエッチング法を採用する場
合について説明したが、所望パターンの窓孔を有するフ
ォトレジスト層形成後に、その上から無電解めっき法に
より、または無電解めっき層上に電解めっき法により第
一の導電層２０を形成し、その後フォトレジスト層をそ
の上の導電層２０とともに除去する方法で、所望パター
ンの導電層２，２を形成する、いわゆるリフトオフ法を
採用するようにしてもよい。
【００２８】また、上記実施例においては、前記［図４
（ｇ）、図５（ｇ）］において、フォトレジスト層１２
に窓孔１２ａ、１２ａを形成した状態で貫通孔５、５を
形成する場合について説明したが、貫通孔５、５の形成
に用いる処理液等で導電層２、２がダメージを受けるよ
うな場合は、フォトレジスト層１２に窓孔１２ａ、１２
ａを形成する前に、貫通孔５、５を穿設し、その後にフ
ォトレジスト層１２に窓孔１２ａ、１２ａを形成するよ
うにしてもよい。
（ｇ）、図５（ｇ）］において、フォトレジスト層１２
に窓孔１２ａ、１２ａを形成した状態で貫通孔５、５を
形成する場合について説明したが、貫通孔５、５の形成
に用いる処理液等で導電層２、２がダメージを受けるよ
うな場合は、フォトレジスト層１２に窓孔１２ａ、１２
ａを形成する前に、貫通孔５、５を穿設し、その後にフ
ォトレジスト層１２に窓孔１２ａ、１２ａを形成するよ
うにしてもよい。
【００２９】図７（ａ）〜（ｄ）は、本発明の配線基板
Ａにおける導電層の形成方法の別の実施例を示す各工程
の縦断面図である。まず、絶縁層１を用意し［図７
（ａ）］、その表面をウェットブラスト法または液体ホ
ーニング法により粗面化した後、表面全面にフォトレジ
スト層２１を形成し、このフォトレジスト層２１を所望
の回路配線パターンの形状に除去して窓孔を形成する
［図７（ｂ）］。次に、前記フォトレジスト層２１を除
去した窓孔から露出している絶縁層１の粗面に、無電解
銅めっき単独で、または無電解銅めっき層の上に電解銅
めっきを積層形成して、導電層２２０を形成する［図７
（ｃ）］。次に、前記フォトレジスト層２１をその上の
導電層２２０とともに除去すると、所望パターンの導電
層２２が形成される［図７（ｄ）］。
Ａにおける導電層の形成方法の別の実施例を示す各工程
の縦断面図である。まず、絶縁層１を用意し［図７
（ａ）］、その表面をウェットブラスト法または液体ホ
ーニング法により粗面化した後、表面全面にフォトレジ
スト層２１を形成し、このフォトレジスト層２１を所望
の回路配線パターンの形状に除去して窓孔を形成する
［図７（ｂ）］。次に、前記フォトレジスト層２１を除
去した窓孔から露出している絶縁層１の粗面に、無電解
銅めっき単独で、または無電解銅めっき層の上に電解銅
めっきを積層形成して、導電層２２０を形成する［図７
（ｃ）］。次に、前記フォトレジスト層２１をその上の
導電層２２０とともに除去すると、所望パターンの導電
層２２が形成される［図７（ｄ）］。
【００３０】図８（ａ）〜（ｆ）は、本発明の配線基板
Ａにおける第一の導電層の形成方法のさらに別の実施例
を示す各工程の縦断面図である。まず、絶縁層１を用意
し［図８（ａ）］し、その表面を粗面化した後、表面全
面に例えば無電解銅めっき法により厚さ０．１〜０．５
μｍの銅薄膜２３０を形成する［図８（ｂ）］。次に、
前記銅薄膜２３０の上にフォトレジスト層２４を形成
し、このフォトレジスト層２４を所望の回路配線パター
ンに除去する［図８（ｃ）］。次に、前記フォトレジス
ト層２４を除去した窓孔から露出している銅薄膜２３０
の上に、例えば電解銅めっき法により銅層２３１を積層
形成する［図８（ｄ）］。次に、前記フォトレジスト層
２４を除去すると、所望パターンの銅層２３１と、それ
以外の部分に不所望の銅薄膜２３０が露出する［図８
（ｅ）］。次に、前記不所望の銅薄膜２３０をドライま
たはウェットプロセスによるエッチングで除去すると、
所望パターンの導電層２３が形成される［図８
（ｆ）］。
Ａにおける第一の導電層の形成方法のさらに別の実施例
を示す各工程の縦断面図である。まず、絶縁層１を用意
し［図８（ａ）］し、その表面を粗面化した後、表面全
面に例えば無電解銅めっき法により厚さ０．１〜０．５
μｍの銅薄膜２３０を形成する［図８（ｂ）］。次に、
前記銅薄膜２３０の上にフォトレジスト層２４を形成
し、このフォトレジスト層２４を所望の回路配線パター
ンに除去する［図８（ｃ）］。次に、前記フォトレジス
ト層２４を除去した窓孔から露出している銅薄膜２３０
の上に、例えば電解銅めっき法により銅層２３１を積層
形成する［図８（ｄ）］。次に、前記フォトレジスト層
２４を除去すると、所望パターンの銅層２３１と、それ
以外の部分に不所望の銅薄膜２３０が露出する［図８
（ｅ）］。次に、前記不所望の銅薄膜２３０をドライま
たはウェットプロセスによるエッチングで除去すると、
所望パターンの導電層２３が形成される［図８
（ｆ）］。
【００３０】
【発明の効果】本発明は以上のように、絶縁層の一方の
面に導電層を形成した基材の前記絶縁層が一つ以上の貫
通孔を有し、この貫通孔底部に露出した導電層の表面
と、貫通孔の内壁面とが粗面化され、前記粗面化された
貫通孔底部に露出した導電層に接続されて貫通孔に充填
された導電性物質を有することを特徴とする配線基板で
あるから、絶縁層の貫通孔底部に露出した導電層とこの
導電層に接続されて形成された導電性物質、絶縁層の貫
通孔の内壁面とこの上に形成された導電性物質とのそれ
ぞれの固着強度は、前記それぞれの粗面によって著しく
大きくなり、それぞれの界面において両者が剥離しない
配線基板が提供できる。本発明はまた、絶縁層の一方の
面に導電層を形成した基材の前記絶縁層に一つ以上の貫
通孔を形成する工程と、この貫通孔底部に露出した導電
層の表面と、貫通孔の内壁面とを同時に粗面化する工程
と、前記粗面化された貫通孔底部に露出した導電層の表
面に接続されて貫通孔に充填された導電性物質を形成す
ることを特徴とする配線基板の製造方法であるから、絶
縁層として薬液処理で除去可能な絶縁物成分を含む特殊
なものを用いる必要がなく、したがって、前記絶縁物成
分を除去するための特殊な薬液も必要ではない。さら
に、絶縁層の貫通孔に露出した導電層の表面と、貫通孔
の内壁面とを同時に粗面化でき、著しく低い製造コスト
で、絶縁層の貫通孔底部に露出した導電層とこの導電層
に接続して形成された導電性物質、絶縁層の貫通孔の内
壁面とこの上に形成された導電性物質とのそれぞれの固
着強度が、前記粗面化によって著しく大きくなり、それ
ぞれの界面において両者が剥離しない配線基板を低コス
トで製造できる製造方法が提供できる。
面に導電層を形成した基材の前記絶縁層が一つ以上の貫
通孔を有し、この貫通孔底部に露出した導電層の表面
と、貫通孔の内壁面とが粗面化され、前記粗面化された
貫通孔底部に露出した導電層に接続されて貫通孔に充填
された導電性物質を有することを特徴とする配線基板で
あるから、絶縁層の貫通孔底部に露出した導電層とこの
導電層に接続されて形成された導電性物質、絶縁層の貫
通孔の内壁面とこの上に形成された導電性物質とのそれ
ぞれの固着強度は、前記それぞれの粗面によって著しく
大きくなり、それぞれの界面において両者が剥離しない
配線基板が提供できる。本発明はまた、絶縁層の一方の
面に導電層を形成した基材の前記絶縁層に一つ以上の貫
通孔を形成する工程と、この貫通孔底部に露出した導電
層の表面と、貫通孔の内壁面とを同時に粗面化する工程
と、前記粗面化された貫通孔底部に露出した導電層の表
面に接続されて貫通孔に充填された導電性物質を形成す
ることを特徴とする配線基板の製造方法であるから、絶
縁層として薬液処理で除去可能な絶縁物成分を含む特殊
なものを用いる必要がなく、したがって、前記絶縁物成
分を除去するための特殊な薬液も必要ではない。さら
に、絶縁層の貫通孔に露出した導電層の表面と、貫通孔
の内壁面とを同時に粗面化でき、著しく低い製造コスト
で、絶縁層の貫通孔底部に露出した導電層とこの導電層
に接続して形成された導電性物質、絶縁層の貫通孔の内
壁面とこの上に形成された導電性物質とのそれぞれの固
着強度が、前記粗面化によって著しく大きくなり、それ
ぞれの界面において両者が剥離しない配線基板を低コス
トで製造できる製造方法が提供できる。
【図１】 本発明の一実施例の配線基板Ａの要部拡大縦
断面図
断面図
【図２】 本発明の一実施例の配線基板Ａとそれを用い
た半導体装置の縦断面図
た半導体装置の縦断面図
【図３】 本発明の一実施例の配線基板Ａの要部拡大縦
断面図
断面図
【図４】 図１の配線基板Ａとそれを用いた半導体装置
の製造方法について説明する工程ブロック図
の製造方法について説明する工程ブロック図
【図５】 図２の配線基板Ａとそれを用いた半導体装置
の製造方法について説明する一連の工程の内、前半の各
工程における絶縁層等の状態を示す縦断面図
の製造方法について説明する一連の工程の内、前半の各
工程における絶縁層等の状態を示す縦断面図
【図６】 図２の配線基板Ａとそれを用いた半導体装置
の製造方法について説明する一連の工程の内、後半の各
工程における絶縁層等の状態を示す縦断面図
の製造方法について説明する一連の工程の内、後半の各
工程における絶縁層等の状態を示す縦断面図
【図７】 本発明の配線基板Ａの別の製造方法について
説明する各工程における絶縁層等の縦断面図
説明する各工程における絶縁層等の縦断面図
【図８】 本発明の配線基板のさらに別の製造方法につ
いて説明する各工程における絶縁層等の縦断面図
いて説明する各工程における絶縁層等の縦断面図
【図９】 従来の配線基板とそれを用いた半導体装置の
縦断面図
縦断面図
【図１０】 従来の配線基板において導電性物質の固着
強度を増大する方法を説明するための要部拡大縦断面図
強度を増大する方法を説明するための要部拡大縦断面図
１ 絶縁層 ２、２２、２３ 導電層（銅層） ２ａ 貫通孔から露出する（第一の）導電層の表面 ３ 金めっき層 ４ ソルダーレジスト層 ５ 貫通孔 ５ａ 貫通孔の内壁面 ６ 導電性物質（導電性ペースト） ７ 半導体チップ ８ ボンディングワイヤ ９ 封止樹脂 １１、１２、１３、２１、２４、 フォトレジスト層 ２０、２２０、２３０ 導電層（パターン化前）
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E317 AA25 BB02 BB03 BB12 BB13 BB15 CC25 CC31 CC32 CC33 CC52 CD05 CD32 CD34 GG03 GG09 GG16 5E319 AA03 AA07 AB05 AC03 BB05 BB20 CC11 CC70 CD60 GG15 GG20
Claims (10)
- 【請求項１】絶縁層の一方の面に導電層を形成した基材
の前記絶縁層が一つ以上の貫通孔を有し、この貫通孔底
部に露出した導電層の表面と、貫通孔の内壁面とが粗面
化され、前記粗面化された貫通孔底部に露出した導電層
の表面に接続されて貫通孔に充填された導電性物質を有
することを特徴とする配線基板。 - 【請求項２】前記基材が、絶縁層に導電層を接着剤を介
することなく形成されていることを特徴とする請求項１
記載の配線基板。 - 【請求項３】前記基材が、絶縁層にめっき法で導電層が
形成されたものであることを特徴とする請求項１記載の
配線基板。 - 【請求項４】前記導電層が、無電解めっき法、および無
電解めっき層上に電解めっき法のいずれかで形成されて
いる請求項３記載の配線基板。 - 【請求項５】前記導電層が、ドライめっき法，ウェット
めっき法，およびドライめっき法とウェットめっき法の
積層方法のいずれかで形成されている請求項３記載の配
線基板。 - 【請求項６】前記導電性物質がめっきで形成されている
ことを特徴とする請求項１ないし５記載の配線基板。 - 【請求項７】前記導電性物質が導電性ペーストで形成さ
れていることを特徴とする請求項１ないし６記載の配線
基板。 - 【請求項８】前記導電性物質がめっき層の上に導電性ペ
ーストを充填して形成されていることを特徴とする請求
項１ないし７記載の配線基板。 - 【請求項９】前記絶縁層の一方の面に導電層を形成した
基材の前記絶縁層に一つ以上の貫通孔を形成する工程
と、この貫通孔底部に露出した導電層の表面と、貫通孔
の内壁面とを同時に粗面化する工程と、前記貫通孔底部
に露出し粗面化された導電層の表面に直接またはめっき
層を介して貫通孔に導電性物質を充填することを特徴と
する配線基板の製造方法。 - 【請求項１０】前記絶縁層の貫通孔底部に露出した導電
層の表面と、貫通孔の内壁面とを同時に粗面化する工程
を、ウェットブラスト法または液体ホーニング法で実施
することを特徴とする請求項９記載の配線基板の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3721299A JP2000236150A (ja) | 1999-02-16 | 1999-02-16 | 配線基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3721299A JP2000236150A (ja) | 1999-02-16 | 1999-02-16 | 配線基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000236150A true JP2000236150A (ja) | 2000-08-29 |
Family
ID=12491297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3721299A Pending JP2000236150A (ja) | 1999-02-16 | 1999-02-16 | 配線基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000236150A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100726922B1 (ko) * | 2000-12-19 | 2007-06-14 | 히다찌 케이블 리미티드 | Lga형 반도체장치용 배선기판, lga형 반도체장치 및 lga형 반도체장치용 배선기판의 제조방법 |
| WO2010024233A1 (ja) * | 2008-08-27 | 2010-03-04 | 日本電気株式会社 | 機能素子を内蔵可能な配線基板及びその製造方法 |
-
1999
- 1999-02-16 JP JP3721299A patent/JP2000236150A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100726922B1 (ko) * | 2000-12-19 | 2007-06-14 | 히다찌 케이블 리미티드 | Lga형 반도체장치용 배선기판, lga형 반도체장치 및 lga형 반도체장치용 배선기판의 제조방법 |
| WO2010024233A1 (ja) * | 2008-08-27 | 2010-03-04 | 日本電気株式会社 | 機能素子を内蔵可能な配線基板及びその製造方法 |
| JPWO2010024233A1 (ja) * | 2008-08-27 | 2012-01-26 | 日本電気株式会社 | 機能素子を内蔵可能な配線基板及びその製造方法 |
| US8692135B2 (en) | 2008-08-27 | 2014-04-08 | Nec Corporation | Wiring board capable of containing functional element and method for manufacturing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI246753B (en) | Package substrate for electrolytic leadless plating and manufacturing method thereof | |
| US8028402B2 (en) | Connection board, and multi-layer wiring board, substrate for semiconductor package and semiconductor package using connection board, and manufacturing method thereof | |
| JP2006278774A (ja) | 両面配線基板の製造方法、両面配線基板、およびそのベース基板 | |
| US20010002625A1 (en) | Wiring substrate, multi-layered wiring substrate and method of fabricating those | |
| JP2002016183A (ja) | 半導体パッケージ用回路基板及びその製造方法 | |
| JP2007227933A (ja) | フリップ・チップ・オン・フレックス（ｆｌｉｐ−ｃｈｉｐ−ｏｎ−ｆｌｅｘ）の応用例用のフレキシブル回路基板 | |
| KR100563177B1 (ko) | 리드프레임,그제조방법,반도체장치및그제조방법 | |
| JP2002043752A (ja) | 配線基板，多層配線基板およびそれらの製造方法 | |
| JP4282777B2 (ja) | 半導体装置用基板及び半導体装置の製造方法 | |
| KR101669534B1 (ko) | 범프를 구비한 회로기판 및 그 제조 방법 | |
| JP2000353765A (ja) | 配線基板及びこれを使用したチップモジュール | |
| JP2000236149A (ja) | インダクタ付き配線基板およびその製造方法 | |
| KR100783462B1 (ko) | 전자 소자 내장형 인쇄회로기판 및 그 제조방법 | |
| JP2000236150A (ja) | 配線基板およびその製造方法 | |
| JP2000236145A (ja) | 配線基板およびその製造方法 | |
| JP2005045187A (ja) | 回路基板の製造方法、回路基板および多層回路基板 | |
| JP3431532B2 (ja) | 転写媒体の製造方法およびその転写媒体を用いた配線基板の製造方法 | |
| JP2000236144A (ja) | 配線基板およびその製造方法 | |
| JP2001053413A (ja) | 電子部品内蔵基板および多層電子部品内蔵基板ならびにそれらの製造方法 | |
| JP2000228569A (ja) | 配線基板およびその製造方法 | |
| JP2001144398A (ja) | 配線基板および配線基板の製造方法 | |
| JP3742719B2 (ja) | 配線基板の製造方法 | |
| JP2003023236A (ja) | 配線板およびその製造方法 | |
| JP2001085567A (ja) | 電子部材および電子部材の製造方法 | |
| JPH05325669A (ja) | 異方導電フィルムの製造方法 |