JP2001085567A - 電子部材および電子部材の製造方法 - Google Patents

電子部材および電子部材の製造方法

Info

Publication number
JP2001085567A
JP2001085567A JP2000208458A JP2000208458A JP2001085567A JP 2001085567 A JP2001085567 A JP 2001085567A JP 2000208458 A JP2000208458 A JP 2000208458A JP 2000208458 A JP2000208458 A JP 2000208458A JP 2001085567 A JP2001085567 A JP 2001085567A
Authority
JP
Japan
Prior art keywords
layer
electroless plating
plating layer
electronic member
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000208458A
Other languages
English (en)
Other versions
JP2001085567A5 (ja
JP4712940B2 (ja
Inventor
Satoru Kuramochi
悟 倉持
Masashi Sato
真史 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2000208458A priority Critical patent/JP4712940B2/ja
Publication of JP2001085567A publication Critical patent/JP2001085567A/ja
Publication of JP2001085567A5 publication Critical patent/JP2001085567A5/ja
Application granted granted Critical
Publication of JP4712940B2 publication Critical patent/JP4712940B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Chemically Coating (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 配線の高精細化を達成でき、低ノイズ化、あ
るいは高放熱性の電子部材を提供する。更に、多層配線
を比較的に簡単にできる電子部材と、その製造方法を提
供する。 【解決手段】 外形加工あるいは孔開け加工され、且つ
表面部が絶縁性の樹脂からなる基材をベース基材とする
電子部材であって、前記絶縁性の樹脂の表面部の全面に
あるいは一部に、無電解めっき層、電解めっき層からな
る導電性層を設けている。特に、エッチング加工法、プ
レス加工法めっき加工法等により、外形加工あるいは孔
開け加工された導電性の基材をベース基材とする電子部
材であって、導電性の基材は、絶縁性の樹脂層により被
膜され、更に、樹脂層の表面部の全面にあるいは一部
に、無電解めっき層、電解めっき層からなる導電性層を
設けている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置用リー
ドフレーム、半導体装置用基板、各種接続端子部等を形
成するための電子部材に関する。
【0002】
【従来の技術】近年、半導体技術の進歩と、小型化、薄
型化という電子部品のマーケットトレンドにより、半導
体素子の高密度化、微細化を含む半導体パケージの小型
化、多端子化が益々進み、所謂、高密度実装の時代へと
入ってきた。
【0003】これに伴い、半導体周辺電子部材、即ち、
半導体装置用リードフレーム、半導体装置用基板など
は、配線の高精化とともに、信号高速化対応、低ノイズ
化、高放熱性が求められるようになってきた。しかし、
電子部材そのものに構造的対策を施すことは難しく、そ
の対応が求められていた。
【0004】一方、プリント配線基板への高密度配線を
実現するものとして、ビルトアップ多層配線基板が開発
されつつある。ビルトアップ法は、基材上に、一面にめ
っきにより形成された金属層(銅めっき層)をエッチン
グすることにより作成された金属配線(配線部)と絶縁
層とを順次積層して、図7にその断面を示すような構造
の多層配線基板を作製するもので、この方法により作製
された多層配線基板をビルトアップ多層配線基板であ
る。尚、図7中、700は多層配線基板、710は配線
基板、711はベース基材、715は配線、717はス
ルーホール、720は1層目の絶縁樹脂層、725は配
線、727はビア、730は2層目の絶縁樹脂層、73
5は配線、737はビアである。この方法の場合には、
高精細の配線と任意の位置での金属配線間の接続が可能
となる。BTレジン等からなる絶縁性のベース基材71
1上ないし絶縁性樹脂層720、730上への金属層
(銅めっき層)からなる配線(715、725、73
5)およびビア727、737の形成は、通常、絶縁性
の基材711上ないし絶縁性樹脂層720、730上へ
スパッタリング、蒸着、無電解めっき等で導通層となる
金属薄膜を直接形成した後、電気めっき等により全面に
厚付け金属層を形成し、次いで該金属層上にレジストを
所定のパターンに形成して、該レジストを耐腐蝕マスク
としてレジストの開口部から露出した部分のみをエッチ
ングすることにより行う。しかし、このビルトアップ法
による多層基板の作製方法は、金属層のめっき形成工
程、レジストのパターニング工程、エッチング工程を交
互に複数回行うため、工程が複雑となる。基材上に金属
配線(配線部)と、絶縁層とを1層づつ積み上げる直接
プロセスのため、中間工程でトラブルが発生すると、製
品の再生が困難となり、且つ、製造コストが割高となる
という問題がある。
【0005】また、このビルトアップ法による多層配線
基板の作製方法においては、層間絶縁膜や配線保護膜を
得るのに一般印刷によるパターン形成は安価で量産的な
方法であるが、この方法は、得られるパターンの精度が
悪く、細線の印刷ができず、高精度、高密度のパターン
の形成には適していない。この為、高精細、高密度のパ
ターンの層間絶縁膜や配線保護膜を得るための、高精
細、高密度のパターンの形成には、印刷法でなく、感光
性絶縁材料(樹脂)を用いたフォトリソグラフィー法に
よる形成が用いられるが、フォトリソグラフィー法の場
合、工程が長くなり、設備も高価となり、パターン形成
に長時間を要し、生産コストが高くなる。更に、現像に
より捨てる感光性絶縁材料の量が多く、コスト高の一因
となっている。
【0006】
【発明が解決しようとする課題】上記のように、高密度
実装が進む中、半導体周辺部材である電子部材において
は、高精細化が求められ、更に、信号高速化対応、低ノ
イズ化、あるいは高放熱性が求められてていたが、電子
部材そのものに構造的対策を施すことは難しくその対応
が求められていた。また、プリント配線への高密度実装
を実現するものとして、図7に示すようなビルトアップ
多層配線基板が開発されつつあるが、種々問題があり、
この対応も求められていた。本発明は、これらに対応す
るもので、特に、半導体周辺部材である電子部材である
電子部材において、低ノイズ化、あるいは高放熱性の電
子部材を提供しようとするものである。また同時に、多
層配線を比較的に簡単にできる電子部材を提供しようと
するものである。
【0007】
【課題を解決するための手段】本発明の電子部材は、外
形加工あるいは孔開け加工され、且つ表面部が絶縁性の
樹脂からなる基材をベース基材とする電子部材であっ
て、前記絶縁性の樹脂の表面部の全面にあるいは一部
に、無電解めっき層、電解めっき層からなる導電性層を
設けていることを特徴とするものである。
【0008】特に、本発明の電子部材は、エッチング加
工法、プレス加工法、めっき加工法等により、外形加工
あるいは孔開け加工された導電性の基材をベース基材と
する電子部材であって、導電性の基材は、絶縁性の樹脂
層により被膜され、更に、樹脂層の表面部の全面にある
いは一部に、無電解めっき層、電解めっき層からなる導
電性層を設けていることを特徴とするものである。
【0009】そして、上記絶縁性の樹脂または樹脂層
の、無電解めっき層と接する面は、その表面粗度をウエ
ットブラスト処理により調整されていることを特徴とす
るものであり、 更に、上記において、調整された表面
粗度が、中心線平均粗さRaで0.1μm〜5μmの範
囲であることを特徴とするものである。そしてまた、上
記において、半導体装置用リードフレーム、半導体装置
用基板、各種接続端子部の1つを形成するための電子部
材であることを特徴とするものである。
【0010】本発明の電子部材の製造方法は、外形加工
あるいは孔開け加工され、且つ表面部が絶縁性の樹脂か
らなる基材をベース基材とする電子部材で、前記絶縁性
の樹脂の表面部の全面にあるいは一部に、無電解めっき
層、電解めっき層からなる導電性層を設けている電子部
材を、製造するための電子部材の製造方法であって、
(A)絶縁性の樹脂の表面粗度を調整するウエットブラ
スト処理を施す、ウエットブラスト処理工程と、(B)
基材の表面部に、無電解めっきを施し、無電解めっき層
を形成する無電解めっき処理工程と、(C)無電解めっ
き層上全面にあるいは一部に電解めっきにより電解めっ
き層を形成する電解めっき処理工程とを有することを特
徴とするものである。
【0011】特に、本発明の電子部材の製造方法は、エ
ッチング加工法、プレス加工法、めっき加工法等によ
り、外形加工あるいは孔開け加工された導電性の基材を
ベース基材とする電子部材で、導電性の基材は、絶縁性
の樹脂層により被膜され、更に、樹脂層の表面部の全面
にあるいは一部に、無電解めっき層、電解めっき層から
なる導電性層を設けている電子部材を、製造するための
電子部材の製造方法であって、(a)エッチング加工
法、プレス加工法、めっき加工法等により、外形加工あ
るいは孔開け加工された導電性の基材の表面部に、絶縁
性の樹脂層を形成する樹脂層形成工程と、(b)導電性
の基材の表面部に形成された樹脂層の表面粗度を調整す
るウエットブラスト処理を施す、ウエットブラスト処理
工程と、(c)絶縁性の樹脂層により被膜された導電性
の基材の表面部に、無電解めっきを施し、無電解めっき
層を形成する無電解めっき処理工程と、(d)無電解め
っき層上全面にあるいは一部に電解めっきにより電解め
っき層を形成する電解めっき処理工程とを有することを
特徴とするものである。そして、上記において、無電解
めっき処理工程の後、導電性の基材の、無電解めっき層
上に所定領域を開口した耐めっき性のレジストを設ける
レジストパターニング工程と、レジストの開口からな露
出した無電解めっき層上に電解めっきを施す、電解めっ
き処理工程と、レジストを剥離するレジスト剥離工程
と、露出している無電解めっき層をエッチング除去する
エッチング工程とを行うことを特徴とするものである。
尚、樹脂層形成工程における、絶縁性も樹脂層形成に
は、塗布、ラミネート、印刷、その他公知のさまざまな
手法を用いることができる。そしてまた、上記におい
て、孔開け加工された導電性の基材をベース基材とし、
基材を被膜する樹脂層の表面部の一部に、無電解めっき
層、電解めっき層からなる導電性層を配線とする配線部
を設けている配線基板を形成するもので、無電解めっき
処理工程の後、導電性の基材の、無電解めっき層上に、
形成する配線部領域、導電性の基材の孔部を含む領域を
開口した耐めっき性のレジストを設けるレジストパター
ニング工程と、レジストの開口から露出した無電解めっ
き層上に電解めっきを施し、基材の孔部を埋める電解め
っき処理を施す電解めっき処理工程と、レジストを剥離
するレジスト剥離工程と、露出している無電解めっき層
をエッチング除去するエッチング工程とを行うことを特
徴とするものである。また、上記において、配線基板
は、孔部の無電解めっきと電解めっきからなる導電性層
をビアホールとして、該配線基板同志を複数層積層する
ための、多層配線基板作製用の配線基板であることを特
徴とするものである。また、上記において、配線基板
は、配線部形成側と反対側の、孔部の無電解めっきと電
解めっきからなる導電性層形成部分を外部端子とする半
導体装置用配線基板であることを特徴とするものであ
る。
【0012】そして、上記において、ウエットブラスト
処理は、上記絶縁性の樹脂または上記絶縁性の樹脂層の
表面粗度を、中心線平均粗さRaで0.1μm〜5μm
の範囲に調整するものであることを特徴とするものであ
る。更に、上記において、露出している無電解めっき層
をエッチング除去するエッチング工程の後に、ウエット
ブラスト処理を施すことを特徴とするものである。
【0013】尚、ここでは、ウエットブラスト処理と
は、アルミナビーズ(#150〜#1200程度)、球
状シリカ砥材(粒径20μm程度)の砥粒等を、水等に
混ぜ、樹脂層120の面に吹きつけて、機械的に表面粗
度を調整する処理のことである。
【0014】
【作用】本発明の電子部材は、このような構成にするこ
とにより、半導体周辺部材である電子部材等の電子部材
において、高精細化を達成するとともに、更に、低ノイ
ズ化、あるいは高放熱性の電子部材の提供を可能とする
ものである。あるいは、多層配線を比較的に簡単にでき
る電子部材の提供を可能とするものである。具体的に
は、エッチング加工法、プレス加工法、めっき加工法等
により、外形加工あるいは孔開け加工された導電性の基
材をベース基材とする電子部材であって、導電性の基材
は、絶縁性の樹脂層により被膜され、更に、樹脂層の表
面部の全面にあるいは一部に、無電解めっき層、電解め
っき層からなる導電性層を設けていることにより、これ
を達成している。特に、絶縁性の樹脂の表面粗度が、中
心線平均粗さRaで0.1μm〜5μmの範囲であるこ
とにより、樹脂層と無電解めっき層との密着性を実用的
なものとしている。また、半導体装置用リードフレー
ム、半導体装置用基板、各種接続端子部の1つを形成す
るための電子部材の場合には有効である。
【0015】本発明の電子部材の製造方法は、このよう
な構成にすることにより、高精細化を達成するととも
に、更に、低ノイズ化、あるいは高放熱性の半導体周辺
部材である電子部材等の電子部材の製造方法の提供を可
能とするものである。具体的には、(a)エッチング加
工法、プレス加工法、めっき加工法等により、外形加工
あるいは孔開け加工された導電性の基材の表面部に、絶
縁性の樹脂層を形成する樹脂層形成工程と、(b)導電
性の基材の表面部に形成された樹脂層の表面粗度を調整
するウエットブラスト処理を施す、ウエットブラスト処
理工程と、(c)絶縁性の樹脂層により被膜された導電
性の基材の表面部に、無電解めっきを施し、無電解めっ
き層を形成する無電解めっき処理工程と、(d)無電解
めっき層上全面にあるいは一部に電解めっきにより電解
めっき層を形成する電解めっき処理工程とを有すること
により、これを達成している。
【0016】特に、孔開け加工された導電性の基材をベ
ース基材とし、且つ、基材を被膜する樹脂層の表面部の
一部に、無電解めっき層、電解めっき層からなる導電性
層を配線とする配線部を設けている、多層配線基板作製
用の配線基板を作製するに際し、無電解めっき処理工程
の後、導電性の基材の一面の、無電解めっき層上に、形
成する配線部領域、導電性の基材の孔部を含む領域を開
口した耐めっき性のレジストを設けるレジストパターニ
ング工程と、レジストの開口から露出した無電解めっき
層上に電解めっきを施し、基材の孔部を埋める電解めっ
き処理を施す電解めっき処理工程と、レジストを剥離す
るレジスト剥離工程と、露出している無電解めっき層を
エッチング除去するエッチング工程とを行うことによ
り、配線間の電気的接続の信頼性に優れ、且つ、配線の
高精細化、高密度化に対応できる配線基板を、従来のビ
ルトアップ法による多層配線基板の製造よりも、簡単に
作製することを可能としている。勿論、このような配線
基板の形成方法は半導体装置用配線基板の製造に適用で
き、二次元的に外部端子を配列させたBGAタイプ(ア
レイタイプ)の半導体装置の提供を可能としている。
【0017】ウエットブラスト処理は機械的研磨のよう
な、研磨方向に沿う方向に強い力を受けず樹脂層の剥が
れが発生することも無く、孔開け加工された基材の側面
部を覆う樹脂層の表面部をも処理できる。特に、絶縁性
の樹脂がポリイミドである場合、化学的研磨は難しく、
実用的なものはなく、ウエットブラスト処理は有効であ
る。
【0018】更に、露出している無電解めっき層をエッ
チング除去するエッチング工程の後に、ウエットブラス
ト処理を施すことにより、無電解めっきの触媒の除去を
可能としている。
【0019】
【発明の実施の形態】本発明の実施の形態を図に基づい
て説明する。図1は本発明の電子部材の実施の形態の第
1の例の、多層配線基板作製用の配線基板を示した一部
断面図で、図2は多層配線基板の作製を説明するための
断面図で、図3(a)は本発明の電子部材の実施の形態
の第2の例の半導体装置用の配線基板を示した断面図
で、図3(b)は半導体装置の断面図で、図4は第1の
例の配線基板の製造するための工程断面図で、図5は本
発明の電子部材の実施の形態の第3の例のリードフレー
ムの、インナーリード先端部の図で、図6は本発明の電
子部材の実施の形態の第4の例の接続用ピンを説明する
ための図である。また、図8(h)は本発明の電子部材
の実施の形態の第5の例の配線部材を示した一部断面図
で、図8(a)〜図8(h)はその工程断面図で、図9
(h)は本発明の電子部材の実施の形態の第6の例の配
線部材を示した一部断面図で、図9(a)〜図9(h)
はその工程断面図である。尚、図6(a)は接続端子部
の断面図、図6(b)は接続端子部の上面図(下面
図)、図6(c)は図6(a)のA1−A2におけるピ
ン500の一断面図である。図1〜図6中、100、1
05は配線基板、110、110Bはベース基材(単に
基材ともう言う)、110Aは基材、115、115B
は基材の孔部、120、120Bは樹脂層、130、1
30Bは導電性層、131、131Bは無電解めっき
層、132、132Bは電解めっき層、135、135
A、135Bは配線部、136、136Bはビアホー
ル、137は端子部、150は絶縁性樹脂シート、17
0は多層配線基板、180はレジスト、185は開口、
210は配線基板、211は半導体素子、212は端子
部、410はインナーリード、411はワイヤボンディ
ング面、420は樹脂層、430は配線(リード)、5
00はピン、505は端面、510はベース基材(基
材)、520は樹脂層、530は導電性層、540は封
止用樹脂である。また、図8、図9中、810はベース
基材、810Aは基材、820は金属層、830はウエ
ットブラスト、840は導電性層、841は無電解めっ
き層、842は電解めっき層、850はレジスト、91
0はベース基材、910Aは基材、920は金属層、9
30はウエットブラスト、940は導電性層、941は
無電解めっき層、942は電解めっき層、950はレジ
スト、936はビアホール、937は端子部である。
【0020】本発明の電子部材の実施の形態の第1の例
の配線基板を図1に基づいて説明する。図1(a)、図
1(b)は、それぞれ、孔開け加工された導電性の基材
110をベース基材とした、本例の多層配線基板形成用
の配線基板である。図1(a)、図1(b)に示す配線
基板の導電性の基材110は、絶縁性の樹脂層120に
より被膜され、更に、樹脂層の表面部の一部に、無電解
めっき層131、電解めっき層132からなる導電性層
130で配線部135(135A)を設け、且つ、基材
の孔部115を無電解めっき層131、電解めっき層1
32からなる導電性層130で埋めるように設けられた
ビアホール136を備えたものである。配線部135
(135A)の材質としては、導電性の面、コスト面か
ら銅を主材とするものが用いられるのが通常で、導電性
層130としては、無電解めっき層131をニッケル
層、電解めっき層132を銅層を主材とし、ニッケル
層、銅層からなるものが挙げられるが、これに限定はさ
れない。ベース基材110としては、配線部135(1
35A)やビアホール136を形成する材質と熱膨張係
数が近いものが好ましく、ステンレス材が挙げられる。
ステンレス材の熱膨張係数は、ほぼ17ppmと銅に近
い。絶縁性の樹脂層120としては、例えば、天然系樹
脂、アクリル系樹脂、ポリエステル系樹脂、アルキッド
樹脂、マレイン化油系樹脂、ポリブタジエン系樹脂、エ
ポキシ系樹脂、ポリアミド系樹脂、ポリイミド系樹脂等
が挙げられる。特に、絶縁性、化学的安定性、強度等か
らポリイミド樹脂であることが好ましい。
【0021】ここで、本例の配線部材100、105の
使用方法を簡単に説明しておく。本例の配線部材10
0、105は、図2(a)に示すように、絶縁性樹脂シ
ート150を両者の間に挟むようにして、且つ、両者を
位置合わせして、加圧して、積層して、図2(b)に示
すような配線層を2層とする配線基板170を形成する
ことができる。配線基板100の配線部135はビアホ
ール136を介して配線基板105の配線135Aに電
気的に接続される。このようにして、更に別の配線基板
(配線基板100、105と同様の配線基板)を170
の上およびまたは下に積層することにより、更に配線層
を増やした多層の配線基板を得ることができる。このよ
うにして、本例の配線部材は多層配線基板を作製する際
に用いられる。尚、本例の配線基板においては、ビアホ
ール136の配線部(135、135A)側でない端子
137がめっきにより突出したものである。
【0022】次に、配線基板100の製造方法を図4に
基づいて説明しておく。尚、これを以て、本発明の配線
基板の製造方法の実施の形態の1例の説明とする。ま
ず、ステンレス等からなる基材110A(図4(a))
に所定の孔115を開け、配線基板形成用のベース基板
110を得る。(図4(b)) 孔115の形成方法は、エッチング加工、プレス加工、
めっき加工法等の機械加工により行う。次いで、ベース
基板110の表面部に、樹脂層120を形成する。(図
4(c)) 樹脂層120の機械的強度、安定性の面から、ポリイミ
ド樹脂が選択される。そして、形成された樹脂層を、必
要に応じて、乾燥、あるいは熱処理を施して樹脂層12
0を形成する。尚、樹脂層形成工程における、絶縁性も
樹脂層形成には、塗布、ラミネート、印刷、その他公知
のさまざまな手法が用いることができるが、必要に応
じ、レジスト製版、エッチング、レーザ加工等による余
分の樹脂部の除去も行なう。
【0023】次いで、樹脂層120の表面を、ウエット
ブラスト法により、所望の粗度に調整する。前にも述べ
たように、ここでは、ウエットブラスト処理とは、アル
ミナビーズ(#150〜#1200程度)、球状シリカ
砥材(粒径20μm程度)の砥粒等を、水等に混ぜ、樹
脂層120の面に吹きつけて、機械的に表面粗度を調整
する処理のことである。表面粗度の調整は、無電解めっ
き(ニッケルめっき)をして、めっき層の十分な密着性
を得るためのもので、中心線平均粗さRaで0.1μm
〜5μmの範囲に調整する。無電解めっきとしては、成
膜が比較的簡易で安定という理由から、無電解めっきニ
ッケルめっきが挙げられる。
【0024】樹脂層120の表面粗度を調整した後、無
電解めっき処理(ニッケルめっき)を施し、その表面部
に無電解めっき層(ニッケルめっき層)を形成する。無
電解めっきは、触媒にて活性化処理を行った後、所定の
めっき液にて行う。
【0025】無電解めっき処理工程の後、導電性の基材
の両面の、無電解めっき層上に、形成する配線部領域、
導電性の基材の孔部を含む領域を開口した耐めっき性の
レジスト180を設ける。(図4(e)) レジスト180としては、所望の解像性があり、耐めっ
き性があり、処理性の良いものであれば特に限定はされ
ない。次いで、レジスト180の開口185から露出し
た無電解めっき層131上に電解めっきにより電解めっ
き132を形成する。(図4(f)) 無電解めっきとして、無電解めっきニッケルめっきを行
った場合には、例えば、電解ニッケルめっき、電解銅め
っきの順に電解めっきを行う。電解銅めっき層は、導電
性、コスト面から主材とするもので、電解ニッケルめっ
き層は、無電解ニッケルめっき層と電解銅めっきとの密
着性の面から行う。尚、電解銅めっき層、電解ニッケル
めっき層を形成する際の、それぞれののめっき浴、めっ
き条件としては、公知のものが適用できる。この後、レ
ジスト180を剥離し、必要に応じて、洗浄、乾燥処理
等を施す。(図4(g)) 更に、露出している無電解ニッケルめっき層を専用の剥
離液で除去し、ウエットブラスト処理を両面に行い、残
留した触媒を除去して、配線基板100を得る。(図4
(h))
【0026】本例では、電解めっきにより、配線部13
5形成側と反対側のビアホール136の端子面(端子1
37)を外側に突出させているが、必ずしも、電解めっ
きにより突出させる必要はない。半田ボール等を端子面
に付けて突出させても良い。この場合、電解めっきは一
面側(配線135形成側)からのみでも良く、電解めっ
き領域をきめるレジストの製版はベース基材110の一
面側のみで、他面側を押さえ用の基材で覆っても良い。
【0027】次に、本発明の電子部材の実施の形態の第
2の例として、半導体装置用の配線基板を挙げる。図3
に基づいて説明する。図3(a)に示す配線基板200
も、第1の例の配線基板と同様、導電性の基材110B
は、絶縁性の樹脂層120Bにより被膜され、更に、樹
脂層の表面部の一部に、無電解めっき層131B、電解
めっき層132Bからなる導電性層130Bで配線部1
35Bを設け、且つ、基材の孔部115Bを無電解めっ
き層131B、電解めっき層132Bからなる導電性層
130Bで埋めるようにに設けられたビアホール136
Bを備えたものであるが、その適用を外部端子を二次元
的に配置する半導体装置用の配線基板としたものであ
る。本例の場合、ビアホール136Bの端子部137B
は、外部回路と接続するためのもので、二次元的に配列
されている。図3(b)は、図3(a)に示す配線基板
を用いた半導体装置210の断面図である。図3(b)
に示す半導体装置210においては、ビアホール136
Bの端子部137Bは、電解めっき層132B上に半田
ボールを設けている。半導体素子211は、その端子部
212を介して、配線部135Bと電気的に接続されて
いる。配線部135Bを基材110B側から、無電解ニ
ッケルメッキ層、電解ニッケル層、電解銅めっき層、電
解ニッケルめっき層、電解金めっき層とし、最表層を金
めっき層とすることにより、半導体素子211の端子と
金−金共晶で接合できる。場合によっては、最表層を錫
層として、金−錫共晶で接合することもできる。
【0028】本例の配線基板の製造方法における電解め
っきは、第1の例と同様に行うことができるが、本例の
場合、第1の例のように、配線部135B形成側と反対
側のビアホールの端子面を外側に突出させる必要はない
ので(半田ボールを付けて半導体装置の端子とするた
め)、電解めっき領域をきめるレジストの製版をベース
基材110Bの一面側のみに施し、他面側を押さえ用の
基材で覆って、一面側から行っても良い。
【0029】次に、本発明の電子部材の実施の形態の第
3の例を図5に挙げて説明する。本例は、エッチング加
工あるいはプレス加工により外形加工されたリードフレ
ームに対して、その表面部に絶縁性の樹脂層420を設
けた、更に、リードの樹脂層420の一部に配線430
を設けたものである。図5(a)はインナーリード先端
部の上面を示したもので、図5(b)はその一断面を示
したものであり、411、431はワイヤボンディング
部である。このようにすることにより、リードの本数を
増やすことができ(多ピンと同等)、各リード(インナ
ーリード410)は、樹脂層に覆われ、ノイズの影響が
受けにくい。本例の製造は、外形加工後に、第1の例
と、同様に、樹脂層430を形成し、この上に無電解め
っき層を形成した後、レジスト製版を行い、電解めっき
を施すことにより、配線層430、樹脂層420を形成
出来る。各部の材質については、第1の例、第2の例と
同様なものが使用できる。ワイヤボンディング部411
の露出はレーザ照射により行うことができる。
【0030】次に、本発明の電子部材の実施の形態の第
4の例を図6に挙げて説明する。本例は、エッチング加
工あるいはプレス加工により外形加工した断面が四角状
のピン500の端面505を、接続端子とするもので、
ピン500は、その断面を図6(c)に示すように、基
材510の表面部に樹脂層520を設け、更に、その表
面を無電解めっき層と電解めっき層をこの順に設けて形
成された導電性層530で覆っているものである。図6
(a)に示すように、ピン500は封止用樹脂540等
により固定され、その端面側を端子部として、所定の接
続用端子として用いられる。この作製は、例えば、ピン
500を多数、エッチングして外形加工した後、これを
束ね、ピン部分全体を樹脂封止し、更に両側を切断まて
は研磨することにより作製できる。尚、形状はこれに限
定はされない。ピン500の端面505の配列は、図6
(b)のように二次元的に配列される。各部の材質につ
いては、第1の例、第2の例と同様なものが使用でき
る。
【0031】次に、本発明の電子部材の実施の形態の第
5の例の配線部材を図8(h)に挙げて説明する。本例
の配線部材は、外形加工、孔開け加工された絶縁性の樹
脂層からなる基材をベース基材810とする電子部材
で、ベース基材810の一方面に無電解めっき層84
1、電解めっき層842からなる導電性層840の配線
を設け、更に、ベース基材810の他方面にエッチング
形成された金属層820からなる配線を設け、且つ、導
電性層840の配線と、エッチング形成された金属層8
20とを絶縁性の樹脂層の貫通孔部に設けられた導電性
層840を介して接続しているものである。本例の配線
部材は、半導体装置用基板や、各種インターポーザ等と
して使用することができる。本例の場合も、絶縁性の樹
脂層としては、例えば、天然系樹脂、アクリル系樹脂、
ポリエステル系樹脂、アルキッド樹脂、マレイン化油系
樹脂、ポリブタジエン系樹脂、エポキシ系樹脂、ポリア
ミド系樹脂、ポリイミド系樹脂等が挙げられるが、特
に、絶縁性、化学的安定性、強度等からポリイミド樹脂
であることが好ましい。金属層820としては、導電
性、コストの面から、銅単層あるいは銅を主体とするも
のが好ましいがこれに限定はされない。
【0032】次いで、本例の配線部材の製造方法の1例
を図8に基づいて簡単に説明する。先ず、絶縁性の基材
810Aの一面に金属層820を配設した積層材を用意
し(図8(a))、フォトリソ技術を用いたエッチング
加工により、絶縁性の基材810Aに所定の外形加工、
孔開け加工を施し、ベース基材810を形成する。(図
8(b)) 次いで、ベース基材810側表面部にウエットブラスト
処理を施した(図8(c))後、ベース基材810側表
面部に無電解めっきを施し、無電解めっき層841を形
成する。(図8(d)) 次いで、無電解めっき層841上に形成する配線形状に
合せた開口を有するレジスト850を形成した(図8
(e))後、無電解めっき層841を給電層として、レ
ジストの開口部に電解めっきを施し、電解めっき層84
2を形成する。(図8(f)) 次いで、レジスト850を除去した(図8(g))後、
ソフトエッチングにより、配線840を傷めないよう
に、露出した無電解めっき層841のみを除去し、目的
とする配線部材を形成する。(図8(h))
【0033】次に、本発明の電子部材の実施の形態の第
6の例の配線部材を図9(h)に挙げて説明する。本例
の配線部材は、外形加工、孔開け加工された絶縁性の樹
脂からなる基材をベース基材910とする電子部材で、
ベース基材910の両面に無電解めっき層941を設
け、更にベース基材910の一面側に電解めっき層94
2からなる導電性層940の配線を設け、且つ、電解め
っき層942にてベース基材910の貫通孔部を充填
し、配線形成側とは反対側に突き出る電解めっき層94
2からなる端子部947を設けたものである。本例の配
線部材は、エリアアレイタイプの半導体装置用基板や、
各種インターポーザ、多層基板用部材等として使用する
ことができる。本例の場合も、絶縁性の樹脂としては、
例えば、天然系樹脂、アクリル系樹脂、ポリエステル系
樹脂、アルキッド樹脂、マレイン化油系樹脂、ポリブタ
ジエン系樹脂、エポキシ系樹脂、ポリアミド系樹脂、ポ
リイミド系樹脂等が挙げられるが、特に、絶縁性、化学
的安定性、強度等からポリイミド樹脂であることが好ま
しい。
【0034】次いで、本例の配線部材の製造方法の1例
を図9に基づいて簡単に説明する。先ず、絶縁性の基材
910Aを用意し(図9(a))、フォトリソ技術を用
いたエッチング加工により、絶縁性の基材910Aに所
定の外形加工、孔開け加工を施し、ベース基材910を
形成する。(図9(b)) 次いで、ベース基材910の両表面部にウエットブラス
ト処理930を施した(図9(c))後、ベース基材9
10の両表面部に無電解めっきを施し、無電解めっき層
941を形成する。(図9(d)) 尚、図9(c)では、ウエットブラスト処理930をベ
ース基材910の片面側から施す図を示してあるが、ベ
ース基材910の向きを替え両面にウエットブラスト処
理930を施す。次いで、無電解めっき層941上に形
成する配線形状、端子形状に合せた開口を有するレジス
ト950を形成した(図9(e))後、無電解めっき層
941を給電層として、レジストの開口部に電解めっき
を施し、電解めっき層942を形成する。(図9
(f)) 次いで、レジスト950を除去した(図9(g))後、
ソフトッチングにより、配線940、端子937を傷め
ないように、露出した無電解めっき層941のみを除去
し、目的とする配線部材を形成する。(図9(h))
【0035】
【実施例】(実施例1)実施例1は、図1に示す、多層
配線基板作製用の配線基板100、105を、図4に示
す製造方法により作製したものである。ここでは、配線
基板100の作製のみを図1、図4に基づいて説明す
る。厚さ0.1mmのステンレス基材110A(図4
(a))を、エッチング加工にて、所定の形状に、且つ
所定の位置に所望の貫通孔(115)を設けたベース基
板110を用意しておく。(図4(b)) エッチング加工は、重クロム酸カリウムを感光剤とする
カゼインレジストを用い、ステンレス基材110Aの両
面を覆った後、これを所定のパターン版を用い、高圧水
銀灯で所定の領域のみ露光し、現像し、硬膜処理、乾燥
等を経て、所定形状のレジストパターンを形成した後、
レジストの開口部に、塩化第二鉄溶液(41ボーメ)を
吹き付けて、外形加工と孔開け加工を行ったものであ
る。次いで、洗浄処理等を経て、ベース基板110の表
面に、厚さ12μmのポリイミドフィルム(カネッカ
製、アピカリ)に4μmの厚みでポリイミドワニス(三
井化学製、PAA)を塗布したフィルムをベース基板に
ラミネートした。さらに、両面にポリイミドワニスをコ
ーティング、乾燥したのち、余分な樹脂を取り除くため
に、ドライフィルムを両面に設け、製版を行い、熱アル
カリでウェットエッチングを行なった。
【0036】次いで、以下のウエットブラスト処理条件
により、ウエットブラスト処理を行い、樹脂層120の
表面を中心線平均粗さRaが1μmとなるように調整し
た。 (ウエットブラスト処理条件) 使用砥材 アルミナビーズ #1000 砥材濃度 20% ポンプ圧力 2.0kg/cm2 エアー圧力 2.0kg/cm2 処理速度 15mm/sec 投射距離 20mm 投射角度 90°
【0037】洗浄処理を施した後、表面粗度を調整され
た樹脂層120の表面部に以下〜のようにして、無
電解ニッケルめっきを行い厚さ0.3μmのニッケル層
を得た。(図4(d)) センシタイザーS−10X、5%水溶液(上村工業
製)、浸漬3分 アクチベータA−10X、5%水溶液(上村工業
製)、浸漬3分 無電解Niめっき、NPR−4(上村工業製)、8
0°C、浸漬1分
【0038】次いで、耐めっき性のレジスト、PMER
AR−900(東京応化株式会社製)を用い、レジス
ト製版をベース基板の両面に施し、所定の形状に開口部
185を有するレジストパターン180を得た。(図4
(e)) 配線部を形成するための領域と、ビアホールとその端子
を形成するための領域のみを開口185とした。製版条
件は以下の通りであった。 塗布 ディップコート、膜厚15μm プリベーク 85°C、30分 露光 200カウント 現像 5分 リンス 5分
【0039】次いで、レジストパターンの開口から露出
した無電解めっき層(ニッケルめっき層)131上に、
下記のめっき条件にて、電解ニッケルめっきを施し、1
μmの厚さの電解めっき層を形成し、更にその上に、下
記の条件にて、電解銅めっきを施し、10μmの厚さの
銅めっき層を形成し、無電解めっき層131と電解めっ
き層132とからなる導電性層130を得た。(図4
(f)) (ニッケルめっき条件) ・ニッケルめっき浴組成 硫酸ニッケル 280g/l 塩化ニッケル 45g/l 硫酸 34g/l pH 2.2〜5.5 温度 50°C 電流密度 5分間 5A/dm2 (硫酸銅めっき浴の組成) CuSo4 ・5H2 O 200g/l H2 So4 50g/l HCl 0.15ml/l (Clとして60ppm) 電流密度 12分間 4A/dm2
【0040】この後、レジスト180を所定の剥離液
(アセトン)にて剥離して、洗浄処理等を施した。(図
4(g))
【0041】次いで、無電解ニッケルめっき層をニムデ
ンリップC−11により剥離した後、両面、0.5Kg
/cm2 のエアー圧で、ウエットブラスト処理を行い、
表面に吸着している、触媒層を除去した。再度、無電解
めっきを施し、触媒の残留の有無を確認したところ、残
留は見られなかった。配線のピール強度を(アークテッ
ク社製、BT2400)により、500μm/secの
速度で90°剥離させたところ、平均6g/100μm
の引張強度が得られた。
【0042】次いで、露出した無電解ニッケルめっき層
を、エッチング液で除去し、所望の配線基板100を得
た(図4(h)) 同様にして、所望の配線基板105も得た。
【0043】更に、得られた配線基板100、105を
絶縁シート(プリプレグ)を用い、図2(a)に示すよ
うに重ね、位置合わせした後、真空型加熱加圧プレスを
用いて、170°C、40Kg/cm2 (樹脂圧)でプ
レスし積層体化して、多層配線基板170を得た。(図
2(b)) 配線135と配線135Aとの接続を確認したが、特に
異常は見られず、所望の多層配線基板170が得られ
た。
【0044】(実施例2〜実施例5)実施例1におい
て、無電解ニッケルめっきを行うためのウエットブラス
ト条件を変えて、種々の樹脂層の粗さを得て、無電解め
っきを行い配線を形成した結果、以下の表1のようにな
った。尚、ウエットブラスト条件と、これに対応する樹
脂層の粗さ以外は、実施例1のように行った。ウエット
ブラスト液は実施例1と同じものを使用した。ピール強
度の測定も実施例1と同様に行った。
【0045】
【表1】
【0046】これより、ウエットブラスト処理により、
樹脂層の中心線平均粗さ0.1〜5μmの範囲に制御す
ることにより、配線基板への配線形成が可能であること
が分かった。
【0047】尚、参考として、市販のユーピレックスを
用いて、ウエットブラスト処理を同様にして行い、その
表面粗さと、ピール強度を確認した結果、表2に示すよ
うになった。ウエットブラスト液は実施例1と同じもの
を使用した。ピール強度の測定も実施例1と同様に行っ
た。
【0048】
【表2】
【0049】これより、ユーピレックスを配線用基板に
塗布して用いた場合にも、その上への配線形成は、上記
実施例1と同様可能と判断される。
【0050】(実施例6)実施例6は、実施例1におけ
る樹脂層の形成に代え、以下のようにして、ベース基材
の表面に絶縁性の樹脂層を形成したものである。他の各
処理は実施例1と同じである。下記のポリイミドワニス
を、ベース基材の両面からスクリーン印刷し、温度25
0℃で60分間熱処理して、ベース基材の表裏を覆い、
所定の貫通孔部を埋めるように、ポリイミド層からなる
絶縁性の樹脂層を形成し、更に、前記所定の貫通孔部を
レーザ光(YAGレーザ光)にて、孔部壁面を絶縁性の
樹脂層が覆うようにして、且つ孔開けして、図4(c)
に示すようにベース基材の表面に絶縁性の樹脂層を形成
した。尚、ウエットブラストによる絶縁性の樹脂層の中
心線平均粗さはRa=0. 2μmとした。その他につい
ては実施例1と同様に各処理を行なった。 ポリイミド印刷ワニス セントラル硝子製 FPP−3010 作製された配線部材については、実施例1と同様、良好
なピール強度判定(配線状態○)が得られた。
【0051】(実施例7)実施例7は、図8(h)に示
す配線部材を作製した例で、厚さ25μmのポリイミド
フィルムの一面に、厚さ18μmの銅箔を積層した基材
(株式会社東レ製、銅貼りポリイミドフィルム)を用
い、配線部材を形成したものである。図8に基づいて説
明する。先ず、上記ポリイミドフィルムからなる絶縁性
の基材810Aの一面に銅層からなる金属層820を配
設した積層基材を用意し(図8(a))、その絶縁性の
基材810Aに対し、レジスト製版によるエッチング加
工を行い、所定の外形加工、孔開け加工を施し、ベース
基材810を形成した。(図8(b)) レジストとしては、AX−110−40(旭化成株式会
社製)を用い、エッチング液としては、熱アルカリ(8
0℃、5%水酸化ナトリウム)を用いた。次いで、実施
例1と同様に、ベース基材810側表面部にウエットブ
ラスト処理を施した(図8(c))後、ベース基材81
0側表面部に無電解めっきを施し、無電解めっき層84
1を形成した。(図8(d)) 本例では、ウエットブラストによる絶縁性の樹脂層の中
心線平均粗さRaは0. 15μmとした。無電解めっき
条件は実施例1と同じとした。次いで、形成する配線に
合せた開口を有するレジスト850(PMER AR−
900(東京応化株式会社製)を厚さ20μmに無電解
めっき層上に形成した(図8(e))後、電解めっきを
行い、無電解メッキ層841上に電解めっき層842を
形成した。(図8(f)) 電解めっきも実施例1と同様に行い、1μmの厚さの電
解ニッケルめっき層を下引きとし、その上に、10μm
の厚さの電解銅めっき層を形成した。尚、実施3例で
は、レジスト850の塗布は実施例1と同様にディッピ
ングにて行い、金属層820表面はレジスト850で覆
ったまま電解めっきを行なった。次いで、レジスト85
0を所定液で剥離除去した後、耐エッチング性のレジス
トとして、ドライフィルムレジストAX110、30μ
m厚(旭化成工業製)をその両面に配設し、金属層82
0側を形成する配線にあわせた開口を有するレジストと
し、反対側(電解めっき層842側)を覆った状態とし
て、塩化第二鉄液でエッチングを行い、レジストの下記
項から露出している金属層を除去し、配線を形成した。
(図8(g)) 次いで、耐エッチング性のレジストを所定液で除去し、
目的とする配線部材を得た。(図8(h)) 作製された配線部材の電解めっき層842を含む配線に
ついては、実施例1と同様、良好なピール強度判定(配
線状態○)が得られた。
【0052】(実施例8)実施例8は、図9(h)に示
す配線部材を作製した例で、厚さ25μmのポリイミド
フィルム(カネカ製、アピカル)の両面に三井化学製、
PAAを4μmの厚みで、それぞれ塗布し、250℃、
60分乾燥した基材910Aを用い、配線部材を形成し
たものである。図9に基づいて説明する。先ず、上記絶
縁性の基材910Aを用意し(図9(a))、実施例7
と同様にして、その絶縁性の基材910Aに対し、レジ
スト製版によるエッチング加工を行い、所定の外形加
工、孔開け加工を施し、ベース基材810を形成した。
(図9(b)) 図9(b)が図4(c)に対応するもので、以下、実施
例1と同様にして、各処理を行い、図9(h)に示す配
線部材を形成した。ウエットブラスト処理によるベース
基材910の表面を中心線平均粗さRaは実施例とほぼ
同じ約1μmとなった。作製された配線部材について
は、実施例1と同様、良好なピール強度判定(配線状態
○)が得られた。
【0053】
【発明の効果】本発明は、上記のように、第1には、半
導体周辺部材である電子部材において、配線の高精細化
を可能とするとともに、低ノイズ化、あるいは高放熱性
の電子部材の提供を可能とした。そして、第2には、多
層配線を比較的に簡単にできる電子部材の提供を可能と
した。
【図面の簡単な説明】
【図1】本発明の電子部材の実施の形態の第1の例の、
多層配線基板作製用の配線基板示した一部断面図
【図2】多層配線基板の作製を説明するための断面図
【図3】図3(a)は本発明の電子部材の実施の形態の
第2の例の半導体装置用の配線基板を示した断面図で、
図3(b)は半導体装置の断面図である。
【図4】第1の例の配線基板の製造するための工程断面
【図5】本発明の電子部材の実施の形態の第3の例のリ
ードフレームの、インナーリード先端部の図
【図6】本発明の電子部材の実施の形態の第4の例の接
続用ピンを説明するための図
【図7】ビルトアップ基板の一部断面図
【図8】図8(h)は本発明の電子部材の実施の形態の
第7の例の配線部材を示した一部断面図で、図8(a)
〜図8(h)はその工程断面図である。
【図9】図9(h)は本発明の電子部材の実施の形態の
第8の例の配線部材を示した一部断面図で、図9(a)
〜図9(h)はその工程断面図である。
【符号の説明】
100、105 配線基板 110、110B ベース基材(単に基材と
もう言う) 110A 基材 115、115B 基材の孔部 120、120B 樹脂層 130、130B 導電性層 131、131B 無電解めっき層 132、132B 電解めっき層 135、135A、135B 配線部 136、136B ビアホール 137、137B 端子部 150 絶縁性樹脂シート 170 多層配線基板 180 レジスト 185 開口 210 配線基板 211 半導体素子 212 端子部 410 インナーリード 411 ワイヤボンディング面 420 樹脂層 430 配線(リード) 500 ピン 505 端面 510 ベース基材(基材) 520 樹脂層 530 導電性層 540 封止用樹脂 810 ベース基材 810A 基材 820 金属層 830 ウエットブラスト 840 導電性層 841 無電解めっき層 842 電解めっき層 850 レジスト 910 ベース基材 910A 基材 920 金属層 930 ウエットブラスト 940 導電性層 941 無電解めっき層 942 電解めっき層 950 レジスト 936 ビアホール 937 端子部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/38 H05K 3/38 A 3/46 3/46 G N

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 外形加工あるいは孔開け加工され、且つ
    表面部が絶縁性の樹脂からなる基材をベース基材とする
    電子部材であって、前記絶縁性の樹脂の表面部の全面に
    あるいは一部に、無電解めっき層、電解めっき層からな
    る導電性層を設けていることを特徴とする電子部材。
  2. 【請求項2】 エッチング加工法、プレス加工法、めっ
    き加工法等により、外形加工あるいは孔開け加工された
    導電性の基材をベース基材とする電子部材であって、導
    電性の基材は、絶縁性の樹脂層により被膜され、更に、
    樹脂層の表面部の全面にあるいは一部に、無電解めっき
    層、電解めっき層からなる導電性層を設けていることを
    特徴とする電子部材。
  3. 【請求項3】 請求項1の絶縁性の樹脂、あるいは請求
    項2における絶縁性の樹脂層の、無電解めっき層と接す
    る面は、その表面粗度をウエットブラスト処理により調
    整されていることを特徴とする電子部材。
  4. 【請求項4】 請求項3において、調整された表面粗度
    が、中心線平均粗さRaで0.1μm〜5μmの範囲で
    あることを特徴とする電子部材。
  5. 【請求項5】 請求項1ないし4において、半導体装置
    用リードフレーム、半導体装置用基板、各種接続端子部
    の1つを形成するための電子部材であることを特徴とす
    る電子部材。
  6. 【請求項6】 外形加工あるいは孔開け加工され、且つ
    表面部が絶縁性の樹脂からなる基材をベース基材とする
    電子部材で、前記絶縁性の樹脂の表面部の全面にあるい
    は一部に、無電解めっき層、電解めっき層からなる導電
    性層を設けている電子部材を、製造するための電子部材
    の製造方法であって、(A)絶縁性の樹脂の表面粗度を
    調整するウエットブラスト処理を施す、ウエットブラス
    ト処理工程と、(B)基材の表面部に、無電解めっきを
    施し、無電解めっき層を形成する無電解めっき処理工程
    と、(C)無電解めっき層上全面にあるいは一部に電解
    めっきにより電解めっき層を形成する電解めっき処理工
    程とを有することを特徴とする電子部材の製造方法。
  7. 【請求項7】 エッチング加工法、プレス加工法、めっ
    き加工法等により、外形加工あるいは孔開け加工された
    導電性の基材をベース基材とする電子部材で、導電性の
    基材は、絶縁性の樹脂層により被膜され、更に、樹脂層
    の表面部の全面にあるいは一部に、無電解めっき層、電
    解めっき層からなる導電性層を設けている電子部材を、
    製造するための電子部材の製造方法であって、(a)エ
    ッチング加工法、プレス加工法、めっき加工法等によ
    り、外形加工あるいは孔開け加工された導電性の基材の
    表面部に、絶縁性の樹脂層を形成する樹脂層形成工程
    と、(b)導電性の基材の表面部に形成された樹脂層の
    表面粗度を調整するウエットブラスト処理を施す、ウエ
    ットブラスト処理工程と、(c)絶縁性の樹脂層により
    被膜された導電性の基材の表面部に、無電解めっきを施
    し、無電解めっき層を形成する無電解めっき処理工程
    と、(d)無電解めっき層上全面にあるいは一部に電解
    めっきにより電解めっき層を形成する電解めっき処理工
    程とを有することを特徴とする電子部材の製造方法。
  8. 【請求項8】 請求項6ないし7において、無電解めっ
    き処理工程の後、導電性の基材の、無電解めっき層上に
    所定領域を開口した耐めっき性のレジストを設けるレジ
    ストパターニング工程と、レジストの開口から露出した
    無電解めっき層上に電解めっきを施す、電解めっき処理
    工程と、レジストを剥離するレジスト剥離工程と、露出
    している無電解めっき層をエッチング除去するエッチン
    グ工程とを行うことを特徴とする電子部材の製造方法。
  9. 【請求項9】 請求項8において、孔開け加工された導
    電性の基材をベース基材とし、基材を被膜する樹脂層の
    表面部の一部に、無電解めっき層、電解めっき層からな
    る導電性層を配線とする配線部を設けている配線基板を
    形成するもので、無電解めっき処理工程の後、導電性の
    基材の、無電解めっき層上に、形成する配線部領域、導
    電性の基材の孔部を含む領域を開口した耐めっき性のレ
    ジストを設けるレジストパターニング工程と、レジスト
    の開口から露出した無電解めっき層上に電解めっきを施
    し、基材の孔部を埋める電解めっき処理を施す電解めっ
    き処理工程と、レジストを剥離するレジスト剥離工程
    と、露出している無電解めっき層をエッチング除去する
    エッチング工程とを行うことを特徴とする電子部材の製
    造方法。
  10. 【請求項10】 請求項9において、配線基板は、孔部
    の無電解めっきと電解めっきからなる導電性層をビアホ
    ールとして、該配線基板同志を複数層積層するための、
    多層配線基板作製用の配線基板であることを特徴とする
    電子部材の製造方法。
  11. 【請求項11】 請求項9において、配線基板は、配線
    部形成側と反対側の、孔部の無電解めっきと電解めっき
    からなる導電性層形成部分を外部端子とする半導体装置
    用配線基板であることを特徴とする電子部材の製造方
    法。
  12. 【請求項12】 請求項6ないし11において、ウエッ
    トブラスト処理は、請求項6あるいは8の絶縁性の樹
    脂、あるいは請求項7ないし11における絶縁性の樹脂
    層の表面粗度を、中心線平均粗さRaで0.1μm〜5
    μmの範囲に調整するものであることを特徴とする電子
    部材の製造方法。
  13. 【請求項13】 請求項8ないし12において、露出し
    ている無電解めっき層をエッチング除去するエッチング
    工程の後に、更に、ウエットブラスト処理を施すことを
    特徴とする電子部材の製造方法。
JP2000208458A 1999-07-12 2000-07-10 電子部材の製造方法 Expired - Fee Related JP4712940B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000208458A JP4712940B2 (ja) 1999-07-12 2000-07-10 電子部材の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP1999198203 1999-07-12
JP19820399 1999-07-12
JP11-198203 1999-07-12
JP2000208458A JP4712940B2 (ja) 1999-07-12 2000-07-10 電子部材の製造方法

Publications (3)

Publication Number Publication Date
JP2001085567A true JP2001085567A (ja) 2001-03-30
JP2001085567A5 JP2001085567A5 (ja) 2007-06-14
JP4712940B2 JP4712940B2 (ja) 2011-06-29

Family

ID=26510838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000208458A Expired - Fee Related JP4712940B2 (ja) 1999-07-12 2000-07-10 電子部材の製造方法

Country Status (1)

Country Link
JP (1) JP4712940B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003030602A1 (fr) * 2001-09-28 2003-04-10 Toppan Printing Co., Ltd. Plaque d'enroulement de circuit multicouche, boitier ci et procede de production de la plaque d'enroulement de circuit multicouche
KR100582425B1 (ko) 2006-01-16 2006-05-23 (주)플렉스컴 회로기판의 비어홀 필링방법
US7064015B2 (en) 2001-09-07 2006-06-20 Nec Electronics Corporation Semiconductor device and manufacturing method of the same

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012982A (ja) * 1996-06-19 1998-01-16 Nippon Avionics Co Ltd メタルコアプリント配線板およびその製造方法
JPH1012619A (ja) * 1996-06-25 1998-01-16 Fujitsu Ltd 外部接続用電極の製造方法及び外部接続用電極及び 半導体装置
JPH10173090A (ja) * 1996-12-12 1998-06-26 Toppan Printing Co Ltd チップキャリア
JPH10296635A (ja) * 1997-04-23 1998-11-10 Toyota Motor Corp ウエットブラスト装置
JPH10335513A (ja) * 1997-04-02 1998-12-18 Dainippon Printing Co Ltd 半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法
JPH11135677A (ja) * 1997-10-29 1999-05-21 Ibiden Co Ltd パッケージ基板
JPH11162470A (ja) * 1997-11-25 1999-06-18 Toyo Alum Kk 集電体用アルミニウム箔とその製造方法、集電体、二次電池および電気二重層コンデンサ
JPH11330319A (ja) * 1998-05-08 1999-11-30 Nec Kansai Ltd 電子回路構体及びその製造方法
JP2000091719A (ja) * 1998-07-16 2000-03-31 Dainippon Printing Co Ltd 絶縁被膜付き部材とそれを用いた配線基板、及び絶縁被膜付き部材の製造方法と配線基板の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012982A (ja) * 1996-06-19 1998-01-16 Nippon Avionics Co Ltd メタルコアプリント配線板およびその製造方法
JPH1012619A (ja) * 1996-06-25 1998-01-16 Fujitsu Ltd 外部接続用電極の製造方法及び外部接続用電極及び 半導体装置
JPH10173090A (ja) * 1996-12-12 1998-06-26 Toppan Printing Co Ltd チップキャリア
JPH10335513A (ja) * 1997-04-02 1998-12-18 Dainippon Printing Co Ltd 半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法
JPH10296635A (ja) * 1997-04-23 1998-11-10 Toyota Motor Corp ウエットブラスト装置
JPH11135677A (ja) * 1997-10-29 1999-05-21 Ibiden Co Ltd パッケージ基板
JPH11162470A (ja) * 1997-11-25 1999-06-18 Toyo Alum Kk 集電体用アルミニウム箔とその製造方法、集電体、二次電池および電気二重層コンデンサ
JPH11330319A (ja) * 1998-05-08 1999-11-30 Nec Kansai Ltd 電子回路構体及びその製造方法
JP2000091719A (ja) * 1998-07-16 2000-03-31 Dainippon Printing Co Ltd 絶縁被膜付き部材とそれを用いた配線基板、及び絶縁被膜付き部材の製造方法と配線基板の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7064015B2 (en) 2001-09-07 2006-06-20 Nec Electronics Corporation Semiconductor device and manufacturing method of the same
WO2003030602A1 (fr) * 2001-09-28 2003-04-10 Toppan Printing Co., Ltd. Plaque d'enroulement de circuit multicouche, boitier ci et procede de production de la plaque d'enroulement de circuit multicouche
JPWO2003030602A1 (ja) * 2001-09-28 2005-01-20 凸版印刷株式会社 多層回路配線板、icパッケージ、及び多層回路配線板の製造方法
US7584535B2 (en) 2001-09-28 2009-09-08 Toppan Printing Co., Ltd. Method of manufacturing multi-layer wiring board
KR100582425B1 (ko) 2006-01-16 2006-05-23 (주)플렉스컴 회로기판의 비어홀 필링방법

Also Published As

Publication number Publication date
JP4712940B2 (ja) 2011-06-29

Similar Documents

Publication Publication Date Title
US7802361B2 (en) Method for manufacturing the BGA package board
JP4481854B2 (ja) ウィンドウを備えたボールグリッドアレイ基板およびその製造方法
JP2006278774A (ja) 両面配線基板の製造方法、両面配線基板、およびそのベース基板
JP2010157718A (ja) プリント配線板及びプリント配線板の製造方法
KR20080014623A (ko) 배선 기판 및 그 제조 방법
TWI400024B (zh) 配線基板及其製造方法
JP2006093650A (ja) 無電解ニッケルメッキを用いたパッケージ基板の製造方法
JPH06152105A (ja) プリント配線板の製造方法
JP2001111201A (ja) 配線板の製造方法およびそれを用いて製造された配線板
JP2001085567A (ja) 電子部材および電子部材の製造方法
JP2005150417A (ja) 半導体装置用基板及びその製造方法並びに半導体装置
JPH0799391A (ja) 電子部品搭載用多層基板の製造方法
JP2002198461A (ja) プラスチックパッケージ及びその製造方法
JPH10270630A (ja) 半導体装置用基板及びその製造方法
JP7412735B2 (ja) 半導体パッケージの製造方法
JPS62123935A (ja) プリントコイルの製造方法
JP4826103B2 (ja) 半導体装置用基板、および半導体素子用bgaパッケージ
JP2009278017A (ja) プリント配線板及びその製造方法
JPH1168308A (ja) 配線基板の製造方法
JPH03201592A (ja) プリント配線板の製造法
JP2003324281A (ja) プリント回路基板の回路パターンの電気的な接続体の製造方法
JPH1117059A (ja) ボールグリッドアレイ基板及びその連続体
KR101231343B1 (ko) 인쇄회로기판 및 그의 제조 방법
JPH0799389A (ja) 電子部品搭載用多層基板の製造方法
JP2005011918A (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070426

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100311

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110324

LAPS Cancellation because of no payment of annual fees