CN102026498B - 线路板的制作方法、线路板及晶片封装结构 - Google Patents

线路板的制作方法、线路板及晶片封装结构 Download PDF

Info

Publication number
CN102026498B
CN102026498B CN 200910169087 CN200910169087A CN102026498B CN 102026498 B CN102026498 B CN 102026498B CN 200910169087 CN200910169087 CN 200910169087 CN 200910169087 A CN200910169087 A CN 200910169087A CN 102026498 B CN102026498 B CN 102026498B
Authority
CN
China
Prior art keywords
patterning
layer
conductive
wiring board
perforation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200910169087
Other languages
English (en)
Other versions
CN102026498A (zh
Inventor
黄士辅
苏洹漳
谢佳雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN 200910169087 priority Critical patent/CN102026498B/zh
Publication of CN102026498A publication Critical patent/CN102026498A/zh
Application granted granted Critical
Publication of CN102026498B publication Critical patent/CN102026498B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明涉及一种线路板的制作方法、线路板及晶片封装结构，其中，线路板的制作方法包括如下步骤：首先，提供一基板，其具有相对的一第一表面与一第二表面。接着，于基板上形成一连接第一表面及第二表面的贯孔。然后，在基板上全面形成一导电层。之后，在导电层上形成二凹槽，二凹槽分别向第二表面延伸，将导电层位于贯孔内与贯孔周边的部分分割成第一导电通道与第二导电通道。接着，图案化导电层，在第一表面上形成一第一导电迹线及一第二导电迹线，并在第二表面上形成一第三导电迹线与一第四导电迹线。本发明提供的线路板的制作方法、线路板及晶片封装结构，有助于增加线路板的可布线面积并提升布线弹性，且有助于提升线路板的布线密度。

Description

线路板的制作方法、线路板及晶片封装结构
技术领域
本发明涉及一种线路板及其制作方法，尤其涉及一种高导电迹线密度的线路板的制作方法、线路板及晶片封装结构。 
背景技术
在线路板技术中，导电通道(conductive channel)是线路板(circuitboard)不可或缺的构件。导电通道可贯穿线路板的一层或多层绝缘层，用以连接线路板的二相邻或不相邻的线路层，从而使这二线路层能相互电性导通。 
图1A为现有技术中一种双层线路板的局部俯视图，而图1B为图1A中的双层线路板沿I-I线的剖面图。请同时参照图1A与图1B，现有的双层线路板100包括一绝缘层110、二线路层120及130和二导电通道140及150。这些线路层120及130分别配置于绝缘层110的一上表面112与一下表面114上。线路层120具有一第一导电迹线122与一第二导电迹线124，线路层130具有一第三导电迹线132与一第四导电迹线134。绝缘层110具有二贯孔116及118，且这些导电通道140及150分别配置于这些贯孔116及118中。导电通道140连接于第一导电迹线122与第三导电迹线132之间，而导电通道150连接于第二导电迹线124与第四导电迹线134之间。 
在现有技术中，为电性连接位于两个不同线路层的导电迹线，需要形成多个导电通道及多个用以容置这些导电通道的贯孔。然而，这些贯孔116及118会减少双层线路板100的可布线面积并降低双层线路板100的布线弹性，且造成双层线路板100的布线密度无法提升。 
发明内容
本发明的目的是提供一种线路板的制作方法，可在单一贯孔中形成多个导电通道。 
本发明的又一目的是提供一种线路板，其具有多个位于单一贯孔中的导电通道。 
本发明的另一目的是提供一种晶片封装结构，其承载晶片用的线路板具有多个位于单一贯孔中的导电通道。 
本发明提供一种线路板的制作方法，其步骤如下所述：首先，提供一基板，基板具有一贯孔，基板包括一绝缘层、一第一金属层以及一第二金属层，绝缘层具有相对的一第一表面与一第二表面，第一金属层与第二金属层分别配置于第一表面与第二表面上，且贯孔贯穿绝缘层、第一金属层以及第二金属层。接着，在第一金属层、第二金属层与贯孔的一内壁上形成一第一导电层。然后，在第一导电层上形成一图案化第二导电层。之后，图案化第一导电层、第一金属层与第二金属层，以形成一图案化第一导电层、一图案化第一金属层与一图案化第二金属层，其中图案化第一金属层、图案化第二金属层、图案化第一导电层以及图案化第二导电层形成多个第一导电迹线、多个第二导电迹线与多个导电通道，其中导电通道位于贯孔的内壁上且彼此电性绝缘，第一导电迹线位于第一表面上，第二导电迹线位于第二表面上，且各导电通道连接于对应的第一导电迹线与对应的第二导电迹线之间。接着，形成一第一防焊层，第一防焊层覆盖至少部分第一导电迹线。然后，形成一第二防焊层，第二防焊层覆盖至少部分第二导电迹线。 
本发明提供一种线路板，包括：一基板、一图案化第一导电层、一图案化第二导电层、一第一防焊层以及一第二防焊层。基板具有一贯孔，基板包括一绝缘层、一图案化第一金属层以及一图案化第二金属层，绝缘层具有相对的一第一表面与一第二表面，图案化第一金属层与图案化第二金属层分别配置于第一表面与第二表面上，且贯孔贯穿绝缘层、图案化第一金属层以及图案化第二金属层。图案化第一导电层配置于图案化第一金属层、图案化第 二金属层与贯孔的一内壁上。图案化第二导电层配置于图案化第一导电层上，其中图案化第一金属层、图案化第二金属层、图案化第一导电层与图案化第二导电层形成多个第一导电迹线、多个第二导电迹线与多个导电通道，其中导电通道位于贯孔的内壁上且彼此电性绝缘，第一导电迹线位于第一表面上，第二导电迹线位于第二表面上，且各导电通道连接于对应的第一导电迹线与对应的第二导电迹线之间。第一防焊层覆盖至少部分第一导电迹线。第二防焊层覆盖至少部分第二导电迹线。 
本发明提供一种晶片封装结构，包括：一线路板与一晶片，其中线路板包括一基板、一图案化第一导电层、一图案化第二导电层、一第一防焊层以及一第二防焊层。基板具有一贯孔，基板包括一绝缘层、一图案化第一金属层以及一图案化第二金属层，绝缘层具有相对的一第一表面与一第二表面，图案化第一金属层与图案化第二金属层分别配置于第一表面与第二表面上，且贯孔贯穿绝缘层、图案化第一金属层以及图案化第二金属层。图案化第一导电层配置于图案化第一金属层、图案化第二金属层与贯孔的一内壁上。图案化第二导电层配置于图案化第一导电层上，其中图案化第一金属层、图案化第二金属层、图案化第一导电层与图案化第二导电层形成多个第一导电迹线、多个第二导电迹线与多个导电通道，其中导电通道位于贯孔的内壁上且彼此电性绝缘，第一导电迹线位于第一表面上，第二导电迹线位于第二表面上，且各导电通道连接于对应的第一导电迹线与对应的第二导电迹线之间。第一防焊层覆盖至少部分第一导电迹线。第二防焊层覆盖至少部分第二导电迹线。晶片配置于线路板上，并与线路板电性连接。 
基于上述，本发明可在单一贯孔内形成多个导电通道，而无须像现有技术一般需将多个导电通道分别形成在多个贯孔中。因此，本发明有助于增加线路板的可布线面积并提升布线弹性，且有助于提升线路板的布线密度。 
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并结合附图作详细说明如下。 
附图说明
图1A为现有技术中一种双层线路板的局部俯视图。 
图1B为图1A中的双层线路板沿I-I线的剖面图。 
图2A至图2G为本发明一实施例的线路板的制程的俯视图。 
图3A至图3G分别为图2A至图2G的沿I-I线的剖面图。 
图4A至图4E分别为图2C至图2G的沿II-II线的剖面图。 
图5A至图5D分别为图2D至图2G的制程的仰视图。 
图6为本发明一实施例的晶片封装结构的剖面图。 
主要元件符号说明： 
100：双层线路板；           110：绝缘层； 
112：上表面；               114：下表面； 
116、118、T：贯孔；         120、130：线路层； 
122：第一导电迹线；         124：第二导电迹线； 
132：第三导电迹线；         134：第四导电迹线； 
140、150：导电通道；        210、210’：基板； 
212：绝缘层；               212a：第一表面； 
212b：第二表面；            214：第一金属层； 
214a：图案化第一金属层；    216：第二金属层； 
216a：图案化第二金属层；    220：第一导电层； 
220a：图案化第一导电层；    232：第一图案化罩幕层； 
234：第二图案化罩幕层；     240：图案化第二导电层； 
252：第一导电迹线；         254：第二导电迹线； 
256：导电通道；             262：第一防焊层； 
262a：第一开口；            264：第二防焊层； 
264a：第二开口；            272：第一表面处理层； 
274：第二表面处理层；         600：晶片封装体； 
610：晶片；                   620：导电凸块； 
630：底胶；                   640：焊球； 
D1、D2：厚度；                R：凹槽； 
R1：第一子凹槽；              R2：第二子凹槽； 
R3：第三子凹槽；              T1：内壁； 
200：线路板。 
具体实施方式
图2A至图2G为本发明一实施例的线路板的制程的俯视图。图3A至图3G分别为图2A至图2G的沿I-I线的剖面图。图4A至图4E分别为图2C至图2G的沿II-II线的剖面图。图5A至图5D分别为图2D至图2G的制程的仰视图。值得注意的是，图2F仅为图4C中区域A的俯视图，图2G仅为图4D中区域A的俯视图。 
请参照图2A与图3A，首先，提供一基板210(例如铜箔基板)，基板210具有一贯孔T。详细而言，基板210包括一绝缘层212、一第一金属层214以及一第二金属层216，其中绝缘层212具有相对的一第一表面212a与一第二表面212b。第一金属层214与第二金属层216分别配置于第一表面212a与第二表面212b上，第一金属层214以及第二金属层216可分别为二厚度3微米的铜箔层。贯孔T贯穿绝缘层212、第一金属层214以及第二金属层216，其中贯孔T的形成步骤包括机械钻孔。 
请参照图2B与图3B，在第一金属层214、第二金属层216与贯孔T的一内壁T1上形成一第一导电层220。在本实施例中，形成第一导电层220的方法包括电镀。 
请参照图2C、图3C与图4A，例如以激光烧蚀的方式在第一导电层220上形成多个凹槽R，凹槽R由第一表面212a经贯孔T向第二表面212b延伸并将第一导电层220的位于贯孔T中的部分分割成多个子部分，其中凹槽R可局部地暴露出绝缘层212的第一表面212a、第二表面212b与贯孔T的内壁T1。在本实施例中，各凹槽R具有一第一子凹槽R1、一第二子凹槽R2与一第三子凹槽R3。第一子凹槽R1贯穿第一导电层220的位于第一表面212a上的部分与第一金属层214。第二子凹槽R2贯穿第一导电层220的位于贯孔T中的部分。第三子凹槽R3贯穿第一导电层220的位于第二表面212b上的部分与第二金属层216。 
请参照图2D、图3D、图4B与图5A，在第一导电层220的位于第一金属层214与第二金属层216上的部分上分别形成一第一图案化罩幕层232与一第二图案化罩幕层234。然后，在第一导电层220的被第一图案化罩幕层232与第二图案化罩幕层234所暴露出的部分上电镀一导电材料，以形成图案化第二导电层240。 
请参照图2E、图3E、图4C与图5B，图案化第一导电层220、第一金属层214与第二金属层216，以形成一图案化第一导电层220a、一图案化第一金属层214a与一图案化第二金属层216a。图案化第一金属层214a、图案化第二金属层216a、图案化第一导电层220a以及图案化第二导电层240形成多个第一导电迹线252、多个第二导电迹线254与多个导电通道256，其中导电通道256位于贯孔T的内壁T1上且彼此电性绝缘，第一导电迹线252位于第一表面212a上，第二导电迹线254位于第二表面212b上，且各导电通道256连接于对应的第一导电迹线252与对应的第二导电迹线254之间。在本实施例中，第一导电迹线252的厚度D1以及第二导电迹线254的厚度D2大于10微米。 
详细而言，在本实施例中，图案化第一导电层220、第一金属层214与第二金属层216的步骤包括以图案化第二导电层240为罩幕蚀刻第一导电层220、第一金属层214与第二金属层216。在其他实施例中，图案化第二导电层240可在图案化第一导电层220、第一金属层214与第二金属层216的步 骤中被完全移除。 
请参照图2F、图3F、图4D与图5C，形成一第一防焊层262以及一第二防焊层264，其中第一防焊层262覆盖部分第一导电迹线252，第二防焊层264覆盖部分第二导电迹线254。详细而言，第一防焊层262具有多个第一开口262a以暴露出部分第一导电迹线252，第二防焊层264具有多个第二开口264a以暴露出部分第二导电迹线254。 
请参照图2G、图3G、图4E与图5D，为避免第一导电迹线252的被第一防焊层262所暴露出的部分以及第二导电迹线254的被第二防焊层264所暴露出的部分接触外界环境而氧化或受到污染，可在第一导电迹线252的被第一防焊层262所暴露出的部分上形成一第一表面处理层(surface finishlayer)272(例如镍金层)，以及在第二导电迹线254的被第二防焊层264所暴露出的部分上形成一第二表面处理层274。详细而言，第一表面处理层272形成在第一开口262a中，第二表面处理层274形成在第二开口264a中。此时，以初步形成本实施例的线路板200。 
以下将详细介绍本实施例的线路板的结构部分。 
请参照图2G、图3G、图4E与图5D，本实施例的线路板200包括一基板210’、一图案化第一导电层220a、一图案化第二导电层240、一第一防焊层262以及一第二防焊层264。 
基板210’(例如为铜箔基板)具有一贯孔T，基板210’包括一绝缘层212、一图案化第一金属层214a以及一图案化第二金属层216a。在本实施例中，图案化第一金属层214a以及图案化第二金属层216a分别为二厚度3微米的铜箔层。绝缘层212具有相对的一第一表面212a与一第二表面212b，图案化第一金属层214a与图案化第二金属层216a分别配置于第一表面212a与第二表面212b上。贯孔T贯穿绝缘层212、图案化第一金属层214a以及图案化第二金属层216a。 
图案化第一导电层220a配置于图案化第一金属层214a、图案化第二金属层216a与贯孔T的一内壁T1上。图案化第二导电层240配置于图案化第一导电层220a上，其中图案化第一金属层214a、图案化第二金属层216a、图案化第一导电层220a与图案化第二导电层240形成多个第一导电迹线252、多个第二导电迹线254与多个导电通道256。 
导电通道256位于贯孔T的内壁T1上且彼此电性绝缘，第一导电迹线252位于第一表面212a上，第二导电迹线254位于第二表面212b上，且各导电通道256连接于对应的第一导电迹线252与对应的第二导电迹线254之间。第一导电迹线252的厚度D1与第二导电迹线254的厚度D2可大于10微米。 
详细而言，在本实施例中，线路板具有多个凹槽R，凹槽R由第一表面212a经贯孔T向第二表面212b延伸并将图案化第一导电层220a的位于贯孔T中的部分分割成多个子部分。各凹槽R可具有一第一子凹槽R1、一第二子凹槽R2与一第三子凹槽R3。第一子凹槽R1贯穿图案化第一导电层220a的位于第一表面212a上的部分与图案化第一金属层214a。第二子凹槽R2贯穿图案化第一导电层220a的位于贯孔T中的部分。第三子凹槽R3贯穿图案化第一导电层220a的位于第二表面212b上的部分与图案化第二金属层216a。在本实施例中，凹槽R为多个激光凹槽，且凹槽R局部地暴露出绝缘层212的第一表面212a、第二表面212b与贯孔T的内壁T1。 
第一防焊层262覆盖部分第一导电迹线252。第二防焊层264覆盖部分第二导电迹线254。详细而言，第一防焊层262具有多个第一开口262a以暴露出部分第一导电迹线252，第二防焊层264具有多个第二开口264a以暴露出部分第二导电迹线254。 
此外，在本实施例中，为避免第一导电迹线252的被第一防焊层262所暴露出的部分以及第二导电迹线254的被第二防焊层264所暴露出的部分接触外界环境而氧化或受到污染，可在第一导电迹线252的被第一防焊层262所暴露出的部分以及第二导电迹线254的被第二防焊层264所暴露出的部分上分别配置一第一表面处理层272与一第二表面处理层274。详细而言，第一表面处理层272位于第一开口262a中，第二表面处理层274位于第二开口264a中。第一表面处理层272与第二表面处理层274的材质包括镍金、锡、锡银合金或有机保焊剂(Organic Solderability Preservative；简称为：OSP)等。 
值得注意的是，由于本实施例的线路板200的布线密度较高，因此，可将线路板200应用于高接点密度的晶片封装体中以作为晶片承载基板。 
以下将详细介绍具有本实施例的线路板的晶片封装结构。 
图6为本发明一实施例的晶片封装结构的剖面图。请参照图6，本实施例的晶片封装体600包括一线路板200与一晶片610，其中线路板200的结构与图4E的线路板200的结构相同，故在此不再赘述。晶片610配置于线路板200上，并与线路板200电性连接。 
在本实施例中，可将多个导电凸块620配置于晶片610与线路板200之间，以电性连接晶片610与线路板200。详细而言，导电凸块620分别通过第一防焊层262的多个第一开口262a而连接第一导电迹线252。此外，在本实施例中，可在晶片610与线路板200之间配置一底胶630，以包覆导电凸块620。在另一未给出图示的实施例中，晶片610可通过多个导线(未示出)电性连接至线路板200，且可在线路板200上形成一封装胶体(未示出)以包覆导线。此外，可在第二导电迹线254的被第二开口264a所暴露出的部分上形成多个焊球640，以与其他的电子元件(未示出)电性连接。 
综上所述，本发明可在单一贯孔内形成多个导电通道，而无须像现有技术一般需将多个导电通道分别形成在多个贯孔中。因此，本发明有助于增加线路板的可布线面积并提升布线弹性，且有助于提升线路板的布线密度。 
最后应说明的是：以上实施例仅用以说明本发明的技术方案而非对其进行限制，尽管参照较佳实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对本发明的技术方案进行修改或者等同替换，而这些修改或者等同替换亦不能使修改后的技术方案脱离本发明技术方案的精神和范围。 

Claims (19)

1.一种线路板的制作方法，其特征在于，包括：
提供一基板，所述基板具有一贯孔，所述基板包括一绝缘层、一第一金属层以及一第二金属层，所述绝缘层具有相对的一第一表面与一第二表面，所述第一金属层与所述第二金属层分别配置于所述第一表面与所述第二表面上，且所述贯孔贯穿所述绝缘层、所述第一金属层以及所述第二金属层；
在所述第一金属层、所述第二金属层与所述贯孔的一内壁上形成一第一导电层；
在所述第一导电层上形成一图案化第二导电层；
图案化所述第一导电层、所述第一金属层与所述第二金属层，以形成一图案化第一导电层、一图案化第一金属层与一图案化第二金属层，其中所述图案化第一金属层、所述图案化第二金属层、所述图案化第一导电层以及所述图案化第二导电层形成多个第一导电迹线、多个第二导电迹线与多个导电通道，其中所述多个导电通道位于所述贯孔的所述内壁上且彼此电性绝缘，所述多个第一导电迹线位于所述第一表面上，所述多个第二导电迹线位于所述第二表面上，且各所述导电通道连接于对应的所述第一导电迹线与对应的所述第二导电迹线之间；
形成一第一防焊层，所述第一防焊层覆盖至少部分所述多个第一导电迹线；以及
形成一第二防焊层，所述第二防焊层覆盖至少部分所述多个第二导电迹线。
2.根据权利要求1所述的线路板的制作方法，其特征在于，其中形成所述图案化第二导电层的步骤包括：
在所述第一导电层上形成多个凹槽，所述多个凹槽由所述第一表面经所述贯孔向所述第二表面延伸并将所述第一导电层的位于所述贯孔中的部分分割成多个子部分； 
在所述第一导电层的位于所述第一金属层与所述第二金属层上的部分上分别形成一第一图案化罩幕层与一第二图案化罩幕层；以及
在所述第一导电层的被所述第一图案化罩幕层与所述第二图案化罩幕层所暴露出的部分上电镀一导电材料，以形成所述图案化第二导电层。
3.根据权利要求2所述的线路板的制作方法，其特征在于，其中各所述凹槽具有一第一子凹槽、一第二子凹槽与一第三子凹槽，所述第一子凹槽贯穿所述第一导电层的位于所述第一表面上的部分与所述第一金属层，所述第二子凹槽贯穿所述第一导电层的位于所述贯孔中的部分，所述第三子凹槽贯穿所述第一导电层的位于所述第二表面上的部分与所述第二金属层。
4.根据权利要求2所述的线路板的制作方法，其特征在于，其中形成所述多个凹槽的步骤包括激光烧蚀。
5.根据权利要求2所述的线路板的制作方法，其特征在于，其中所述多个凹槽局部地暴露出所述绝缘层的所述第一表面、所述第二表面与所述贯孔的所述内壁。
6.根据权利要求1所述的线路板的制作方法，其特征在于，其中图案化所述第一导电层、所述第一金属层与所述第二金属层的步骤包括以所述图案化第二导电层为罩幕蚀刻所述第一导电层、所述第一金属层与所述第二金属层。
7.根据权利要求1所述的线路板的制作方法，其特征在于，还包括：
在所述多个第一导电迹线的被所述第一防焊层所暴露出的部分上形成一第一表面处理层；以及
在所述多个第二导电迹线的被所述第二防焊层所暴露出的部分上形成一第二表面处理层。
8.一种线路板，其特征在于，包括：
一基板，具有一贯孔，所述基板包括一绝缘层、一图案化第一金属层以及一图案化第二金属层，所述绝缘层具有相对的一第一表面与一第二表面，所述图案化第一金属层与所述图案化第二金属层分别配置于所述第一表面与所述第二表面上，且所述贯孔贯穿所述绝缘层、所述图案化第一金属层以及所述图案化第二金属层；
一图案化第一导电层，配置于所述图案化第一金属层、所述图案化第二金属层与所述贯孔的一内壁上；
一图案化第二导电层，配置于所述图案化第一导电层上，其中所述图案化第一金属层、所述图案化第二金属层、所述图案化第一导电层与所述图案化第二导电层形成多个第一导电迹线、多个第二导电迹线与多个导电通道，其中所述多个导电通道位于所述贯孔的所述内壁上且彼此电性绝缘，所述多个第一导电迹线位于所述第一表面上，所述多个第二导电迹线位于所述第二表面上，且各所述导电通道连接于对应的所述第一导电迹线与对应的所述第二导电迹线之间；
一第一防焊层，覆盖至少部分所述多个第一导电迹线；以及
一第二防焊层，覆盖至少部分所述多个第二导电迹线。
9.根据权利要求8所述的线路板，其特征在于，还包括：
一第一表面处理层，配置在所述多个第一导电迹线的被所述第一防焊层所暴露出的部分上；以及
一第二表面处理层，配置在所述多个第二导电迹线的被所述第二防焊层所暴露出的部分上。
10.根据权利要求8所述的线路板，其特征在于，其中所述线路板具有多个凹槽，所述多个凹槽由所述第一表面经所述贯孔向所述第二表面延伸并将所述图案化第一导电层的位于所述贯孔中的部分分割成多个子部分。
11.根据权利要求10所述的线路板，其特征在于，其中各所述凹槽具有一第一子凹槽、一第二子凹槽与一第三子凹槽，所述第一子凹槽贯穿所述图案化第一导电层的位于所述第一表面上的部分与所述图案化第一金属层，所述第二子凹槽贯穿所述图案化第一导电层的位于所述贯孔中的部分，所述第 三子凹槽贯穿所述图案化第一导电层的位于所述第二表面上的部分与所述图案化第二金属层。
12.根据权利要求10所述的线路板，其特征在于，其中所述多个凹槽局部地暴露出所述绝缘层的所述第一表面、所述第二表面与所述贯孔的所述内壁。
13.根据权利要求8所述的线路板，其特征在于，其中所述图案化第一金属层以及所述图案化第二金属层分别为二铜箔层。
14.根据权利要求8所述的线路板，其特征在于，其中所述第一导电迹线的厚度以及所述第二导电迹线的厚度大于10微米。
15.一种晶片封装结构，其特征在于，包括：
一线路板，包括：
一基板，具有一贯孔，所述基板包括一绝缘层、一图案化第一金属层以及一图案化第二金属层，所述绝缘层具有相对的一第一表面与一第二表面，所述图案化第一金属层与所述图案化第二金属层分别配置于所述第一表面与所述第二表面上，且所述贯孔贯穿所述绝缘层、所述图案化第一金属层以及所述图案化第二金属层；
一图案化第一导电层，配置于所述图案化第一金属层、所述图案化第二金属层与所述贯孔的一内壁上；
一图案化第二导电层，配置于所述图案化第一导电层上，其中所述图案化第一金属层、所述图案化第二金属层、所述图案化第一导电层与所述图案化第二导电层形成多个第一导电迹线、多个第二导电迹线与多个导电通道，其中所述多个导电通道位于所述贯孔的所述内壁上且彼此电性绝缘，所述多个第一导电迹线位于所述第一表面上，所述多个第二导电迹线位于所述第二表面上，且各所述导电通道连接于对应的所述第一导电迹线与对应的所述第二导电迹线之间；
一第一防焊层，覆盖至少部分所述多个第一导电迹线； 
一第二防焊层，覆盖至少部分所述多个第二导电迹线；以及
一晶片，配置于所述线路板上，并与所述线路板电性连接。
16.根据权利要求15所述的晶片封装结构，其特征在于，还包括：
多个导电凸块，配置于所述晶片与所述线路板之间，以电性连接所述晶片与所述线路板；以及
一底胶，配置于所述晶片与所述线路板之间，以包覆所述多个导电凸块。
17.根据权利要求15所述的晶片封装结构，其特征在于，还包括：
多个导线，连接所述晶片与所述线路板，以电性连接所述晶片与所述线路板；以及
一封装胶体，配置于所述线路板上并包覆所述多个导线。
18.根据权利要求15所述的晶片封装结构，其特征在于，其中所述线路板具有多个凹槽，所述多个凹槽由所述第一表面经所述贯孔向所述第二表面延伸并将所述图案化第一导电层的位于所述贯孔中的部分分割成多个子部分。
19.根据权利要求18所述的晶片封装结构，其特征在于，其中各所述凹槽具有一第一子凹槽、一第二子凹槽与一第三子凹槽，所述第一子凹槽贯穿所述图案化第一导电层的位于所述第一表面上的部分与所述图案化第一金属层，所述第二子凹槽贯穿所述图案化第一导电层的位于所述贯孔中的部分，所述第三子凹槽贯穿所述图案化第一导电层的位于所述第二表面上的部分与所述图案化第二金属层。 
CN 200910169087 2009-09-21 2009-09-21 线路板的制作方法、线路板及晶片封装结构 Active CN102026498B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910169087 CN102026498B (zh) 2009-09-21 2009-09-21 线路板的制作方法、线路板及晶片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910169087 CN102026498B (zh) 2009-09-21 2009-09-21 线路板的制作方法、线路板及晶片封装结构

Publications (2)

Publication Number Publication Date
CN102026498A CN102026498A (zh) 2011-04-20
CN102026498B true CN102026498B (zh) 2012-11-28

Family

ID=43867141

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910169087 Active CN102026498B (zh) 2009-09-21 2009-09-21 线路板的制作方法、线路板及晶片封装结构

Country Status (1)

Country Link
CN (1) CN102026498B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102724807A (zh) * 2012-06-08 2012-10-10 加弘科技咨询(上海)有限公司 印刷电路板
KR20200058666A (ko) * 2018-11-19 2020-05-28 삼성디스플레이 주식회사 기판 및 이를 포함하는 표시 장치
CN110867431B (zh) * 2019-11-27 2021-04-02 西安电子科技大学 一种支持多路电连接tsv通孔
CN115633463A (zh) * 2022-12-06 2023-01-20 南京大量数控科技有限公司 一种pcb孔内电路的制作方法
CN118073502A (zh) * 2024-04-25 2024-05-24 深圳炬明科技有限公司 一种led裸晶透明显示屏

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1162867A1 (en) * 1999-10-26 2001-12-12 Ibiden Co., Ltd. Multilayer printed wiring board and method of producing multilayer printed wiring board
CN1433253A (zh) * 2002-01-18 2003-07-30 松下电器产业株式会社 印刷电路布线板及其制造方法
CN1596064A (zh) * 2003-09-08 2005-03-16 Fcm株式会社 提高了导电层密合性的导电性薄板以及包含它的产品
CN101466207A (zh) * 2007-12-19 2009-06-24 富葵精密组件(深圳)有限公司 电路板及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1162867A1 (en) * 1999-10-26 2001-12-12 Ibiden Co., Ltd. Multilayer printed wiring board and method of producing multilayer printed wiring board
CN1433253A (zh) * 2002-01-18 2003-07-30 松下电器产业株式会社 印刷电路布线板及其制造方法
CN1596064A (zh) * 2003-09-08 2005-03-16 Fcm株式会社 提高了导电层密合性的导电性薄板以及包含它的产品
CN101466207A (zh) * 2007-12-19 2009-06-24 富葵精密组件(深圳)有限公司 电路板及其制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2007-134364A 2007.05.31

Also Published As

Publication number Publication date
CN102026498A (zh) 2011-04-20

Similar Documents

Publication Publication Date Title
KR101130633B1 (ko) 면실장형 전자부품과 그 제조방법
US9510453B2 (en) Package carrier
JP2013051336A (ja) 部品内蔵配線基板及びその製造方法
CN102026498B (zh) 线路板的制作方法、线路板及晶片封装结构
JP2011003888A (ja) 多層プリント回路基板及びその孔あけ加工方法
CN104517922B (zh) 层叠式封装结构及其制法
CN109769344B (zh) 电路板及该电路板的制造方法
JP4211986B2 (ja) プリント基板およびプリント基板の設計方法、ｉｃパッケージの接続端子設計方法、ｉｃパッケージの接続方法
WO2006112337A1 (ja) 半導体装置および半導体装置の製造方法
CN103545286B (zh) 线路基板、半导体封装结构及线路基板制作工艺
US9265147B2 (en) Multi-layer wiring board
JP2009076815A (ja) 半導体装置
JP2012094800A (ja) 半導体記憶装置およびその製造方法
CN106298714B (zh) 半导体结构
CN103219306A (zh) 嵌埋有电子组件的封装结构及其制法
TWI479968B (zh) 線路板製作方法、線路板及晶片封裝結構
JP2007214568A (ja) 回路基板構造
CN101819957B (zh) 晶片封装结构及封装基板
EP2278864A1 (en) Substrate, structure for mounting surface mounting component, and electronic device
KR20160126311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
JP2007042957A (ja) 半導体装置用多層基板の部分めっき方法
CN103124009A (zh) 连接器结构及其制作方法
CN109041414B (zh) 线路板结构及其制法
JP2018088442A (ja) プリント配線板およびその製造方法
JP5168863B2 (ja) プリント配線板製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant