JPH0651010Y2 - プリント配線板構造 - Google Patents
プリント配線板構造Info
- Publication number
- JPH0651010Y2 JPH0651010Y2 JP1989147038U JP14703889U JPH0651010Y2 JP H0651010 Y2 JPH0651010 Y2 JP H0651010Y2 JP 1989147038 U JP1989147038 U JP 1989147038U JP 14703889 U JP14703889 U JP 14703889U JP H0651010 Y2 JPH0651010 Y2 JP H0651010Y2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed
- hole
- layer
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【考案の詳細な説明】 〔概要〕 配線パターンをプリントした複数のプリント層を積層し
てなるプリント配線板構造に関し、配線パターンを形成
するための有効面積を減少することなく多数の接続ピン
を有する高密度な回路素子の搭載を可能として、実装密
度を高めることのできるプリント配線板構造の提供を目
的とし、配線パターンをプリントしたプリント層を多層
に積層してなる多層配線板において、前記各プリント層
間を接続する層間ビアホールと、積層された多層配線板
内を連続して貫通するスルーホールとにより各プリント
層の配線パターンを接続するとともに、前記多層配線板
の表面に、一定間隔で表面ビアホールを形成してなる表
面層を積層し、かつ前記スルーホールの上下端ランド部
が前記表面ビアホールに接続されるように構成する。
てなるプリント配線板構造に関し、配線パターンを形成
するための有効面積を減少することなく多数の接続ピン
を有する高密度な回路素子の搭載を可能として、実装密
度を高めることのできるプリント配線板構造の提供を目
的とし、配線パターンをプリントしたプリント層を多層
に積層してなる多層配線板において、前記各プリント層
間を接続する層間ビアホールと、積層された多層配線板
内を連続して貫通するスルーホールとにより各プリント
層の配線パターンを接続するとともに、前記多層配線板
の表面に、一定間隔で表面ビアホールを形成してなる表
面層を積層し、かつ前記スルーホールの上下端ランド部
が前記表面ビアホールに接続されるように構成する。
本考案は、配線パターンをプリントした複数のプリント
層を積層してなるプリント配線板構造に関するものであ
る。
層を積層してなるプリント配線板構造に関するものであ
る。
プリント層を積層してなるプリント配線板構造では、各
プリント層間を接続する層間ビアホールと積層されたプ
リント層内を貫通するスルーホールによって各層の配線
パターンを接続しているが、実装密度を高めるように、
接続ピン密度の高い回路素子の実装を行うためには、ス
ルーホールの数も接続ピン密度に対応して増加させる必
要がある。しかし、スルーホールはプリント配線板内を
貫通し、貫通孔内をメッキして形成されるため、その径
をあまり小さくすることができず、配線パターンの形成
面積を減少させるため、スルーホールの増加に限度があ
り、多ピン回路素子を搭載することは難しい。
プリント層間を接続する層間ビアホールと積層されたプ
リント層内を貫通するスルーホールによって各層の配線
パターンを接続しているが、実装密度を高めるように、
接続ピン密度の高い回路素子の実装を行うためには、ス
ルーホールの数も接続ピン密度に対応して増加させる必
要がある。しかし、スルーホールはプリント配線板内を
貫通し、貫通孔内をメッキして形成されるため、その径
をあまり小さくすることができず、配線パターンの形成
面積を減少させるため、スルーホールの増加に限度があ
り、多ピン回路素子を搭載することは難しい。
このような状況のもとで、高密度な回路素子を搭載し
て、実装密度を高めることのできるプリント配線板構造
が求められている。
て、実装密度を高めることのできるプリント配線板構造
が求められている。
従来のプリント配線板構造は、第4図に示すように、上
下に隣接して積層されるプリント層12、12間を接続する
層間ビアホール2と積層されたプリント層12、12、…を
上下に貫通し、貫通孔内をメッキして形成されるスルー
ホール3とにより各プリント層12の配線パターン11を接
続して構成されている。
下に隣接して積層されるプリント層12、12間を接続する
層間ビアホール2と積層されたプリント層12、12、…を
上下に貫通し、貫通孔内をメッキして形成されるスルー
ホール3とにより各プリント層12の配線パターン11を接
続して構成されている。
しかし、従来のプリント配線板構造では、配線パターン
11の設計を容易にするため、スルーホール3がグリッド
状に一定間隔で形成される。しかし、スルーホール3は
積層されたプリント層12、12、…を連続して貫通するよ
うに多層配線板1を孔あけし、その貫通孔内面をメッキ
して形成されるためアスペクト比の制限から、スルーホ
ール3の径をあまり小さくすることができない。従っ
て、スルーホール3の数を多くすると、配線パターン11
を形成するための有効面積が小さくなり、特に、接続ピ
ンを多数有する高密度な回路素子を搭載するためには、
回路素子のピンからスルーホール3へ多数の配線パター
ン11を引き回すことになり、配線パターンの有効面積が
広く必要となり、プリント配線板が大型化し、実装密度
を高めることが困難であるという欠点を有するものであ
った。
11の設計を容易にするため、スルーホール3がグリッド
状に一定間隔で形成される。しかし、スルーホール3は
積層されたプリント層12、12、…を連続して貫通するよ
うに多層配線板1を孔あけし、その貫通孔内面をメッキ
して形成されるためアスペクト比の制限から、スルーホ
ール3の径をあまり小さくすることができない。従っ
て、スルーホール3の数を多くすると、配線パターン11
を形成するための有効面積が小さくなり、特に、接続ピ
ンを多数有する高密度な回路素子を搭載するためには、
回路素子のピンからスルーホール3へ多数の配線パター
ン11を引き回すことになり、配線パターンの有効面積が
広く必要となり、プリント配線板が大型化し、実装密度
を高めることが困難であるという欠点を有するものであ
った。
本考案は、以上の欠点を解消すべくなされたものであっ
て、多数の接続ピンを有する高密度な回路素子の搭載す
る際、スルーホールによって配線パターンを形成するた
めの有効面積を減少させることなく、実装密度を高める
ことができ、スルーホールによってプリント層の配線パ
ターンへの乗り換えが容易なプリント配線板構造の提供
を目的とする。
て、多数の接続ピンを有する高密度な回路素子の搭載す
る際、スルーホールによって配線パターンを形成するた
めの有効面積を減少させることなく、実装密度を高める
ことができ、スルーホールによってプリント層の配線パ
ターンへの乗り換えが容易なプリント配線板構造の提供
を目的とする。
本考案を実施例に対応する第1図ないし第3図に基づい
て説明すると、配線パターン11が形成されたプリント層
12を多層に積層し、プリント層12、12間を層間ビアホー
ル2で接続して、多層配線板1を形成する。そして、多
層配線板1の最上下面に積層される表面層4には、一定
間隔で表面ビアホール41を形成し、かつ上下の表面層
4、4を除く多層配線板1を貫通して形成されるスルー
ホール3の上下端ランド部31が表面ビアホール41に接続
されている。
て説明すると、配線パターン11が形成されたプリント層
12を多層に積層し、プリント層12、12間を層間ビアホー
ル2で接続して、多層配線板1を形成する。そして、多
層配線板1の最上下面に積層される表面層4には、一定
間隔で表面ビアホール41を形成し、かつ上下の表面層
4、4を除く多層配線板1を貫通して形成されるスルー
ホール3の上下端ランド部31が表面ビアホール41に接続
されている。
上記構成を基づき、本考案においては、表面層4には一
定間隔で表面ビアホール41が形成されて、グリッド状に
配置され、搭載される回路素子の配置や配線パターンの
設計を容易にするとともに、表面ビアホール41は隣接す
るプリント層12との間を接続すれば良いため、スルーホ
ール3よりも小径に形成することが可能であり、表面ビ
アホール41、41間に配線パターンを形成する有効面積を
十分にとることができるため、表面ビアホール41の数を
多くして、多数の接続ピンを有する回路素子の搭載が可
能となる。さらに、表面層4、4間に積層される多層配
線板1を貫通するスルーホール3が表面ビアホール41と
接続されているため、搭載される回路素子の各プリント
層への乗り入れが可能である。従って多ビンの回路素子
の搭載を可能として実装密度を高めることができるとと
もに、配線パターンの設計が容易なプリント配線板構造
を得ることができる。
定間隔で表面ビアホール41が形成されて、グリッド状に
配置され、搭載される回路素子の配置や配線パターンの
設計を容易にするとともに、表面ビアホール41は隣接す
るプリント層12との間を接続すれば良いため、スルーホ
ール3よりも小径に形成することが可能であり、表面ビ
アホール41、41間に配線パターンを形成する有効面積を
十分にとることができるため、表面ビアホール41の数を
多くして、多数の接続ピンを有する回路素子の搭載が可
能となる。さらに、表面層4、4間に積層される多層配
線板1を貫通するスルーホール3が表面ビアホール41と
接続されているため、搭載される回路素子の各プリント
層への乗り入れが可能である。従って多ビンの回路素子
の搭載を可能として実装密度を高めることができるとと
もに、配線パターンの設計が容易なプリント配線板構造
を得ることができる。
以下、本考案の望ましい実施例を添付図面に基づいて詳
細に説明する。
細に説明する。
第1図に示すように、多層配線板1は、樹脂、セラミッ
ク等の絶縁材13上に導電性ペーストにより配線パターン
11を印刷等によって形成してなるプリント層12を多層に
積層して構成されている。そして、積層されたプリント
層12、12、…において互いに隣接するプリント層12、12
間は絶縁材13を穿孔して導通状態に層間ビアホール2を
形成し、上下の配線パターン11、11を接続している。
ク等の絶縁材13上に導電性ペーストにより配線パターン
11を印刷等によって形成してなるプリント層12を多層に
積層して構成されている。そして、積層されたプリント
層12、12、…において互いに隣接するプリント層12、12
間は絶縁材13を穿孔して導通状態に層間ビアホール2を
形成し、上下の配線パターン11、11を接続している。
さらに、多層配線板1には、上下を貫通してスルーホー
ル3が形成されている。スルーホール3は多層に積層さ
れた多層配線板1をレーザ等によって貫通状に穿孔し、
その孔内をメッキして多層配線板1内を貫通し、多層に
わたって導通する接続部となっている。また、スルーホ
ール3の内部には充てん材32が充てんされ、メッキ液等
がスルーホール3内に残らないようになっており、さら
にスルーホール3の上下端はランド部31が形成されて、
表面層4を接続して積層するようになっている。
ル3が形成されている。スルーホール3は多層に積層さ
れた多層配線板1をレーザ等によって貫通状に穿孔し、
その孔内をメッキして多層配線板1内を貫通し、多層に
わたって導通する接続部となっている。また、スルーホ
ール3の内部には充てん材32が充てんされ、メッキ液等
がスルーホール3内に残らないようになっており、さら
にスルーホール3の上下端はランド部31が形成されて、
表面層4を接続して積層するようになっている。
表面層4は、積層されたプリント層12、12、…の最上層
および最下層を覆うように積層され、プリント層12同
様、絶縁材43上に配線パターン42をプリントして形成さ
れている。さらに、表面層4には全面にわたって適宜間
隔で表面ビアホール41、41、…が形成され、グリッド状
に配置されており、かつ隣接するプリント層12に形成さ
れるスルーホール3のランド部31あるいは配線パターン
11上に接続されるように配置されている。
および最下層を覆うように積層され、プリント層12同
様、絶縁材43上に配線パターン42をプリントして形成さ
れている。さらに、表面層4には全面にわたって適宜間
隔で表面ビアホール41、41、…が形成され、グリッド状
に配置されており、かつ隣接するプリント層12に形成さ
れるスルーホール3のランド部31あるいは配線パターン
11上に接続されるように配置されている。
第2図は表面層4の表面ビアホール41の配置を示す平面
図であり、表面ビアホール41は一定間隔でグリッド状に
配置されて、その間隔は配線パターン42が引かれるよう
に十分な距離を有している。そして、表面ビアホール41
には各種回路素子の接続ピンが接続されるようになって
いる。また、表面ビアホール41は、表面層4と隣接する
プリント層12との間の導通を取るため、表面層4のみを
穿孔すれば良く、多層配線板を貫通するスルーホールの
ように、孔内をメッキするためのアスペクト比の制限に
よって径が大きく形成されることがなく、より径の縮小
化が可能である。従って、接続ピンの密度が高い多ピン
回路素子に対応する場合には、表面ビアホール41の間隔
を回路素子の接続ピンに対応させて、近接して形成する
ことが可能である。そして、第3図に示すようにスルー
ホール3は、表面層4が積層される多層配線板1に適宜
間隔で分散させて設けられており、配線パターン11の形
成が可能なスペースを確保している。
図であり、表面ビアホール41は一定間隔でグリッド状に
配置されて、その間隔は配線パターン42が引かれるよう
に十分な距離を有している。そして、表面ビアホール41
には各種回路素子の接続ピンが接続されるようになって
いる。また、表面ビアホール41は、表面層4と隣接する
プリント層12との間の導通を取るため、表面層4のみを
穿孔すれば良く、多層配線板を貫通するスルーホールの
ように、孔内をメッキするためのアスペクト比の制限に
よって径が大きく形成されることがなく、より径の縮小
化が可能である。従って、接続ピンの密度が高い多ピン
回路素子に対応する場合には、表面ビアホール41の間隔
を回路素子の接続ピンに対応させて、近接して形成する
ことが可能である。そして、第3図に示すようにスルー
ホール3は、表面層4が積層される多層配線板1に適宜
間隔で分散させて設けられており、配線パターン11の形
成が可能なスペースを確保している。
以上の説明から明らかなように、本考案によるプリント
配線板構造によれば、表面層にスルーホールを出さず、
小径の表面ビアホールを表面全面に配置して形成するた
め、回路素子搭載のための接続部を高密度に設けること
ができ、多ピンの回路素子を搭載して、高密度の実装が
可能である。
配線板構造によれば、表面層にスルーホールを出さず、
小径の表面ビアホールを表面全面に配置して形成するた
め、回路素子搭載のための接続部を高密度に設けること
ができ、多ピンの回路素子を搭載して、高密度の実装が
可能である。
さらに、表面層に積層されるプリント層にはスルーホー
ルが貫通して各層間の導通を可能にして配線パターンの
乗り換えができる。
ルが貫通して各層間の導通を可能にして配線パターンの
乗り換えができる。
第1図は本考案の実施例を示す断面図、 第2図は表面層を示す説明図、 第3図は表面層に隣接するプリント層を示す説明図、 第4図は従来例を示す断面図である。 図において、 1は多層配線板、 11は配線パターン、 12はプリント層、 2は層間ビアホール、 3はスルーホール、 31はランド部、 4は表面層、 41は表面ビアホールである。
フロントページの続き (72)考案者 草谷 敏弘 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)考案者 角井 和久 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)考案者 鵜塚 良典 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)考案者 井上 孝義 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)考案者 前野 善信 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (1)
- 【請求項1】配線パターン(11)をプリントしたプリン
ト層(12)を多層に積層してなる多層配線板(1)にお
いて、前記各プリント層(12)、(12)間を接続する層
間ビアホール(2)と、積層された多層配線板(1)内
を連続して貫通するスルーホール(3)とにより各プリ
ント層(12)の配線パターン(11)を接続するととも
に、前記多層配線板(1)の表面に、一定間隔で表面ビ
アホール(41)を形成してなる表面層(4)を積層し、
かつ前記スルーホール(3)の上下端ランド部(31)、
(31)が前記表面ビアホール(41)に接続されてなるこ
とを特徴とするプリント配線板構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1989147038U JPH0651010Y2 (ja) | 1989-12-22 | 1989-12-22 | プリント配線板構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1989147038U JPH0651010Y2 (ja) | 1989-12-22 | 1989-12-22 | プリント配線板構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0385686U JPH0385686U (ja) | 1991-08-29 |
JPH0651010Y2 true JPH0651010Y2 (ja) | 1994-12-21 |
Family
ID=31693571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1989147038U Expired - Lifetime JPH0651010Y2 (ja) | 1989-12-22 | 1989-12-22 | プリント配線板構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0651010Y2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4832621B2 (ja) * | 1999-10-26 | 2011-12-07 | イビデン株式会社 | 多層プリント配線板 |
DE60027141T2 (de) | 1999-10-26 | 2006-12-28 | Ibiden Co., Ltd., Ogaki | Gedruckte mehrschichtleiterplatte und herstellungsverfahren für gedruckte mehrschichtleiterplatte |
JP2007251189A (ja) * | 2007-05-01 | 2007-09-27 | Ibiden Co Ltd | 多層プリント配線板 |
JP2007201509A (ja) * | 2007-05-01 | 2007-08-09 | Ibiden Co Ltd | 多層プリント配線板 |
JP2007201508A (ja) * | 2007-05-01 | 2007-08-09 | Ibiden Co Ltd | 多層プリント配線板 |
JP2008263222A (ja) * | 2008-06-23 | 2008-10-30 | Ibiden Co Ltd | 多層プリント配線板 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56138993A (en) * | 1980-04-01 | 1981-10-29 | Nippon Telegraph & Telephone | Method of producing multilayer printed cirucit board |
JPS6122691A (ja) * | 1984-07-10 | 1986-01-31 | 日本電気株式会社 | 厚膜薄膜混成多層配線基板 |
JPS6314494A (ja) * | 1986-07-07 | 1988-01-21 | 日本電気株式会社 | 多層回路基板 |
-
1989
- 1989-12-22 JP JP1989147038U patent/JPH0651010Y2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56138993A (en) * | 1980-04-01 | 1981-10-29 | Nippon Telegraph & Telephone | Method of producing multilayer printed cirucit board |
JPS6122691A (ja) * | 1984-07-10 | 1986-01-31 | 日本電気株式会社 | 厚膜薄膜混成多層配線基板 |
JPS6314494A (ja) * | 1986-07-07 | 1988-01-21 | 日本電気株式会社 | 多層回路基板 |
Also Published As
Publication number | Publication date |
---|---|
JPH0385686U (ja) | 1991-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5038252A (en) | Printed circuit boards with improved electrical current control | |
JPH023631Y2 (ja) | ||
JPH10303562A (ja) | プリント配線板 | |
JP2006019723A (ja) | 分割した導電層を伴う回路基板、その製造方法、この回路基板基板を用いた電気組立体、及びこの組立体を用いた情報処理システム | |
JP3562568B2 (ja) | 多層配線基板 | |
JPH0797705B2 (ja) | 多層セラミツク基板 | |
JPH0651010Y2 (ja) | プリント配線板構造 | |
JP2503725B2 (ja) | 多層配線基板 | |
JPH04340795A (ja) | プリント配線板 | |
JP2712295B2 (ja) | 混成集積回路 | |
JPH0642373Y2 (ja) | セラミック多層基板 | |
JP2863219B2 (ja) | 配線基板の形成方法 | |
JPH0590762A (ja) | 多層プリント配線板の製造方法 | |
JPS59151496A (ja) | セラミツク多層配線基板の製造方法 | |
JPH0183369U (ja) | ||
JPH01174970U (ja) | ||
JPS6362396A (ja) | スル−ホ−ルを有した基板構造 | |
JPH03117881U (ja) | ||
JPH04216695A (ja) | プリント基板 | |
JPH0534139Y2 (ja) | ||
JPS6269588A (ja) | 配線基板およびその製造方法 | |
JPS63261895A (ja) | 多層印刷配線板のスル−ホ−ル | |
JPS6240875U (ja) | ||
JPH10284837A (ja) | 多層プリント配線板の製造方法 | |
JPS62204368U (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |