JP7089453B2 - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP7089453B2
JP7089453B2 JP2018191375A JP2018191375A JP7089453B2 JP 7089453 B2 JP7089453 B2 JP 7089453B2 JP 2018191375 A JP2018191375 A JP 2018191375A JP 2018191375 A JP2018191375 A JP 2018191375A JP 7089453 B2 JP7089453 B2 JP 7089453B2
Authority
JP
Japan
Prior art keywords
filler
hole
wiring board
layer
copper plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018191375A
Other languages
English (en)
Other versions
JP2020061449A (ja
JP2020061449A5 (ja
Inventor
裕司 雪入
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2018191375A priority Critical patent/JP7089453B2/ja
Priority to US16/594,180 priority patent/US20200120798A1/en
Publication of JP2020061449A publication Critical patent/JP2020061449A/ja
Publication of JP2020061449A5 publication Critical patent/JP2020061449A5/ja
Application granted granted Critical
Publication of JP7089453B2 publication Critical patent/JP7089453B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、配線基板及びその製造方法に関する。
配線基板に含まれるコア基板にスルーホール(貫通孔)が形成される。スルーホールの壁面上にめっき層が形成され、その内側は樹脂及び無機フィラーを含有する充填材により充填される。コア基板の上下両面に配線層が設けられており、上記の壁面上のめっき層により、これら配線層の間の導通が可能となる。また、スルーホールの内側が充填材で充填されることにより、コア基板のスルーホールの上方及び下方にも配線層を形成することが可能となり、配線パターンの引き回しの自由度の向上及び配線密度の向上が可能となる。
特開平6-275959号公報 特開2006-216714号公報 特開2003-133672号公報
しかしながら、スルーホール内のめっき層とコア基板上の配線層との間で抵抗が上昇したり、断線が生じたりすることがある。抵抗の上昇及び断線は接続信頼性の低下につながる。
本発明は、接続信頼性を向上することができる配線基板及びその製造方法を提供することを目的とする。
配線基板の一態様は、スルーホールが形成されたコア基板と、前記スルーホールの壁面上に設けられた導電層と、樹脂を含有し、前記スルーホールの前記導電層の内側の部分を充填する充填材と、を有する。前記充填材は、前記導電層に接触する緩衝部と、前記スルーホール内で前記緩衝部の内側に設けられた主部と、を有する。前記主部は、前記緩衝部よりも高い割合で無機フィラーを含有する。
開示の技術によれば、接続信頼性を向上することができる。
第1の実施形態に係る配線基板の構造を示す断面図である。 導電層、充填材及び第1の配線層を示す断面図である。 第1の実施形態に係る配線基板の製造方法を示す断面図(その1)である。 第1の実施形態に係る配線基板の製造方法を示す断面図(その2)である。 第1の実施形態に係る配線基板の製造方法を示す断面図(その3)である。 第1の実施形態に係る配線基板の製造方法を示す断面図(その4)である。 第1の実施形態に係る配線基板の製造方法を示す断面図(その5)である。 第1の実施形態に係る配線基板の製造方法を示す断面図(その6)である。 第2の実施形態に係る配線基板の製造方法を示す断面図(その1)である。 第2の実施形態に係る配線基板の製造方法を示す断面図(その2)である。 第3の実施形態に係る半導体パッケージを示す断面図である。
本発明者は、従来の配線基板において接続信頼性の低下が生じる原因を究明すべく鋭意検討を行った。この結果、充填材に含まれる無機フィラーがスルーホール内のめっき層に直接接触して、充填材とめっき層との間に剥離が生じやすい箇所が存在することが明らかになった。充填材に含まれる樹脂は、スルーホール内のめっき層に対して接着性を有しているのに対し、無機フィラーは実質的に接着性を有していない。このため、無機フィラーがスルーホール内のめっき層に直接接触していると、充填材とめっき層との間に剥離が生じやすくなるのである。また、このような剥離が生じると、めっき層が充填材の熱変形を拘束できなくなることがあることが明らかになった。熱変形により充填材が膨張すると、充填材はスルーホール内からコア基板の上下方向に向けて突出しようとする。このため、コア基板の、充填材の上下方向に位置する配線層に、充填材から押し上げられる方向の応力が作用する。そして、このような応力により、スルーホール内のめっき層とコア基板上の配線層との間に剥離が発生し、スルーホール内のめっき層とコア基板上の配線層との間で電気抵抗が上昇したり、断線が生じたりする。
そこで、本発明者は、充填材とめっき層との間の剥がれを抑制すべく更に鋭意検討を行い、以下のような実施形態に想到した。以下、実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。
(第1の実施形態)
第1の実施形態について説明する。第1の実施形態は配線基板に関する。
[配線基板の構造]
先ず、配線基板の構造について説明する。図1は、第1の実施形態に係る配線基板の構造を示す断面図である。
図1に示すように、第1の実施形態に係る配線基板100は、支持体としてコア配線基板101を含む。コア配線基板101はガラスエポキシ樹脂や、ビスマレイミドトリアジン樹脂等の絶縁材料から形成されるコア基板102を含む。コア基板102の両面に銅等からなる第1の配線層104が形成されている。コア基板102には厚さ方向に貫通するスルーホール103が形成されており、スルーホール103の壁面上に導電層103Aが設けられている。スルーホール103の導電層103Aの内側の部分を充填する充填材103Bが設けられている。充填材103Bは樹脂を含有する。コア基板102の両側の第1の配線層104は導電層103Aを介して相互に接続される。後述するように、導電層103A及び第1の配線層104は同一の膜を共有する。
コア基板102の両側に第1の絶縁層105が形成されている。第1の絶縁層105には、第1の配線層104の接続部に到達するビアホール106が形成されており、第1の絶縁層105上に、ビアホール106内のビア導体を介して第1の配線層104に接続される第2の配線層107が形成されている。更に、コア基板102の両側において、第1の絶縁層105上に第2の絶縁層108が形成されている。第2の絶縁層108には、第2の配線層107の接続部に到達するビアホール109が形成されており、第2の絶縁層108上に、ビアホール109内のビア導体を介して第2の配線層107に接続される第3の配線層110が形成されている。
コア基板102の両側において、第2の絶縁層108上にソルダレジスト層120が形成されている。コア基板102の半導体チップと接続される側のソルダレジスト層120に第3の配線層110の接続部に達するビアホール121が形成されている。コア基板102の反対側のソルダレジスト層120には第3の配線層110の接続部に達する開口部125が形成されている。
コア基板102の半導体チップと接続される側において、第3の配線層110の接続部上に、ビアホール121を通じてソルダレジスト層120の上方まで突出する接続端子124が形成されている。接続端子124はポスト122及びその上のバンプ123を含む。
バンプ123の融点はポスト122の融点よりも低く、例えば、ポスト122は銅(Cu)若しくはニッケル(Ni)又はこれらの両方を含み、バンプ123は錫(Sn)又ははんだを含む。例えば、ポスト122は電解めっき法により形成された銅めっき膜を有し、その上にニッケルめっき膜が形成されていてもよい。はんだとしては、錫銀(SnAg)系合金、錫亜鉛(SnZn)系合金及び錫銅(SnCu)系合金等の無鉛はんだ、並びに鉛錫(PbSn)系合金の有鉛はんだが例示される。
ここで、スルーホール103、導電層103A、充填材103B及び第1の配線層104の詳細について説明する。図2は、導電層103A、充填材103B及び第1の配線層104を示す断面図である。
図2に示すように、コア基板102の両面に銅箔等の導電膜104Aが形成されており、コア基板102及び導電膜104Aにスルーホール103が形成されている。導電膜104Aの表面上及びスルーホール103の壁面上に無電解銅めっき膜201が形成され、無電解銅めっき膜201上に電解銅めっき膜202が形成されている。電解銅めっき膜202は、コア基板102の厚さ方向に垂直な面202A及びコア基板102の厚さ方向に平行な面202Bを有する。電解銅めっき膜202の面202B上に第1の充填材203が平面視で環状に形成されている。つまり、第1の充填材203の内側には、コア基板102の厚さ方向に延びる孔204が存在する。そして、孔204内に第2の充填材205が設けられている。また、電解銅めっき膜202の面202Aの上、第1の充填材203の表面(端面)の上、及び第2の充填材205の表面の上に、無電解銅めっき膜206が形成されている。更に、無電解銅めっき膜206の表面の上に、電解銅めっき膜207が形成されている。導電膜104Aは、例えば、コア基板102の表面に積層された銅箔である。
導電層103Aには、無電解銅めっき膜201及び電解銅めっき膜202のうちコア基板102の両面の間の部分が含まれる。充填材103Bには、第1の充填材203及び第2の充填材205が含まれる。第1の配線層104には、無電解銅めっき膜201及び電解銅めっき膜202のうちコア基板102の両面から外側の部分、導電膜104A、無電解銅めっき膜206並びに電解銅めっき膜207が含まれる。第1の充填材203は緩衝部の一例であり、第2の充填材205は主部の一例である。
例えば、スルーホール103の直径は200μm~500μmである。また、孔204の直径はスルーホール103の直径より小さく、例えば、100μm~400μmである。
第1の充填材203及び第2の充填材205は樹脂を含有する。第2の充填材205は更に無機フィラーを含有する。第1の充填材203は無機フィラーを含有しないか、第2の充填材205よりも低い割合で無機フィラーを含有する。
例えば、第2の充填材205は、(i)液状エポキシ樹脂、(ii)エポキシモノマー、(iii)硬化剤及び(iv)無機フィラーを含有する。
例えば、(i)液状エポキシ樹脂としては、常温で流動性をもつエポキシ樹脂を用いることができる。例えば、室温での粘度が20000mPa・s以下、特に10000mPa・s以下のエポキシ樹脂が好ましい。(i)液状エポキシ樹脂としては、ビスフェノールA型エポキシ樹脂及びビスフェノールF型エポキシ樹脂等が挙げられる。
例えば、(ii)エポキシモノマーとしては、モノエポキシモノマー、ジエポキシモノマー及びトリエポキシモノマー等のポリエポキシモノマー等が挙げられる。(ii)エポキシモノマーは、第2の充填材205のマトリックス樹脂の構成成分であり、希釈剤として第2の充填材205の粘度を調整することができる。
例えば、(iii)硬化剤としては、アミン系硬化剤が挙げられる。アミン系硬化剤としては、脂肪族(ポリ)アミン等が挙げられる。脂肪族(ポリ)アミンとしては、例えば、鎖状脂肪族ポリアミン、環状脂肪族アミン及び脂肪族アミン等が挙げられる。(iii)硬化剤は、エポキシ基の重合触媒又は架橋剤として機能する。
例えば、(iv)無機フィラーは、第2の充填材205の熱膨張を抑制する機能を有する。例えば、粒径が50μm以下、特に0.01μm~25μmの無機フィラーが好ましい。(iv)無機フィラーの材料としては、例えば、硫酸バリウム、シリカ(コロイダルシリカを含む。)、水酸化アルミニウム、水酸化マグネシウム、アルミナ、酸化チタン、酸化ジルコニウム、珪酸ジルコニウム、炭酸カルシウム、タルク、マイカ、ガラスビーズ、クレー、銅粉及び長石粉等が挙げられる。これらが2種以上用いられてもよい。
例えば、第1の充填材203は、(i)液状エポキシ樹脂、(ii)エポキシモノマー及び(iii)硬化剤を含有し、(iv)無機フィラーを含有しない。
第1の実施形態では、第1の充填材203は無機フィラーを含有しないか、第2の充填材205よりも低い割合で無機フィラーを含有する。従って、第1の充填材203は第2の充填材205よりも強固に電解銅めっき膜202に密着することができる。また、第2の充填材205に含まれる無機フィラーは第1の充填材203に接触するものの、電解銅めっき膜202には接触しにくい。このため、充填材103Bと導電層103Aとの間に優れた密着性を得ることができ、接続信頼性を向上することができる。
更に、第2の充填材205に高い割合で無機フィラーが含まれていても、優れた接続信頼性が得られるため、充填材103Bの硬化収縮を抑制することができ、充填材103Bの熱膨張係数をコア基板102の熱膨張係数と同程度に調整することができる。従って、配線基板100に良好な安定性を確保することができる。
なお、第1の充填材203中の無機フィラーの割合は低いほど好ましく、第1の充填材203が無機フィラーを含まないことが特に好ましい。より優れた電解銅めっき膜202との密着性を得るためである。
[配線基板の製造方法]
次に、配線基板の製造方法について説明する。図3~図8は、第1の実施形態に係る配線基板の製造方法を示す断面図である。図3~図6には、主に、導電層103A、充填材103B及び第1の配線層104の形成に関する工程を示す。図7~図8には、主に、絶縁層、配線層及びソルダレジスト層を形成する工程を示す。
先ず、図3(a)に示すように、コア基板102及び導電膜104Aを備えたコア配線基板101を準備する。例えば、導電膜104Aは銅箔である。コア配線基板101としては、配線基板100が複数個取れる大判の基板が使用される。つまり、コア配線基板101は、配線基板100に対応する構造体が形成される複数の領域を有している。
次いで、図3(b)に示すように、コア配線基板101に厚さ方向に貫通するスルーホール103を形成する。例えば、スルーホール103はドリルやレーザを用いた加工等により形成することができる。例えば、スルーホール103の直径は200μm~500μmとする。
その後、導電膜104Aの表面及びスルーホール103の壁面のデスミア処理を行い、図3(c)に示すように、導電膜104Aの表面上及びスルーホール103の壁面上に無電解銅めっき膜201を形成する。
続いて、図4(a)に示すように、無電解銅めっき膜201をめっき給電経路に利用する電解めっき法により、無電解銅めっき膜201上に電解銅めっき膜202を形成する。
次いで、図4(b)に示すように、スルーホール103内に第1の充填材203を充填する。例えば、第1の充填材203はスクリーン印刷法により充填することができる。第1の充填材203はスルーホール103内で電解銅めっき膜202上に設けられる。
その後、第1の充填材203を硬化させ、図4(c)に示すように、第1の充填材203のうち電解銅めっき膜202の表面から突出している部分を除去して、電解銅めっき膜202の表面と第1の充填材203の表面とを面一にする。第1の充填材203がエポキシ樹脂等の熱硬化性樹脂を含む場合、加熱処理により第1の充填材203を硬化させることができる。例えば、第1の充填材203の突出している部分は、バフ研磨又はロール研磨により除去することができる。
続いて、図5(a)に示すように、第1の充填材203に厚さ方向に貫通する孔204を形成する。孔204の直径はスルーホール103の直径より小さい。例えば、孔204はドリルやレーザを用いた加工等により形成することができる。例えば、孔204の直径は100μm~400μmとする。
次いで、孔204の壁面のデスミア処理を行い、図5(b)に示すように、孔204内に第2の充填材205を充填する。例えば、第2の充填材205はスクリーン印刷法により充填することができる。第2の充填材205はスルーホール103内で第1の充填材203上に形成される。なお、孔204の壁面のデスミア処理は必要に応じて行えばよい。
その後、第2の充填材205を硬化させ、図5(c)に示すように、第2の充填材205のうち電解銅めっき膜202の表面から突出している部分を除去して、電解銅めっき膜202の表面と第2の充填材205の表面とを面一にする。第2の充填材205がエポキシ樹脂等の熱硬化性樹脂を含む場合、加熱処理により第2の充填材205を硬化させることができる。例えば、第2の充填材205の突出している部分は、バフ研磨又はロール研磨により除去することができる。
続いて、電解銅めっき膜202の表面、第1の充填材203の表面(端面)、及び第2の充填材205の表面のデスミア処理を行う。そして、図6(a)に示すように、電解銅めっき膜202の表面上、第1の充填材203の表面(端面)上、及び第2の充填材205の表面上に無電解銅めっき膜206を形成する。
次いで、図6(b)に示すように、無電解銅めっき膜206をめっき給電経路に利用する電解めっき法により、無電解銅めっき膜206上に電解銅めっき膜207を形成する。
その後、図6(c)に示すように、電解銅めっき膜207、無電解銅めっき膜206、電解銅めっき膜202、無電解銅めっき膜201及び導電膜104Aを加工する。例えば、電解銅めっき膜207、無電解銅めっき膜206、電解銅めっき膜202、無電解銅めっき膜201及び導電膜104Aの加工は、フォトリソグラフィ及びエッチングにより行うことができる。このようにして、導電層103A、充填材103B及び第1の配線層104が形成される。
上記のように、導電層103Aには、無電解銅めっき膜201及び電解銅めっき膜202のうちコア基板102の両面の間の部分が含まれる。充填材103Bには、第1の充填材203及び第2の充填材205が含まれる。第1の配線層104には、導電膜104A、無電解銅めっき膜201及び電解銅めっき膜202のうちコア基板102の両面から外側の部分、無電解銅めっき膜206並びに電解銅めっき膜207が含まれる。
導電層103A、充填材103B及び第1の配線層104の形成後、図7(a)に示すように、コア基板102の両側に未硬化の樹脂フィルムを貼付し、加熱処理して硬化させることにより、第1の絶縁層105を形成する。第1の絶縁層105は、エポキシ樹脂又はポリイミド樹脂等の絶縁樹脂から形成される。液状樹脂を塗布することにより、第1の絶縁層105を形成してもよい。その後、コア基板102の両側の第1の絶縁層105をレーザで加工することにより、第1の配線層104の接続部に到達するビアホール106を第1の絶縁層105に形成する。
続いて、図7(b)に示すように、コア基板102の両側において、ビアホール106内のビア導体を介して第1の配線層104に接続される第2の配線層107を第1の絶縁層105上に形成する。
第2の配線層107はセミアディティブ法によって形成することができる。ここで、第2の配線層107の形成方法について詳しく説明する。先ず、第1の絶縁層105上及びビアホール106の内面に無電解めっき法又はスパッタ法により、銅等からなるシード層(不図示)を形成する。次いで、シード層上に、第2の配線層107を形成する部分に開口部が設けられためっきレジスト層(不図示)を形成する。続いて、シード層をめっき給電経路に利用する電解めっき法により、めっきレジスト層の開口部に銅等からなる金属めっき層を形成する。その後、めっきレジスト層を除去する。次いで、金属めっき層をマスクにしてシード層をウェットエッチングにより除去する。このようにして、シード層及び金属めっき層を含む第2の配線層107を形成することができる。
第2の配線層107の形成後、図7(c)に示すように、コア基板102の両側において、第1の絶縁層105上に、第2の配線層107の接続部上にビアホール109が設けられた第2の絶縁層108を形成する。第2の絶縁層108は、第1の絶縁層105と同様の方法で形成することができる。
更に、同じく図7(c)に示すように、コア基板102の両側において、ビアホール109内のビア導体を介して第2の配線層107に接続される第3の配線層110を第2の絶縁層108上に形成する。第3の配線層110は、第2の配線層107と同様の方法で形成することができる。
次いで、図8(a)に示すように、コア基板102の両側において、第2の絶縁層108上にソルダレジスト層120を形成する。その後、コア基板102の半導体チップと接続される側のソルダレジスト層120に第3の配線層110の接続部に達するビアホール121を形成する。また、コア基板102の反対側のソルダレジスト層120に第3の配線層110の接続部に達する開口部125を形成する。
ソルダレジスト層120は、感光性のエポキシ樹脂又はアクリル樹脂等の絶縁樹脂から形成される。樹脂フィルムの貼り付け又は液状樹脂の塗布により、ソルダレジスト層120を形成してもよい。ビアホール121及び開口部125は、露光及び現像により形成することができる。ソルダレジスト層120に非感光性のエポキシ樹脂又はポリイミド樹脂等の絶縁樹脂を用いてもよい。この場合、ビアホール121及び開口部125は、レーザ加工又はブラスト処理により形成することができる。
続いて、図8(b)に示すように、コア基板102の半導体チップと接続される側において、第3の配線層110の接続部上に、ビアホール121を通じてソルダレジスト層120の上方まで突出する接続端子124を形成する。接続端子124はポスト122及びバンプ123を含む。
次いで、図8(b)に示す構造体を切断線CLに沿ってスライサー等により切断する。これにより、配線基板100に対応する構造体が個片化され、大判のコア配線基板101から第1の実施形態に係る配線基板100が複数得られる。このようにして、図1に示す第1の実施形態に係る配線基板100を製造することができる。
このような方法によれば、導電層103Aとの密着性が優れた充填材103Bを備えた配線基板100を製造することができる。
(第2の実施形態)
次に、第2の実施形態について説明する。第2の実施形態は、製造方法の点で第1の実施形態と相違する。図9~図10は、第2の実施形態に係る配線基板の製造方法を示す断面図である。
第2の実施形態では、まず、第1の実施形態と同様にして、電解銅めっき膜202の形成までの工程を実行する(図4(a)参照)。次いで、図9(a)に示すように、浸漬処理(ディップ処理)により電解銅めっき膜202の表面上に第1の充填材203を形成し、仮硬化させる。第1の充填材203としては、第1の実施形態で用いるものよりも低粘度の樹脂を含有するものを用いる。第1の実施形態では、一時的に第1の充填材203によってスルーホール103が充填されるが(図4(b)~(c)参照)、第2の実施形態では、空間が残存し、孔204がスルーホール103内に形成される。
その後、孔204の壁面のデスミア処理を行い、図9(b)に示すように、孔204内に第2の充填材205を充填する。例えば、第2の充填材205はスクリーン印刷法により充填することができる。第2の充填材205はスルーホール103内で第1の充填材203上に形成される。なお、孔204の壁面のデスミア処理は必要に応じて行えばよい。
続いて、第2の充填材205を硬化させ、図9(c)に示すように、第2の充填材205のうち電解銅めっき膜202の表面から突出している部分、及び第1の充填材203のうち厚さ方向で電解銅めっき膜202上の部分を除去する。このようにして、電解銅めっき膜202の表面と、第1の充填材203の表面(端面)と、第2の充填材205の表面とを面一にする。第2の充填材205がエポキシ樹脂等の熱硬化性樹脂を含む場合、加熱処理により第2の充填材205を硬化させることができる。例えば、第2の充填材205の突出している部分及び第1の充填材203のうち厚さ方向で電解銅めっき膜202上の部分は、バフ研磨又はロール研磨により除去することができる。
次いで、電解銅めっき膜202の表面、第1の充填材203の表面(端面)、及び第2の充填材205の表面のデスミア処理を行い、図10(a)に示すように、電解銅めっき膜202の表面上、第1の充填材203の表面(端面)上、及び第2の充填材205の表面上に無電解銅めっき膜206を形成する。
その後、図10(b)に示すように、無電解銅めっき膜206をめっき給電経路に利用する電解めっき法により、無電解銅めっき膜206上に電解銅めっき膜207を形成する。
続いて、図10(c)に示すように、電解銅めっき膜207、無電解銅めっき膜206、電解銅めっき膜202、無電解銅めっき膜201及び導電膜104Aを加工する。例えば、電解銅めっき膜207、無電解銅めっき膜206、電解銅めっき膜202、無電解銅めっき膜201及び導電膜104Aの加工は、フォトリソグラフィ及びエッチングにより行うことができる。このようにして、導電層103A、充填材103B及び第1の配線層104が形成される。
更に、第1の実施形態と同様にして、第1の絶縁層105の形成以降の工程を実行することにより、配線基板100を完成させる(図8(b))。
このような方法によっても、導電層103Aとの密着性が優れた充填材103Bを備えた配線基板100を製造することができる。
(第3の実施形態)
次に、第3の実施形態について説明する。第3の実施形態は半導体パッケージに関する。図1は、第3の実施形態に係る半導体パッケージ500を示す断面図である。
図1に示すように、第3の実施形態に係る半導体パッケージ500は、第1の実施形
態に係る配線基板100、半導体チップ300、バンプ312、アンダーフィル樹脂33
0及び外部接続端子331を有する。
半導体チップ300は、バンプ312を介して接続端子124に接続される接続端子311を含む。接続端子311は、例えば電極パッドである。バンプ312には、例えば、はんだボールが用いられる。はんだボールの材料としては、バンプ123と同様に、錫銀(SnAg)系合金、錫亜鉛(SnZn)系合金及び錫銅(SnCu)系合金等の無鉛はんだ、並びに鉛錫(PbSn)系合金の有鉛はんだが例示される。半導体チップ300と配線基板100のソルダレジスト層120との間に、エポキシ樹脂等のアンダーフィル樹脂330が充填されている。
配線基板100の半導体チップ300とは反対側の面において、第3の配線層110上に外部接続端子331が設けられている。外部接続端子331には、例えば、バンプ312と同様のはんだボールが用いられる。
このような半導体パッケージ500を製造するには、個片化後の配線基板100を準備し、バンプ312を用いて、半導体チップ300を配線基板100にフリップチップ実装する。半導体チップ300の実装後、半導体チップ300とソルダレジスト層120との間にアンダーフィル樹脂330を充填する。また、外部接続端子331を第3の配線層110上に形成する。
このようにして、半導体パッケージ500を製造することができる。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
100 配線基板
101 コア配線基板
102 コア基板
103 スルーホール
103A 導電層
103B 充填材
104 第1の配線層
104A 導電膜
201 無電解銅めっき膜
202 電解銅めっき膜
203 第1の充填材
204 孔
205 第2の充填材
206 無電解銅めっき膜
207 電解銅めっき膜
300 半導体チップ
330 アンダーフィル樹脂
500 半導体パッケージ

Claims (7)

  1. スルーホールが形成されたコア基板と、
    前記スルーホールの壁面上に設けられた導電層と、
    樹脂を含有し、前記スルーホールの前記導電層の内側の部分を充填する充填材と、
    を有し、
    前記充填材は、
    前記導電層に接触する緩衝部と、
    前記スルーホール内で前記緩衝部の内側に設けられた主部と、
    を有し、
    前記主部は、前記緩衝部よりも高い割合で無機フィラーを含有することを特徴とする配線基板。
  2. 前記緩衝部は無機フィラーを含有しないことを特徴とする請求項1に記載の配線基板。
  3. 前記緩衝部及び前記主部は同種の樹脂を含有することを特徴とする請求項1又は2に記載の配線基板。
  4. 前記樹脂はエポキシ樹脂であることを特徴とする請求項3に記載の配線基板。
  5. コア基板にスルーホールを形成する工程と、
    前記スルーホールの壁面上に導電層を形成する工程と、
    樹脂を含有する充填材で、前記スルーホールの前記導電層の内側の部分を充填する工程と、
    を有し、
    前記充填材を形成する工程は、
    前記導電層に接触する緩衝部を形成する工程と、
    前記スルーホール内で前記緩衝部の内側に主部を形成する工程と、
    を有し、
    前記主部は、前記緩衝部よりも高い割合で無機フィラーを含有することを特徴とする配線基板の製造方法。
  6. 前記緩衝部を形成する工程は、
    前記緩衝部の原料で前記スルーホールを充填する工程と、
    前記緩衝部の原料に孔を形成する工程と、
    を有することを特徴とする請求項5に記載の配線基板の製造方法。
  7. 前記緩衝部を浸漬法により形成することを特徴とする請求項5に記載の配線基板の製造方法。
JP2018191375A 2018-10-10 2018-10-10 配線基板及びその製造方法 Active JP7089453B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018191375A JP7089453B2 (ja) 2018-10-10 2018-10-10 配線基板及びその製造方法
US16/594,180 US20200120798A1 (en) 2018-10-10 2019-10-07 Wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018191375A JP7089453B2 (ja) 2018-10-10 2018-10-10 配線基板及びその製造方法

Publications (3)

Publication Number Publication Date
JP2020061449A JP2020061449A (ja) 2020-04-16
JP2020061449A5 JP2020061449A5 (ja) 2021-11-25
JP7089453B2 true JP7089453B2 (ja) 2022-06-22

Family

ID=70160717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018191375A Active JP7089453B2 (ja) 2018-10-10 2018-10-10 配線基板及びその製造方法

Country Status (2)

Country Link
US (1) US20200120798A1 (ja)
JP (1) JP7089453B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024014927A1 (ko) * 2022-07-14 2024-01-18 주식회사 엘지에너지솔루션 회로 기판, 회로 기판 어셈블리 및 이를 포함하는 디바이스

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127439A (ja) 1999-10-27 2001-05-11 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2011228676A (ja) 2010-03-29 2011-11-10 Kyocera Corp 配線基板およびその実装構造体
JP2013197201A (ja) 2012-03-16 2013-09-30 Fujitsu Ltd 配線板の製造方法、配線板およびビアの構造
JP5561279B2 (ja) 2009-09-02 2014-07-30 パナソニック株式会社 プリント配線板、ビルドアップ多層基板とその製造方法
JP2014175485A (ja) 2013-03-08 2014-09-22 Ibiden Co Ltd 配線板及びその製造方法
JP2015150885A (ja) 2014-02-19 2015-08-24 味の素株式会社 支持体付き樹脂シート

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6193910B1 (en) * 1997-11-11 2001-02-27 Ngk Spark Plug Co., Ltd. Paste for through-hole filling and printed wiring board using the same
KR100833723B1 (ko) * 1999-10-26 2008-05-29 이비덴 가부시키가이샤 다층프린트배선판 및 다층프린트배선판의 제조 방법
US7629541B2 (en) * 2006-06-19 2009-12-08 Endicott Interconnect Technologies, Inc. High speed interposer
JP5056080B2 (ja) * 2007-03-07 2012-10-24 日本電気株式会社 多層プリント配線板及びその製造方法
JP2009283739A (ja) * 2008-05-23 2009-12-03 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法
JP4713682B1 (ja) * 2010-02-25 2011-06-29 パナソニック株式会社 多層配線基板、及び多層配線基板の製造方法
JP5585426B2 (ja) * 2010-12-07 2014-09-10 Tdk株式会社 配線板、電子部品内蔵基板、配線板の製造方法及び電子部品内蔵基板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127439A (ja) 1999-10-27 2001-05-11 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP5561279B2 (ja) 2009-09-02 2014-07-30 パナソニック株式会社 プリント配線板、ビルドアップ多層基板とその製造方法
JP2011228676A (ja) 2010-03-29 2011-11-10 Kyocera Corp 配線基板およびその実装構造体
JP2013197201A (ja) 2012-03-16 2013-09-30 Fujitsu Ltd 配線板の製造方法、配線板およびビアの構造
JP2014175485A (ja) 2013-03-08 2014-09-22 Ibiden Co Ltd 配線板及びその製造方法
JP2015150885A (ja) 2014-02-19 2015-08-24 味の素株式会社 支持体付き樹脂シート

Also Published As

Publication number Publication date
JP2020061449A (ja) 2020-04-16
US20200120798A1 (en) 2020-04-16

Similar Documents

Publication Publication Date Title
US8987901B2 (en) Component built-in wiring board and manufacturing method of component built-in wiring board
KR102237870B1 (ko) 인쇄회로기판 및 그 제조방법과 이를 이용하는 반도체 패키지
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
JP2009260255A (ja) 半導体装置および多層配線基板ならびにそれらの製造方法
JP2011210795A (ja) 積層板、積層板の製造方法、プリント配線基板および半導体装置
JP7032212B2 (ja) 配線基板、半導体パッケージ及び配線基板の製造方法
KR20040100949A (ko) 반도체 패키지의 제조 방법, 및 반도체 장치의 제조 방법
US20200105651A1 (en) Wiring board
CN110459521B (zh) 覆晶封装基板和电子封装件
JP2022025342A (ja) 配線基板及びその製造方法
JP5543754B2 (ja) 半導体パッケージ及びその製造方法
KR101355732B1 (ko) 배선기판 제조방법
JP7089453B2 (ja) 配線基板及びその製造方法
JP2013065811A (ja) プリント回路基板及びその製造方法
JP2017152477A (ja) プリント配線板
JP6464762B2 (ja) 半導体パッケージ基板、および半導体パッケージと、半導体パッケージ基板の製造方法、および半導体パッケージの製造方法
JP2007019275A (ja) 半導体装置、基板及び半導体装置の製造方法
JP4065264B2 (ja) 中継基板付き基板及びその製造方法
KR102107035B1 (ko) 인쇄회로기판 및 그 제조방법
JP2013102020A (ja) 半導体パッケージ基板
US20230411264A1 (en) Laminated wiring board
US20230413452A1 (en) Laminated wiring board
US20230005830A1 (en) Semiconductor apparatus
JP5509295B2 (ja) 半導体装置
JP7087369B2 (ja) 微細配線層付きキャリア基板および微細配線層付き半導体パッケージ基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210906

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220610

R150 Certificate of patent or registration of utility model

Ref document number: 7089453

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150