JP2013197201A - 配線板の製造方法、配線板およびビアの構造 - Google Patents

配線板の製造方法、配線板およびビアの構造 Download PDF

Info

Publication number
JP2013197201A
JP2013197201A JP2012061029A JP2012061029A JP2013197201A JP 2013197201 A JP2013197201 A JP 2013197201A JP 2012061029 A JP2012061029 A JP 2012061029A JP 2012061029 A JP2012061029 A JP 2012061029A JP 2013197201 A JP2013197201 A JP 2013197201A
Authority
JP
Japan
Prior art keywords
hole
core
layer
conductive
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012061029A
Other languages
English (en)
Other versions
JP5895635B2 (ja
Inventor
Hideaki Yoshimura
英明 吉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2012061029A priority Critical patent/JP5895635B2/ja
Priority to US13/799,221 priority patent/US9107314B2/en
Priority to KR1020130028189A priority patent/KR101441236B1/ko
Publication of JP2013197201A publication Critical patent/JP2013197201A/ja
Priority to US14/789,639 priority patent/US20150305157A1/en
Application granted granted Critical
Publication of JP5895635B2 publication Critical patent/JP5895635B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889Interfaces, e.g. between probe and tester
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/032Materials
    • H05K2201/0323Carbon
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09545Plated through-holes or blind vias without lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09554Via connected to metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】導電性のコア基材と複数の貫通スルーホールビアを備えた配線板において、コア接続用ビアをコア基材と電気的に接続させるためにビアを別途設ける必要が無く、配線板に発生する熱応力を低減可能な技術を提供する。
【解決手段】配線板の製造方法は、コア基材に外側貫通孔を形成する工程と、外側貫通孔に絶縁樹脂を充填する工程と、コア接続用ビアが形成される部分の絶縁樹脂表面に第1の導電層を形成する工程と、第1の導電層の周囲にランドを形成する工程と、第1の導電層を形成する工程とランドを形成する工程の後にコア基材に配線層を積層する工程と、外側貫通孔より小径で且つコア基材と配線層を貫通する内側貫通孔を絶縁樹脂を貫通するように形成する工程と、内側貫通孔の内璧面を第1の導電膜により被覆する工程と有し、第1の導電層とランドを介してコア基材と第1の導電膜とが電気的に接続される。
【選択図】図1

Description

本発明は、配線板の製造方法、配線板およびビアの構造に関する。
半導体素子を搭載する配線板や、半導体ウエハやLSIチップの検査に使用される試験用配線板には、カーボンファイバーに樹脂材料を含浸させて形成したカーボンファイバー強化プラスチック(CFRP)をコア基材に備える製品がある。CFRPを備えたコア基材は、例えばガラスエポキシ基材と比較して熱膨張率が低い。そのため、配線板のコア基材にCFRPを用いることで、配線板の熱膨張率を搭載する半導体素子の熱膨張率に近づけ、配線板と半導体素子との間における熱応力の低減を図る場合がある。
試験用配線板としては、プローブカードが広く知られている。プローブカードの表面上には、半導体ウエハやLSIチップが配置され、高温動作試験や低温動作試験などが実施される。プローブカードのコア基材にCFRPを用いることで、プローブカードの熱膨張率を半導体ウエハやLSIチップの熱膨張率に近づけることができる。その結果、例えばプローブカードの導電パッドおよびLSIチップの電極ピンの位置ずれを回避できる。
コア基材の両面に配線層を積層する場合、配線層の層間接続を行うための貫通スルーホールビアが形成されることが多い。貫通スルーホールビアは、基板を厚さ方向に貫通する貫通孔を形成し、例えば貫通孔の内壁面にめっきを被着させることで形成される。
CFRPといった導電性を有するコア基材を有する配線板では、コア基材と貫通スルーホールビアとの電気的な短絡を回避するべく、貫通スルーホールビアを形成する貫通孔を2重構造とする場合がある。例えば、基板に下孔用貫通孔およびその内側に形成される内側貫通孔を形成し、これら2重構造の貫通孔の間に絶縁樹脂を充填する貫通スルーホールビアが知られている。
一方、コア基材が導電性であることを利用して、このコア基材を特定の電源層(グランド層を含む)として用いる場合がある。この場合、貫通スルーホールビアをコア基材と電気的に絶縁する必要が無く、貫通スルーホールビアを1重構造とする場合がある。
ところで、2重構造の貫通スルーホールビアは下孔用貫通孔を形成する必要があるため、コア基材に含まれるカーボンファイバーの切断断面積が1重構造の貫通スルーホールビアと相違する。従って、配線板に1重構造と2重構造の導通スルーホールが混在して形成されると、熱膨張率や弾性率などといった物性が部分的に相違し、熱応力に起因する歪が配線板に発生する要因となる。
これに対して、配線板に形成される貫通スルーホールビアを全て2重のビア構造に統一し、配線層に発生する熱応力の低減を図ることが提案されている。更に、電源層としてのコア基材と貫通スルーホールビアを導通する場合、絶縁層を挟んで位置するコア基材側と配線層側の導体パターン同士を接続するマイクロビアを絶縁層に別途形成し、マイクロビアを介して上記導通を確保することも提案されている。
特開2009−290124号公報 特表2009−544153号公報 特開2009−99616号公報
しかしながら、配線層における絶縁層は、ガラス繊維などといった繊維に絶縁樹脂を含浸させたプリプレグを硬化させて形成する場合がある。このような絶縁層にマイクロビアを形成するためにレーザを用いる場合がある。その際、絶縁層に含まれる繊維を切断するために、レーザの出力を比較的大きくする必要がある。そうすると、マイクロビアを形成するビア孔の開口径や、穿孔深さが所望の寸法通りに精度よく形成することが難しくなる。そして、ビア孔の開口径や穿孔深さが所望の寸法よりも大きくなると、フィルめっきによってビア孔を充填することが難しくなることも懸念される。
また、ビア孔を穿孔する絶縁層の表面は銅箔などによって覆われていることが多く、ビア孔を穿孔する前工程として、ビア孔を形成する部分の銅箔をエッチングなどによって除去する必要がある。従って、導電性を有するコア基材と複数の貫通スルーホールビアを備えた配線板において、コア基材と電気的に接続して配置される貫通スルーホールビア(以下、コア接続用ビアという)の構造については改善の余地があると考えられる。
本件は、導電性を有するコア基材と複数の貫通スルーホールビアを備えた配線板において、コア接続用ビアをコア基材と電気的に接続させるためにビアを別途設ける必要が無く、配線板に発生する熱応力を低減可能な技術を提供することを目的とする。
本件の一観点による配線板の製造方法は、導電性を有するコア基材と、複数の貫通スルーホールビアとを備えた配線板の製造方法であって、前記コア基材における前記貫通スルーホールビアが形成される部分に前記コア基材を貫通する外側貫通孔を形成する工程と、前記外側貫通孔に絶縁樹脂を充填する工程と、前記複数の貫通スルーホールビアのうち前記コア基材と電気的に接続されるコア接続用ビアが形成される部分における前記絶縁樹脂の表面に第1の導電層を形成する工程と、前記第1の導電層の周囲に、前記コア基材と前記第1の導電層とを電気的に接続するランドを形成する工程と、前記第1の導電層を形成する工程および前記ランドを形成する工程の後、前記コア基材に配線層を積層する工程と、前記外側貫通孔よりも小径で且つ前記コア基材および前記配線層を貫通する内側貫通孔を、前記絶縁樹脂を貫通するように形成する工程と、前記内側貫通孔の内璧面を第1の導電膜により被覆する工程とを有し、前記第1の導電層および前記ランドを介して前記コア基材と前記第1の導電膜とが電気的に接続されることを特徴とする。
本件の別の観点による配線板は、導電性を有するコア基材と、前記コア基材に積層された配線層と、前記コア基材および前記配線層を貫通する複数の貫通スルーホールビアとを備え、前記複数の貫通スルーホールビアのうち前記コア基材と電気的に接続されるコア接続用ビアは、前記コア基材を貫通する外側貫通孔と、前記外側貫通孔よりも小径で且つ前記コア基材および前記配線層を貫通する内側貫通孔と、前記外側貫通孔と前記内側貫通孔との間に形成された絶縁樹脂部と、前記内側貫通孔の内壁面を被覆する第1の導電膜と、前記絶縁樹脂部の表面および周囲に形成され、前記コア基材と前記第1の導電膜とを電気的に接続するコア接続用導電部とを有することを特徴とする。
更に、本件の別の観点によるコア接続用ビアの構造は、導電性を有するコア基材を備えた配線板に複数設けられる貫通スルーホールビアのうち前記コア基材と電気的に接続されるコア接続用ビアの構造であって、前記コア基材を貫通する外側貫通孔と、前記外側貫通孔よりも小径で且つ前記コア基材および前記コア基材に積層された配線層を貫通する内側貫通孔と、前記外側貫通孔と前記内側貫通孔との間に形成された絶縁樹脂部と、前記内側貫通孔の内壁面を被覆する第1の導電膜と、前記絶縁材の表面および周囲に形成され、前
記コア基材と前記第1の導電膜とを電気的に接続するコア接続用導電部とを有することを特徴とする。
本件によれば、導電性を有するコア基材と複数の貫通スルーホールビアを備えた配線板において、コア接続用ビアをコア基材と電気的に接続させるためにビアを別途設ける必要が無く、しかも配線板に発生する熱応力を低減可能な技術を提供することが可能である。
第1実施形態に係るプリント配線板の断面図である。 第1実施形態に係るプリント配線板の製造工程を示す断面図(その1)である。 第1実施形態に係るプリント配線板の製造工程を示す断面図(その2)である。 第1実施形態に係るプリント配線板の製造工程を示す断面図(その3)である。 第1実施形態に係るプリント配線板の製造工程を示す断面図(その4)である。 第1実施形態に係るプリント配線板の製造工程を示す断面図(その5)である。 第1実施形態に係るプリント配線板の製造工程を示す断面図(その6)である。 第1実施形態に係るプリント配線板の製造工程を示す断面図(その7)である。 第1実施形態に係るプリント配線板の製造工程を示す断面図(その8)である。 第1実施形態に係るプリント配線板の製造工程を示す断面図(その9)である。 第1実施形態に係るプリント配線板の製造工程を示す断面図(その10)である。 第1実施形態に係るプリント配線板の製造工程を示す断面図(その11)である。 第1実施形態に係るプリント配線板の製造工程を示す断面図(その12)である。 第1実施形態に係るプリント配線板の製造工程を示す断面図(その13)である。 第1実施形態に係るプリント配線板の製造工程を示す断面図(その14)である。 第1実施形態に係るプリント配線板の製造工程を示す断面図(その15)である。 第1実施形態に係るプリント配線板の製造工程を示す断面図(その16)である。 第1変形例に係るプリント配線板の断面図である。 第1変形例に係る配線層の形成工程を示す図である。 第2変形例に係るプリント配線板の断面図である。 第2実施形態に係るプリント配線板の断面図である。
実施形態に係る配線板およびその製造方法を、図面を参照して説明する。以下の実施形態の構成は例示であり、本件は実施形態の構成に限定されない。
[第1実施形態]
<プリント配線板>
図1は、第1実施形態に係るプリント配線板1の断面図である。プリント配線板1は、例えば、半導体ウエハやLSIチップの検査に使用されるプローブカード用の基板や半導体素子を搭載する配線基板として用いることができる。プリント配線板1は、導電性を有するコア基材10、およびコア基材10の上下面(両面)に積層形成された配線層20を備える。
コア基材10は、導電性を有するカーボンファイバー(炭素繊維)強化プラスチック(CFRP)を含む導電層10A、および導電層10Aの両面(上下面)に形成される導電性のランド10Bを有する。コア基材10の導電層10Aを形成するCFRPは、例えば、カーボンファイバーの織布にエポキシ樹脂といった熱硬化性樹脂を含浸して得たプリプレグを加熱および加圧することで形成することができる。導電層10Aに含まれるカーボンファイバーは、導電層10Aの平面方向に展延するように配向している。
導電層10Aにおけるカーボンファイバーに含浸させる樹脂材料は、上記エポキシ樹脂に限られない。例えば、ポリサルホン、ポリエーテルサルホン、ポリフェニルサルホン、ポリフタルアミド、ポリアミドイミド、ポリケトン、ポリアセタール、ポリイミドなどの樹脂をカーボンファイバーに含浸させてもよい。また、カーボンファイバーに含浸させる樹脂材料には、無機フィラーが含まれていてもよい。無機フィラーとしては、例えばシリカ粉末、アルミナ粉末、水酸化マグネシウム粉末、窒化アルミニウム粉末、水酸化アルミニウム粉末などが挙げられる。無機フィラーの重量平均粒径や、樹脂材料における無機フィラーの含有率を変更することで、コア基材10の熱膨張率を調節することができる。また、カーボンファイバーの形態は織布に限られず、例えば不織布であってもよい。なお、例えば、シリカ粉末、アルミナ粉末、水酸化マグネシウム粉末は、熱膨張の調節、弾性率を増加させるために寄与する。また、水酸化アルミニウム粉末は、カーボンファイバーに含浸させる樹脂材料に含ませることで導電層10Aの難燃性を向上させることができる。他にも、カーボンファイバーに含浸させる樹脂材料に水酸化カルシウム粉末、水酸化亜鉛粉末などを添加してもよく、水酸化アルミニウム粉末と同様に、導電層10Aにおける難燃性の向上に寄与する。
コア基材10の両面には、一組の配線層20が積層して形成されている。配線層20は、絶縁層20Aおよび導体パターン層20Bを備える。図1に示す配線層20は、絶縁層20Aの上に導体パターン層20Bが積層された2層構造を有しているが、3層以上の積層構造を有していてもよい。
絶縁層20Aは、例えばガラス繊維クロスに樹脂材料を含浸して得たプリプレグを加熱および加圧することで形成することができる。ガラス繊維クロスに含浸させる樹脂材料は、例えば、カーボンファイバーに含浸させる樹脂材料として上掲した樹脂材料を用いてもよい。
導体パターン層20Bは、ランド21および配線パターン22を有する。導体パターン層20Bに用いる材料は導電材料であれば特に限定されないが、例えば銅箔などを用いることができる。配線パターン22には、例えばソルダーレジストなどといったオーバーコート層(図示せず)が積層される。ここで、オーバーコート層に用いる材料は絶縁材料であれば特に限定されないが、例えばエポキシ樹脂などであってもよい。
また、プリント配線板1の下面側に配置されたランド21は、例えばプローブカード(図示せず)の電極端子と電気的に接続されていてもよい。また、プリント配線板1の上面側に配置されたランド21は、例えば半導体ウエハのバンプ電極と電気的に接続されていてもよい。また、後述する他の実施形態のように、各配線層20に、更にビルドアップ層
を積層する場合などには、ビアを介してビルドアップ層の配線部とランド21とが電気的に接続されてもよい。
ここで、プリント配線板1における貫通スルーホールビアの構造について説明する。プリント配線板1の平面方向には、層間接続を行うための貫通スルーホールビアが複数設けられている。上述のようにコア基材10は導電性を有しており、本実施形態においては特定電位の電源層(グランド層を含む)として用いられている。プリント配線板1における複数の貫通スルーホールビアは、コア基材10と電気的に接続されるコア接続用ビア30、および、コア基材10と電気的に独立した(絶縁された)コア独立用ビア40を有する。プリント配線板1は、コア接続用ビア30とコア独立用ビア40とが平面方向に混在している。
図1には、プリント配線板1に設けられたコア接続用ビア30とコア独立用ビア40とを一つずつ示されているが、プリント配線板1に形成されるコア接続用ビア30およびコア独立用ビア40の数は特定の数に限定されない。
プリント配線板1における貫通スルーホールビア(コア接続用ビア30、コア独立用ビア40)は、いわゆる2重ビア構造(ビア・イン・ビア構造)を有し、コア基材10およびその両面に積層された配線層20を厚さ方向に貫通する。ここでは、まずコア接続用ビア30について説明し、続いてコア独立用ビア40について説明する。
コア接続用ビア30は、外側貫通孔31と、内側貫通孔32と、絶縁樹脂部33と、導電膜31A,32Aと、コア接続用導電部34を有する。
外側貫通孔31は、コア基材10をその上面から下面にかけてコア基材10を厚さ方向に貫通する下孔である。内側貫通孔32は、外側貫通孔31よりも小径で且つコア基材10およびその両面に積層された一組の配線層20を貫通する貫通孔である。
外側貫通孔31および内側貫通孔32は例えば円形断面を有し、同心状に配置されている。外側貫通孔31および内側貫通孔32の軸心は、例えばコア基材10の厚さ方向に沿って形成されている。但し、上述した外側貫通孔31および内側貫通孔32の態様については例示であり、例えば外側貫通孔31および内側貫通孔32は、多角形や楕円形などといった円形以外の断面を有していてもよい。
絶縁樹脂部33は、外側貫通孔31と内側貫通孔32との間に形成されており、絶縁樹脂によって形成されている。導電膜31Aは、外側貫通孔31の内壁面を被覆する導電材料であり、第2の導電膜の一例である。導電膜31Aは、コア基材10の内周面および絶縁樹脂部33の外周面の間に介在している。導電膜32Aは、内側貫通孔32の内壁面を被覆する導電材料であり、第1の導電膜の一例である。本実施形態において、導電膜31A,32Aは、例えば銅めっきによって形成されているが、他の導電材料を用いて形成してもよい。
また、縁樹脂部33は、コア基材10の断面内において、内側貫通孔32の内壁面を被覆する導電膜32Aと導電層10Aとの間の絶縁を確保し、相互間が電気的に短絡することを回避するために設けられる。絶縁樹脂部33に用いる樹脂材料は特定の種類に限定されないが、例えば、導電層10Aに含まれるカーボンファイバーに含浸させる樹脂材料として上掲したものを用いてもよい。
コア接続用導電部34は、上述のランド10Bおよび蓋めっき部10Cを有する。蓋めっき部10Cは、例えば銅めっきによって形成されているが、これには限定されない。蓋めっき部10Cは、絶縁樹脂部33の両面を被覆するように被着形成されており、内側貫通孔32の内壁面を被覆する導電膜32Aおよびランド10Bの双方に接続されている。
一方、ランド10Bは、コア基材10における導電層10Aの表面のうち、蓋めっき部10Cの周囲(外側貫通孔31の周囲)に形成されている。ランド10Bは、例えば環状に形成されているが、他の形状を有していてもよい。ランド10Bは、蓋めっき部10Cの他、コア基材10の導電層10Aと電気的に接続されている。ここで、ランド10Bは、導電層10Aの表面(上面または下面)に露出するカーボンファイバーと電気的に接続される。更に、外側貫通孔31の内壁面は導電膜31Aによって被覆されているため、この導電膜31Aが外側貫通孔31の内壁面に露出するカーボンファイバーと電気的に接続される。これにより、ランド10Bと導電層10Aとの間の電気的な接続を好適に得ることができる。
以上のように、コア接続用ビア30は、ランド10Bおよび蓋めっき部10Cを有するコア接続用導電部34を介して、コア基材10における導電層10Aと外側貫通孔31の内壁面に形成される導電膜32Aとが電気的に接続される。従って、プリント配線板1によれば、コア基材10の導電層10Aを、例えば電源層、或いはグランド層として利用することができる。
次に、コア独立用ビア40について説明する。コア独立用ビア40は、外側貫通孔41と、内側貫通孔42と、絶縁樹脂部43と、導電膜41A,42Aとを有する。
外側貫通孔41、内側貫通孔42、絶縁樹脂部43、導電膜41A,42Aは、それぞれ、コア接続用ビア30における外側貫通孔31、内側貫通孔32、絶縁樹脂部33、導電膜31A,32Aに対応している。
すなわち、コア独立用ビア40の外側貫通孔41は、コア基材10を厚さ方向に貫通する下孔である。コア独立用ビア40の外側貫通孔41は、コア接続用ビア30の外側貫通孔31と同径である。コア独立用ビア40の内側貫通孔42は、外側貫通孔41よりも小径で且つコア基材10およびその上下面に積層された配線層20を貫通する貫通孔である。外側貫通孔41および内側貫通孔42は、同心状に形成されており、外側貫通孔41と内側貫通孔42との間に絶縁樹脂部43が形成されている。また、コア独立用ビア40の内側貫通孔42は、コア接続用ビア30の内側貫通孔32と同径としてもよい。
また、導電膜41Aは、外側貫通孔41の内壁面を被覆し、コア基材10の内周面および絶縁樹脂部43の外周面の間に介在する導電材料である。導電膜42Aは、内側貫通孔42の内壁面を被覆する導電材料である。導電膜41A,42Aは、例えば銅めっきによって形成されているが、他の導電材料を用いてもよい。また、縁樹脂部43は、コア基材10の断面内において、内側貫通孔42の内壁面を被覆する導電膜42Aと導電層10Aとの間の絶縁を確保し、相互間が電気的に短絡することを回避するために設けられる。絶縁樹脂部43に用いる樹脂材料は特定の種類に限定されないが、例えば、導電層10Aに含まれるカーボンファイバーに含浸させる樹脂材料として上掲したものを用いてもよい。
コア独立用ビア40においては、コア接続用ビア30が備えるコア接続用導電部34を有していない点でコア接続用ビア30と相違する。これにより、コア独立用ビア40における内側貫通孔42の内壁面に形成される導電膜42Aと、コア基材10の導電層10Aとの絶縁が確保される。
従って、コア独立用ビア40のうち、内側貫通孔42の内壁面に形成される導電膜42Aは、例えば導電層10Aとは異なる電位の電源層(グランド層を含む)に接続されるビアや信号配線と電気的に接続される信号配線用ビアとして機能することができる。また、コア独立用ビア40のうち、外側貫通孔41の内壁面に形成される導電膜41Aは、コア基材10の導電層10Aと電気的に接続されることで当該導電層10Aと同一の電位となる。従って、例えばコア基材10の導電層10Aがグランド層を兼ねている場合、外側貫通孔41の内壁面に形成される導電膜41Aは、グランド層と接続されるグランドビア(
接地電位用ビア)として機能することができる。
また、プリント配線板1によれば、その平面方向に複数の貫通スルーホールビアが設けられるところ、コア接続用ビア30とコア独立用ビア40を共に2重ビア構造とした。そして、コア独立用ビア40の外側貫通孔41は、コア接続用ビア30の外側貫通孔31と同径である。その結果、コア接続用ビア30とコア独立用ビア40とにおいて、コア基材10に含まれるカーボンファイバーの切断断面積を近づけることができる。
従って、プリント配線板1の平面方向において、熱膨張率や弾性率などといった物性が部分的に異なってしまうことを回避できる。よって、プリント配線板1に生じる熱応力を低減することができ、以って歪の発生を抑制できる。
更に、コア接続用ビア30においては、絶縁樹脂部33の表面および周囲にコア接続用導電部34を形成し、コア接続用導電部34を介してコア基材10と導電膜31Aとを電気的に接続するようにした。
このようなコア接続用ビア30の構造によれば、例えば特許文献1の図10に記載された配線基板のように、コア接続用ビア30とコア基材10とを電気的に接続するために、マイクロビアを別途設ける必要が無い。
例えば、コア基材10の表面に形成されるランド10Bと、配線層20における導体パターン層20Bとを電気的に導通させるために、レーザ加工によってガラス繊維クロスを含む絶縁層20Aにマイクロビアを別途形成することが不要となる。
従って、ビア孔を形成する際に開口径や穿孔深さなどの寸法誤差が生じやすくなる絶縁層20Aへのレーザ加工を避けつつ、コア基材10とコア接続用ビア30との電気的な接続を良好に得ることができる。
更には、絶縁層20Aに対してレーザを用いたビア孔の形成が不要となるため、その前工程として、絶縁層20Aの表面のうちビア孔を形成する部分を覆っている銅箔24をエッチングなどによって除去する手間が不要となる。従って、プリント製造板1の製造工程がより一層簡易なものとなり、生産効率を高めることができる。
なお、本実施形態に係るプリント配線板1は、コア接続用ビア30およびコア独立用ビア40が複数設けられているところ、外側貫通孔31,41はコア基材10の平面方向に相互に均等に配置されていることが好ましい。例えば、外側貫通孔31,41を、格子状に配置してもよい。この場合、格子の各頂点間隔は等しく、各頂点の位置と外側貫通孔31,41の軸心が一致するように、外側貫通孔31,41をコア基材10の平面方向に均等に配置してもよい。これにより、プリント製造板1の平面方向において、その熱膨張率にばらつきが生じることを抑制することができる。
<プリント配線板の製造方法>
次に、プリント配線板1の製造方法について説明する。図2〜図17は、第1実施形態に係るプリント配線板1の製造工程を示す断面図である。
<コア基材の製造工程>
図2および図3は、コア基材10を形成する工程を示す図である。コア基材10は、上述のように、CFRPを含む導電層10Aを備えた基材である。コア基材10の形成にあたって、図2および図3に示すように、カーボンファイバーの織布にエポキシ樹脂を含浸させたプリプレグ11を複数枚重ね合わせて、銅箔12で挟み、加熱および加圧する。その結果、プリプレグ11に含まれる樹脂が硬化することで導電層10Aが形成される。また、銅箔12は、後工程におけるパターニングを経て、図1に示されるランド10Bを形成する。コア基材10に含まれるプリプレグ11の積層数は任意に選択することができる。本実施形態では、コア基材10の表面に形成される銅箔12が、第2の導体層の一例と
なる。
プリプレグ11に用いられるカーボンファイバーは、熱膨張率が低く、弾性率が高い。カーボンファイバーの熱膨張率は例えば略0ppm/℃であり、このカーボンファイバーに樹脂を含浸させたプリプレグ11の熱膨張率は、例えば数ppm/℃程度となる。プリプレグ11の圧着は、例えば、真空プレス法、真空ラミネータ等のラミネータ、積層板プレス機などを用いて行うことができる。加熱および加圧処理によって、カーボンファイバーに含浸している樹脂が硬化すると、導電層10Aが形成される。導電層10Aの表面を被覆する銅箔12は、コア基材10(導電層10A)の表面を保護すること、コア基材10(導電層10A)にめっきを施す際にめっき給電層として使用することなどの目的で設けられている。
<外側貫通孔形成工程>
図4は、コア基材10に、貫通スルーホールビア(コア接続用ビア30、コア独立用ビア40)の外側貫通孔31,41を形成する工程を示す。コア基材10には、所定の位置に、コア接続用ビア30の外側貫通孔31とコア独立用ビア40の外側貫通孔41が形成される。外側貫通孔31,41の穿孔は、例えばドリルによる切削加工、パンチング金型による打ち抜き加工、或いは、レーザによるアブレーション加工などによって行うことができる。外側貫通孔31,41の孔径は、導電膜31A,32Aと導電膜41A,42Aとの間の短絡が起こらず、且つ、歩留まりを高めることができるような寸法として、上述した内側貫通孔32,42の孔径に応じて決定してもよい。一例として、内側貫通孔32,42の孔径が一般的な0.25mm程度である場合に、外側貫通孔31,41の孔径を
0.7mm程度の大きさに決定してもよい。
<外側貫通孔壁面のめっき処理>
図5は、外側貫通孔31,41の内壁面にめっきを施す工程を示す図である。本実施形態では、外側貫通孔31,41の内壁面を銅めっきによって被覆する。これにより、図1に示される導電膜31A,41Aが形成される。
コア基材10に外側貫通孔31,41を形成する際、例えばドリルの摩耗などによって外側貫通孔31,41の内壁面が粗面(凹凸面)となる場合がある。そうすると、外側貫通孔31,41の内壁面にCFRPの切り粉が付着して残留しやすくなる。これに対して、外側貫通孔31,41の内壁面に、無電解銅めっきや電解銅めっきを施すようにしている。これによれば、外側貫通孔31,41の内壁面にCFRPの切り粉が残留しても、導電膜31A,41Aと導電膜32A,42Aとが短絡することを抑制できる。なお、本工程では、上記めっき処理において、銅箔12を電解めっきの陰極として使用して銅めっきを析出させている。図中の符号121は、銅箔12の表面に析出した銅めっきにより形成される導電膜を表している。
また、外側貫通孔31,41の内壁面を導電膜31A,41Aによって被覆すると、当該内壁面が平滑となり、後工程において外側貫通孔31,41に絶縁樹脂を充填しやすくなる。そうすると、絶縁樹脂中にボイド(気泡)が発生しにくくなり、コア基材10の導電層10Aと内側貫通孔32の内壁面を被覆する導電膜32Aとが電気的に短絡することを抑制できる。なお、導電膜31A,41Aを形成する銅めっきの厚さは、任意の厚さに設定することができるが、例えば一般に信頼度が高いとされている0.025mm程度の厚さに設定してもよい。
<絶縁樹脂の充填工程>
図6は、外側貫通孔31,41に絶縁樹脂を充填する工程を示す図である。外側貫通孔31,41の内壁面を銅めっきにより被覆することで導電膜31A,41Aを形成した後
、外側貫通孔31,41には絶縁樹脂が充填される。外側貫通孔31,41に充填された絶縁樹脂には、例えば加熱されることで硬化する熱硬化樹脂を用いるようにしてもよい。外側貫通孔31,41に充填された絶縁樹脂によって、絶縁樹脂部33,43が形成される。なお、外側貫通孔31,41に充填する絶縁樹脂には、例えば熱膨張率の低いシリカ粉末などの無機フィラーを添加してもよい。これにより、コア基材10の熱膨張率を低くすることに寄与し、熱応力に起因する歪の発生を低減しやすくなる。なお、外側貫通孔31,41に充填した絶縁樹脂が硬化した後、外側貫通孔31,41から突出する部分については、例えば研削を行うことなどの平坦化処理により絶縁樹脂の表面を平坦化するとよい。
<無電解銅めっき工程/レジスト膜形成工程>
図7は、無電解銅めっき工程およびレジスト膜形成工程を示す図である。外側貫通孔31,41に絶縁樹脂部33,43を形成した後、コア基材10の両面に対して無電解銅めっきを施し、無電解銅めっき層13を形成する。
その後、コア基材10の両面に形成した無電解銅めっき層13の表面に、例えばフォトリソグラフィ用のレジスト膜14を形成する。そして、レジスト膜14に対して、露光、現像操作を行うことでレジスト膜14のパターニングを行う。このようにして、レジスト膜14のうち、コア基材10の表面上においてコア接続用ビア30を形成する部分に開口部14Aを形成する。つまり、コア基材10の平面方向において、外側貫通孔31に充填された絶縁樹脂の表面部分に開口部14Aが重なるように、レジスト膜14をパターン形成する。
<電解銅めっき工程>
図8は、コア基材10の両面に電解銅めっきを施す工程を示す図である。この工程では、上述の無電解銅めっき工程においてコア基材10の両面に形成した無電解銅めっき層13を給電層として用い、レジスト膜14をマスクとしてコア基材10の両面に電解銅めっきを施す。これにより、レジスト膜14の開口部14Aが形成されている部分に電解銅めっき層15が形成される。電解銅めっき層15は、最終的に、図1に示される蓋めっき部10Cを形成する。電解銅めっき層15は第1の導電層の一例である。
コア基材10の両面に電解銅めっき層15を形成した後、レジスト膜14を除去する。なお、電解銅めっき層15の厚さは特定の厚さに限定されるものではないが、例えば20〜25μm程度の厚さに設定してもよい。
<ランド形成工程>
図9〜図11は、コア基材10の両面に、ランド10Bを形成する工程を示す図である。図9は、コア基材10の両面にレジスト膜16を形成した状態を示す。コア基材10における表面全面に塗布したレジスト膜16に露光、現像操作を行うことで、レジスト膜16のパターニングが行われる。その際、後続するエッチング工程において、図1に示したランド10Bが、外側貫通孔31(絶縁樹脂部33)および外側貫通孔41(絶縁樹脂部43)の周囲に形成されるように、レジスト膜16のパターニングを行う。具体的には、隣接する貫通スルーホールビアのランド10B同士が電気的に独立して配置されるように、レジスト膜16に開口部16Aをパターン形成する。ここで、外側貫通孔31については、絶縁樹脂部33の両面に電解銅めっき層15が形成されている。従って、外側貫通孔31の周囲に形成されるランド10Bは、電解銅めっき層15の周囲に形成されていると言い表すことができる。
図10は、レジスト膜16をマスクとしてエッチングを行った状態を示す。レジスト膜16をマスクとしてエッチングを行うことにより、開口部16Aに対応する部分における無電解銅めっき層13、導電膜121および銅箔12が除去される。図11は、レジスト膜16を除去した状態を示す。エッチングを行った後、続いてレジスト膜16の除去を行
う。更に、コア基材10の両面全体に対してエッチングを行い、無電解銅めっき層13を除去する。図9および図10に示す工程により、外側貫通孔31における電解銅めっき層15の周囲と、外側貫通孔41の周囲に、ランド10Bを互いに独立した状態で形成することができる。ランド10Bは、銅箔12およびその表面の導電膜121を含んで形成される。
なお、本実施形態では、上記無電解銅めっき工程において、コア基材10の表面に無電解銅めっき層13を形成しているが、これは電解銅めっき工程において電解銅めっき層15を形成する際の給電層として利用する他、下記の目的を意図したものである。すなわち、コア基材10の表面に無電解銅めっき層13を形成しておくことで、エッチング後にレジスト膜16を剥離しやすくなる。例えば、外側貫通孔31,41の絶縁樹脂部33,43の表面に無電解銅めっき層13を形成しない場合、絶縁樹脂部33,43に直接レジスト膜16が形成される。そうすると、例えば有機樹脂同士が結合してしまい、レジスト膜16を絶縁樹脂部33,43から剥離しにくくなる。これに対して、絶縁樹脂部33,43の表面に無電解銅めっき層13を形成しておくことで、レジスト膜16の除去時にレジスト膜16を容易に剥離することができる。
<配線層の形成工程>
図12および図13は、配線層20を形成する工程を示す図である。図12に示すように、コア基材10の両面を挟み込むためのプリプレグ23および銅箔24を用意する。プリプレグ23は、例えばガラス繊維クロスにエポキシ樹脂などといった樹脂材料を含浸したプリプレグである。コア基材10の両面に対して、プリプレグ23、銅箔24の順に積層する。そして、コア基材10をプリプレグ23および銅箔24によって挟み込み、加熱および加圧することで、プリプレグ23を硬化させる。その結果、図13に示されるように、プリプレグ23、銅箔24、およびコア基材10が一体となる。なお、プリプレグ23は図1に示される絶縁層20Aを形成し、銅箔24は図1に示される導体パターン層20Bを形成する。なお、図12以降において、作図上、銅箔12の表面に形成されている導電膜121の図示を省略している。
<内側貫通孔形成工程>
図14は、内側貫通孔32,42を形成する工程を示す図である。図14に示されるように、コア基材10およびその両面に積層された一組の配線層20を厚さ方向に貫通するように、内側貫通孔32,42が形成される。内側貫通孔32,42の穿孔は、例えばドリルによる切削加工、パンチング金型による打ち抜き加工、或いは、レーザによるアブレーション加工などによって行うことができる。
<内側貫通孔壁面のめっき処理>
図15は、内側貫通孔32,42の内壁面にめっき処理を施す工程を示す図である。本実施形態では、内側貫通孔32,42の内壁面を銅めっきによって被覆する。これにより、図1に示される導電膜32A,42Aが形成される。ここで、図めっき処理において、銅箔12を電解めっきの陰極として使用して銅めっきを析出させている。なお、このめっき処理において、図5に示した導電膜121と同様、内側貫通孔32,42の内壁面に加えて銅箔24の表面にも実際には導電膜が形成されることになるが、便宜上、その図示を省略している。
<導体パターン層形成工程>
図16および図17は、導体パターン層を形成する工程を示す図である。図16に示す工程では、銅箔24の表面にレジスト膜25を形成する。レジスト膜25は、図1に示した導体パターン層20Bを形成する部分が開口部25Aとなるようにパターニングされる。続いて、図17に示すように、レジスト膜25をマスクとしてエッチングを行う。これ
により、レジスト膜25における開口部25Aが設けられた位置における銅箔24が除去される。エッチングを行った後、残存する銅箔24およびその表面に形成されている導電膜を含んで導体パターン層20B(ランド21、配線パターン22)が形成される。
以上の各工程を経て、図1に示されるプリント配線板1を製造することができる。なお、上述したレジスト膜14を形成する工程においては、プリント配線板1におけるランド10Bおよび蓋めっき部10Cの端部同士が上下に重なるように、レジスト膜14のパターンニングを行うようにしてもよい。これにより、プリント配線板1において、ランド10Bと蓋めっき部10Cとの間の電気的な導通が良好に得られる。
その際、ランド10Bおよび蓋めっき部10Cが平面方向に重なり合うラップ幅は、任意の寸法に定めることができる。例えば、レジスト膜14を形成する工程において、レジスト膜14における開口部14Aの径を外側貫通孔31の径よりも大きくし、外側貫通孔31に充填された絶縁樹脂の全面を開口部14Aから露出させてもよい。開口部14Aと外側貫通孔31における径の差を調節することで、ランド10Bおよび蓋めっき部10Cの上記ラップ幅を所望の寸法に調整できる。なお、本実施形態では、外側貫通孔31の内側に銅めっきが施されている。そのため、レジスト膜14の開口部14Aおよび外側貫通孔31を同径とし、双方の輪郭が上下に重なるようにレジスト膜14をパターニングしてもよい。その場合においても、導電膜31Aの小口端部と蓋めっき部10Cとの電気的な導通が得られる。従って、ランド10B、導電膜31A、蓋めっき部10C、導電膜32Aの相互間の電気的な接続を良好に得ることができる。
以上のように、本実施形態に係るプリント配線板1の製造方法においては、コア接続用ビア30に関し、外側貫通孔31を形成する前にコア基材10の表面に銅箔12を形成する。そして、コア接続用ビア30を形成する部分に開口部14Aがパターン形成されたレジスト膜14をマスクとして電解銅めっき層15を形成する。そして、コア基材10に形成された電解銅めっき層15およびランド21を形成する部分に形成したレジスト膜16をマスクとしてエッチングを行い、コア基材10および配線層20を貫通する内側貫通孔32を形成する。プリント配線板1の上記製造方法によれば、コア接続用ビア30における内側貫通孔32の周囲に、蓋めっき部10Cおよびランド21を容易に形成することができる。その結果、絶縁層20Aに対するレーザ加工を避けつつ、コア基材10とコア接続用ビア30との間の電気的な接続を容易に確保することが可能となる。
<変形例>
図18は、第1変形例に係るプリント配線板1Aの断面図である。図18に示すプリント配線板1Aでは、複数の導体パターン層20Bと絶縁層20Aとが交互に積層して配線層20'が形成されている。図19は、第1変形例に係る配線層20'の形成工程を示す図である。コア基材10については、第1実施形態と同様である。
図19に示すように、配線層20'を形成する際には、プリプレグ23、配線シート2
6、プリプレグ23、銅箔24を、コア基材10の両面に位置合わせして配置し、加熱および加圧することで配線層20'をコア基材10と一体に形成する。配線シート26は、
例えば絶縁樹脂シート26Aの両面に配線パターン26Bを形成したものである。配線シート26は、例えばガラス繊維クロスを含む絶縁樹脂シートの両面に銅箔を被着した両面銅張り基板の銅箔層を所定パターンにエッチングを行うことにより形成してもよい。コア基材10に配線層20'を一体に形成した後の工程は、図14に示した内側貫通孔形成工
程以降の各工程を経て、図18に示すプリント配線板1Aを製造することができる。
また、図1に示すプリント配線板1は、例えば配線層20の表面にビルドアップ部が積層されていてもよい。図20は、第2変形例に係るプリント配線板1Bの断面図である。
プリント配線板1Bは、各配線層20の表面に積層された一組のビルドアップ部50を備える。ビルドアップ部50は、絶縁層、配線パターン、およびビアを有する配線層が積層されたものである。図20に示す例では、ビルドアップ部50は、2層のビルドアップ層50A、50Bを有しているが、その積層数は任意の数に設定できる。また、本変形例のように配線層20の上にビルドアップ部50を積層する場合には、内側貫通孔32,42の内部に絶縁樹脂部35,45が形成される。絶縁樹脂部35,45を形成する絶縁樹脂は特定の種類に限定されないが、例えば絶縁樹脂部33,43と同種の樹脂を用いてもよい。
1層目のビルドアップ層50Aは、絶縁層51Aおよび配線パターン52Aと、配線層20におけるランド21と電気的に接続するビア53Aとを備える。2層目のビルドアップ層50Bは、絶縁層51Bおよび配線パターン52Bと、ビア53Bとを備える。各ビルドアップ層における配線パターン52A,52Bは、各コア接続用ビア30およびビア53A,53Bを介して電気的に接続される。
ビルドアップ部50は、例えばビルドアップ法によって形成することができる。例えば、配線層20の両面に、エポキシフィルム等の絶縁性樹脂フィルムをラミネートして絶縁層51Aを形成し、レーザ加工などにより、ビア53Aを形成するビア孔を形成する。その際、上記ビア孔は、底面にて配線層20の最上層に形成されているランド21が露出するように絶縁層51Aに開口させる。次に、デスミア処理によりビア孔の内面および絶縁層51Aの表面に無電解銅めっき層を形成する。続いて、この無電解銅めっき層の表面にレジスト膜を被着し、露光および現像操作により、ビア53Aおよび配線パターン52Aとなる部分が露出するようにレジスト膜のパターニングを行う。
次に、無電解銅めっき層の表面に形成されたレジスト膜をマスクとし、かつ無電解銅めっき層をめっき給電層として電解銅めっきを施す。これにより、無電解銅めっきが露出している部分に電解銅めっきが形成される。また、ビア孔には電解銅めっきが充填され、ビア53Aが形成される。次に、上記レジスト膜を除去し、絶縁層51Aの表面に露出している無電解銅めっき層をエッチングして除去することにより、配線パターン52Aがパターン形成される。2層目のビルドアップ層50Bも、1層目のビルドアップ層50Aと同様の工程にて形成することができる。
最上層となるビルドアップ層50Bには、半導体素子を接続するための電極、或いは外部接続端子を接合するための接続パッドをパターン形成する。そして、この電極或いは外部接続端子を除いてソルダーレジスト層(図示せず)によって被覆する。なお、外部に露出する電極或いは外部接続端子については、金めっきなどといった保護めっきを施してもよい。なお、上記変形例では、絶縁性樹脂フィルムを用いてビルドアップ部50の絶縁層51Aを形成する例を説明したが、例えば表面に銅箔が張り付けられた樹脂シートを用いてもよい。以上のように、本実施形態に係るプリント配線板の製造方法には、種々のバリエーションを採用することができる。
[第2実施形態]
次に、第2実施形態について説明する。図21は、第2実施形態に係るプリント配線板1Cの断面図である。第1実施形態に係るプリント配線板1と共通する部位については同一の符号付すことで詳しい説明を省略する。プリント配線板1Cでは、貫通スルーホールビア(コア接続用ビア30、コア独立用ビア40)における外側貫通孔31,41の内壁面にめっきを施す工程を省略している。
プリント配線板1Cにおいて、コア基材10の表面にはランド10B'が形成されてい
る。ランド10B'は、コア接続用ビア30における外側貫通孔31の周囲に形成されて
おり、コア基材10の表面および蓋めっき部10Cに対して接続されている。コア接続用ビア30は、コア基材10の導電層10Aと電気的に接続される貫通スルーホールビアである。図21に示す形態のように、外側貫通孔31の内壁面にめっきを形成しない場合においても、導電層10Aの上面または下面に露出したカーボンファイバーとランド10B'との間で電気的接続を得ることができる。一方、ランド10B'は、コア接続用ビア30における内側貫通孔32の内壁面に形成された導電膜32Aと、蓋めっき部10Cを介して電気的に接続される。以上のことから、外側貫通孔31の内壁面がめっきによって被覆されていなくても、ランド10B'および蓋めっき部10Cを介してコア接続用ビア30
の導電膜32Aをコア基材10の導電層10Aと電気的に接続することが可能である。
但し、導電層10Aに含まれるカーボンファイバーは、導電層10Aの平面方向に展延するように配向しているため、導電層10Aの表面(上面、下面)からのカーボンファイバーの露出は不規則なものとなりやすい。よって、導電層10Aの表面から露出するカーボンファイバーにランド10B'を接続する場合、外側貫通孔31の内壁面から規則的に
露出するカーボンファイバーにめっき接続を行う場合よりも、電気的な導通が得られにくくなる。そこで、図21に示すように、プリント配線板1Cにおけるランド10B'は、
第1実施形態のランド10Bに比べて、導電層10A表面との接触面積を増大させるよう
にした。これにより、導電層10Aの表面から露出するカーボンファイバーとランド10B'との電気的な導通を確保しやすくなる。
なお、プリント配線板1Cにおいて、ランド10B'および蓋めっき部10Cの端部同
士は上下に重なっており、双方間の電気的な導通が容易に得られるようになっている。その際、ランド10B'および蓋めっき部10Cが重なり合うラップ幅は、任意に定めるこ
とができる。プリント配線板1Cを製造するにあたり、第1実施形態において説明したレジスト膜14を形成する工程において、レジスト膜14の開口部14Aの径を外側貫通孔31の径よりも大きくし、開口部14A内に外側貫通孔31の輪郭が含まれるようにするとよい。開口部14Aおよび外側貫通孔31における径の差を調節することで、ランド10B'および蓋めっき部10Cのラップ幅を所望の寸法に調整することができる。
なお、プリント配線板1Cのように、ランド10B'の表面積を大きく確保する場合、
製造時に導電層10Aの樹脂材料に含まれていた水分が蒸発して発生した水蒸気を外部に逃がしにくくなる。そこで、上記水蒸気を外部に逃がすためのガス抜き穴を、導電層10Aの表面を覆う銅箔24に形成するとよい。ガス抜き穴を形成する位置、大きさ、および数などは自由に設定することができる。なお、導電層10Aを形成する樹脂材料から水蒸気が発生するタイミングとしては、外側貫通孔31に充填した絶縁樹脂を熱硬化させるために加熱処理を行うタイミングなどが一例として挙げられる。
以上述べた各実施形態および変形例は、本件の本旨を逸脱しない範囲において種々の変更を加えることができる。また、上述までの実施形態および変形例は、可能な限りこれらを組み合わせて実施することができる。
例えば、上述までの実施形態においては、コア接続用ビア30における蓋めっき部10Cを、コア基材10の両面に形成していたが、コア基材10における何れか一方の表面に蓋めっき部10Cを設けるようにしてもよい。この場合、ランド10B(10B')は、
コア基材10の表面のうち、少なくとも蓋めっき部10Cが形成される方の面に形成することで、コア基材10に含まれるカーボンファイバーと蓋めっき部10Cとを電気的に接続することができる。つまり、コア基材10における少なくとも何れか一方の表面に蓋めっき部10Cを形成すれば、ランド10B(10B')を介して、コア接続用ビア30の
内側貫通孔32の内壁面に形成された導電膜32Aと導電層10Aとを電気的に接続できる。なお、蓋めっき部10Cを、コア基材10の片面に形成する場合に比べて、両面に形
成する場合の方が電気抵抗を小さくすることができる。
以上の実施形態および変形例に関し、更に以下の付記を開示する。
(付記1)
導電性を有するコア基材と、複数の貫通スルーホールビアとを備えた配線板の製造方法であって、
前記コア基材における前記貫通スルーホールビアが形成される部分に前記コア基材を貫通する外側貫通孔を形成する工程と、
前記外側貫通孔に絶縁樹脂を充填する工程と、
前記複数の貫通スルーホールビアのうち前記コア基材と電気的に接続されるコア接続用ビアが形成される部分の前記絶縁樹脂表面に第1の導電層を形成する工程と、
前記第1の導電層の周囲にランドを形成する工程と、
前記第1の導電層を形成する工程および前記ランドを形成する工程の後、前記コア基材に配線層を積層する工程と、
前記外側貫通孔よりも小径で且つ前記コア基材および前記配線層を貫通する内側貫通孔を、前記絶縁樹脂を貫通するように形成する工程と、
前記内側貫通孔の内璧面を第1の導電膜により被覆する工程と
を有し、
前記第1の導電層および前記ランドを介して前記コア基材と前記コア接続用ビアの前記第1の導電膜とが電気的に接続されることを特徴とする配線板の製造方法。
(付記2)
前記第1の導電層を形成する工程において、前記コア基材の表面のうち前記コア接続用ビアが形成される部分に開口部がパターニングされたレジスト膜をマスクとして前記第1の導電層を前記コア基材の表面に形成することを特徴とする付記1に記載の配線板の製造方法。
(付記3)
前記外側貫通孔を形成する工程の前に、前記コア基材の表面に第2の導電層を形成する工程を更に有し、
前記ランドを形成する工程において、前記コア基材に形成された前記第1の導電層および前記ランドを形成する部分に第2のレジスト膜を形成し、前記第2のレジスト膜をマスクとしてエッチングを行うことを特徴とする付記1または2に記載の配線板の製造方法。(付記4)
前記絶縁樹脂を充填する工程の前に、前記外側貫通孔の内壁面を第2の導電膜により被覆する工程を更に有することを特徴とする付記1から3の何れかに記載の配線板の製造方法。
(付記5)
前記第1の導電層を形成する工程において、前記第1の導電層を前記コア基材の両面に形成することを特徴とする付記1から3の何れかに記載の配線板の製造方法。
(付記6)
導電性を有するコア基材と、
前記コア基材に積層された配線層と、
前記コア基材および前記配線層を貫通する複数の貫通スルーホールビアと
を備え、
前記複数の貫通スルーホールビアのうち前記コア基材と電気的に接続されるコア接続用ビアは、
前記コア基材を貫通する外側貫通孔と、
前記外側貫通孔よりも小径で且つ前記コア基材および前記配線層を貫通する内側貫通孔と、
前記外側貫通孔と前記内側貫通孔との間に形成された絶縁樹脂部と、
前記内側貫通孔の内壁面を被覆する第1の導電膜と、
前記絶縁樹脂部の表面および周囲に形成され、前記コア基材と前記第1の導電膜とを電気的に接続するコア接続用導電部とを有することを特徴とする配線板。
(付記7)
前記外側貫通孔の内壁面は、第2の導電膜により被覆されていることを特徴とする付記6に記載の配線板。
(付記8)
前記コア接続用導電部は、前記コア基材の両面に形成されていることを特徴とする付記6または7に記載の配線板。
(付記9)
導電性を有するコア基材を備えた配線板に複数設けられる貫通スルーホールビアのうち前記コア基材と電気的に接続されるコア接続用ビアの構造であって、
前記コア基材を貫通する外側貫通孔と、
前記外側貫通孔よりも小径で且つ前記コア基材および前記コア基材に積層された配線層を貫通する内側貫通孔と、
前記外側貫通孔と前記内側貫通孔との間に形成された絶縁樹脂部と、
前記内側貫通孔の内壁面を被覆する第1の導電膜と、
前記絶縁樹脂部の表面および周囲に形成され、前記コア基材と前記第1の導電膜とを電気的に接続するコア接続用導電部とを有することを特徴とするコア接続用ビアの構造。
(付記10)
前記外側貫通孔の内壁面は、第2の導電膜により被覆されていることを特徴とする付記9に記載のコア接続用ビアの構造。
(付記11)
前記コア接続用導電部は、前記コア基材の両面に形成されていることを特徴とする付記9または10に記載のコア接続用ビアの構造。
1 プリント配線板
10 コア基材
10A 導電層
10B,21 ランド
10C 蓋めっき部
11 プリプレグ
13,23 無電解銅めっき層
20 配線層
20A 絶縁層
20B 導体パターン層
22 配線パターン
30 コア接続用ビア
40 コア独立用ビア
31,41 外側貫通孔
31A,32A,41A,42A 導電膜
32,42 内側貫通孔
33,43 絶縁樹脂部
34 コア接続用導電部

Claims (6)

  1. 導電性を有するコア基材と、複数の貫通スルーホールビアとを備えた配線板の製造方法であって、
    前記コア基材における前記貫通スルーホールビアが形成される部分に前記コア基材を貫通する外側貫通孔を形成する工程と、
    前記外側貫通孔に絶縁樹脂を充填する工程と、
    前記複数の貫通スルーホールビアのうち前記コア基材と電気的に接続されるコア接続用ビアが形成される部分の前記絶縁樹脂表面に第1の導電層を形成する工程と、
    前記第1の導電層の周囲にランドを形成する工程と、
    前記第1の導電層を形成する工程および前記ランドを形成する工程の後、前記コア基材に配線層を積層する工程と、
    前記外側貫通孔よりも小径で且つ前記コア基材および前記配線層を貫通する内側貫通孔を、前記絶縁樹脂を貫通するように形成する工程と、
    前記内側貫通孔の内璧面を第1の導電膜により被覆する工程と
    を有し、
    前記第1の導電層および前記ランドを介して前記コア基材と前記コア接続用ビアの前記第1の導電膜とが電気的に接続されることを特徴とする配線板の製造方法。
  2. 前記第1の導電層を形成する工程において、前記コア基材の表面のうち前記コア接続用ビアが形成される部分に開口部がパターニングされたレジスト膜をマスクとして前記第1の導電層を前記コア基材の表面に形成する
    ことを特徴とする請求項1に記載の配線板の製造方法。
  3. 前記外側貫通孔を形成する工程の前に、前記コア基材の表面に第2の導電層を形成する工程を更に有し、
    前記ランドを形成する工程において、前記コア基材に形成された前記第1の導電層および前記ランドを形成する部分に第2のレジスト膜を形成し、前記第2のレジスト膜をマスクとしてエッチングを行う
    ことを特徴とする請求項1または2に記載の配線板の製造方法。
  4. 前記絶縁樹脂を充填する工程の前に、前記外側貫通孔の内壁面を第2の導電膜により被覆する工程を
    更に有することを特徴とする請求項1から3の何れか一項に記載の配線板の製造方法。
  5. 導電性を有するコア基材と、
    前記コア基材に積層された配線層と、
    前記コア基材および前記配線層を貫通する複数の貫通スルーホールビアと
    を備え、
    前記複数の貫通スルーホールビアのうち前記コア基材と電気的に接続されるコア接続用ビアは、
    前記コア基材を貫通する外側貫通孔と、
    前記外側貫通孔よりも小径で且つ前記コア基材および前記配線層を貫通する内側貫通孔と、
    前記外側貫通孔と前記内側貫通孔との間に形成された絶縁樹脂部と、
    前記内側貫通孔の内壁面を被覆する第1の導電膜と、
    前記絶縁樹脂部の表面および周囲に形成され、前記コア基材と前記第1の導電膜とを電気的に接続するコア接続用導電部と
    を有することを特徴とする配線板。
  6. 導電性を有するコア基材を備えた配線板に複数設けられる貫通スルーホールビアのうち前記コア基材と電気的に接続されるコア接続用ビアの構造であって、
    前記コア基材を貫通する外側貫通孔と、
    前記外側貫通孔よりも小径で且つ前記コア基材および前記コア基材に積層された配線層を貫通する内側貫通孔と、
    前記外側貫通孔と前記内側貫通孔との間に形成された絶縁樹脂部と、
    前記内側貫通孔の内壁面を被覆する第1の導電膜と、
    前記絶縁樹脂部の表面および周囲に形成され、前記コア基材と前記第1の導電膜とを電気的に接続するコア接続用導電部と
    を有することを特徴とするコア接続用ビアの構造。
JP2012061029A 2012-03-16 2012-03-16 配線板の製造方法、配線板およびビアの構造 Expired - Fee Related JP5895635B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012061029A JP5895635B2 (ja) 2012-03-16 2012-03-16 配線板の製造方法、配線板およびビアの構造
US13/799,221 US9107314B2 (en) 2012-03-16 2013-03-13 Method of manufacturing a wiring board having via structures
KR1020130028189A KR101441236B1 (ko) 2012-03-16 2013-03-15 배선판의 제조 방법, 배선판 및 비아의 구조
US14/789,639 US20150305157A1 (en) 2012-03-16 2015-07-01 Method of manufacturing a wiring board having via structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012061029A JP5895635B2 (ja) 2012-03-16 2012-03-16 配線板の製造方法、配線板およびビアの構造

Publications (2)

Publication Number Publication Date
JP2013197201A true JP2013197201A (ja) 2013-09-30
JP5895635B2 JP5895635B2 (ja) 2016-03-30

Family

ID=49156603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012061029A Expired - Fee Related JP5895635B2 (ja) 2012-03-16 2012-03-16 配線板の製造方法、配線板およびビアの構造

Country Status (3)

Country Link
US (2) US9107314B2 (ja)
JP (1) JP5895635B2 (ja)
KR (1) KR101441236B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016072348A (ja) * 2014-09-29 2016-05-09 京セラ株式会社 試料保持具
JP2020061449A (ja) * 2018-10-10 2020-04-16 新光電気工業株式会社 配線基板及びその製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104684276A (zh) * 2013-11-28 2015-06-03 深圳崇达多层线路板有限公司 印制线路板及其加工方法
US20170013715A1 (en) * 2015-07-10 2017-01-12 Rohde & Schwarz Gmbh & Co. Kg Printed circuit board and corresponding method for producing a printed circuit board
US10468181B1 (en) * 2015-08-10 2019-11-05 Vlt, Inc. Self-aligned planar magnetic structure and method
WO2017069093A1 (ja) * 2015-10-19 2017-04-27 日立金属株式会社 多層セラミック基板およびその製造方法
JP6711229B2 (ja) 2016-09-30 2020-06-17 日亜化学工業株式会社 プリント基板の製造方法及び発光装置の製造方法
JP6819268B2 (ja) * 2016-12-15 2021-01-27 凸版印刷株式会社 配線基板、多層配線基板、及び配線基板の製造方法
US11160163B2 (en) * 2017-11-17 2021-10-26 Texas Instruments Incorporated Electronic substrate having differential coaxial vias
CN111010797A (zh) * 2018-10-08 2020-04-14 中兴通讯股份有限公司 电路板、设备及过孔形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028188A (ja) * 2006-07-21 2008-02-07 Sharp Corp プリント配線板、プリント配線板の製造方法、及び電子機器
JP2009099621A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd 基板の製造方法
JP2011187831A (ja) * 2010-03-10 2011-09-22 Tdk Corp 電子部品内蔵基板及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6674017B1 (en) * 1998-12-24 2004-01-06 Ngk Spark Plug Co., Ltd. Multilayer-wiring substrate and method for fabricating same
JP2001291956A (ja) * 2000-04-05 2001-10-19 Ngk Spark Plug Co Ltd 多層プリント配線板、及び、多層プリント配線板の製造方法
JP2005044879A (ja) 2003-07-24 2005-02-17 Airex Inc プリント配線板の製造方法
TWI310670B (en) * 2003-08-28 2009-06-01 Ibm Printed wiring board manufacturing method and printed wiring board
JP4430976B2 (ja) * 2004-05-10 2010-03-10 富士通株式会社 配線基板及びその製造方法
US7843302B2 (en) * 2006-05-08 2010-11-30 Ibiden Co., Ltd. Inductor and electric power supply using it
WO2008008552A2 (en) 2006-07-14 2008-01-17 Stablcor, Inc. Build-up printed wiring board substrate having a core layer that is part of a circuit
JP5125166B2 (ja) * 2007-03-27 2013-01-23 日本電気株式会社 多層配線基板及びその製造方法
JP2009099620A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd コア基板およびその製造方法
JP5082748B2 (ja) 2007-10-12 2012-11-28 富士通株式会社 コア部材およびコア部材の製造方法
JP2009290124A (ja) 2008-05-30 2009-12-10 Fujitsu Ltd プリント配線板
US8273995B2 (en) * 2008-06-27 2012-09-25 Qualcomm Incorporated Concentric vias in electronic substrate
JP2010034199A (ja) * 2008-07-28 2010-02-12 Fujitsu Ltd プリント配線板
US8624127B2 (en) * 2010-02-26 2014-01-07 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP6634696B2 (ja) * 2015-04-20 2020-01-22 富士通株式会社 コンデンサを有するプリント基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028188A (ja) * 2006-07-21 2008-02-07 Sharp Corp プリント配線板、プリント配線板の製造方法、及び電子機器
JP2009099621A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd 基板の製造方法
JP2011187831A (ja) * 2010-03-10 2011-09-22 Tdk Corp 電子部品内蔵基板及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016072348A (ja) * 2014-09-29 2016-05-09 京セラ株式会社 試料保持具
JP2020061449A (ja) * 2018-10-10 2020-04-16 新光電気工業株式会社 配線基板及びその製造方法
JP7089453B2 (ja) 2018-10-10 2022-06-22 新光電気工業株式会社 配線基板及びその製造方法

Also Published As

Publication number Publication date
KR101441236B1 (ko) 2014-09-17
US20150305157A1 (en) 2015-10-22
US9107314B2 (en) 2015-08-11
JP5895635B2 (ja) 2016-03-30
US20130240259A1 (en) 2013-09-19
KR20130105546A (ko) 2013-09-25

Similar Documents

Publication Publication Date Title
JP5895635B2 (ja) 配線板の製造方法、配線板およびビアの構造
JP5191889B2 (ja) 部品内蔵配線板の製造方法
JP2000101245A (ja) 積層樹脂配線基板及びその製造方法
JP4316483B2 (ja) プリント基板の製造方法及びプリント基板
JP2017098404A (ja) 配線基板およびその製造方法
KR101003341B1 (ko) 코어 기판 및 그 제조 방법
JP2006165299A5 (ja)
JP5170253B2 (ja) 配線基板及び配線基板の製造方法
JP2009224415A (ja) 多層配線基板の製造方法、及び多層配線基板の中間製品
JP4693861B2 (ja) 放熱印刷回路基板及びその製造方法
JP2006114621A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2015109392A (ja) 配線基板の製造方法
JP2015198094A (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP6099902B2 (ja) 配線基板の製造方法
JP4598140B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR100657410B1 (ko) 다층 인쇄회로기판 제조방법
JP6324669B2 (ja) 多層配線基板及びその製造方法
JP2019121766A (ja) プリント配線板およびその製造方法
JP2015002227A (ja) 多層配線基板及びその製造方法
JP6105517B2 (ja) 配線基板
JP2009289789A (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
JPWO2018079479A1 (ja) 多層基板およびその製造方法
JP5997200B2 (ja) 配線基板
JP5859678B1 (ja) プリント配線基板の製造方法
KR20130099595A (ko) 다층인쇄회로기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160215

R150 Certificate of patent or registration of utility model

Ref document number: 5895635

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees