JPWO2009110259A1 - 多層プリント配線板の製造方法 - Google Patents

多層プリント配線板の製造方法 Download PDF

Info

Publication number
JPWO2009110259A1
JPWO2009110259A1 JP2010501817A JP2010501817A JPWO2009110259A1 JP WO2009110259 A1 JPWO2009110259 A1 JP WO2009110259A1 JP 2010501817 A JP2010501817 A JP 2010501817A JP 2010501817 A JP2010501817 A JP 2010501817A JP WO2009110259 A1 JPWO2009110259 A1 JP WO2009110259A1
Authority
JP
Japan
Prior art keywords
conductor
plating film
conductor circuit
interlayer resin
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010501817A
Other languages
English (en)
Other versions
JP5216079B2 (ja
Inventor
通 中井
通 中井
祥 赤井
祥 赤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of JPWO2009110259A1 publication Critical patent/JPWO2009110259A1/ja
Application granted granted Critical
Publication of JP5216079B2 publication Critical patent/JP5216079B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0341Intermediate metal, e.g. before reinforcing of conductors by plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/073Displacement plating, substitution plating or immersion plating, e.g. for finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49162Manufacturing circuit on or in base by using wire as conductive path
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本発明は、多層プリント配線板の製造方法において、導体回路の微細化の要求を満足しつつ、導体回路とビア導体との接続性を向上させることを目的とするものであり、本発明の多層プリント配線板の製造方法は、第1の層間樹脂絶縁層を形成する工程と、上記第1の層間樹脂絶縁層上に第1の導体回路を形成する工程と、上記第1の導体回路と上記第1の層間樹脂絶縁層の上に第2の層間樹脂絶縁層を形成する工程と、上記第2の層間樹脂絶縁層に上記第1の導体回路に到達する開口部を形成する工程と、上記層間樹脂絶縁層の表面と上記開口部により露出する上記第1の導体回路の露出面上とに、無電解めっき膜を形成する工程と、上記無電解めっき膜上にめっきレジストを形成する工程と、上記露出面上に形成されている無電解めっき膜を、上記無電解めっき膜よりイオン傾向が小さく、上記第1の導体回路の露出面の金属と同一の金属を有する薄膜導体層に置換する工程と、上記めっきレジスト非形成部と上記薄膜導体層上とに上記金属と同一の金属からなる電解めっき膜を形成する工程と、上記めっきレジストを剥離する工程と、上記めっきレジストを剥離することで露出した無電解めっき膜を除去する工程とからなることを特徴とする。

Description

本発明は、多層プリント配線板の製造方法に関する。
電子機器の高速化、小型化に対応するため、多層プリント配線板の導体回路は微細化が求められている。
そして、微細化の要求を満足すべく、多層プリント配線板の製造方法においては、いわゆる、セミアディティブ法を用いた導体回路の形成方法が提案されている。
特許文献1では、銅箔無し積層板の全面に無電解ニッケルめっき膜を形成し、この無電解ニッケルめっき膜上にめっきレジストを形成し、さらに、パターン銅めっき膜を形成し、その後、めっきレジストを剥離し、さらに、導体パターン以外の不要となった無電解ニッケルめっき膜を除去する選択エッチングを行うことにより、層間樹脂絶縁層上に導体回路を形成する方法が開示されている。
そして、この方法では、選択エッチングにより無電解ニッケルめっき膜を除去しているため、このエッチング工程で、パターン銅めっき層をほぼそのままの形状で残すことができ、導体回路の微細化に有利であることが記載されている。
特開2003−31927号公報
しかしながら、特許文献1の導体回路の形成方法を適用して、下層の層間樹脂絶縁層上に形成された導体回路と、その上層の層間樹脂絶縁層上に形成された導体回路とを接続するビア導体を形成しようとすると、下記のような問題が発生する可能性がある。
通常、ビア導体を形成する場合には、導体回路が形成された下層の層間樹脂絶縁層上に上層の層間樹脂絶縁層を積層し、この上層の層間樹脂絶縁層にビア導体を形成するための開口部を形成する。その後、その開口部に無電解めっき及び電解めっきを行ってビア導体を形成する。
ここで、特許文献1に記載された方法を適用してビア導体を形成すると、このビア導体は、無電解ニッケルめっき膜と、この無電解ニッケルめっき膜上に形成された電解銅めっき膜とからなる。
そのため、下層の層間樹脂絶縁層上に形成された銅からなる導体回路とビア導体とは、銅と銅との間に異種金属であるニッケルが介在した状態で接続されることとなる。
従って、特許文献1に記載された方法を利用してビア導体を形成すると、ビア導体とその下部の導体回路との接続では、下記(1)〜(3)のような問題が発生する可能性がある。
(1)異種金属を介して接続されているため、結晶格子の連続性に乏しく、導体回路とビア導体との接続強度が低い。
(2)ニッケルと銅とでは、線膨張係数や弾性率に差があるため接続信頼性が低く、特に、ヒートサイクル試験後の接続信頼性が低い。
(3)ニッケルは銅に比べて電気抵抗が大きいため、導体回路とビア導体との間の電気抵抗が大きくなる。
本発明者らは鋭意検討を行った結果、導体回路の微細化の要求を満足しつつ、導体回路とビア導体との接続性を向上させる方法を見出し、本発明の多層プリント配線板の製造方法を完成した。
即ち、請求項1に記載の多層プリント配線板の製造方法は、
第1の層間樹脂絶縁層を形成する工程と、
上記第1の層間樹脂絶縁層上に第1の導体回路を形成する工程と、
上記第1の導体回路と上記第1の層間樹脂絶縁層との上に第2の層間樹脂絶縁層を形成する工程と、
上記第2の層間樹脂絶縁層に上記第1の導体回路に到達する開口部を形成する工程と、
上記層間樹脂絶縁層の表面と上記開口部により露出する上記第1の導体回路の露出面上とに、無電解めっき膜を形成する工程と、
上記無電解めっき膜上にめっきレジストを形成する工程と、
上記露出面上に形成されている無電解めっき膜を、上記無電解めっき膜よりイオン傾向が小さく、上記第1の導体回路の露出面の金属と同一の金属を有する薄膜導体層に置換する工程と、
上記めっきレジスト非形成部と上記薄膜導体層上とに上記金属と同一の金属からなる電解めっき膜を形成する工程と、
上記めっきレジストを剥離することで露出した無電解めっき膜を除去する工程とからなることを特徴とする。
以下、本発明の実施形態を説明する。
(第一実施形態)
ここでは、本実施形態に係る多層プリント配線板の製造方法を工程順に説明する。
(1)絶縁性基板を出発材料とし、まず、該絶縁性基板上に導体回路を形成する。
上記絶縁性基板としては特に限定されず、例えば、ガラスエポキシ基板等の心材としてガラス繊維を有する基板、ビスマレイミド−トリアジン(BT)樹脂基板、銅張積層板、RCC基板等の樹脂基板、窒化アルミニウム基板等のセラミック基板、シリコン基板等が挙げられる。
上記導体回路は、例えば、上記絶縁性基板の表面に無電解めっき処理等によりベタの導体層を形成した後、エッチング処理を施すことにより形成することができる。
また、上記絶縁性基板を挟んだ導体回路間を接続するためのスルーホール導体を形成してもよい。また、導体回路を形成した後には、必要に応じて、導体回路の表面をエッチング処理等により粗化面としてもよい。
(2)次に、導体回路を形成した絶縁性基板上に、層間樹脂絶縁層を形成するとともに、この層間樹脂絶縁層に、上記絶縁性基板上の導体回路に到達する開口部を形成する。
上記層間樹脂絶縁層は、熱硬化性樹脂、感光性樹脂、熱硬化性樹脂の一部に感光性基が付与された樹脂や、これらと熱可塑性樹脂と含む樹脂複合体等を用いて形成すればよい。
具体的には、まず、未硬化の樹脂をロールコータ、カーテンコータ等により塗布したり、樹脂フィルムを熱圧着したりすることにより樹脂層を形成する。その後、必要に応じて、硬化処理を施す。この際、レーザ処理や露光現像処理により上記開口部を形成することにより、上記開口部を有する層間樹脂絶縁層を形成する。
また、上記熱可塑性樹脂からなる樹脂層は、フィルム状に成形した樹脂成形体を熱圧着することにより形成すればよい。
(3)次に、上記層間樹脂絶縁層の表面(上記開口部の壁面を含む)と、上記開口部により露出する上記絶縁性基板上の導体回路の露出面上とに無電解ニッケルめっき膜を形成する。
具体的には、上記層間樹脂絶縁層の表面(上記開口部の壁面を含む)と導体回路の露出面上とにパラジウム触媒を付着させる。その後、無電解ニッケルめっき水溶液中に浸漬させることにより上記無電解ニッケルめっき膜を形成する。
上記無電解ニッケルめっき膜の厚さは、0.1〜2.0μmが望ましい。
また、上記無電解ニッケルめっき膜の形成前に、層間樹脂絶縁層の表面を粗化面としてもよい。
ここで、無電解ニッケルめっき膜を形成する際には、上記層間樹脂絶縁層の表面には全体を確実に覆うように密に、上記導体回路の露出面上にはなるべく粗に、上記無電解ニッケルめっき膜を形成することが望ましい。
上記層間樹脂絶縁層の表面の無電解ニッケルめっき膜は、後の電解めっき膜を形成する工程において、シード層として機能するため、確実に上記層間樹脂絶縁層の表面を覆っている必要がある。上記導体回路の露出面上の無電解ニッケルめっき膜は、完成したビア導体では不要な要素であり、また、後の電解めっき膜を形成する工程では、上記開口部により露出した導体回路自身もシード層として機能することができるため、なるべく粗に形成することが望ましい。
このような無電解ニッケルめっき膜を形成するには、無電解めっき処理の前に付着させるパラジウム触媒の量を、上記層間樹脂絶縁層の表面には多く、上記導体回路の露出面には少なくすればよい。
このように、パラジウム触媒の量を調整する方法としては、例えば、上記層間樹脂絶縁層の表面の極性と上記パラジウム触媒の極性とを異なる極性とし、上記導体回路の露出面及び上記パラジウム触媒の極性を同極性(正極同士または負極同士)として、パラジウム触媒を付着させる方法を用いることができる。
(4)次に、上記無電解ニッケルめっき膜上にめっきレジストを形成する。
上記めっきレジストは、導体回路及びビア導体を形成しない部分に形成する。
上記めっきレジストは、例えば、感光性ドライフィルムを張り付けた後、露光現像処理を施すことにより形成することができる。
(5)次に、上記開口部により露出する上記絶縁性基板上の導体回路(第1の導体回路)の露出面上に形成されている無電解ニッケルめっき膜を置換銅めっきにより、銅を有する薄膜導体層に置換する。銅を有する薄膜導体層は、薄膜導体層の主成分が銅である薄膜導体層である。例えば、薄膜導体層中における銅のアトミック%が50%以上である薄膜導体層である。
具体的には、めっきレジストの形成までが行われた基板を、置換銅めっき液に浸漬することにより行う。
そして、この方法により、置換銅めっきを行った場合には、上記導体回路の露出面上に形成されている無電解ニッケルめっき膜だけでなく、上記層間樹脂絶縁層(第2の層間樹脂絶縁層)上に形成された無電解ニッケルめっき膜のうち、めっきレジスト非形成部の無電解ニッケルめっき膜も銅を有する薄膜導体層に置換することができる。
このように、本実施形態では、第1の導体回路の露出面上の無電解めっき膜を置換する際に、めっきレジスト非形成部の無電解めっき膜も置換する。その結果、第2の層間樹脂絶縁層に形成される導体回路中の異種金属量が減少し、製造した多層プリント配線板の電気特性が向上することとなる。
また、無電解ニッケルめっき膜の一部のニッケルを銅に置換し、銅を有する薄膜導体層とした場合には、後述する導体回路(第2の導体回路)と第2の層間樹脂絶縁層との間の密着強度、及び、薄膜導体層と薄膜導体層上の電解めっき膜との間の密着強度が高くなる。これは、薄膜導体層がニッケルを有するので、下地の樹脂絶縁層との密着性に優れるからと考えられる。また、薄膜導体層が銅を有するので、薄膜導体層上に形成される電解銅めっき膜との密着性にすぐれるためと考えられる。ここで、後述するように、導体回路は薄膜導体層と薄膜導体層上の電解めっき膜とからなっている。
第1の導体回路上の薄膜導体層は、銅からなる薄膜導体層であってもよい。この場合には、第1の導体回路と第1の導体回路上に形成されるビア導体との間の接続信頼性が向上したり、接続抵抗が小さくなったりする。ここで、銅からなる薄膜導体層は、無電解ニッケルめっき膜のニッケルを全て銅に置換した薄膜導体層である。
上記の置換銅めっきにおいては、上記層間樹脂絶縁層上のめっきレジスト非形成部の無電解ニッケルめっき膜を銅からなる薄膜導体層に置換することができる。この場合、導体回路の抵抗値が低くなる。
導体回路の露出面上の無電解ニッケルめっき膜を銅めっき膜に完全に置換しつつ、層間樹脂絶縁層上の無電解ニッケルめっき膜の一部のみを銅めっき膜に置換するには、上記導体回路の露出面上の無電解ニッケルめっき膜の置換が終了した時点で、置換銅めっき処理を終了すればよい。
上述したように、無電解ニッケルめっき膜は、上記導体回路の露出面上よりも層間樹脂絶縁層上に密に形成する傾向にある。そのため、上記導体回路の露出面上の無電解ニッケルめっき膜が完全に置換された時点で上記置換銅めっきを終了すれば、層間樹脂絶縁層上の無電解ニッケルめっき膜は一部しか置換されないからである。
また、上記導体回路上の露出面上の無電解ニッケルめっき膜は、その下層が導体層であるのに対し、層間樹脂絶縁層上の無電解ニッケルめっき膜は、その下層が非導体層(樹脂層)である。このため、導体回路上の無電解ニッケルめっき膜は、層間樹脂絶縁層上の無電解ニッケルめっき膜より置換されやすくなる。従って、上記導体回路の露出面上の無電解ニッケルめっき膜が完全に置換された時点で上記置換銅めっきを終了すれば、層間樹脂絶縁層上の無電解ニッケルめっき膜は一部しか置換されない。
また、置換処理の処理時間を制御することで、無電解ニッケルめっき膜の一部のニッケルを銅に置換して銅を有する薄膜導体層としたり、無電解ニッケルめっき膜の全てのニッケルを銅に置換して銅からなる薄膜導体層としたりすることができる。
(6)次に、めっきレジスト非形成部及び上記導体回路の露出面上に形成した上記薄膜導体層上に電解銅めっき膜を形成する。
ここで、上記電解銅めっきは、従来公知の方法により行えばよい。
また、上記電解銅めっき膜の厚さは5〜20μmが望ましい。
(7)その後、上記層間樹脂絶縁層上のめっきレジストを剥離する。
上記めっきレジストの剥離は、例えば、アルカリ水溶液等を用いて行えばよい。
(8)次に、上記めっきレジストを剥離することより露出した無電解ニッケルめっき膜(電解銅めっき膜同士の間の無電解ニッケルめっき膜)を除去する。
ここで、無電解ニッケルめっき膜の除去は、エッチング液を用いて行えばよく、特に、ニッケルを選択的にエッチングすることができるエッチング液を用いて行うことが望ましい。
上記ニッケルを選択的にエッチングすることができるエッチング液としては、例えば、メック社製、メックリムーバー NH−1865等が挙げられる。
このように、無電解めっき膜を確実に除去するにはエッチング液を用いて行うことが望ましい。また、エッチング液を選択することで、電解めっき膜を実質的にエッチングせず、無電解めっき膜を確実に除去することが可能となる。上記の無電解めっき膜を除去する工程において、このような選択性エッチング液を用いれば、上記電解めっき膜は実質的にエッチングされない。そのため、独立した導体回路を形成する際に、電解めっき膜の一部が除去されることを見込んで、完成品よりも幅の広い電解めっき膜を形成しておく必要がない。そのため、L/S(ライン/スペース)の小さい、微細な導体回路を形成するのに適している。
このような(3)〜(8)の工程を行うことにより、層間樹脂絶縁層上に導体回路を形成するとともに、異なる層間樹脂絶縁層に形成されている導体回路同士を接続するビア導体を形成することができる。
なお、上記(1)〜(8)の工程では、絶縁性基板が請求項1に記載する第1の層間樹脂絶縁層に該当する。
また、上記導体回路を形成した後、必要に応じて、層間樹脂絶縁層上の触媒を酸や酸化剤を用いて除去してもよい。電気特性の低下を防止することができるからである。
(9)さらに、必要に応じて、上記(2)〜(8)の工程を繰り返すことにより、層間樹脂絶縁層と導体回路とを形成するとともに、ビア導体を形成してもよい。
なお、上記(9)の工程を行う場合、上記(2)の工程で形成した層間樹脂絶縁層が、請求項1に記載する第1の層間樹脂絶縁層に該当し、上記(9)の工程で形成した層間樹脂絶縁層が、第2の層間樹脂絶縁層に該当する。
(10)最後に、ソルダーレジスト層と半田バンプとの形成を行い、多層プリント配線板を完成する。
具体的には、最上層の導体回路を含む層間樹脂絶縁層上に、ロールコータ法等によりソルダーレジスト組成物を塗布し、レーザ処理、露光、現像処理等による開口処理を行い、硬化処理等を行うことにより、ソルダーレジスト層を形成する。その後、ソルダーレジスト層の開口部分に半田バンプを形成することによりプリント配線板の製造を終了する。
このような製造方法を用いて製造された多層プリント配線板では、ビア導体が全て銅からなり、ビア導体とその下部の導体回路の露出面とは同一の金属(銅)で構成されている。
上記製造方法によれば、独立した導体回路を形成する際、電解銅めっき膜同士の間の無電解ニッケルめっき膜は、ニッケルを選択的にエッチングするエッチング液を用いて除去することができる。その上、下層の銅からなる導体回路と上層の導体回路とを接続するビア導体が、下層の導体回路上に形成されていて、かつ、銅を有する薄膜導体層と薄膜導体層上に形成されている電解銅めっき膜とからなっている。このため、微細な導体回路の形成とビア導体を介する層間接続信頼性の確保とを両立することができる。
上記製造方法で製造した多層プリント配線板は、導体回路とその導体回路上に形成されている薄膜導体層、及び、薄膜導体層とその薄膜導体層上に形成されている電解めっき膜が同種の金属(銅)を有している。そのため、上記製造方法で形成したビア導体は、特許文献1に記載された導体回路の形成方法を適用して形成したビア導体と比べて、両者の間で結晶格子が一致しやすくなる。その結果、第1の導体回路と薄膜導体層間及び薄膜導体層と薄膜導体層上の電解めっき膜間の接続強度が高くなる。
また、上記製造方法で形成したビア導体は、特許文献1に記載された導体回路の形成方法を適用して形成したビア導体と比べて、温度サイクル試験後の接続信頼性に優れる。
また、上記製造方法で形成したビア導体は電気抵抗が低いので、特許文献1に記載された導体回路の形成方法を適用して形成したビア導体と比べて電気特性に優れる。
上記製造方法では、上述したように、置換銅めっきを行う際に、導体回路の露出面上の無電解ニッケルめっき膜は完全に置換し、層間樹脂絶縁層上(開口部の壁面含む)の無電解ニッケルめっき膜は、完全に置換せず、一部のみを置換することも可能である。この場合、導体回路の微細化(ファイン化)が達成できる。また、ビア導体を介する層間接続性を高くすることができる。また、層間樹脂絶縁層とその層間樹脂絶縁層上に形成される導体回路間との密着性を向上させることができる。
以下に実施例を掲げて、第一実施形態について、さらに詳しく説明するが、本発明の実施形態はこれら実施例のみに限定されるものではない。
(実施例1)
A.樹脂充填材の調製
ビスフェノールF型エポキシモノマー(油化シェル社製、分子量:310、YL983U)100重量部、表面にシランカップリング剤がコーティングされた平均粒子径が1.6μmで、最大粒子の直径が15μm以下のSiO球状粒子(アドテック社製、CRS 1101−CE)170重量部及びレベリング剤(サンノプコ社製 ペレノールS4)1.5重量部を容器にとり、攪拌混合することにより、その粘度が23±1℃で45〜49Pa・sの樹脂充填材を調製した。なお、硬化剤として、イミダゾール硬化剤(四国化成社製、2E4MZ−CN)6.5重量部を用いた。
B.多層プリント配線板の製造
(1)図1Aに示すような、厚さ0.8mmのガラスエポキシ樹脂からなる絶縁性基板11の両面に18μmの銅箔18がラミネートされている銅張積層板を出発材料とした。
次に、図1Bに示すように、この銅張積層板をドリル削孔し、スルーホール導体用の貫通孔29を形成した。
(2)次に、図1Cに示すように、銅箔18上と貫通孔29の表面とに無電解銅めっき処理と電解銅めっき処理とを施し、無電解銅めっき膜と無電解銅めっき膜上の電解銅めっき膜とからなり、スルーホール導体19を含む導体層を形成した。
(3)次に、スルーホール導体19を形成した基板を水洗いし、乾燥した後、NaOH(10g/l)、NaClO(40g/l)、NaPO(6g/l)を含む水溶液を黒化浴(酸化浴)とする黒化処理、及び、NaOH(10g/l)、NaBH(6g/l)を含む水溶液を還元浴とする還元処理を行い、スルーホール導体19の表面を粗化面(図示せず)とした。
(4)次に、図1Dに示すように、スルーホール導体19の内部に、上記Aに記載した樹脂充填材を下記の方法で充填した。
すなわち、まず、スキージを用いてスルーホール導体19内に樹脂充填材を押し込んだ後、100℃、20分の条件で乾燥させた。続いて、基板の片面を、♯600のベルト研磨紙(三共理化学社製)を用いたベルトサンダー研磨により、電解銅めっき膜上に樹脂充填材20が残らないように研磨し、次いで、上記ベルトサンダー研磨による傷を取り除くためのバフ研磨を行った。このような一連の研磨を基板の他方の面についても同様に行った。
次いで、100℃で1時間、120℃で3時間、150℃で1時間、180℃で7時間の加熱処理を行って樹脂充填材層20を形成した。
(5)次に、図1Eに示すように、電解銅めっき膜上と樹脂充填材20上とに無電解銅めっき膜と電解銅めっき膜とからなる導体層21を形成した。
続いて、図1Fに示すように、サブトラクティブ法で絶縁性基板11上に導体回路14を形成した。この時、同時に樹脂充填材20を覆う導体回路114も形成した。
(6)次に、上記基板を水洗、酸性脱脂した後、ソフトエッチングし、次いで、エッチング液を基板の両面にスプレーで吹き付けて、導体回路14(樹脂充填材20を覆う導体回路114を含む)の表面をエッチングすることにより、導体回路14の全表面を粗化面(図示せず)とした。エッチング液として、イミダゾール銅(II)錯体10重量部、グリコール酸7重量部、及び、塩化カリウム5重量部を含むエッチング液(メック社製、メックエッチボンド)を使用した。
(7)次に、図1Gに示すように、絶縁性基板11と導体回路14との上に、層間樹脂絶縁層形成用フィルム(味の素社製、ABF)を用いて層間樹脂絶縁層12を形成した。
すなわち、層間樹脂絶縁層用樹脂フィルムを基板上に、真空度65Pa、圧力0.4MPa、温度80℃、時間60秒の条件で本圧着し、その後、170℃で30分間熱硬化させて層間樹脂絶縁層12を形成した。
(8)次に、図2Aに示すように、層間樹脂絶縁層12にCOガスレーザにて、直径80μmの開口部16を形成した。
この結果、開口部16より導体回路14の一部(露出面14a)が露出した。
(9)次に、開口部16を形成した基板を、60g/lの過マンガン酸を含む80℃の溶液に10分間浸漬し、開口部16の内壁面を含む層間樹脂絶縁層12の表面を粗化面(図示せず)とした。
(10)次に、上記処理を終えた基板を、中和溶液(シプレイ社製)に浸漬してから水洗いした。
さらに、層間樹脂絶縁層12の表面(開口部16の内壁面を含む)、及び、開口部16により露出した導体回路の露出面14aに、パラジウム触媒(図示せず)を付与した。具体的には、上記基板をアクチベーターネオガント834コンク(アトテック社製)中に浸漬し、パラジウム金属を析出させることにより触媒を付与した。
(11)次に、図2Bに示すように、ニッケルホウ素浴(上村工業社製、KLP VER1)中にパラジウム触媒を付与した基板を浸漬し、層間樹脂絶縁層12の表面(開口部16の内壁面含む)、及び、開口部16により露出した導体回路の露出面14aに無電解ニッケルめっき膜25を形成した。
なお、無電解ニッケルめっき膜25は、層間樹脂絶縁層12の表面で厚さ1μm、導体回路の露出面14aで厚さ0.5μmである。
(12)次に、図2Cに示すように、無電解ニッケルめっき膜25上に市販の感光性ドライフィルムを張り付け、マスクを載置して、露光・現像処理することにより、厚さ25μmのめっきレジスト13を設けた。
(13)次に、図2Dに示すように、置換銅めっき液(1M CuSO・5HO)中に、めっきレジスト13を形成した基板を浸漬し、無電解ニッケルめっき膜25を銅めっき膜に置換する置換銅めっき処理を3分間行い、薄膜導体層22を形成した。
なお、図2Dでは、所定の無電解ニッケルめっき膜が完全に銅めっき膜に置換されたように描画しているが、本処理では、導体回路の露出面14a上の無電解ニッケルめっき膜25は、銅めっき膜に完全に置換され、それ以外の無電解ニッケルめっき膜25では、その一部がニッケルから銅に置換された。
(14)次に、図2Eに示すように、薄膜導体層22を形成した基板を50℃の水で洗浄して脱脂し、25℃の水で水洗後、さらに硫酸で洗浄してから、以下の条件で電解めっきを施し、めっきレジスト13非形成部に、厚さ20μmの電解銅めっき膜23を形成した。
〔電解銅めっき液〕
硫酸 150g/L
硫酸銅 150g/L
塩素イオン 8mg/L
添加剤 4ml/L(奥野製薬工業社製、トップルチナNSV−1)
0.5ml/L(奥野製薬工業社製、トップルチナNSV−2)
1ml/L(奥野製薬工業社製、トップルチナNSV−3)
〔電解めっき条件〕
電流密度 1A/dm
時間 90分
温度 23℃
(15)次に、図3Aに示すように、めっきレジスト13を剥離除去した。続いて、隣接する電解銅めっき膜の間の無電解ニッケルめっき膜25をニッケル選択エッチング液(メック社製、NP−1865)でエッチング処理して溶解除去し、薄膜導体層22と薄膜導体層上の電解銅めっき膜23とからなる導体回路14とビア導体17とを形成した。
なお、実施例において、導体回路14のL/S(ライン/スペース)の最小値は、8μm/8μmに設定した。
(16)次に、図3Bに示すように、上記(6)の工程で用いたエッチング液と同様のエッチング液を用いて、導体回路14及びビア導体17の表面を粗化面(図示せず)とし、次いで、上記(7)〜(9)の工程と同様にして開口部16を有し、その表面を粗化面(図示せず)とした層間樹脂絶縁層12を形成した。
(17)次に、図3C〜図4Aに示すように、上記(10)〜(15)工程で用いた方法と同様の方法を用いて、導体回路14とビア導体17とを形成した。
(18)次に、図4Bに示すように、最外層の層間樹脂絶縁層12及び導体回路14上に、市販のソルダーレジスト組成物を30μmの厚さで塗布し、70℃で20分間、70℃で30分間の条件で乾燥処理を行い、ソルダーレジスト組成物の層24′を形成した。
(19)次に、図4Cに示すように、半田バンプ形成用開口のパターンが描画された厚さ5mmのフォトマスクをソルダーレジスト組成物の層24′に密着させて1000mJ/cmの紫外線で露光し、DMTG溶液で現像処理し、半田バンプ形成用開口28を形成した。
さらに、80℃で1時間、100℃で1時間、120℃で1時間、150℃で3時間加熱処理を行ってソルダーレジスト組成物の層24′を硬化させ、半田バンプ形成用開口28を有するソルダーレジスト層24(20μm厚)を形成した。
(20)次に、ソルダーレジスト層24を形成した基板を、塩化ニッケル(2.3×10−1mol/l)、次亜リン酸ナトリウム(2.8×10−1mol/l)、クエン酸ナトリウム(1.6×10−1mol/l)を含むpH=4.5の無電解ニッケルめっき液に20分間浸漬して、半田バンプ形成用開口28に厚さ5μmのニッケルめっき層を形成した。さらに、その基板をシアン化金カリウム(7.6×10−3mol/l)、塩化アンモニウム(1.9×10−1mol/l)、クエン酸ナトリウム(1.2×10−1mol/l)、次亜リン酸ナトリウム(1.7×10−1mol/l)を含む無電解金めっき液に80℃の条件で7.5分間浸漬して、ニッケルめっき層上に、厚さ0.03μmの金めっき層を形成し、半田パッド26とした。
(21)次に、図4Dに示すように、ソルダーレジスト層24に形成した半田バンプ形成用開口28に半田ペーストを印刷し、200℃でリフローすることにより、半田バンプ27を形成し、多層プリント配線板10を完成した。
(その他の実施形態)
第一実施形態に係る多層プリント配線板の製造方法では、上記層間樹脂絶縁層の表面と上記開口部により露出する上記絶縁性基板上の導体回路の露出面上とに、無電解めっき膜として、無電解ニッケルめっき膜を形成している。しかしながら、本発明の実施形態では、上記無電解めっき膜は、無電解スズめっき膜や、無電解亜鉛めっき膜、無電解鉄めっき膜等であってもよい。
これらの無電解めっき膜は、銅よりイオン化傾向が大きいため、後工程で、置換銅めっきにより薄膜導体層を形成するのにも適している。
また、置換めっきにより形成する薄膜導体層の材質は、上記無電解めっき膜よりイオン化傾向の小さい金属であれば特に限定されず、銅等の上記イオン化傾向の条件を満足する金属を選択すればよい。
第一実施形態では、導体回路の露出面上の無電解ニッケルめっき膜は銅めっき膜に完全に置換し、層間樹脂絶縁層(開口部の内壁面を含む)上の無電解ニッケルめっき膜は、一部のみを置換しているが、上記層間樹脂絶縁層上の無電解ニッケルめっき膜は、完全に銅めっき膜に置換してもよいし、全く置換しなくてもよい。
第一実施形態の多層プリント配線板の製造方法の(9)の工程のように、導体回路と層間樹脂絶縁層とをさらに形成する場合、その繰り返し回数は特に限定されず、2回以上であってもよい。
また、第一実施形態の多層プリント配線板の製造方法では、絶縁性基板の両側の層間樹脂絶縁層の総数は同数であるが、絶縁性基板の両側で総数が異なっていてもよい。
本発明の実施形態によれば、第1の導体回路の露出面上に無電解めっき膜を形成した後、この無電解めっき膜を、第1の導体回路の露出面を構成する金属と同一の金属を有する薄膜導体層に置換している。その後、この薄膜導体層上に上記薄膜導体層と同一の金属(置換めっきにより析出する金属)からなる電解めっき膜を形成することにより、ビア導体を形成している。このような方法により、形成されたビア導体では、第1の導体回路と薄膜導体層及び薄膜導体層と薄膜導体層上の電解めっき膜が同種の金属を介して接続されているため、接続強度が高く、接続信頼性に優れることとなる。ここで、第1の導体回路及び電解めっき膜は、電気抵抗や形成のしやすさから銅が好ましい。
ここで、無電解めっき膜は無電解ニッケル膜が好ましく、薄膜導体層は銅を有する薄膜導体層もしくは銅からなる薄膜導体層が好ましく、電解めっき膜は、電解銅めっき膜が好ましい。ニッケルからなる無電解めっき膜は形成しやすく、また、銅を有する薄膜導体層や銅からなる薄膜導体層を置換めっきにより形成しやすい。さらに、銅を有する薄膜導体層や銅からなる薄膜導体層及び電解銅めっき膜は電気抵抗が低いため、ビア導体の構成材料として適している。
図1A〜図1Gは、第一実施形態の多層プリント配線板の製造方法における製造工程の一部を模式的に示す断面図である。 図2A〜図2Eは、第一実施形態の多層プリント配線板の製造方法における製造工程の一部を模式的に示す断面図である。 図3A〜図3Dは、第一実施形態の多層プリント配線板の製造方法における製造工程の一部を模式的に示す断面図である。 図4A〜図4Dは、第一実施形態の多層プリント配線板の製造方法における製造工程の一部を模式的に示す断面図である。
符号の説明
10 多層プリント配線板
11 絶縁性基板
12 層間樹脂絶縁層
13 めっきレジスト
14 導体回路
16 開口部
17 ビア導体
18 銅箔
19 スルーホール導体
20 樹脂充填材層
22 薄膜導体層
23 電解銅めっき膜
24 ソルダーレジスト層
25 無電解ニッケルめっき膜
26 半田パッド
27 半田バンプ
28 半田バンプ形成用開口

Claims (6)

  1. 第1の層間樹脂絶縁層を形成する工程と、
    前記第1の層間樹脂絶縁層上に第1の導体回路を形成する工程と、
    前記第1の導体回路と前記第1の層間樹脂絶縁層との上に第2の層間樹脂絶縁層を形成する工程と、
    前記第2の層間樹脂絶縁層に前記第1の導体回路に到達する開口部を形成する工程と、
    前記層間樹脂絶縁層の表面と前記開口部により露出する前記第1の導体回路の露出面上とに、無電解めっき膜を形成する工程と、
    前記無電解めっき膜上にめっきレジストを形成する工程と、
    前記露出面上に形成されている無電解めっき膜を、前記無電解めっき膜よりイオン傾向が小さく、前記第1の導体回路の露出面の金属と同一の金属を有する薄膜導体層に置換する工程と、
    前記めっきレジスト非形成部と前記薄膜導体層上とに前記金属と同一の金属からなる電解めっき膜を形成する工程と、
    前記めっきレジストを剥離する工程と、
    前記めっきレジストを剥離することで露出した無電解めっき膜を除去する工程とからなることを特徴とする多層プリント配線板の製造方法。
  2. 前記薄膜導体層に置換する工程では、同時に、前記めっきレジスト非形成部の無電解めっき膜を置換する請求項1に記載の多層プリント配線板の製造方法。
  3. 前記無電解めっき膜はニッケルからなり、前記薄膜導体層及び前記電解めっき膜は銅からなる請求項1又は2に記載の多層プリント配線板の製造方法。
  4. 前記無電解めっき膜を除去する工程において、前記無電解めっき膜の除去は、エッチング液を用いて行う請求項1〜3のいずれかに記載の多層プリント配線板の製造方法。
  5. 前記エッチング液は、前記電解めっき膜を実質的にエッチングしない請求項4に記載の多層プリント配線板の製造方法。
  6. 前記第1の層間樹脂絶縁層は、心材としてガラス繊維を有している請求項1〜5のいずれかに記載の多層プリント配線板の製造方法。
JP2010501817A 2008-03-03 2009-01-22 多層プリント配線板の製造方法 Expired - Fee Related JP5216079B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US3320908P 2008-03-03 2008-03-03
US61/033,209 2008-03-03
PCT/JP2009/050991 WO2009110259A1 (ja) 2008-03-03 2009-01-22 多層プリント配線板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2009110259A1 true JPWO2009110259A1 (ja) 2011-07-14
JP5216079B2 JP5216079B2 (ja) 2013-06-19

Family

ID=41012299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010501817A Expired - Fee Related JP5216079B2 (ja) 2008-03-03 2009-01-22 多層プリント配線板の製造方法

Country Status (5)

Country Link
US (2) US20090218119A1 (ja)
JP (1) JP5216079B2 (ja)
KR (1) KR101229644B1 (ja)
CN (1) CN101911850B (ja)
WO (1) WO2009110259A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100907841B1 (ko) 2004-09-24 2009-07-14 이비덴 가부시키가이샤 도금 방법 및 도금 장치
US8314348B2 (en) 2008-03-03 2012-11-20 Ibiden Co., Ltd. Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
US20090218119A1 (en) * 2008-03-03 2009-09-03 Ibiden Co., Ltd Method of manufacturing multilayer printed wiring board
KR101004063B1 (ko) * 2008-09-05 2010-12-24 삼성엘이디 주식회사 니켈-금 도금방법 및 인쇄회로기판
CN101810063B (zh) 2008-09-30 2012-10-10 揖斐电株式会社 多层印刷线路板以及多层印刷线路板的制造方法
CN102573268B (zh) 2008-09-30 2015-03-11 揖斐电株式会社 多层印刷线路板以及多层印刷线路板的制造方法
JP5447949B2 (ja) * 2009-11-27 2014-03-19 京セラSlcテクノロジー株式会社 配線基板の製造方法
US10151035B2 (en) * 2016-05-26 2018-12-11 Rohm And Haas Electronic Materials Llc Electroless metallization of through-holes and vias of substrates with tin-free ionic silver containing catalysts
US11664240B2 (en) * 2017-11-16 2023-05-30 Mitsubishi Gas Chemical Company, Inc. Method for producing laminate having patterned metal foil, and laminate having patterned metal foil

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5776181A (en) * 1980-10-30 1982-05-13 Seiko Epson Corp Manufacture of exterior part for time piece
US4642160A (en) * 1985-08-12 1987-02-10 Interconnect Technology Inc. Multilayer circuit board manufacturing
JPH02238691A (ja) * 1989-03-10 1990-09-20 Hitachi Condenser Co Ltd プリント配線板の製造方法
JP3052620B2 (ja) * 1992-10-14 2000-06-19 三菱マテリアル株式会社 回路パターンの形成方法
JPH06275950A (ja) * 1993-03-22 1994-09-30 Hitachi Chem Co Ltd 配線板の製造法
WO1996037915A1 (en) * 1995-05-26 1996-11-28 Sheldahl, Inc. Adherent film with low thermal impedance and high electrical impedance used in an electronic assembly with a heat sink
JP2853621B2 (ja) * 1995-11-29 1999-02-03 日本電気株式会社 半導体装置の製造方法
JPH1022270A (ja) * 1996-07-05 1998-01-23 Sanyo Electric Co Ltd 半導体装置の製造方法
CN100521883C (zh) * 1997-12-11 2009-07-29 伊比登株式会社 多层印刷电路板的制造方法
JP3710635B2 (ja) * 1998-12-10 2005-10-26 イビデン株式会社 プリント配線板の製造方法
MY139405A (en) 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
KR100385042B1 (ko) * 1998-12-03 2003-06-18 인터내셔널 비지네스 머신즈 코포레이션 내 일렉트로 마이그레이션의 구조물을 도핑으로 형성하는 방법
JP2000244085A (ja) * 1999-02-19 2000-09-08 Hitachi Aic Inc プリント配線板およびその製造方法
JP2002252445A (ja) * 2001-02-26 2002-09-06 Nec Toyama Ltd 印刷配線板の製造方法
JP2003031927A (ja) 2001-07-13 2003-01-31 Nippon Avionics Co Ltd プリント配線板の製造方法
TWI227102B (en) * 2002-03-15 2005-01-21 United Test Ct Inc Fabrication method for circuit carrier
JP2004162096A (ja) * 2002-11-11 2004-06-10 Sumitomo Electric Ind Ltd 無電解めっき用ペーストと、これを用いた金属構造体および微細金属部品の製造方法
JP4235466B2 (ja) * 2003-02-24 2009-03-11 Azエレクトロニックマテリアルズ株式会社 水溶性樹脂組成物、パターン形成方法及びレジストパターンの検査方法
JP2006024902A (ja) * 2004-06-07 2006-01-26 Shinko Electric Ind Co Ltd 極細線パターンを有する配線基板の製造方法および配線基板
WO2006100790A1 (ja) * 2005-03-22 2006-09-28 Cluster Technology Co., Ltd. 配線基板の製造方法及び配線基板
EP1887390A4 (en) * 2005-05-27 2010-09-15 Zeon Corp GRID POLARIZATION FILM, METHOD FOR PRODUCING THE SAME, OPTICAL LAMINATE, MANUFACTURING METHOD THEREOF, AND LIQUID CRYSTAL DISPLAY
JP2008007840A (ja) * 2006-06-30 2008-01-17 Seiko Epson Corp めっき基板の製造方法
US8314348B2 (en) 2008-03-03 2012-11-20 Ibiden Co., Ltd. Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
US20090218119A1 (en) * 2008-03-03 2009-09-03 Ibiden Co., Ltd Method of manufacturing multilayer printed wiring board

Also Published As

Publication number Publication date
US8499446B2 (en) 2013-08-06
WO2009110259A1 (ja) 2009-09-11
US20090218119A1 (en) 2009-09-03
KR20100077061A (ko) 2010-07-06
KR101229644B1 (ko) 2013-02-04
CN101911850B (zh) 2012-05-30
JP5216079B2 (ja) 2013-06-19
US20110272286A1 (en) 2011-11-10
CN101911850A (zh) 2010-12-08

Similar Documents

Publication Publication Date Title
JP5216078B2 (ja) 多層プリント配線板、及び、多層プリント配線板の製造方法
JP5216079B2 (ja) 多層プリント配線板の製造方法
JP5033192B2 (ja) 多層プリント配線板、及び、多層プリント配線板の製造方法
JP4944246B2 (ja) プリント配線板及びその製造方法
JP5351299B2 (ja) 多層プリント配線板、及び、多層プリント配線板の製造方法
WO2011002022A1 (ja) プリント配線板、及び、プリント配線板の製造方法
WO1999034655A1 (fr) Tableau de connexions imprimees multicouche
JPH1187928A (ja) 多層プリント配線板
JP2003023251A (ja) 多層プリント配線板
JPH11307687A (ja) パッケージ基板
JP2000091750A (ja) スルーホールの形成方法、多層プリント配線板の製造方法、およびスルーホール形成基板、多層プリント配線板
JP4094143B2 (ja) 多層プリント配線板の製造方法
JP4117951B2 (ja) 多層プリント配線板の製造方法及び多層プリント配線板
JP4236327B2 (ja) 無電解めっき液、無電解めっき方法、プリント配線板の製造方法およびプリント配線板
JP2009147387A (ja) 多層プリント配線板および多層プリント配線板の製造方法
JPH11251749A (ja) 多層プリント配線板
JP2000294929A (ja) 多層プリント配線板の製造方法および多層プリント配線板
JP4334052B2 (ja) 粗化面形成用樹脂組成物およびプリント配線板
JP2001094264A (ja) 多層プリント配線板およびその製造方法
JPH1117336A (ja) 多層プリント配線板およびその製造方法
JP4132331B2 (ja) 多層プリント配線板
JP2000294937A (ja) 配線基板およびプリント配線板
JP2007227959A (ja) 多層プリント配線板およびその製造方法
JP2000178754A (ja) 金属膜の形成方法およびプリント配線板の製造方法
JP2000294932A (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130301

R150 Certificate of patent or registration of utility model

Ref document number: 5216079

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees