JPWO2009110259A1 - 多層プリント配線板の製造方法 - Google Patents
多層プリント配線板の製造方法 Download PDFInfo
- Publication number
- JPWO2009110259A1 JPWO2009110259A1 JP2010501817A JP2010501817A JPWO2009110259A1 JP WO2009110259 A1 JPWO2009110259 A1 JP WO2009110259A1 JP 2010501817 A JP2010501817 A JP 2010501817A JP 2010501817 A JP2010501817 A JP 2010501817A JP WO2009110259 A1 JPWO2009110259 A1 JP WO2009110259A1
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- plating film
- conductor circuit
- interlayer resin
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0341—Intermediate metal, e.g. before reinforcing of conductors by plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/073—Displacement plating, substitution plating or immersion plating, e.g. for finish plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
そして、微細化の要求を満足すべく、多層プリント配線板の製造方法においては、いわゆる、セミアディティブ法を用いた導体回路の形成方法が提案されている。
そして、この方法では、選択エッチングにより無電解ニッケルめっき膜を除去しているため、このエッチング工程で、パターン銅めっき層をほぼそのままの形状で残すことができ、導体回路の微細化に有利であることが記載されている。
ここで、特許文献1に記載された方法を適用してビア導体を形成すると、このビア導体は、無電解ニッケルめっき膜と、この無電解ニッケルめっき膜上に形成された電解銅めっき膜とからなる。
そのため、下層の層間樹脂絶縁層上に形成された銅からなる導体回路とビア導体とは、銅と銅との間に異種金属であるニッケルが介在した状態で接続されることとなる。
(1)異種金属を介して接続されているため、結晶格子の連続性に乏しく、導体回路とビア導体との接続強度が低い。
(2)ニッケルと銅とでは、線膨張係数や弾性率に差があるため接続信頼性が低く、特に、ヒートサイクル試験後の接続信頼性が低い。
(3)ニッケルは銅に比べて電気抵抗が大きいため、導体回路とビア導体との間の電気抵抗が大きくなる。
第1の層間樹脂絶縁層を形成する工程と、
上記第1の層間樹脂絶縁層上に第1の導体回路を形成する工程と、
上記第1の導体回路と上記第1の層間樹脂絶縁層との上に第2の層間樹脂絶縁層を形成する工程と、
上記第2の層間樹脂絶縁層に上記第1の導体回路に到達する開口部を形成する工程と、
上記層間樹脂絶縁層の表面と上記開口部により露出する上記第1の導体回路の露出面上とに、無電解めっき膜を形成する工程と、
上記無電解めっき膜上にめっきレジストを形成する工程と、
上記露出面上に形成されている無電解めっき膜を、上記無電解めっき膜よりイオン傾向が小さく、上記第1の導体回路の露出面の金属と同一の金属を有する薄膜導体層に置換する工程と、
上記めっきレジスト非形成部と上記薄膜導体層上とに上記金属と同一の金属からなる電解めっき膜を形成する工程と、
上記めっきレジストを剥離することで露出した無電解めっき膜を除去する工程とからなることを特徴とする。
(第一実施形態)
ここでは、本実施形態に係る多層プリント配線板の製造方法を工程順に説明する。
上記絶縁性基板としては特に限定されず、例えば、ガラスエポキシ基板等の心材としてガラス繊維を有する基板、ビスマレイミド−トリアジン(BT)樹脂基板、銅張積層板、RCC基板等の樹脂基板、窒化アルミニウム基板等のセラミック基板、シリコン基板等が挙げられる。
上記導体回路は、例えば、上記絶縁性基板の表面に無電解めっき処理等によりベタの導体層を形成した後、エッチング処理を施すことにより形成することができる。
また、上記絶縁性基板を挟んだ導体回路間を接続するためのスルーホール導体を形成してもよい。また、導体回路を形成した後には、必要に応じて、導体回路の表面をエッチング処理等により粗化面としてもよい。
上記層間樹脂絶縁層は、熱硬化性樹脂、感光性樹脂、熱硬化性樹脂の一部に感光性基が付与された樹脂や、これらと熱可塑性樹脂と含む樹脂複合体等を用いて形成すればよい。
具体的には、まず、未硬化の樹脂をロールコータ、カーテンコータ等により塗布したり、樹脂フィルムを熱圧着したりすることにより樹脂層を形成する。その後、必要に応じて、硬化処理を施す。この際、レーザ処理や露光現像処理により上記開口部を形成することにより、上記開口部を有する層間樹脂絶縁層を形成する。
また、上記熱可塑性樹脂からなる樹脂層は、フィルム状に成形した樹脂成形体を熱圧着することにより形成すればよい。
具体的には、上記層間樹脂絶縁層の表面(上記開口部の壁面を含む)と導体回路の露出面上とにパラジウム触媒を付着させる。その後、無電解ニッケルめっき水溶液中に浸漬させることにより上記無電解ニッケルめっき膜を形成する。
上記無電解ニッケルめっき膜の厚さは、0.1〜2.0μmが望ましい。
また、上記無電解ニッケルめっき膜の形成前に、層間樹脂絶縁層の表面を粗化面としてもよい。
上記層間樹脂絶縁層の表面の無電解ニッケルめっき膜は、後の電解めっき膜を形成する工程において、シード層として機能するため、確実に上記層間樹脂絶縁層の表面を覆っている必要がある。上記導体回路の露出面上の無電解ニッケルめっき膜は、完成したビア導体では不要な要素であり、また、後の電解めっき膜を形成する工程では、上記開口部により露出した導体回路自身もシード層として機能することができるため、なるべく粗に形成することが望ましい。
このように、パラジウム触媒の量を調整する方法としては、例えば、上記層間樹脂絶縁層の表面の極性と上記パラジウム触媒の極性とを異なる極性とし、上記導体回路の露出面及び上記パラジウム触媒の極性を同極性(正極同士または負極同士)として、パラジウム触媒を付着させる方法を用いることができる。
上記めっきレジストは、導体回路及びビア導体を形成しない部分に形成する。
上記めっきレジストは、例えば、感光性ドライフィルムを張り付けた後、露光現像処理を施すことにより形成することができる。
具体的には、めっきレジストの形成までが行われた基板を、置換銅めっき液に浸漬することにより行う。
そして、この方法により、置換銅めっきを行った場合には、上記導体回路の露出面上に形成されている無電解ニッケルめっき膜だけでなく、上記層間樹脂絶縁層(第2の層間樹脂絶縁層)上に形成された無電解ニッケルめっき膜のうち、めっきレジスト非形成部の無電解ニッケルめっき膜も銅を有する薄膜導体層に置換することができる。
また、無電解ニッケルめっき膜の一部のニッケルを銅に置換し、銅を有する薄膜導体層とした場合には、後述する導体回路(第2の導体回路)と第2の層間樹脂絶縁層との間の密着強度、及び、薄膜導体層と薄膜導体層上の電解めっき膜との間の密着強度が高くなる。これは、薄膜導体層がニッケルを有するので、下地の樹脂絶縁層との密着性に優れるからと考えられる。また、薄膜導体層が銅を有するので、薄膜導体層上に形成される電解銅めっき膜との密着性にすぐれるためと考えられる。ここで、後述するように、導体回路は薄膜導体層と薄膜導体層上の電解めっき膜とからなっている。
上記の置換銅めっきにおいては、上記層間樹脂絶縁層上のめっきレジスト非形成部の無電解ニッケルめっき膜を銅からなる薄膜導体層に置換することができる。この場合、導体回路の抵抗値が低くなる。
上述したように、無電解ニッケルめっき膜は、上記導体回路の露出面上よりも層間樹脂絶縁層上に密に形成する傾向にある。そのため、上記導体回路の露出面上の無電解ニッケルめっき膜が完全に置換された時点で上記置換銅めっきを終了すれば、層間樹脂絶縁層上の無電解ニッケルめっき膜は一部しか置換されないからである。
また、上記導体回路上の露出面上の無電解ニッケルめっき膜は、その下層が導体層であるのに対し、層間樹脂絶縁層上の無電解ニッケルめっき膜は、その下層が非導体層(樹脂層)である。このため、導体回路上の無電解ニッケルめっき膜は、層間樹脂絶縁層上の無電解ニッケルめっき膜より置換されやすくなる。従って、上記導体回路の露出面上の無電解ニッケルめっき膜が完全に置換された時点で上記置換銅めっきを終了すれば、層間樹脂絶縁層上の無電解ニッケルめっき膜は一部しか置換されない。
また、置換処理の処理時間を制御することで、無電解ニッケルめっき膜の一部のニッケルを銅に置換して銅を有する薄膜導体層としたり、無電解ニッケルめっき膜の全てのニッケルを銅に置換して銅からなる薄膜導体層としたりすることができる。
ここで、上記電解銅めっきは、従来公知の方法により行えばよい。
また、上記電解銅めっき膜の厚さは5〜20μmが望ましい。
上記めっきレジストの剥離は、例えば、アルカリ水溶液等を用いて行えばよい。
ここで、無電解ニッケルめっき膜の除去は、エッチング液を用いて行えばよく、特に、ニッケルを選択的にエッチングすることができるエッチング液を用いて行うことが望ましい。
上記ニッケルを選択的にエッチングすることができるエッチング液としては、例えば、メック社製、メックリムーバー NH−1865等が挙げられる。
なお、上記(1)〜(8)の工程では、絶縁性基板が請求項1に記載する第1の層間樹脂絶縁層に該当する。
また、上記導体回路を形成した後、必要に応じて、層間樹脂絶縁層上の触媒を酸や酸化剤を用いて除去してもよい。電気特性の低下を防止することができるからである。
なお、上記(9)の工程を行う場合、上記(2)の工程で形成した層間樹脂絶縁層が、請求項1に記載する第1の層間樹脂絶縁層に該当し、上記(9)の工程で形成した層間樹脂絶縁層が、第2の層間樹脂絶縁層に該当する。
具体的には、最上層の導体回路を含む層間樹脂絶縁層上に、ロールコータ法等によりソルダーレジスト組成物を塗布し、レーザ処理、露光、現像処理等による開口処理を行い、硬化処理等を行うことにより、ソルダーレジスト層を形成する。その後、ソルダーレジスト層の開口部分に半田バンプを形成することによりプリント配線板の製造を終了する。
また、上記製造方法で形成したビア導体は、特許文献1に記載された導体回路の形成方法を適用して形成したビア導体と比べて、温度サイクル試験後の接続信頼性に優れる。
また、上記製造方法で形成したビア導体は電気抵抗が低いので、特許文献1に記載された導体回路の形成方法を適用して形成したビア導体と比べて電気特性に優れる。
(実施例1)
A.樹脂充填材の調製
ビスフェノールF型エポキシモノマー(油化シェル社製、分子量:310、YL983U)100重量部、表面にシランカップリング剤がコーティングされた平均粒子径が1.6μmで、最大粒子の直径が15μm以下のSiO2球状粒子(アドテック社製、CRS 1101−CE)170重量部及びレベリング剤(サンノプコ社製 ペレノールS4)1.5重量部を容器にとり、攪拌混合することにより、その粘度が23±1℃で45〜49Pa・sの樹脂充填材を調製した。なお、硬化剤として、イミダゾール硬化剤(四国化成社製、2E4MZ−CN)6.5重量部を用いた。
(1)図1Aに示すような、厚さ0.8mmのガラスエポキシ樹脂からなる絶縁性基板11の両面に18μmの銅箔18がラミネートされている銅張積層板を出発材料とした。
次に、図1Bに示すように、この銅張積層板をドリル削孔し、スルーホール導体用の貫通孔29を形成した。
すなわち、まず、スキージを用いてスルーホール導体19内に樹脂充填材を押し込んだ後、100℃、20分の条件で乾燥させた。続いて、基板の片面を、♯600のベルト研磨紙(三共理化学社製)を用いたベルトサンダー研磨により、電解銅めっき膜上に樹脂充填材20が残らないように研磨し、次いで、上記ベルトサンダー研磨による傷を取り除くためのバフ研磨を行った。このような一連の研磨を基板の他方の面についても同様に行った。
次いで、100℃で1時間、120℃で3時間、150℃で1時間、180℃で7時間の加熱処理を行って樹脂充填材層20を形成した。
続いて、図1Fに示すように、サブトラクティブ法で絶縁性基板11上に導体回路14を形成した。この時、同時に樹脂充填材20を覆う導体回路114も形成した。
すなわち、層間樹脂絶縁層用樹脂フィルムを基板上に、真空度65Pa、圧力0.4MPa、温度80℃、時間60秒の条件で本圧着し、その後、170℃で30分間熱硬化させて層間樹脂絶縁層12を形成した。
この結果、開口部16より導体回路14の一部(露出面14a)が露出した。
さらに、層間樹脂絶縁層12の表面(開口部16の内壁面を含む)、及び、開口部16により露出した導体回路の露出面14aに、パラジウム触媒(図示せず)を付与した。具体的には、上記基板をアクチベーターネオガント834コンク(アトテック社製)中に浸漬し、パラジウム金属を析出させることにより触媒を付与した。
なお、無電解ニッケルめっき膜25は、層間樹脂絶縁層12の表面で厚さ1μm、導体回路の露出面14aで厚さ0.5μmである。
なお、図2Dでは、所定の無電解ニッケルめっき膜が完全に銅めっき膜に置換されたように描画しているが、本処理では、導体回路の露出面14a上の無電解ニッケルめっき膜25は、銅めっき膜に完全に置換され、それ以外の無電解ニッケルめっき膜25では、その一部がニッケルから銅に置換された。
〔電解銅めっき液〕
硫酸 150g/L
硫酸銅 150g/L
塩素イオン 8mg/L
添加剤 4ml/L(奥野製薬工業社製、トップルチナNSV−1)
0.5ml/L(奥野製薬工業社製、トップルチナNSV−2)
1ml/L(奥野製薬工業社製、トップルチナNSV−3)
〔電解めっき条件〕
電流密度 1A/dm2
時間 90分
温度 23℃
なお、実施例において、導体回路14のL/S(ライン/スペース)の最小値は、8μm/8μmに設定した。
さらに、80℃で1時間、100℃で1時間、120℃で1時間、150℃で3時間加熱処理を行ってソルダーレジスト組成物の層24′を硬化させ、半田バンプ形成用開口28を有するソルダーレジスト層24(20μm厚)を形成した。
第一実施形態に係る多層プリント配線板の製造方法では、上記層間樹脂絶縁層の表面と上記開口部により露出する上記絶縁性基板上の導体回路の露出面上とに、無電解めっき膜として、無電解ニッケルめっき膜を形成している。しかしながら、本発明の実施形態では、上記無電解めっき膜は、無電解スズめっき膜や、無電解亜鉛めっき膜、無電解鉄めっき膜等であってもよい。
これらの無電解めっき膜は、銅よりイオン化傾向が大きいため、後工程で、置換銅めっきにより薄膜導体層を形成するのにも適している。
また、第一実施形態の多層プリント配線板の製造方法では、絶縁性基板の両側の層間樹脂絶縁層の総数は同数であるが、絶縁性基板の両側で総数が異なっていてもよい。
ここで、無電解めっき膜は無電解ニッケル膜が好ましく、薄膜導体層は銅を有する薄膜導体層もしくは銅からなる薄膜導体層が好ましく、電解めっき膜は、電解銅めっき膜が好ましい。ニッケルからなる無電解めっき膜は形成しやすく、また、銅を有する薄膜導体層や銅からなる薄膜導体層を置換めっきにより形成しやすい。さらに、銅を有する薄膜導体層や銅からなる薄膜導体層及び電解銅めっき膜は電気抵抗が低いため、ビア導体の構成材料として適している。
11 絶縁性基板
12 層間樹脂絶縁層
13 めっきレジスト
14 導体回路
16 開口部
17 ビア導体
18 銅箔
19 スルーホール導体
20 樹脂充填材層
22 薄膜導体層
23 電解銅めっき膜
24 ソルダーレジスト層
25 無電解ニッケルめっき膜
26 半田パッド
27 半田バンプ
28 半田バンプ形成用開口
Claims (6)
- 第1の層間樹脂絶縁層を形成する工程と、
前記第1の層間樹脂絶縁層上に第1の導体回路を形成する工程と、
前記第1の導体回路と前記第1の層間樹脂絶縁層との上に第2の層間樹脂絶縁層を形成する工程と、
前記第2の層間樹脂絶縁層に前記第1の導体回路に到達する開口部を形成する工程と、
前記層間樹脂絶縁層の表面と前記開口部により露出する前記第1の導体回路の露出面上とに、無電解めっき膜を形成する工程と、
前記無電解めっき膜上にめっきレジストを形成する工程と、
前記露出面上に形成されている無電解めっき膜を、前記無電解めっき膜よりイオン傾向が小さく、前記第1の導体回路の露出面の金属と同一の金属を有する薄膜導体層に置換する工程と、
前記めっきレジスト非形成部と前記薄膜導体層上とに前記金属と同一の金属からなる電解めっき膜を形成する工程と、
前記めっきレジストを剥離する工程と、
前記めっきレジストを剥離することで露出した無電解めっき膜を除去する工程とからなることを特徴とする多層プリント配線板の製造方法。 - 前記薄膜導体層に置換する工程では、同時に、前記めっきレジスト非形成部の無電解めっき膜を置換する請求項1に記載の多層プリント配線板の製造方法。
- 前記無電解めっき膜はニッケルからなり、前記薄膜導体層及び前記電解めっき膜は銅からなる請求項1又は2に記載の多層プリント配線板の製造方法。
- 前記無電解めっき膜を除去する工程において、前記無電解めっき膜の除去は、エッチング液を用いて行う請求項1〜3のいずれかに記載の多層プリント配線板の製造方法。
- 前記エッチング液は、前記電解めっき膜を実質的にエッチングしない請求項4に記載の多層プリント配線板の製造方法。
- 前記第1の層間樹脂絶縁層は、心材としてガラス繊維を有している請求項1〜5のいずれかに記載の多層プリント配線板の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US3320908P | 2008-03-03 | 2008-03-03 | |
US61/033,209 | 2008-03-03 | ||
PCT/JP2009/050991 WO2009110259A1 (ja) | 2008-03-03 | 2009-01-22 | 多層プリント配線板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009110259A1 true JPWO2009110259A1 (ja) | 2011-07-14 |
JP5216079B2 JP5216079B2 (ja) | 2013-06-19 |
Family
ID=41012299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010501817A Expired - Fee Related JP5216079B2 (ja) | 2008-03-03 | 2009-01-22 | 多層プリント配線板の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US20090218119A1 (ja) |
JP (1) | JP5216079B2 (ja) |
KR (1) | KR101229644B1 (ja) |
CN (1) | CN101911850B (ja) |
WO (1) | WO2009110259A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100907841B1 (ko) | 2004-09-24 | 2009-07-14 | 이비덴 가부시키가이샤 | 도금 방법 및 도금 장치 |
US8314348B2 (en) | 2008-03-03 | 2012-11-20 | Ibiden Co., Ltd. | Multilayer printed wiring board and method of manufacturing multilayer printed wiring board |
US20090218119A1 (en) * | 2008-03-03 | 2009-09-03 | Ibiden Co., Ltd | Method of manufacturing multilayer printed wiring board |
KR101004063B1 (ko) * | 2008-09-05 | 2010-12-24 | 삼성엘이디 주식회사 | 니켈-금 도금방법 및 인쇄회로기판 |
CN101810063B (zh) | 2008-09-30 | 2012-10-10 | 揖斐电株式会社 | 多层印刷线路板以及多层印刷线路板的制造方法 |
CN102573268B (zh) | 2008-09-30 | 2015-03-11 | 揖斐电株式会社 | 多层印刷线路板以及多层印刷线路板的制造方法 |
JP5447949B2 (ja) * | 2009-11-27 | 2014-03-19 | 京セラSlcテクノロジー株式会社 | 配線基板の製造方法 |
US10151035B2 (en) * | 2016-05-26 | 2018-12-11 | Rohm And Haas Electronic Materials Llc | Electroless metallization of through-holes and vias of substrates with tin-free ionic silver containing catalysts |
US11664240B2 (en) * | 2017-11-16 | 2023-05-30 | Mitsubishi Gas Chemical Company, Inc. | Method for producing laminate having patterned metal foil, and laminate having patterned metal foil |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5776181A (en) * | 1980-10-30 | 1982-05-13 | Seiko Epson Corp | Manufacture of exterior part for time piece |
US4642160A (en) * | 1985-08-12 | 1987-02-10 | Interconnect Technology Inc. | Multilayer circuit board manufacturing |
JPH02238691A (ja) * | 1989-03-10 | 1990-09-20 | Hitachi Condenser Co Ltd | プリント配線板の製造方法 |
JP3052620B2 (ja) * | 1992-10-14 | 2000-06-19 | 三菱マテリアル株式会社 | 回路パターンの形成方法 |
JPH06275950A (ja) * | 1993-03-22 | 1994-09-30 | Hitachi Chem Co Ltd | 配線板の製造法 |
WO1996037915A1 (en) * | 1995-05-26 | 1996-11-28 | Sheldahl, Inc. | Adherent film with low thermal impedance and high electrical impedance used in an electronic assembly with a heat sink |
JP2853621B2 (ja) * | 1995-11-29 | 1999-02-03 | 日本電気株式会社 | 半導体装置の製造方法 |
JPH1022270A (ja) * | 1996-07-05 | 1998-01-23 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
CN100521883C (zh) * | 1997-12-11 | 2009-07-29 | 伊比登株式会社 | 多层印刷电路板的制造方法 |
JP3710635B2 (ja) * | 1998-12-10 | 2005-10-26 | イビデン株式会社 | プリント配線板の製造方法 |
MY139405A (en) | 1998-09-28 | 2009-09-30 | Ibiden Co Ltd | Printed circuit board and method for its production |
KR100385042B1 (ko) * | 1998-12-03 | 2003-06-18 | 인터내셔널 비지네스 머신즈 코포레이션 | 내 일렉트로 마이그레이션의 구조물을 도핑으로 형성하는 방법 |
JP2000244085A (ja) * | 1999-02-19 | 2000-09-08 | Hitachi Aic Inc | プリント配線板およびその製造方法 |
JP2002252445A (ja) * | 2001-02-26 | 2002-09-06 | Nec Toyama Ltd | 印刷配線板の製造方法 |
JP2003031927A (ja) | 2001-07-13 | 2003-01-31 | Nippon Avionics Co Ltd | プリント配線板の製造方法 |
TWI227102B (en) * | 2002-03-15 | 2005-01-21 | United Test Ct Inc | Fabrication method for circuit carrier |
JP2004162096A (ja) * | 2002-11-11 | 2004-06-10 | Sumitomo Electric Ind Ltd | 無電解めっき用ペーストと、これを用いた金属構造体および微細金属部品の製造方法 |
JP4235466B2 (ja) * | 2003-02-24 | 2009-03-11 | Azエレクトロニックマテリアルズ株式会社 | 水溶性樹脂組成物、パターン形成方法及びレジストパターンの検査方法 |
JP2006024902A (ja) * | 2004-06-07 | 2006-01-26 | Shinko Electric Ind Co Ltd | 極細線パターンを有する配線基板の製造方法および配線基板 |
WO2006100790A1 (ja) * | 2005-03-22 | 2006-09-28 | Cluster Technology Co., Ltd. | 配線基板の製造方法及び配線基板 |
EP1887390A4 (en) * | 2005-05-27 | 2010-09-15 | Zeon Corp | GRID POLARIZATION FILM, METHOD FOR PRODUCING THE SAME, OPTICAL LAMINATE, MANUFACTURING METHOD THEREOF, AND LIQUID CRYSTAL DISPLAY |
JP2008007840A (ja) * | 2006-06-30 | 2008-01-17 | Seiko Epson Corp | めっき基板の製造方法 |
US8314348B2 (en) | 2008-03-03 | 2012-11-20 | Ibiden Co., Ltd. | Multilayer printed wiring board and method of manufacturing multilayer printed wiring board |
US20090218119A1 (en) * | 2008-03-03 | 2009-09-03 | Ibiden Co., Ltd | Method of manufacturing multilayer printed wiring board |
-
2008
- 2008-12-03 US US12/327,444 patent/US20090218119A1/en not_active Abandoned
-
2009
- 2009-01-22 JP JP2010501817A patent/JP5216079B2/ja not_active Expired - Fee Related
- 2009-01-22 CN CN200980101695XA patent/CN101911850B/zh not_active Expired - Fee Related
- 2009-01-22 KR KR1020107013855A patent/KR101229644B1/ko not_active IP Right Cessation
- 2009-01-22 WO PCT/JP2009/050991 patent/WO2009110259A1/ja active Application Filing
-
2011
- 2011-07-20 US US13/187,060 patent/US8499446B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8499446B2 (en) | 2013-08-06 |
WO2009110259A1 (ja) | 2009-09-11 |
US20090218119A1 (en) | 2009-09-03 |
KR20100077061A (ko) | 2010-07-06 |
KR101229644B1 (ko) | 2013-02-04 |
CN101911850B (zh) | 2012-05-30 |
JP5216079B2 (ja) | 2013-06-19 |
US20110272286A1 (en) | 2011-11-10 |
CN101911850A (zh) | 2010-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5216078B2 (ja) | 多層プリント配線板、及び、多層プリント配線板の製造方法 | |
JP5216079B2 (ja) | 多層プリント配線板の製造方法 | |
JP5033192B2 (ja) | 多層プリント配線板、及び、多層プリント配線板の製造方法 | |
JP4944246B2 (ja) | プリント配線板及びその製造方法 | |
JP5351299B2 (ja) | 多層プリント配線板、及び、多層プリント配線板の製造方法 | |
WO2011002022A1 (ja) | プリント配線板、及び、プリント配線板の製造方法 | |
WO1999034655A1 (fr) | Tableau de connexions imprimees multicouche | |
JPH1187928A (ja) | 多層プリント配線板 | |
JP2003023251A (ja) | 多層プリント配線板 | |
JPH11307687A (ja) | パッケージ基板 | |
JP2000091750A (ja) | スルーホールの形成方法、多層プリント配線板の製造方法、およびスルーホール形成基板、多層プリント配線板 | |
JP4094143B2 (ja) | 多層プリント配線板の製造方法 | |
JP4117951B2 (ja) | 多層プリント配線板の製造方法及び多層プリント配線板 | |
JP4236327B2 (ja) | 無電解めっき液、無電解めっき方法、プリント配線板の製造方法およびプリント配線板 | |
JP2009147387A (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
JPH11251749A (ja) | 多層プリント配線板 | |
JP2000294929A (ja) | 多層プリント配線板の製造方法および多層プリント配線板 | |
JP4334052B2 (ja) | 粗化面形成用樹脂組成物およびプリント配線板 | |
JP2001094264A (ja) | 多層プリント配線板およびその製造方法 | |
JPH1117336A (ja) | 多層プリント配線板およびその製造方法 | |
JP4132331B2 (ja) | 多層プリント配線板 | |
JP2000294937A (ja) | 配線基板およびプリント配線板 | |
JP2007227959A (ja) | 多層プリント配線板およびその製造方法 | |
JP2000178754A (ja) | 金属膜の形成方法およびプリント配線板の製造方法 | |
JP2000294932A (ja) | 多層プリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130301 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5216079 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |