KR101324347B1 - 인쇄회로기판 제조방법 - Google Patents

인쇄회로기판 제조방법 Download PDF

Info

Publication number
KR101324347B1
KR101324347B1 KR1020110147394A KR20110147394A KR101324347B1 KR 101324347 B1 KR101324347 B1 KR 101324347B1 KR 1020110147394 A KR1020110147394 A KR 1020110147394A KR 20110147394 A KR20110147394 A KR 20110147394A KR 101324347 B1 KR101324347 B1 KR 101324347B1
Authority
KR
South Korea
Prior art keywords
hole
dry film
forming
insulating layer
circuit board
Prior art date
Application number
KR1020110147394A
Other languages
English (en)
Other versions
KR20130078441A (ko
Inventor
진미숙
Original Assignee
영풍전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 영풍전자 주식회사 filed Critical 영풍전자 주식회사
Priority to KR1020110147394A priority Critical patent/KR101324347B1/ko
Publication of KR20130078441A publication Critical patent/KR20130078441A/ko
Application granted granted Critical
Publication of KR101324347B1 publication Critical patent/KR101324347B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via

Abstract

본 발명은, 관통홀의 구조를 개선하여 상기 관통홀의 내부를 동도금 공정 시에 충진함으로써 전체적인 공정수를 감소시킨 인쇄회로기판의 제조방법에 관한 것으로, 절연층을 준비하는 단계와; 상기 절연층에 직경 25~75㎛인 관통홀을 형성하는 단계와; 상기 관통홀이 형성된 절연층에 시드층을 형성하는 단계와; 상기 시드층이 형성된 절연층의 상측에 드라이필름을 형성하는 단계와; 상기 드라이필름을 노광, 현상하여 회로패턴에 대응하는 부분 및 상기 관통홀에 대응하는 부분의 드라이필름을 제거하는 단계와; 현상 공정을 마친 후, 12.5~40㎛의 두께로 전해동도금하여 상기 관통홀을 채움과 동시에 회로패턴을 형성하는 단계와; 상기 드라이필름을 박리하는 단계를 포함하는 인쇄회로기판 제조방법을 제공한다.

Description

인쇄회로기판 제조방법{A METHOD FOR MANUFACTURING A PRINTED CIRCUIT BOARD}
본 발명은 인쇄회로기판의 제조방법에 관한 것으로, 더 상세하게는, 버튼플레이팅 공법이 적용되는 인쇄회로기판에 있어서 층간을 도통시키는 관통홀의 형성방법을 개선하여 제조공정을 단순화시킴으로써 공정효율을 향상시킴과 동시에 인쇄회로기판의 두께를 감소시키는 인쇄회로기판의 제조방법에 관한 것이다.
반도체 집적회로의 집적도 발전, 소형 칩 부품을 직접 탑재하는 표면실장 기술의 발전 및 전자 장비들의 소형화 추세에 따라 더욱 복잡하고 협소한 공간에서도 내장이 용이한 연성인쇄회로기판(Flexible Printed Circuit Board; FPCB)이 개발되었다.
이러한 연성인쇄회로기판은 연성 동박적층판(Flexible Copper Clad Laminate; 이하, FCCL)을 기판 소재로 사용하여 제조한다. FCCL은 폴리이미드 필름의 표면에 동박층을 접착한 연성의 기판으로 예전에는 폴리이미드 필름과 동박을 접착제로 붙인 3층 구조(폴리이미드 필름-접착제-동박)의 제품이 많이 사용되었는데, 최근에는 폴리이미드 필름과 동박층을 직접 접착한 2층 구조의 FCCL이 많이 사용되고 있다.
한편, 이러한 FCCL은 다수개가 적층되어 다층 연성인쇄회로기판을 형성한다. 상기 다층 연성인쇄회로기판은 각각의 층에 회로패턴이 형성되며, 상기 각각의 층은 상호간에 관통홀을 통하여 전기적으로 도통된다.
또한 도통을 위하여 동도금을 수행하는데, 이 경우 상기 동도금층이 원래 형성되어 있던 동박층 상면에도 형성되어 연성인쇄회로기판의 전체적인 두께가 두꺼워진다는 문제점이 발생하고, 또한, 종래기술의 인쇄회로기판의 제조방법은, 상기 도금이 완료된 후, 상기 관통홀을 전도성 페이스트 또는 동으로 충진되는 별도의 공정을 수행함으로써 전체적인 공정이 증가한다는 문제점을 가진다.
상술한 두께 문제점을 해결하기 위하여, 동도금이 불필요한 동박층(12)의 표면에 드라이 필름을 부착하고 관통홀(13) 주변에만 동도금하는 방법(소위, 버튼 플레이팅)이 제시되었으나, 상기 버튼플레이팅 방식 역시 관통홀을 충진시키는 공정이 별도로 요구되어 전체적인 공정이 간단하지 않다는 문제점을 가진다.
본 발명은 상술한 종래의 인쇄회로기판의 제조방법의 문제점을 해결하기 위한 것으로, 관통홀의 구조를 개선하여 상기 관통홀의 내부를 동도금 공정 시에 충진함으로써 전체적인 공정수를 감소시킨 인쇄회로기판의 제조방법을 제공하기 위한 것이다.
본 발명은 절연층을 준비하는 단계와; 상기 절연층에 직경 25~75㎛인 관통홀을 형성하는 단계와; 상기 관통홀이 형성된 절연층에 시드층을 형성하는 단계와; 상기 시드층이 형성된 절연층의 상측에 드라이필름을 형성하는 단계와; 상기 드라이필름을 노광, 현상하여 회로패턴에 대응하는 부분 및 상기 관통홀에 대응하는 부분의 드라이필름을 제거하는 단계와; 현상 공정을 마친 후, 12.5~40㎛의 두께로 전해동도금하여 상기 관통홀을 채움과 동시에 회로패턴을 형성하는 단계와; 상기 드라이필름을 박리하는 단계를 포함하는 인쇄회로기판 제조방법을 제공한다.
바람직하게, 상기 관통홀은 복수개가 형성되며, 상기 시드층을 형성하는 단계는, 무전해동도금 공정 또는 스퍼터링 공정을 통하여 시드층을 형성한다.
다른 한편으로, 본 발명은 복수개의 동박층, 절연층이 적층되어 형성된 다층 기판을 준비하는 단계와; 상기 다층 기판에 직경 25~75㎛인 관통홀을 형성하는 단계와; 상기 관통홀이 형성된 다층 기판에 시드층을 형성하는 단계와; 상기 시드층이 형성된 절연층의 상측에 드라이필름을 형성하는 단계와; 상기 드라이필름을 노광, 현상하여 회로패턴에 대응하는 부분 및 상기 관통홀에 대응하는 부분의 드라이필름을 제거하는 단계와; 현상 공정을 마친 후, 12.5~40㎛의 두께로 전해동도금하여 상기 관통홀을 채움과 동시에 회로패턴을 형성하는 단계와; 상기 드라이필름을 박리하는 단계를 포함하는 다층 인쇄회로기판 제조방법을 제공한다.
본 발명에 의한 인쇄회로기판 제조방법은, 버튼플레이팅 공법을 이용하는 인쇄회로기판의 층간의 도통을 위한 관통홀의 형성구조를 개선하여 동도금 공정 시 관통홀의 내부를 충진함으로써 전체적인 공정수를 감소시켜 생산효율을 향상시킨다는 장점을 가진다.
도 1은 본 발명의 일실시예에 따른 인쇄회로기판의 제조방법의 순서도이다.
도 2a 내지 도 2f는 본 발명의 일실시예에 따른 인쇄회로기판의 제조방법의 공정별 단면도이다.
도 3은 본 발명의 일실시예에 따른 인쇄회로기판의 제조방법에 의하여 성형된 관통홀의 평면도이다.
도 4는 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법의 순서도이다.
도 5a 내지 도 5f는 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법의 공정별 단면도이다.
이하 첨부된 도면을 참조하면서 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여, 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
도 1 내지 도 3을 참조하면, 본 발명의 일실시예에 따른 인쇄회로기판의 제조방법은, 절연층을 준비하는 단계(S110), 관통홀 형성단계(S120), 시드층 형성단계(S130), 드라이필름형성단계(S140), 노광 및 현상단계(S150), 관통홀 필링 및 회로패턴형성단계(S160), 드라이필름박리단계(S170)로 이루어진다.
상기 절연층(10)을 준비하는 단계(S110)의 절연층(10)은 연성재질인 폴리이미드로 이루어진다. 본 실시예에서는 절연층(10)의 재질로서 폴리이미드 재질을 이용하였으나, 절연 성질을 가진 다른 물질도 사용될 수 있음은 물론이다.
상기 절연층(10)이 준비되면, 상기 절연층(10)에 다수개의 관통홀(15)을 형성한다. 상기 관통홀(15)은 CNC 가공에 의하여 복수개가 형성될 수 있다.(S120) 상기 관통홀(15)은 상기 절연층(10) 양측에 형성되는 회로패턴의 도통을 위한 것으로, 양측의 회로패턴 위치를 고려하여 관통홀의 위치를 결정한다.
상기 관통홀(15)은 직경(D) 25~75㎛으로 형성되는데, 직경이 25㎛ 이하인 경우에는 홀 가공이 어렵다는 문제점이 발생하며, 직경이 75㎛ 이상인 경우에는 후술할 관통홀 필링단계에서 관통홀의 충진이 어렵거나, 상기 관통홀을 충진하는 과정에서 동박층의 두께가 두꺼워진다는 문제점이 발생한다.
그리고 도 3을 참조하면, 상기 관통홀(15)은 복수개가 형성되어, 관통홀의 일부가 충진이 안되더라도 다른 홀이 충진이 되도록 하여 층간 도통에 문제가 없도록 한다. 본 실시예에서는 3개의 관통홀이 삼각형 형상으로 배열되어 형성된다.
상기 절연층(10)에 관통홀(15)이 형성되면, 상기 절연층(10)의 상하측면에 시드층(20)을 형성한다. 상기 시드층(20)은 무전해동도금 또는 스퍼터링에 의하여 형성된다. 상기 시드층(20)은 후술할 전해동도금을 하기 위하여 형성되는 것으로 동도금이 되어야 하는 부분 전체에 형성된다. (S130)
삭제
상기 시드층(20)이 형성되면, 상기 시드층이 형성된 절연층의 상하측에 드라이필름을 형성한다.(S140)
그 후, 상기 드라이필름(30)을 노광, 현상하여 상기 회로패턴이 형성될 부분 및 상기 관통홀에 대응하는 부분 및 관통홀 주위의 드라이필름을 제거한다. 상기 노광, 현상하는 공정은 일반적인 공정으로서 이에 관한 상세한 설명은 생략한다.(S150)
상기 노광 및 현상 공정 후, 절연층을 전해동도금한다. 상기 전해동도금에 의하여 관통홀이 필링됨과 동시에 회로패턴이 형성된다.(S160) 상기 회로패턴의 두께(t)는 12.5~40㎛ 이다. 상기 동박층의 두께가 12.5㎛ 이하인 경우에는 상기 관통홀의 충진이 잘 되지 않는다는 단점이 있고, 상기 동박층의 두께가 40㎛이상인 경우에는 종래의 인쇄회로기판보다 두께가 두꺼워 진다는 단점을 가진다.
이와 같은 공정에 의하여, 본 발명의 인쇄회로기판의 제조방법에 의하여 제조된 인쇄회로기판은 전해동도금공정에서 상기 절연층 상측에 직접 형성됨으로써 전체적인 인쇄회로기판의 두께를 박막화시킬 수 있다는 장점을 가짐과 동시에, 상기 회로패턴이 형성되는 과정에서, 상기 관통홀의 내부는 동으로 충진된다. 이에 따라 별도의 공정 없이 상기 관통홀의 내부는 구리로 충진되므로, 관통홀을 충진시키는 공정을 생략하여 전체적인 공정을 감소시킬 수 있다.
상기 회로패턴형성이 완료되면, 상기 드라이필름을 박리한다.(S170)
도 4를 참조하면, 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법은, 다층 기판을 준비하는 단계(S210), 관통홀 형성단계(S220), 시드층 형성단계(S230), 드라이필름 형성단계(S240), 노광, 현상 단계(S250), 관통홀 필링 및 동박층형성단계(S260), 드라이필름박리단계(S270)로 이루어진다.
상기 기판을 준비하는 단계(S210)에서 기판은, 내측에 내층회로패턴이 형성된 복수개의 동박층을 구비하고, 또한 상기 동박층의 사이에 복수개의 절연층을 구비한다.
본 실시예에서의 관통홀 형성단계(S220), 시드층 형성단계(S230), 관통홀 필링 및 동박층형성단계(S260)는 상술한 본 발명의 일실시예에 따른 인쇄회로기판의 제조방법의 관통홀 형성단계(S120), 시드층 형성단계(S130), 드라이필름 형성단계(S140), 노광, 현상 단계(S150), 관통홀 필링 및 동박층형성단계(S160), 드라이필름박리단계(S170)과 동일하므로, 이에 대한 구체적인 설명은 생략하기로 한다.
본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법은, 다층 회로기판의 층간을 도통시키는 관통홀(115)을 직경 25~75㎛으로 형성하여 외층회로패턴을 형성하기 위한 전해동도금 공정을 실행하는 동안 상기 관통홀이 충진된다.
이에 따라 회로의 안정도가 향상됨과 동시에 별도의 관통홀 공정이 생략됨으로써 전체적인 공정효율성도 향상된다는 효과를 가진다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
10 : 절연층 20 : 시드층
30 : 드라이필름.

Claims (5)

  1. 절연층을 준비하는 단계와;
    상기 절연층에 직경 25~75㎛인 복수개의 관통홀을 형성하는 단계와;
    상기 관통홀이 형성된 절연층에 시드층을 형성하는 단계와;
    상기 시드층이 형성된 절연층의 상측에 드라이필름을 형성하는 단계와;
    상기 드라이필름을 노광, 현상하여 회로패턴에 대응하는 부분 및 상기 관통홀에 대응하는 부분의 드라이필름을 제거하는 단계와;
    현상 공정을 마친 후, 12.5~40㎛의 두께로 전해동도금하여 상기 관통홀을 채움과 동시에 회로패턴을 형성하는 단계와;
    상기 드라이필름을 박리하는 단계를 포함하고, 상기 복수개의 관통홀은 삼각형상으로 인접하게 배치되어 형성되는 것을 특징으로 하는 인쇄회로기판 제조방법.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 시드층을 형성하는 단계는, 무전해동도금을 이용하여 시드층을 형성하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  4. 청구항 1에 있어서,
    상기 시드층을 형성하는 단계는, 스퍼터링 공법을 이용하여 시드층을 형성하는 것을 특징으로 하는 양면 인쇄회로기판 제조방법.
  5. 복수개의 동박층, 절연층이 적층되어 형성된 다층 기판을 준비하는 단계와;
    상기 다층 기판에 직경 25~75㎛인 복수개의 관통홀을 형성하는 단계와;
    상기 관통홀이 형성된 다층 기판에 시드층을 형성하는 단계와;
    상기 시드층이 형성된 절연층의 상측에 드라이필름을 형성하는 단계와;
    상기 드라이필름을 노광, 현상하여 회로패턴에 대응하는 부분 및 상기 관통홀에 대응하는 부분의 드라이필름을 제거하는 단계와;
    현상 공정을 마친 후, 12.5~40㎛의 두께로 전해동도금하여 상기 관통홀을 채움과 동시에 회로패턴을 형성하는 단계와;
    상기 드라이필름을 박리하는 단계를 포함하고, 상기 복수개의 관통홀은 삼각 형상으로 인접하게 배치되어 형성되는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
KR1020110147394A 2011-12-30 2011-12-30 인쇄회로기판 제조방법 KR101324347B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110147394A KR101324347B1 (ko) 2011-12-30 2011-12-30 인쇄회로기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110147394A KR101324347B1 (ko) 2011-12-30 2011-12-30 인쇄회로기판 제조방법

Publications (2)

Publication Number Publication Date
KR20130078441A KR20130078441A (ko) 2013-07-10
KR101324347B1 true KR101324347B1 (ko) 2013-10-31

Family

ID=48991402

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110147394A KR101324347B1 (ko) 2011-12-30 2011-12-30 인쇄회로기판 제조방법

Country Status (1)

Country Link
KR (1) KR101324347B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330736A (ja) * 1995-06-01 1996-12-13 Toray Ind Inc 多層基板およびその製造方法
JP2006237619A (ja) * 2005-02-25 2006-09-07 Samsung Electro Mech Co Ltd 印刷回路基板、フリップチップボールグリッドアレイ基板およびその製造方法
JP2007305969A (ja) 2006-05-10 2007-11-22 Samsung Electro Mech Co Ltd ビルドアッププリント基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330736A (ja) * 1995-06-01 1996-12-13 Toray Ind Inc 多層基板およびその製造方法
JP2006237619A (ja) * 2005-02-25 2006-09-07 Samsung Electro Mech Co Ltd 印刷回路基板、フリップチップボールグリッドアレイ基板およびその製造方法
JP2007305969A (ja) 2006-05-10 2007-11-22 Samsung Electro Mech Co Ltd ビルドアッププリント基板の製造方法

Also Published As

Publication number Publication date
KR20130078441A (ko) 2013-07-10

Similar Documents

Publication Publication Date Title
JP2007142403A (ja) プリント基板及びその製造方法
KR100757910B1 (ko) 매립패턴기판 및 그 제조방법
TW201349957A (zh) 多層電路板及其製作方法
KR20090110596A (ko) 인쇄회로기판 및 그 제조방법
TWI479972B (zh) Multi - layer flexible printed wiring board and manufacturing method thereof
JP6189592B2 (ja) 部品組込み型印刷回路基板及びその製造方法
JP2012094662A (ja) 多層配線基板の製造方法
JP2011066373A (ja) 回路板構造
KR20140018027A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR100832650B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
CN110167289B (zh) 一种多层电路板的制作方法
JP2004253761A (ja) 両面フレキシブルプリント回路基板の製造方法
KR100965341B1 (ko) 인쇄회로기판의 제조방법
KR100731819B1 (ko) 다층 연성인쇄회로기판의 제조방법
KR100704920B1 (ko) 범프기판을 이용한 인쇄회로기판 및 제조방법
JPWO2014125567A1 (ja) 部品内蔵基板及びその製造方法
JP2013106034A (ja) プリント回路基板の製造方法
JP5865769B2 (ja) 多層配線基板の製造方法
KR100752017B1 (ko) 인쇄회로기판의 제조방법
KR20120016814A (ko) 소자 내장형 연성회로기판 및 이의 제조방법
JP4813204B2 (ja) 多層回路基板の製造方法
KR101946989B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101324347B1 (ko) 인쇄회로기판 제조방법
KR101109277B1 (ko) 인쇄회로기판의 제조방법
KR100658972B1 (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161025

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170911

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181224

Year of fee payment: 6