CN102163591A - 一种球型光栅阵列ic芯片封装件及其生产方法 - Google Patents

一种球型光栅阵列ic芯片封装件及其生产方法 Download PDF

Info

Publication number
CN102163591A
CN102163591A CN2010105698045A CN201010569804A CN102163591A CN 102163591 A CN102163591 A CN 102163591A CN 2010105698045 A CN2010105698045 A CN 2010105698045A CN 201010569804 A CN201010569804 A CN 201010569804A CN 102163591 A CN102163591 A CN 102163591A
Authority
CN
China
Prior art keywords
chip
substrate carrier
substrate
ball
adopt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105698045A
Other languages
English (en)
Other versions
CN102163591B (zh
Inventor
朱文辉
李习周
谢建友
慕蔚
王永忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Nanjing Co Ltd
Original Assignee
Tianshui Huatian Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianshui Huatian Technology Co Ltd filed Critical Tianshui Huatian Technology Co Ltd
Priority to CN201010569804.5A priority Critical patent/CN102163591B/zh
Publication of CN102163591A publication Critical patent/CN102163591A/zh
Application granted granted Critical
Publication of CN102163591B publication Critical patent/CN102163591B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

一种球型光栅阵列IC芯片封装件及其生产方法，封装件包括基板和封装体及基板下面的多个焊球，基板为基板载体，基板载体采用无样本工程设计与分析系统，由多层BT基板组成，基板载体背面设置有有多个电镀UBM，该多个电镀UBM间的节距为1，0，0.75，0.65，0.50，0.45；封装体为单芯片封装的封装体、双芯片封装的封装体、双层堆叠封装的封装体或双芯片堆叠封装的封装体。制作基板载体，在该基板载体上上芯、等离子清洗、压焊、塑封、植球、打印、切割和测试等工序，制得球型光栅阵列IC芯片封装件。本发明封装件能满足超薄、窄节距的要求。

Description

一种球型光栅阵列IC芯片封装件及其生产方法
技术领域
本发明属于电子信息自动化元器件制造技术领域，涉及一种IC芯片封装件，具体涉及一种球型光栅阵列IC芯片封装件；本发明还涉及该IC芯片封装件的生产方法。
背景技术
在电子产品向多功能、高性能和小型化、轻型化发展的过程中，IC芯片的特征尺寸越来越小，复杂程度不断提高，使得电路的I/O数越来越多，封装的I/O密度不断增加。为了适应电路组装密度的提高，方型扁平封装技术（QFP）的引脚间距已从1.27mm发展到了 0.3mm。由于引脚间距不断缩小，I/O数不断增加，使得封装体积不断加大，一方面给电路组装生产带来了许多困难，导致成品率下降和组装成本的提高；另一方面由于受器件引脚框架加工精度等制造技术的限制，0.3mm已是QFP引脚间距的极限，这也限制了组装密度的进一步提高。于是一种先进的芯片焊球阵列封装BGA（Ball Grid Array）应运而生，该封装是在封装体基板载体的底部制作阵列焊球作为电路的I/O端与印刷线路板（PCB）互接。基本的塑封BGA称为PBGA（Plastic BGA），其节距（pitch）1.0～1.27mm，厚度>1.7mm；但该PBGA的引脚节距和厚度不能满足高度集成的电子产品对封装件超薄厚度（≤1.4mm）和窄节距（<1.0mm）的要求。
发明内容
为了克服上述现有技术中存在的问题，本发明提供了一种球型光栅阵列IC芯片封装件，具有更小的引脚节距和超薄厚度，能满足高度集成电子产品对封装件超薄厚度和窄节距的要求。
本发明的另一目的是提供一种上述IC芯片封装件的生产方法。
为实现上述目的，本发明所采用的技术方案是，一种球型光栅阵列IC芯片封装件，包括基板和基板上设置的封装体，基板下面设置有多个焊球，基板为基板载体1，基板载体1采用无样本工程设计与分析系统设计，由多层BT基板组成，基板载体1背面设置有多个电镀凸点下金属化，该多个电镀UBM间的节距为1，0，0.75，0.65，0.50，0.45；所述封装体为单芯片封装的封装体、双芯片封装的封装体、双层堆叠封装的封装体或双芯片堆叠封装的封装体。
本发明所采用的另一技术方案是，一种上述球型光栅阵列IC芯片封装件的生产方法，按以下步骤进行：
步骤1：制作基板载体1
采用多层BT基板叠层制成基板载体，将整条基板载体分成4个矩阵式单元，该基板载体设计采用无样本工程设计与分析系统，各层有机基板间预埋多层布线和通孔；该基板载体的上表面设置芯片粘接区、引线焊盘及多层布线；该基板载体的背面设置有多个电镀UBM；该多个电镀UBM间的节距为1.0,0.75,0.65,0.50,0.45，基板载体的背面还设置有阻焊剂和无数条布线有；
步骤2：晶圆减薄
对于单芯片封装和双芯片封装，采用QFN的减薄工艺，使用PR300RM减薄机进行晶圆减薄，粗磨速度100μm/分～150μm/分，精磨速度15μm/分～25μm/分，制得厚度200±10μm、粗糙度Ra0.05μm～0.10μm、平整度±20μm；的芯片；
对于双层堆叠封装和双芯片堆叠封装，采用粗磨+细磨+抛光防碎片和防翘曲工艺，控制粗磨速度100μm/分～130μm/分，精磨速度15μm/分～20μm/分，制得厚度200±10μm、粗糙度Ra0.05μm～0.10μm、平整度±20μm的下层芯片；采用粗磨+细磨抛光防翘曲工艺，控制粗磨速度80μm/分～120μm/分，精磨速度13μm/分～18μm/分，制得厚度75μm～120μm，粗糙度Ra0.05μm～0.08μm，平整度±15μm该上层芯片；
步骤3：划片
对于单芯片封装和双芯片封装，使用DFD6361划片机，采用普通BGA和PQFP划片工艺对步骤2制得的用于平面封装的晶圆进行划片；
对于双层堆叠封装和双芯片堆叠封装，采用双刀防裂片工艺在双刀划片机上对上层芯片进行划片；在DFD6361划片机上对下层芯片进行划片；划片过程中防止碎片；
步骤4：上芯
对于单芯片封装和双芯片封装，取步骤1制得的基板载体，在该基板载体上涂覆粘低膨胀系数低吸水性的导电胶或绝缘胶，采用普通BGA和PQFP的上芯工艺粘接IC芯片，采用防离层烘烤工艺在150℃～5℃的温度下烘烤3小时～3.5小时；
对于双层堆叠封装和双芯片堆叠封装，
当下层芯片的长和宽与上层芯片的长和宽分别大于2mm时，取步骤1制得的基板载体，在该基板载体上涂覆低膨胀系数低吸水性的导电胶或绝缘胶，粘接下层芯片；
当下层芯片的长和宽与上层芯片的长和宽分别小于2mm时，取步骤1制得的基板载体，在该基板载体上涂覆低膨胀系数低吸水性的导电胶或绝缘胶，粘接下层芯片，采用防离层烘烤工艺175℃±5℃温度烘烤1小时；
步骤5：采用现有工艺对上芯后的基板载体进行等离子清洗；
步骤6：压焊
对于单芯片封装和双芯片封装，采用平弧、BGA弧、M弧及高低弧相结合的方式进行焊线；
对于双层堆叠封装和双芯片堆叠封装，先对下层芯片进行压焊，然后，采用现有工艺进行等离子清洗，在该下层芯片上点QMI538NB绝缘胶或DAF膜，将上层芯片粘接在该下层芯片上，采用防离层固化工艺，在150℃～155℃的温度下固化烘烤3小时～3.5小时；二次上芯后进行二次压焊，上层芯片与下层芯片间采用M型高低弧焊线，上层芯片与基板正面焊盘间采用Bga型弧焊线；
步骤7：塑封
对于单芯片封装和双芯片封装，采用膨胀系数a1≤1、粘度≥8000cp的环保塑封料，170℃～180℃温度采用多段注塑模型软件控制工艺进行塑封，控制冲线率≤8%，塑封后在150℃～160℃温度下烘烤5小时～5.5小时，进行后固化；
对于双层堆叠封装和双芯片堆叠封装，选用线膨胀系数α1≤1、吸水率≤0.35%的环保塑封料，170～180℃温度采用多段塑封注塑模型软件控制工艺进行塑封，采用防翘曲固化工艺，控制翘曲度在工艺要求范围内；
步骤8：植球
先检测回流焊炉温，当炉温为260℃±5℃时，采用AU800植球机在塑封后的基板载体的背面焊盘上印刷WF-6400助焊剂，然后将球径0.25mm～0.6mm的M705锡球放置在该焊盘上植球，锡球之间的间距为0.4mm、0.5mm、0.65mm、0.75mm、0.8mm和1.0mm，最大输入端子672，检测后，在回流焊炉中进行回流焊；采用BL-370水清洗机清洗，进行锡球推力检测和离子污染度测试；
步骤9：采用现有打印工艺进行打印；
步骤10：将打印后的塑封件进行切割，剔除外观不合格的切割件，外观合格的切割件入盘；
步骤11：对入盘的切割件进行测试，剔除不合格品，合格品即为制得的球型光栅阵列IC芯片封装件。
本发明球型光栅阵列IC芯片封装件具有如下特点：
1）基板载体采用无样本工程设计与分析系统；
2）小节距（锡球节距≤0.3mm）、小球径（锡球直径≤0.2mm）、超薄产品（厚度在0.75mm～0.5mm）封装技术，同尺寸芯片、不同尺寸芯片的堆叠技术；
3）超薄芯片减薄、划片及晶圆防翘曲防裂片技术；
4）采用第二粘片胶（DAF膜）粘片的超薄芯片堆叠封装金线与铜线低弧度焊线技术；
5）超薄芯片堆叠封装防冲丝防翘曲控制技术、高密度、窄间距、低弧度、多层布线技术。
附图说明
图1是本发明球型光栅阵列IC芯片封装件中单芯片封装的结构示意图；
图2是本发明球型光栅阵列IC芯片封装件中双芯片封装的结构示意图；
图3是本发明球型光栅阵列IC芯片封装件中双层堆叠封装的结构示意图；
图4是本发明球型光栅阵列IC芯片封装件中双芯片堆叠封装的结构示意图；
图5是本发明球型光栅阵列IC芯片封装件四单元矩阵式框架示意图。
图中，1.基板载体，2.第一粘片胶，3.第一IC芯片，4.基板载体正面焊盘，5.第一键合线，6.焊球，7.塑封体，8.第二IC芯片，9.第二键合线，10.第二粘片胶，11.第三IC芯片，12.第三键合线，13.第四键合线，14.第四IC芯片，15.基板载体背面焊盘，16.助焊剂。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
如图1所示，本发明球型光栅阵列IC芯片封装件中单芯片封装的结构，包括基板载体1，基板载体1上设置有第一IC芯片3，第一IC芯片3通过第一粘片胶2与基板载体1相粘接，基板载体1上还设置有两基板正面焊盘4，该两基板正面焊盘4位于第一IC芯片3的两侧，第一IC芯片3通过第一键合线5分别与两基板正面焊盘4相连接；基板载体1的下面设置有多个基板背面焊盘15，多个基板背面焊盘15呈阵列状排列，每个基板背面焊盘15均通过助焊剂16粘接有一个焊球6；基板载体1的上面覆盖有塑封体7；基板正面焊盘4、第一键合线5和第一IC芯片3均封装于塑封体7内。
第一IC芯片3、基板正面焊盘4、第一键合线5、基板背面焊盘15、助焊剂16及焊球6构成了电源和信号通道。塑封体7包围了基板载体1、第一粘片胶2、第一IC芯片3，第一键合线5，连同未包围的基板背面焊盘15、助焊剂16、焊球6构成了电路整体。
如图2所示，本发明球型光栅阵列IC芯片封装件中双芯片封装的结构，包括基板载体1，基板载体1上并排设置有第一IC芯片3和第二IC芯片8，第一IC芯片3和第二IC芯片8分别通过第一粘片胶2与基板载体1粘接；基板载体1上还设置有两块基板正面焊盘4；第一IC芯片3通过第一键合线5和与其相邻的基板正面焊盘4相连接，第二IC芯片8也通过第一键合线5和与其相邻的基板正面焊盘4相连接，第一IC芯片3和第二IC芯片8通过第三键合线12相连接；基板载体1的下面设置有多个基板背面焊盘15，多个基板背面焊盘15呈阵列状排列，每个基板背面焊盘15均通过助焊剂16粘接有一个焊球6；基板载体1的上面覆盖有塑封体7；基板正面焊盘4、第一键合线5、第一IC芯片3、第三键合线12和第二IC芯片8均封装于塑封体7内。
如图3所示，本发明球型光栅阵列IC芯片封装件中双层堆叠封装的结构，包括基板载体1，基板载体1上设置有第一IC芯片3，第一IC芯片3通过第一粘片胶2与基板载体1粘接；第一IC芯片3通过第二粘片胶10粘接有第三IC芯片11；基板载体1上还设置有两基板正面焊盘4，该两焊盘4分别位于第一IC芯片3的两侧；第一IC芯片3通过第一键合线5分别与两基板正面焊盘4相连接，第三IC芯片11通过第二键合线9分别与两基板正面焊盘4相连接，第一IC芯片3和第三IC芯片11通过第四键合线13相连接；基板载体1的下面设置有多个基板背面焊盘15，多个基板背面焊盘15呈阵列状排列，每个基板背面焊盘15均通过助焊剂16粘接有一个焊球6；基板载体1的上面覆盖有塑封体7；基板正面焊盘4、第一键合线5、第二键合线9、第一IC芯片3、第四键合线13和第三IC芯片11均封装于塑封体7内。
如图4所示，本发明球型光栅阵列IC芯片封装件双芯片堆叠封装的结构，包括基板载体1，基板载体1上并排设置有第一IC芯片3和第二IC芯片8，第一IC芯片3和第二IC芯片8分别通过第一粘片胶2与基板载体1相粘接；基板载体1上还设置有两基板正面焊盘4，第一IC芯片3上通过第二粘片胶10粘接有第三IC芯片11；第二IC芯片8上通过第二粘片胶10粘接有第四IC芯片14；第一IC芯片3通过第一键合线5和与其相邻的基板正面焊盘4相连接，第一IC芯片3通过第四键合线13与第三IC芯片11相连接，第三IC芯片11通过第三键合线12与第四IC芯片14相连接，第四IC芯片14通过第四键合线13与第二IC芯片8相连接，第四IC芯片14通过第二键合线9和与第二IC芯片8相邻的基板正面焊盘4相连接；基板载体1的下面设置有多个基板背面焊盘15，多个基板背面焊盘15呈阵列状排列，每个基板背面焊盘15均通过助焊剂16粘接有一个焊球6；基板载体1的上面覆盖有塑封体7；基板正面焊盘4、第一键合线5、第二键合线9、第三键合线12、第四键合线13、第一IC芯片3、第二IC芯片8、第三IC芯片11和第四IC芯片14均封装于塑封体7内。
基板载体1采用厚度为0.3～1.0mm的BT基板叠层制成；第一IC芯片3的减薄厚度200±10μm；焊球6的球径0.25～0.6mm；焊球6之间的间距为0.4mm、0.5mm、0.65mm、0.75mm、0.8mm和1.0mm，最大输入端子672，塑封体尺寸3mm×3mm～21mm×21mm，厚度为0.5～0.75mm。
第一粘片胶2采用导电胶或绝缘胶。
第二粘片胶10采用绝缘胶或DAF膜。
第一键合线5、第二键合线9、第三键合线12和第四键合线13采用金线或铜线。
基板载体1采用无样本工程设计与分析系统，由多层BT基板组成，其上表面有芯片粘接区及引线焊盘，供键合用。另外还有多层布线，背面有多个电镀凸点下金属化（UBM），用于植球。UBM间节距1、0、0.75、0.65、0.50和0.45；并且背面有无数条布线，目的是为了减小分布寄生电感和电容。各层BT基板间是预埋的材料，多层布线和通孔，便于上层芯片焊盘与底部锡球相通，电源线与底线隔离，同时还有阻焊剂（绿色）。
本封装件整条基板载体尺寸为240mm×74mm，设计成矩阵式4个单元，如图5所示，每个单元有N个尺寸和结构相同设计、排列整齐划一的单个基板载体，单个基板载体之间有切割道，并有特殊设计的对准符号，便于切割对位、校准，防止切割时划偏，造成产品损伤而报废。
焊球6通过植球机植于焊料16表面，通过回流焊使焊球6与焊料16和基板背面焊盘15牢固结合。
本发明封装件有单芯片封装和多芯片封装，厚度≤1.4mm，节距<1.0mm；其中，多芯片封装根据产品需要，有双芯片、3芯片和4芯片，有平面型和堆叠型；多芯片封装时采用多芯片封装专用BT基板载体，芯片厚度75μm～250μm，芯片尺寸既有大小相同的，也有大小不等及功能不同的芯片。本封装件中的IC芯片、键合线和焊球构成了电路的电源和信号通道。塑封体7对封装件内的各器件起保护和支撑作用。
本发明还提供了一种上述球型光栅阵列IC芯片封装件的生产方法，具体按以下步骤进行：
步骤1：制作基板载体
采用多层厚度为0.1～1.0mm的BT基板叠层制成基板载体，该基板载体设计采用无样本工程设计与分析系统，叠层时，各层有机基板间预埋多层布线和通孔，便于上层芯片焊盘与底部锡球相通，电源线与底线隔离；该基板载体的上表面设置芯片粘接区、引线焊盘及多层布线，供键合用；该基板载体的背面设置有多个电镀UBM，用于植球；该多个UBM间的节距为1.0mm,0.75mm,0.65mm,0.50mm,0.45mm；基板载体的背面还设置有无数条布线，目的是为了减小分布寄生电感和电容，同时还有阻焊剂（绿色）；将整条基板载体设计成4个矩阵式单元，每个单元有N个尺寸和结构相同设计、排列整齐划一的单个基板载体，该单个基板载体之间设置有切割道，并有特殊设计的对准符号，便于切割分离时对位校准；
步骤2：晶圆减薄
对于单芯片封装和双芯片封装，采用QFN的减薄工艺，使用PR300RM减薄机进行晶圆减薄，粗磨速度100～150μm/分，精磨速度15～25μm/分，制得用于平面封装的芯片，该芯片的厚度为200±10μm、粗糙度Ra0.05～0.10μm、平整度±20μm；
对于双层堆叠封装和双芯片堆叠封装，采用粗磨+细磨+抛光防碎片和防翘曲工艺，控制粗磨速度100～130μm/分，精磨速度15～20μm/分，制得用于堆叠封装的厚度为200±10μm、粗糙度Ra0.05～0.10μm、平整度±20μm的下层芯片；采用粗磨+细磨抛光防翘曲工艺，控制粗磨速度80～120μm/分，精磨速度13～18μm/分，制得用于堆叠封装的厚度为75～120μm、粗糙度Ra0.05～0.08μm、平整度±15μm的上层芯片；
步骤3：划片
对于单芯片封装和双芯片封装，使用DFD6361划片机，采用普通BGA和PQFP划片工艺对步骤2制得的用于平面封装的晶圆进行划片；
对于双层堆叠封装和双芯片堆叠封装，采用双刀防裂片工艺在双刀划片机上对上层芯片进行划片；在DFD6361划片机上对下层芯片进行划片；划片过程中防止碎片；
步骤4：上芯
对于单芯片封装和双芯片封装，取步骤1制得的基板载体，在该基板载体上涂覆粘接材料，该粘接材料采用低膨胀系数、低吸水性（0.2%）的导电胶或绝缘胶，采用普通BGA和PQFP的上芯工艺粘接IC芯片，然后，采用防离层烘烤工艺在150～155℃的温度下烘烤3～3.5小时；
对于双层堆叠封装和双芯片堆叠封装，
当下层芯片的长和宽与上层芯片的长和宽分别大于2mm时，取步骤1制得的基板载体，在该基板载体上涂覆粘接材料，该粘接材料采用低膨胀系数、低吸水性（0.2%）的导电胶或绝缘胶，粘接下层芯片；
当下层芯片的长和宽与上层芯片的长和宽分别小于2mm时，取步骤1制得的基板载体，在该基板载体上涂覆粘接材料，该粘接材料采用低膨胀系数、低吸水性（0.2%）的导电胶或绝缘胶，粘接下层芯片，采用防离层烘烤工艺175℃±5℃温度烘烤1h；
双层堆叠封装和双芯片堆叠封装中需控制粘片胶厚度的均匀性和上芯位置的精度，确保键合线间的空隙，保证塑封时不交丝；
步骤5：使用VSP-88D等离子清洗机，采用现有工艺对上芯后的基板载体进行等离子清洗；
步骤6：压焊
对于单芯片封装和双芯片封装，采用平弧、BGA弧、M弧及高低弧相结合的方式进行焊线；焊线为金线和铜线；
单芯片封装和双芯片封装焊线的引线长、弧度低，焊线难度大，在本公司长引线、低弧度、高密度金丝球焊方法基础上改进提高，满足基板载体封装的长引线、低弧度、高密度焊线的需要，焊线材料为金线和铜线, 当芯片较小焊线较长或跨接芯片时采用平弧；焊线长时采用Bga弧；为防止多焊线窄间距间的短路，采用M形高低弧；
对于双层堆叠封装和双芯片堆叠封装，先在mawk键合台或W3100 Optima键合台对下层芯片进行压焊，当芯片较小焊线较长或跨接芯片时采用平弧；焊线长时采用Bga弧；为防止多焊线窄间距间短路，采用M形高低弧，上下层芯片间采用高低焊线压焊；然后，采用现有工艺进行等离子清洗，在下层芯片上点QMI538NB绝缘胶或DAF膜，将上层芯片准确对位粘接在下层芯片上，采用防离层固化工艺，在150℃～155℃的温度下固化烘烤3～3.5小时；二次上芯后进行二次压焊，上层芯片与下层芯片间采用M型高低弧焊线，上层芯片与基板正面焊盘间采用Bga型弧焊线；
步骤7：塑封
对于单芯片封装和双芯片封装，采用低应力（膨胀系数a1≤1）、高粘度（≥8000cp）的环保塑封料，在170～180℃温度进行塑封，塑封过程中采用多段注塑模型软件控制工艺，控制冲线率≤8%，实现单面有机基板载体高密度、低弧度、长引线防冲丝防离层塑封，塑封后在150～160℃的温度下烘烤5～5.5小时，进行后固化；
对于双层堆叠封装和双芯片堆叠封装，选用低应力（线膨胀系数α1≤1），低吸水率（吸水率≤0.35%）的环保塑封料，在170～180℃温度进行塑封，塑封过程中采用多段塑封注塑模型软件控制工艺，调整工艺，实现单面封装、低冲线、低翘曲度塑封，并通过防翘曲固化工艺，将翘曲度控制在工艺要求范围内（≤0.25mm）；
塑封后得到的塑封体的尺寸为3mm×3mm～21mm×21mm，厚度为0.5～0.75mm
步骤8：植球
植球工艺流程如下：
回流焊炉温检测-----植球------植球后检测-------回流焊-------水清洗-----锡球推力检测-----离子污染度测试
先检测回流焊炉温，当炉温符合260℃±5℃的温度时，采用AU800植球机在塑封后的基板载体的背面焊盘上印刷WF-6400助焊剂，然后将球径0.25～0.6mm的 M705锡球放置在印刷WF-6400助焊剂的焊盘上植球，锡球之间的间距为0.4mm、0.5mm、0.65mm、0.75mm、0.8mm和1.0mm，最大输入端子672，植球后进行自动检测，检查无缺球及其他不良现象后，传送到在PYRAMAX100N回流焊炉中进行回流焊；回流焊后，用CEU8收料机将已回流的半成品封装件收到弹夹中，采用BL-370水清洗机清洗之后，进行锡球推力检测和离子污染度测试；
步骤9：打印
将植球后的塑封件放置在专用打印夹具上，采用现有打印工艺进行打印；
由于植球后塑封件的底面有多排锡球，打印时不能使球表面擦伤和污染，因此，需要专用打印夹具，该夹具中间有较宽的凹槽，槽的宽度大于植球后塑封件两侧最外锡球间的宽度，打印时不能擦伤锡球；
步骤10：切割入盘
将打印后的塑封件安装于切割夹具上，调整工工艺参数进行切割，切割后，自动检测，剔除外观不合格的切割件，外观合格的切割件入盘；
步骤11：对入盘的切割件进行测试，剔除不合格品，合格品即为制得的球型光栅阵列IC芯片封装件。
本发明生产方法建立和完善了基板载体设计的无样本工程设计与分析系统，开展了超薄产品厚度（0.75mm～0.5mm）封装技术、同尺寸芯片不同尺寸芯片堆叠技术以及超薄芯片减薄、划片、晶圆防翘曲防裂技术，采用第二粘片胶（DAF膜）的超薄芯片堆叠防冲丝防翘曲控制技术，高密度、密间距、低弧度、多层防热阻布线等新技术。
实施例1
采用无样本工程设计与分析系统设计基板载体，并将整条基板载体设计成4个矩阵式单元，采用2层厚度为1.01mm的BT基板叠层制成基板载体， BT基板间预埋多层布线和通孔；基板载体的上表面设置芯片粘接区、引线焊盘及多层布线；基板载体的背面设置多个节距为1.0,0.75,0.65,0.50,0.45的电镀UBM和多条布线，以减小分布寄生电感和电容，还有阻焊剂；采用QFN的减薄工艺，使用PR300RM减薄机进行晶圆减薄，粗磨速度100μm/分，精磨速度15μm/分，制得厚度200μm、粗糙度Ra0.05μm、平整度+20μm的芯片；使用DFD6361划片机，采用普通BGA和PQFP划片工艺对该芯片进行划片；在制得的基板载体上涂覆导电胶，采用普通BGA和PQFP的上芯工艺粘接划片后的芯片，然后，采用防离层烘烤工艺在150℃的温度下烘烤3.5小时；使用VSP-88D等离子清洗机，采用现有工艺对上芯后的基板载体进行等离子清洗；采用平弧、BGA弧、M弧及高低弧相结合的方式进行焊线；采用膨胀系数a1≤1、粘度≥8000c的环保塑封料，在170℃温度进行塑封，塑封过程中采用多段注塑模型软件控制工艺，控制冲线率≤8%，塑封后在150℃的温度下烘烤5.5小时，进行后固化；检测回流焊炉温，当炉温为260℃时，采用AU800植球机在塑封后的基板载体背面焊盘上印刷WF-6400助焊剂，然后将球径为0.25mm的M705锡球放置在印刷WF-6400助焊剂的焊盘上植球，焊球之间的间距为0.4mm、0.5mm、0.65mm、0.75mm、0.8mm和1.0mm，最大输入端子672，植球后进行自动检测，检查无缺球及其他不良现象后，传送到在PYRAMAX100N回流焊炉中进行回流焊；回流焊后，用CEU8收料机将已回流的半成品封装件收到弹夹中，采用BL-370水清洗机清洗之后，进行锡球推力检测和离子污染度测试；采用现有打印工艺进行打印；将打印后的塑封件进行切割，切割后检测剔除外观不合格的切割件，外观合格的切割件入盘；对入盘的切割件进行测试，剔除不合格品，合格品即为制得的IC芯片为平面封装的球型光栅阵列IC芯片封装件。该封装件的厚度1.40MAX、长度和宽度均为15.00±0.10mm，锡球高度0.30±0.05μm，锡球节距0.80BASIC，基板载体和塑封体的总高度为0.96±0.04mm，塑封体厚度0.70BASIC。
实施例2
采用无样本工程设计与分析系统设计基板载体，并将整条基板载体设计成4个矩阵式单元，采用4层厚度0.1mm的BT 基板叠层制成基板载体，BT基板间预埋多层布线和通孔；基板载体的上表面设置芯片粘接区、引线焊盘及多层布线；基板载体的背面设置多个节距为1.0,0.75,0.65,0.50,0.45的电镀UBM；同时基板载体的背面还设置有无数条布线，以减小分布寄生电感和电容，还有绿色阻焊剂；采用QFN的减薄工艺，使用PR300RM减薄机进行晶圆减薄，粗磨速度150μm/分，精磨速度25μm/分，制得厚度210μm、粗糙度Ra0.10μm、平整度-20μm的芯片；使用DFD6361划片机，采用普通BGA和PQFP划片工艺对该芯片进行划片；在制得的基板载体上涂覆低膨胀系数低吸水性的绝缘胶，采用普通BGA和PQFP的上芯工艺粘接划片后的芯片，然后，采用防离层烘烤工艺在155℃的温度下烘烤3小时；使用VSP-88D等离子清洗机，采用现有工艺对上芯后的基板载体进行等离子清洗；采用平弧、BGA弧、M弧及高低弧相结合的方式进行焊线；采用膨胀系数a1≤1、粘度≥8000c的环保塑封料，在180℃温度进行塑封，塑封过程中采用多段注塑模型软件控制工艺，控制冲线率≤8%，塑封后在160℃ 的温度下烘烤5小时，进行后固化；检测回流焊炉温，当炉温为265℃时，采用AU800植球机在塑封后的基板载体背面焊盘上印刷WF-6400助焊剂，然后将球径为0.6mm的M705锡球放置在印刷WF-6400助焊剂的焊盘上植球，焊球之间的间距为0.4mm、0.5mm、0.65mm、0.75mm、0.8mm和1.0mm，最大输入端子672，植球后进行自动检测，检查无缺球及其他不良现象后，传送到在PYRAMAX100N回流焊炉中进行回流焊；用CEU8收料机将已回流的半成品封装件收到弹夹中，采用BL-370水清洗机清洗之后，进行锡球推力检测和离子污染度测试；采用现有打印工艺进行打印；将打印后的塑封件进行切割，切割后检测剔除外观不合格的切割件，外观合格的切割件入盘；对入盘的切割件进行测试，剔除不合格品，合格品即为制得的IC芯片平面封装的球型光栅阵列IC芯片封装件。
实施例3
采用无样本工程设计与分析系统设计基板载体，并将整条基板载体设计成4个矩阵式单元，采用4层厚度0.55mm的BT基板叠层制成基板载体，BT基板间预埋多层布线和通孔；基板载体的上表面设置芯片粘接区、引线焊盘及多层布线；基板载体的背面设置多个节距为1.0,0.75,0.65,0.50,0.45的电镀UBM；同时基板载体的背面还设置有无数条布线，以减小分布寄生电感和电容，还有绿色阻焊剂；采用QFN的减薄工艺，使用PR300RM减薄机进行晶圆减薄，粗磨速度125μm/分，精磨速度20μm/分，制得厚度190μm、粗糙度Ra0.08μm、平整度+5μm的芯片；使用DFD6361划片机，采用普通BGA和PQFP划片工艺对该芯片进行划片；在制得的基板载体上涂覆低膨胀系数低吸水性导电胶，采用普通BGA和PQFP的上芯工艺粘接划片后的芯片，然后，采用防离层烘烤工艺在152.5℃的温度下烘烤3.25小时；采用现有工艺对上芯后的基板载体进行等离子清洗；采用平弧、BGA弧、M弧及高低弧相结合的方式进行焊线；采用膨胀系数a1≤1、粘度≥8000c的环保塑封料，在175℃温度进行塑封，塑封过程中采用多段注塑模型软件控制工艺，控制冲线率≤8%，塑封后在155℃ 的温度下烘烤5.25小时，进行后固化；检测回流焊炉温，当炉温为255℃时，采用AU800植球机在塑封后的基板载体背面焊盘上印刷WF-6400助焊剂，然后将球径为0.43mm的M705锡球放置在印刷WF-6400助焊剂的焊盘上植球，焊球之间的间距为0.4mm、0.5mm、0.65mm、0.75mm、0.8mm和1.0mm，最大输入端子672，植球后进行自动检测，检查无缺球及其他不良现象后，传送到在PYRAMAX100N回流焊炉中进行回流焊；回流焊后，用CEU8收料机将已回流的半成品封装件收到弹夹中，采用BL-370水清洗机清洗之后，进行锡球推力检测和离子污染度测试；采用现有打印工艺进行打印；将打印后的塑封件进行切割，切割后检测剔除外观不合格的切割件，外观合格的切割件入盘；对入盘的切割件进行测试，剔除不合格品，合格品即为制得的IC芯片平面封装的球型光栅阵列IC芯片封装件。
实施例4
采用无样本工程设计与分析系统设计基板载体，整条基板载体设计成4个矩阵式单元，采用2层厚度0.8mm的BT基板叠层制成基板载体，BT基板间预埋多层布线和通孔；该基板载体上表面设置芯片粘接区、引线焊盘及多层布线；该基板载体的背面设置有多个节距为1.0,0.75,0.65,0.50,0.45的电镀UBM；基板载体的背面还设置有无数条布线，以减小分布寄生电感和电容，还有绿色阻焊剂；采用粗磨+细磨+抛光防碎片和防翘曲工艺，控制粗磨速度100μm/分，精磨速度15μm/分，制得厚度200μm、粗糙度Ra0.05μm、平整度+20μm的下层芯片；采用粗磨+细磨抛光防翘曲工艺，控制粗磨速度80μm/分，精磨速度13μm/分，制得厚度75μm、粗糙度Ra0.05μm、平整度+15μm的上层芯片；采用双刀防裂片工艺在双刀划片机上对上层芯片进行划片；在DFD6361划片机上对下层芯片进行划片；划片过程中防止碎片；下层芯片与上层芯片的长和宽分别大于2mm，在制得的基板载体上涂覆低膨胀系数低吸水性导电胶，粘接下层芯片；使用VSP-88D等离子清洗机，采用现有工艺对上芯后的基板载体进行等离子清洗；在下层芯片上焊线，并采用现有工艺再次进行等离子清洗，在下层芯片上点QMI538NB绝缘胶，将上层芯片准确对位粘接在下层芯片上，采用防离层固化工艺，在150℃的温度下固化烘烤3.5小时；二次上芯后进行二次压焊，上层芯片与下层芯片间采用M型高低弧焊线，上层芯片与基板正面焊盘间采用Bga型弧焊线；选用线膨胀系数α1≤1、吸水率≤0.35%的环保塑封料，在170℃温度下采用多段塑封注塑模型软件控制工艺进行塑封，通过防翘曲固化工艺，控制翘曲度≤0.25mm；检测回流焊炉温，当炉温为260℃时，采用AU800植球机在塑封后的基板载体背面焊盘上印刷WF-6400助焊剂，然后将球径为0.35mm的M705锡球放置在印刷WF-6400助焊剂的焊盘上植球，锡球之间的间距为0.4mm、0.5mm、0.65mm、0.75mm、0.8mm和1.0mm，最大输入端子672，植球后进行自动检测，检查无缺球及其他不良现象后，传送到在PYRAMAX100N回流焊炉中进行回流焊；回流焊后，用CEU8收料机将已回流的半成品封装件收到弹夹中，采用BL-370水清洗机清洗之后，进行锡球推力检测和离子污染度测试；采用现有打印工艺进行打印；将打印后的塑封件进行切割，切割后检测，剔除外观不合格的切割件，外观合格的切割件入盘；对入盘的切割件进行测试，剔除不合格品，合格品即为制得的IC芯片叠层的球型光栅阵列IC芯片封装件。该封装件的厚度1.40MAX、长度和宽度均为18.00±0.10mm，锡球高度0.30±0.05μm，锡球节距0.80BASIC，基板载体和塑封体的总高度为1.00±0.05mm，塑封体厚度0.70BASIC。
实施例5
采用无样本工程设计与分析系统设计基板载体，并将整条基板载体设计成4个矩阵式单元，采用4层厚度为0.2mm的BT基板叠层制成基板载体，BT基板间预埋多层布线和通孔；基板载体上表面设置芯片粘接区、引线焊盘及多层布线；基板载体的背面设置有多个节距为1.0,0.75,0.65,0.50,0.45的电镀UBM；基板载体的背面还设置有无数条布线，以减小分布寄生电感和电容，还有绿色阻焊剂。采用粗磨+细磨+抛光防碎片和防翘曲工艺，控制粗磨速度130μm/分，精磨速度20μm/分，制得厚度210μm，粗糙度Ra0.10μm，平整度-20μm的下层芯片；采用粗磨+细磨抛光防翘曲工艺，控制粗磨速度120μm/分，精磨速度18μm/分，制得厚度120μm、粗糙度Ra0.08μm、平整度-15μm的上层芯片；采用双刀防裂片工艺在双刀划片机上对上层芯片进行划片；在DFD6361划片机上对下层芯片进行划片；下层芯片与上层芯片的长和宽分别小于2mm，在制得的基板载体上涂覆低膨胀系数低吸水性导电胶，粘接下层芯片，采用防离层烘烤工艺175℃温度烘烤1小时；使用VSP-88D等离子清洗机，采用现有工艺对上芯后的基板载体进行等离子清洗；在下层芯片上焊线，采用现有工艺再次进行等离子清洗，在下层芯片上点DAF膜，将上层芯片准确对位粘接在下层芯片上，采用防离层固化工艺，在155℃温度下固化烘烤3小时；二次上芯后进行二次压焊，上层芯片与下层芯片间采用M型高低弧焊线，上层芯片与基板正面焊盘间采用Bga型弧焊线；选用线膨胀系数α1≤1、吸水率≤0.35%的环保塑封料，180℃温度下采用多段塑封注塑模型软件控制工艺进行塑封，通过防翘曲固化工艺，控制翘曲度≤0.25mm；检测回流焊炉温，当炉温为265℃时，采用AU800植球机在塑封后的基板载体背面焊盘上印刷WF-6400助焊剂，然后将球径为0.5mm的M705锡球放置在印刷WF-6400助焊剂的焊盘上植球，锡球之间的间距为0.4mm、0.5mm、0.65mm、0.75mm、0.8mm和1.0mm，最大输入端子672，植球后进行自动检测，检查无缺球及其他不良现象后，传送到在PYRAMAX100N回流焊炉中进行回流焊；回流焊后，用CEU8收料机将已回流的半成品封装件收到弹夹中，采用BL-370水清洗机清洗之后，进行锡球推力检测和离子污染度测试；采用现有打印工艺进行打印；将打印后的塑封件进行切割，切割后检测，剔除外观不合格的切割件，外观合格的切割件入盘；对入盘的切割件进行测试，剔除不合格品，合格品即为制得的IC芯片堆叠的球型光栅阵列IC芯片封装件。该封装件的厚度1.28MAX、长度和宽度均为10.00±0.10mm，锡球高度0.25±0.05μm，锡球节距0.80BASIC，基板载体和塑封体的总高度为0.96±0.04mm，塑封体厚度0.70BASIC。
实施例6
采用无样本工程设计与分析系统设计基板载体，并将整条基板载体设计成4个矩阵式单元，采用2层厚度0.5mm的BT基板叠层制成基板载体，BT基板间预埋多层布线和通孔；基板载体上表面设置芯片粘接区、引线焊盘及多层布线；基板载体的背面设置有多个节距为1.0,0.75,0.65,0.50,0.45的电镀UBM；基板载体的背面还设置有无数条布线，以减小分布寄生电感和电容最小，还有绿色阻焊剂；需生产堆叠封装的封装件时，采用粗磨+细磨+抛光防碎片和防翘曲工艺，控制粗磨速度115μm/分，精磨速度18μm/分，制得厚度190μm、粗糙度Ra0.75μm、平整度+10μm的下层芯片；采用粗磨+细磨抛光防翘曲工艺，控制粗磨速度100μm/分，精磨速度15μm/分，制得厚度为98μm、粗糙度Ra0.65μm、平整度-10μm的上层芯片；采用双刀防裂片工艺在双刀划片机上对上层芯片进行划片；在DFD6361划片机上对下层芯片进行划片；下层芯片与上层芯片的长和宽分别小于2mm，在制得的基板载体上涂覆低膨胀系数低吸水性绝缘胶，粘接下层芯片，采用防离层烘烤工艺180℃温度烘烤1小时；使用VSP-88D等离子清洗机，采用现有工艺对上芯后的基板载体进行等离子清洗；在下层芯片上焊线，采用现有工艺再次进行等离子清洗，在下层芯片上点QMI538NB绝缘胶，将上层芯片准确对位粘接在下层芯片上，采用防离层固化工艺，在152.5℃温度下固化烘烤3.25小时；二次上芯后进行二次压焊，上层芯片与下层芯片间采用M型高低弧焊线，上层芯片与基板正面焊盘间采用Bga型弧焊线；选用线膨胀系数α1≤1、吸水率≤0.35%的环保塑封料，175℃温度下采用多段塑封注塑模型软件控制工艺进行塑封，通过防翘曲固化工艺，控制翘曲度≤0.25mm；检测回流焊炉温，当炉温为255℃时，采用AU800植球机在塑封后的基板载体背面焊盘上印刷WF-6400助焊剂，然后将球径为0.35mm的M705锡球放置在印刷WF-6400助焊剂的焊盘上植球，锡球之间的间距为0.4mm、0.5mm、0.65mm、0.75mm、0.8mm和1.0mm，最大输入端子672，植球后进行自动检测，检查无缺球及其他不良现象后，传送到PYRAMAX100N回流焊炉中进行回流焊；回流焊后，用CEU8收料机将已回流的半成品封装件收到弹夹中，采用BL-370水清洗机清洗之后，进行锡球推力检测和离子污染度测试；采用现有打印工艺进行打印；将打印后的塑封件进行切割，切割后检测，剔除外观不合格的切割件，外观合格的切割件入盘；对入盘的切割件进行测试，剔除不合格品，合格品即为制得的IC芯片堆叠球型光栅阵列IC芯片封装件。
实施例7
按实施例6的方法生产球型光栅阵列IC芯片封装件，不同之处只是在粘接下层芯片后，采用防离层烘烤工艺165℃温度烘烤1小时。

Claims (10)

1.一种球型光栅阵列IC芯片封装件，包括基板和基板上设置的封装体，基板下面设置有多个焊球，其特征在于，所述基板为基板载体（1），基板载体（1）采用无样本工程设计与分析系统，由多层BT基板组成，基板载体（1）背面设置有多个电镀UBM，该多个电镀UBM间的节距为1，0，0.75，0.65，0.50，0.45；所述封装体为单芯片封装的封装体、双芯片封装的封装体、双层堆叠封装的封装体或双芯片堆叠封装的封装体。
2.根据权利要求1所述的球型光栅阵列IC芯片封装件，其特征在于，所述BT基板的厚度为0.3mm～1.0mm。
3.根据权利要求1所述的球型光栅阵列IC芯片封装件，其特征在于，所述单芯片封装的封装体包括设置于基板载体（1）上的第一IC芯片（3）和两基板正面焊盘（4），第一IC芯片（3）通过第一粘片胶（2）与基板载体（1）相粘接，第一IC芯片（3）通过第一键合线（5）与基板正面焊盘（4）相连接；基板载体（1）的下面设置有多个阵列状排列的基板背面焊盘（15），每个基板背面焊盘（15）均粘接有焊球（6）；基板载体（1）的上面覆盖有塑封体（7）。
4.根据权利要求1所述的球型光栅阵列IC芯片封装件，其特征在于，所述双芯片封装的封装体包括并排依次设置于基板载体（1）上的一块基板正面焊盘（4）、第一IC芯片（3）、第二IC芯片（8）和另一块基板正面焊盘（4），第一IC芯片（3）和第二IC芯片（8）分别通过第一粘片胶（2）与基板载体（1）粘接；第一IC芯片（3）和第二IC芯片（8）通过第一键合线（5）分别与相邻的基板正面焊盘（4）相连接，第一IC芯片（3）和第二IC芯片（8）通过第三键合线（12）相连接；基板载体（1）的下面设置有多个阵列状排列的基板背面焊盘（15），每个基板背面焊盘（15）上均通粘接有焊球（6），基板载体（1）的上面覆盖有塑封体（7）。
5.根据权利要求1所述的球型光栅阵列IC芯片封装件，其特征在于，所述双层堆叠封装的封装体包括设置于基板载体（1）上的第一IC芯片（3）和两基板正面焊盘（4），第一IC芯片（3）通过第一粘片胶（2）与基板载体（1）粘接；第一IC芯片（3）通过第二粘片胶（10）粘接有第三IC芯片（11）；第一IC芯片（3）和第三IC芯片（11）分别通过键合线与两基板正面焊盘（4）相连接，第一IC芯片（3）和第三IC芯片（11）通过第四键合线（13）相连接；基板载体（1）的下面设置有多个阵列状排列的基板背面焊盘（15），每个基板背面焊盘（15）上均粘接有焊球（6），基板载体（1）上面覆盖有塑封体（7）。
6.根据权利要求1所述的球型光栅阵列IC芯片封装件，其特征在于，所述双芯片堆叠封装的封装体包括基板载体1，并排依次设置于基板载体（1）上的一块基板正面焊盘（4）、第一IC芯片（3）、第二IC芯片（8）和另一块基板正面焊盘（4），第一IC芯片（3）和第二IC芯片（8）分别通过第一粘片胶（2）与基板载体（1）相粘接；第一IC芯片（3）通过第二粘片胶（10）粘接有第三IC芯片（11）；第二IC芯片（8）通过第二粘片胶（10）粘接有第四IC芯片（14）；第一IC芯片（3）和第二IC芯片（8）通过键合线分别与相邻的基板正面焊盘（4）相连接，第一IC芯片（3）通过第四键合线（13）与第三IC芯片（11）相连接，第三IC芯片（11）通过第三键合线（12）与第四IC芯片（14）相连接，第四IC芯片（14）通过第四键合线（13）与第二IC芯片（8）相连接，第四IC芯片（14）通过第二键合线（9）与一块基板正面焊盘（4）相连接；基板载体（1）的下面设置有多个阵列状排列的基板背面焊盘（15），每个基板背面焊盘（15）上均粘接有焊球（6），基板载体（1）的上面覆盖有塑封体（7）。
7.根据权利要求2、3、4或5所述的球型光栅阵列IC芯片封装件，其特征在于，所述基板背面焊盘（15）设置于基板载体（1）的电镀UBM上，且为一一对应。
8.根据权利要求2、3、4或5所述的球型光栅阵列IC芯片封装件，其特征在于，所述第一粘片胶（2）采用导电胶或绝缘胶。
9.根据权利要求2、3、4或5所述的球型光栅阵列IC芯片封装件，其特征在于，所述第二粘片胶（10）采用绝缘胶或DAF膜。
10.一种权利要求1所述球型光栅阵列IC芯片封装件的生产方法，其特征在于，该方法按以下步骤进行：
步骤1：制作基板载体1
采用多层BT基板叠层制成基板载体，将整条基板载体分成4个矩阵式单元，该基板载体设计采用无样本工程设计与分析系统，各层有机基板间预埋多层布线和通孔；该基板载体的上表面设置芯片粘接区、引线焊盘及多层布线；该基板载体的背面设置有多个电镀UBM；该多个电镀UBM间的节距为1.0,0.75,0.65,0.50,0.45，基板载体的背面还设置有阻焊剂和无数条布线有； 
步骤2：晶圆减薄
对于单芯片封装和双芯片封装，采用QFN的减薄工艺，使用PR300RM减薄机进行晶圆减薄，粗磨速度100μm/分～150μm/分，精磨速度15μm/分～25μm/分，制得厚度200±10μm、粗糙度Ra0.05μm～0.10μm、平整度±20μm；的芯片；
对于双层堆叠封装和双芯片堆叠封装，采用粗磨+细磨+抛光防碎片和防翘曲工艺，控制粗磨速度100μm/分～130μm/分，精磨速度15μm/分～20μm/分，制得厚度200±10μm、粗糙度Ra0.05μm～0.10μm、平整度±20μm的下层芯片；采用粗磨+细磨抛光防翘曲工艺，控制粗磨速度80μm/分～120μm/分，精磨速度13μm/分～18μm/分，制得厚度75μm～120μm，粗糙度Ra0.05μm～0.08μm，平整度±15μm该上层芯片； 
步骤3：划片
对于单芯片封装和双芯片封装，使用DFD6361划片机，采用普通BGA和PQFP划片工艺对步骤2制得的用于平面封装的晶圆进行划片；
对于双层堆叠封装和双芯片堆叠封装，采用双刀防裂片工艺在双刀划片机上对上层芯片进行划片；在DFD6361划片机上对下层芯片进行划片；划片过程中防止碎片；
步骤4：上芯
对于单芯片封装和双芯片封装，取步骤1制得的基板载体，在该基板载体上涂覆粘低膨胀系数低吸水性的导电胶或绝缘胶，采用普通BGA和PQFP的上芯工艺粘接IC芯片，采用防离层烘烤工艺在150℃～5℃的温度下烘烤3小时～3.5小时；
对于双层堆叠封装和双芯片堆叠封装，
当下层芯片的长和宽与上层芯片的长和宽分别大于2mm时，取步骤1制得的基板载体，在该基板载体上涂覆低膨胀系数低吸水性的导电胶或绝缘胶，粘接下层芯片；
当下层芯片的长和宽与上层芯片的长和宽分别小于2mm时，取步骤1制得的基板载体，在该基板载体上涂覆低膨胀系数低吸水性的导电胶或绝缘胶，粘接下层芯片，采用防离层烘烤工艺175℃±5℃温度烘烤1小时；
步骤5：采用现有工艺对上芯后的基板载体进行等离子清洗；
步骤6：压焊
对于单芯片封装和双芯片封装，采用平弧、BGA弧、M弧及高低弧相结合的方式进行焊线； 
对于双层堆叠封装和双芯片堆叠封装，先对下层芯片进行压焊，然后，采用现有工艺进行等离子清洗，在该下层芯片上点QMI538NB绝缘胶或DAF膜，将上层芯片粘接在该下层芯片上，采用防离层固化工艺，在150℃～155℃的温度下固化烘烤3小时～3.5小时；二次上芯后进行二次压焊，上层芯片与下层芯片间采用M型高低弧焊线，上层芯片与基板正面焊盘间采用Bga型弧焊线；
步骤7：塑封
对于单芯片封装和双芯片封装，采用膨胀系数a1≤1、粘度≥8000cp的环保塑封料，170℃～180℃温度采用多段注塑模型软件控制工艺进行塑封，控制冲线率≤8%，塑封后在150℃～160℃温度下烘烤5小时～5.5小时，进行后固化；
对于双层堆叠封装和双芯片堆叠封装，选用线膨胀系数α1≤1、吸水率≤0.35%的环保塑封料，170～180℃温度采用多段塑封注塑模型软件控制工艺进行塑封，采用防翘曲固化工艺，控制翘曲度在工艺要求范围内；
步骤8：植球
先检测回流焊炉温，当炉温为260℃±5℃时，采用AU800植球机在塑封后的基板载体的背面焊盘上印刷WF-6400助焊剂，然后将球径0.25mm～0.6mm的M705锡球放置在该焊盘上植球，锡球之间的间距为0.4mm、0.5mm、0.65mm、0.75mm、0.8mm和1.0mm，最大输入端子672，检测后，在回流焊炉中进行回流焊；采用BL-370水清洗机清洗，进行锡球推力检测和离子污染度测试；
步骤9：采用现有打印工艺进行打印；
步骤10：将打印后的塑封件进行切割，剔除外观不合格的切割件，外观合格的切割件入盘；
步骤11：对入盘的切割件进行测试，剔除不合格品，合格品即为制得的球型光栅阵列IC芯片封装件。
CN201010569804.5A 2010-12-02 2010-12-02 一种球型光栅阵列ic芯片封装件及其生产方法 Active CN102163591B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010569804.5A CN102163591B (zh) 2010-12-02 2010-12-02 一种球型光栅阵列ic芯片封装件及其生产方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010569804.5A CN102163591B (zh) 2010-12-02 2010-12-02 一种球型光栅阵列ic芯片封装件及其生产方法

Publications (2)

Publication Number Publication Date
CN102163591A true CN102163591A (zh) 2011-08-24
CN102163591B CN102163591B (zh) 2014-06-25

Family

ID=44464729

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010569804.5A Active CN102163591B (zh) 2010-12-02 2010-12-02 一种球型光栅阵列ic芯片封装件及其生产方法

Country Status (1)

Country Link
CN (1) CN102163591B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569272A (zh) * 2011-12-31 2012-07-11 天水华天科技股份有限公司 一种基板的多层隔片式ic芯片堆叠封装件及其生产方法
CN103413821A (zh) * 2013-05-07 2013-11-27 天津大学 半导体器件
CN103985643A (zh) * 2013-02-07 2014-08-13 中芯国际集成电路制造(上海)有限公司 一种用于半导体芯片封装制程的贴片工艺
CN105929475A (zh) * 2016-06-30 2016-09-07 宁波大学 一种凹面光栅的制作方法
CN109616404A (zh) * 2018-12-26 2019-04-12 中芯集成电路（宁波）有限公司 用于器件晶圆进行注塑工艺的表面处理方法
CN110797321A (zh) * 2018-08-01 2020-02-14 三星电子株式会社 半导体封装件
CN113540925A (zh) * 2021-07-13 2021-10-22 东莞市英联电子有限公司 一种微型板对板高速连接器的加工工艺
CN117148119A (zh) * 2023-10-31 2023-12-01 合肥晶合集成电路股份有限公司 一种芯片电性失效分析的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101072474A (zh) * 2006-05-10 2007-11-14 三星电机株式会社 积层印刷电路板的制造方法
CN101399211A (zh) * 2007-09-26 2009-04-01 中国科学院微电子研究所 一种封装小批量芯片的方法
JP2010153751A (ja) * 2008-12-26 2010-07-08 Renesas Technology Corp 半導体パッケージ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101072474A (zh) * 2006-05-10 2007-11-14 三星电机株式会社 积层印刷电路板的制造方法
CN101399211A (zh) * 2007-09-26 2009-04-01 中国科学院微电子研究所 一种封装小批量芯片的方法
JP2010153751A (ja) * 2008-12-26 2010-07-08 Renesas Technology Corp 半導体パッケージ

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569272A (zh) * 2011-12-31 2012-07-11 天水华天科技股份有限公司 一种基板的多层隔片式ic芯片堆叠封装件及其生产方法
CN103985643A (zh) * 2013-02-07 2014-08-13 中芯国际集成电路制造(上海)有限公司 一种用于半导体芯片封装制程的贴片工艺
CN103413821A (zh) * 2013-05-07 2013-11-27 天津大学 半导体器件
CN105929475A (zh) * 2016-06-30 2016-09-07 宁波大学 一种凹面光栅的制作方法
CN105929475B (zh) * 2016-06-30 2018-08-03 宁波大学 一种凹面光栅的制作方法
CN110797321A (zh) * 2018-08-01 2020-02-14 三星电子株式会社 半导体封装件
CN110797321B (zh) * 2018-08-01 2024-04-16 三星电子株式会社 半导体封装件
CN109616404A (zh) * 2018-12-26 2019-04-12 中芯集成电路（宁波）有限公司 用于器件晶圆进行注塑工艺的表面处理方法
CN113540925A (zh) * 2021-07-13 2021-10-22 东莞市英联电子有限公司 一种微型板对板高速连接器的加工工艺
CN117148119A (zh) * 2023-10-31 2023-12-01 合肥晶合集成电路股份有限公司 一种芯片电性失效分析的方法

Also Published As

Publication number Publication date
CN102163591B (zh) 2014-06-25

Similar Documents

Publication Publication Date Title
CN102163591B (zh) 一种球型光栅阵列ic芯片封装件及其生产方法
US9240393B2 (en) High yield semiconductor device
US9230942B2 (en) Semiconductor device including alternating stepped semiconductor die stacks
US8373268B2 (en) Semiconductor package including flip chip controller at bottom of die stack
CN102222657B (zh) 多圈排列双ic芯片封装件及其生产方法
US10236276B2 (en) Semiconductor device including vertically integrated groups of semiconductor packages
CN101694837A (zh) 一种双排引脚的四面扁平无引脚封装件及其生产方法
CN103187319B (zh) 超薄基板的封装方法
CN103187318B (zh) 超薄基板的封装方法
US10283485B2 (en) Semiconductor device including conductive bump interconnections
Yano et al. Three-dimensional very thin stacked packaging technology for SiP
US8502375B2 (en) Corrugated die edge for stacked die semiconductor package
KR20050106581A (ko) 범프 테스트를 위한 플립 칩 반도체 패키지 및 그 제조방법
CN103187326B (zh) 超薄基板的封装方法
CN102231372A (zh) 多圈排列无载体ic芯片封装件及其生产方法
US11031372B2 (en) Semiconductor device including dummy pull-down wire bonds
CN204596785U (zh) 基于dip多基岛的引线框架
CN101145548A (zh) 通用封装基板及其应用机构
CN202394892U (zh) 多圈排列双ic芯片封装件
CN100459124C (zh) 多芯片封装结构
CN111968968A (zh) 一种pop封装结构及封装方法
CN1353458A (zh) 无晶片承载件的半导体装置及其制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210924

Address after: 211805 No. 16, Dingxiang Road, Qiaolin street, Pukou District, Nanjing, Jiangsu Province

Patentee after: Huatian Science and Technology (Nanjing) Co.,Ltd.

Address before: 741000 No. 14 Shuangqiao Road, Gansu, Tianshui

Patentee before: TIANSHUI HUATIAN TECHNOLOGY Co.,Ltd.