JP2024035133A - 貫通ビア金属配線の形成方法 - Google Patents

貫通ビア金属配線の形成方法 Download PDF

Info

Publication number
JP2024035133A
JP2024035133A JP2023136068A JP2023136068A JP2024035133A JP 2024035133 A JP2024035133 A JP 2024035133A JP 2023136068 A JP2023136068 A JP 2023136068A JP 2023136068 A JP2023136068 A JP 2023136068A JP 2024035133 A JP2024035133 A JP 2024035133A
Authority
JP
Japan
Prior art keywords
forming
metal wiring
metal
substrate
via metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023136068A
Other languages
English (en)
Inventor
ウン キム,ソン
ファン ホ,ウク
キム,ナム-ジン
ナ,ヨン-チェ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EXTOL Co Ltd
Original Assignee
EXTOL Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EXTOL Co Ltd filed Critical EXTOL Co Ltd
Publication of JP2024035133A publication Critical patent/JP2024035133A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15Ceramic or glass substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067Etchants
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】高価のスパッタリング工程を施すことなく優れたメッキ品質で貫通ビア金属配線を形成する方法を提供する。【解決手段】本発明は、貫通ビア金属配線の形成方法に関し、本発明の方法によれば、貫通ビアが形成された基板の一方の面に金属箔を貼合し、これを金属シード層として用いることにより、高価のスパッタリング工程を施すことなく優れたメッキ品質で貫通ビア金属配線を形成することができる。【選択図】図2

Description

本発明は、貫通ビア金属配線の形成方法に係り、より詳しくは、高価のスパッタリング工程を施すことなく優れたメッキ品質で貫通ビア金属配線を形成する方法に関する。
ガラスは、ディスプレイ、インターポーザ、センサなどの種々の電子素子に広く用いられる物質である。これらの電子素子は、ガラス基板の一方の主面からガラス基板の他方の主面までに電気信号を伝送するために、ガラス基板を厚さ方向に貫通して延びるビアを含むことができる。前記ビアを金属で充填してガラス基板にガラス貫通ビア(Through Glass Via、TGV)金属配線を形成することができる。このようなガラス貫通ビア金属配線は、ガラス基板の一方の面に位置している回路網とガラス基板の他方の面に位置している回路網との間で電気信号やパワーを受け渡すことができる。
ガラス貫通ビア金属配線を有するガラス基板は、例えば、LSI(Large-Scale Integration)の実装技術に必要なインターポーザ(interposer)として広く用いられている。インターポーザは、基板上にチップを載置したり実装したりするために基板にビアを形成してチップ同士や、チップとプリント回路基板(PCB)とを接続する電子部品の一種である。従来では、インターポーザ基板の素材としてシリコン(silicon)が用いられていたが、最近では、電気的に不導体であり且つ安価であるという長所を持っているガラス(glass)に代替されつつある。
従来のガラス基板に貫通ビア金属配線を形成する方法は、図1のように、ガラス基板10の両面でそれぞれチタン(Ti)スパッタリング(sputtering)を施してガラス基板の両面とビアホール40の側壁にチタン金属層20を形成し、次いで、ガラス基板の両面でそれぞれ銅(Cu)スパッタリングを施して前記チタン金属層上に銅シード層30を形成してから、電解又は無電解メッキでビアホールを充填して貫通ビア金属配線50を形成する方式で行われた。
しかし、このような貫通ビア金属配線の形成方法で、高価のスパッタリング工程を必要とし且つ工程が複雑であるという短所がある。また、ビアホールのアスペクト比(aspect ratio)、ホールサイズ、及びメッキ液の組成に影響を受けてボイド(void)やシーム(seam)がビアホール内に形成され、電気的特性又は素子パッケージの信頼性低下の原因となる問題点がある。
したがって、高価のスパッタリング工程を施すことなく優れたメッキ品質で貫通ビア金属配線を形成することができる方法の開発が求められている。
本発明の目的は、高価のスパッタリング工程を施すことなく優れたメッキ品質で貫通ビア金属配線を形成する方法を提供することである。
一方、本発明は、
(i)貫通ビア(through via)が形成された基板の一方の面に金属箔(metal foil)を粘着剤層を介して貼合する段階;
(ii)前記貫通ビアと金属箔によって形成されたホールにプラズマ処理を施して、ホールの内部に位置している粘着剤層を除去する段階;
(iii)前記ホールの内部にメッキ工程にて金属を充填する段階;及び
(iv)前記金属箔と粘着剤層をエッチング液で除去する段階を含む、貫通ビア金属配線の形成方法を提供する。
本発明の一実施形態に係る貫通ビア金属配線の形成方法は、前記段階(iv)の後に、(v)基板を洗浄する段階を更に含んでよい。
本発明の一実施形態において、前記基板は、ガラス基板、シリコン基板、又はセラミック基板であってよい。
本発明の一実施形態において、前記金属箔は銅箔であってよい。
本発明の一実施形態において、前記金属箔は、厚さが3~1,000μmであってよい。
本発明の一実施形態において、前記粘着剤層は、アクリル系粘着剤、シリコン系粘着剤、ポリウレタン系粘着剤、及びゴム系粘着剤からなる群より選択される1種以上から形成されたものであってよい。
本発明の一実施形態において、前記段階(ii)において、前記プラズマ処理は、O2、CF4、Ar、N2、He、SF4、NF3、又はこれらの混合ガスを用いて施されてよい。
本発明の一実施形態において、前記段階(iii)において、前記メッキ工程は、ボトムアップ(bottom-up)充填メカニズムで行われる電解メッキ工程であってよい。
本発明の一実施形態において、前記段階(iii)において、前記ホールの内部に充填する金属は銅(Cu)であってよい。
本発明の一実施形態において、前記段階(iv)において、前記エッチング液は、塩化銅、塩化鉄、塩酸、硝酸、硫酸、過硫酸化合物、及び過酸化水素水からなる群より選択される1種以上を含んでよい。
本発明の貫通ビア金属配線の形成方法によれば、高価のスパッタリング工程を施すことなくボトムアップ充填メカニズムにて優れたメッキ品質で貫通ビア金属配線を形成することができる。
従来の貫通ビア金属配線の形成方法の工程断面図である。 本発明の一実施形態に係る貫通ビア金属配線の形成方法の工程断面図である。 実施例1で得られた貫通ビア金属配線が形成されたガラス基板の断面を電界放射型走査電子顕微鏡(FE-SEM)測定方法にて測定した結果のうち、100倍率の測定結果である。 実施例1で得られた貫通ビア金属配線が形成されたガラス基板の断面を電界放射型走査電子顕微鏡(FE-SEM)測定方法にて測定した結果のうち、500倍率の測定結果である。
以下、本発明をより詳細に説明する。
本発明の一実施形態は、貫通ビア金属配線の形成方法に関する。
本発明の一実施形態に係る貫通ビア金属配線の形成方法は、
(i)貫通ビア(through via)が形成された基板の一方の面に金属箔(metal foil)を粘着剤層を介して貼合する段階;
(ii)前記貫通ビアと金属箔によって形成されたホールにプラズマ処理を施して、ホールの内部に位置している粘着剤層を除去する段階;
(iii)前記ホールの内部にメッキ工程にて金属を充填する段階;及び
(iv)前記金属箔と粘着剤層をエッチング液で除去する段階を含む。
本発明の一実施形態に係る貫通ビア金属配線の形成方法は、高価のスパッタリング工程を施すことなくボトムアップ充填メカニズムにて優れたメッキ品質で貫通ビア金属配線を形成することができる。
本発明に係る貫通ビア金属配線の形成方法を具体的に説明すると、以下の通りである。
図2は、本発明の一実施形態に係る貫通ビア金属配線の形成方法の工程断面図である。
図2の(a)に示すように、前記段階(i)は、貫通ビアが形成された基板1の一方の面に金属箔(metal foil)3を粘着剤層2を介して貼合してホール(hole)4を形成する段階である。
前記基板1は、ガラス基板、シリコン基板、セラミック基板などであってよく、特にガラス基板であってよい。
前記貫通ビアが形成された基板は、当該分野において公知の方法にて製造して使用するか市販の製品を入手して使用してよい。
例えば、ガラス貫通ビアが形成されたガラス基板は、ガラス基板にUV又は二酸化炭素レーザーを照射して形成するか、感光性ガラス基板に微細な穴を形成してからフッ化水素酸でエッチングして形成するか、又はガラス基板に互いに対向した上下一対のコアドリルで穿孔して形成してよい。
前記ガラス基板は、石英ガラス、ホウケイ酸ガラス、アルミノシリケートガラス、ソーダライムガラス、チタン含有シリケートガラス、又は無アルカリガラスからなるものであってよい。
本発明の一実施形態において、前記貫通ビアの内径は、2~300μmであってよい。前記内径の範囲で優れたメッキ品質で貫通ビア金属配線を形成することができる。
本発明の一実施形態において、前記基板の厚さは、適用される用途に応じて適宜選択してよく、例えば、100~1,000μmであってよい。
前記金属箔は、メッキ工程のためのシード金属層の役割をするものであり、これを用いることにより別のシード金属層を形成するためのスパッタリング工程を省略することができる。
前記金属箔は、銅(Cu)、チタン(Ti)、鉄(Fe)、クロム(Cr)、アルミニウム(Al)、ニッケル(Ni)、及びこれらの合金からなる群より選択される1種以上を含んでよく、好ましくは銅箔であってよい。
前記金属箔は、厚さが3~1,000μm、好ましくは5~100μmであってよい。前記金属箔の厚さが3μm未満であると、粘着剤の塗布や基板との貼合工程において作業性が悪くなることがあり、また1,000μmを超えると、基板との均一な貼合が困難になることがある。
前記粘着剤層は、アクリル系粘着剤、シリコン系粘着剤、ポリウレタン系粘着剤、及びゴム系粘着剤からなる群より選択される1種以上から形成されたものであってよい。
前記粘着剤層は、前記粘着剤を前記金属箔の一方の面に塗布し硬化して形成させてよい。
前記粘着剤の塗布方法としては、特に限定されないが、例えば、スプレーコート、バーコート、グラビアコート、ナイフコート、エアナイフコート、カーテンコート、ダイコーターなどが挙げられる。
前記粘着剤は、熱又は光により硬化されてよく、粘着剤の種類に応じて好適な硬化方法が選択されてよい。
前記粘着剤が熱硬化性のものである場合、例えば40~200℃、好ましくは50~180℃、より好ましくは70~170℃で加熱乾燥させることにより熱硬化を行ってよい。
前記粘着剤が光硬化性のものである場合、例えば、紫外線及び/又は短波長の可視光を100~5000mJ/cm2程度の積算光量で照射して光硬化を行ってよい。このとき、光源としては、LED光源、高圧水銀ランプ、超高圧水銀ランプ、メタルハライドランプ、キセノンランプなどが好ましく用いられる。
前記粘着剤層は、厚さが100μm以下、好ましくは50μm以下、例えば1~100μm、特に1~50μmであってよい。前記粘着剤層の厚さが100μmを超えると、プラズマで除去し難く且つ多くの時間がかかることがある。
図2の(b)に示すように、前記段階(ii)は、後述するメッキ工程が円滑に進められるように、前記貫通ビアと金属箔によって形成されたホール4にプラズマ処理を施して、ホール4の内部に位置している有機物である粘着剤層を除去する段階である。
前記段階(ii)において、前記プラズマ処理は、O2、CF4、Ar、N2、He、SF4、NF3、又はこれらの混合ガスを用いて行われてよい。
図2の(c)に示すように、前記段階(iii)は、前記ホール4の内部にメッキ工程にて金属を充填する段階である。
前記段階(iii)において、前記メッキ工程は、ボトムアップ(bottom-up)充填メカニズムで行われる電解メッキ工程であってよい。
前記電解メッキ工程は、0.5ASD~30ASD(Ampere per Square Decimetre)、好ましくは0.5ASD~10ASDの電流密度の範囲で電流を印加して行われるものであってよい。このとき、印加される電流密度は特定の波形で印加されてよい。
前記段階(iii)において、前記ホール4の内部に充填する金属は、銅(Cu)、金(Au)、銀(Ag)、チタン(Ti)、ニッケル(Ni)、スズ(Sn)、コバルト(Co)、鉄(Fe)、又はこれらの少なくともいずれかの成分を含有する合金であってよく、好ましくは銅(Cu)であってよい。
前記電解メッキ工程に用いられるメッキ組成物は、金属塩、強酸、及びハロゲンイオン供給源を含んでよい。
前記金属塩は、組成物中で解離して金属イオンを供給する金属イオン供給源であって、電気化学的な反応によって還元されて析出されることにより、ホールの内部に充填されてよい。
前記金属塩は、前記ホールに充填する金属の種類に応じて適宜選択されてよく、例えば、銅(Cu)、金(Au)、銀(Ag)、チタン(Ti)、ニッケル(Ni)、スズ(Sn)、コバルト(Co)、鉄(Fe)、又はこれらの少なくとも1種の成分を含有する合金の無機酸塩、有機酸塩、酸化物、塩化物などが挙げられる。前記ホールに充填する金属が銅(Cu)である場合、金属塩としては、硫酸銅、硝酸銅、酢酸銅、酸化銅、塩化銅などを用いてよい。
前記金属塩の濃度は特に限定されないが、例えば100~300g/Lであってよく、好ましくは200~250g/Lであってよい。
前記強酸は、pHの調節と共に電解質の役割をするものであって、通常、公知の物質を用いてよい。具体的に強酸は、硫酸、塩酸、メタンスルホン酸、エタンスルホン酸、プロパンスルホン酸、トリフルオロメタンスルホン酸、スルホン酸、臭化水素酸、及びフルオロホウ酸からなる群より選択される1種以上であってよい。
前記強酸の濃度は特に限定されないが、メッキ組成物のpHなどを考慮するとき、50~150g/Lであってよく、具体的には90~110g/Lであってよい。
前記ハロゲンイオン供給源は、組成物中にハロゲンイオンを供給するものであって、通常、公知の物質を用いてよい。具体的にハロゲンイオン供給源は、塩素イオン供給源であってよく、例えば塩酸(HCl)であってよい。
前記ハロゲンイオン供給源の濃度は特に限定されないが、例えば30~300mg/Lであってよく、好ましくは40~200mg/Lであってよい。
また、前記メッキ組成物は、光沢剤及びキャリアの1つ以上を更に含んでよい。
前記光沢剤(brightener)は、金属イオンの還元速度を増加させてメッキを促進させるものであって、通常、公知の物質を用いてよい。具体的には、光沢剤は、ビス-(3-スルホプロピル)ジスルフィドナトリウム塩(bis-(3-sulfopropyl)disulfide, sodium salt)、3-メルカプト-1-プロパンスルホン酸ナトリウム塩(3-mercapto-1-propanesulfonic acid, sodium salt)、3-アミノ-1-プロパンスルホン酸(3-amino-1-propanesulfonic acid)、O-エチル-S-(3-スルホプロピル)ジチオカーボネートナトリウム塩(O-ethyl-S-(3-sulphopropyl)dithiocarbonate, sodium salt)、3-(2-ベンズチアゾリル-1-チオ)-1-プロパンスルホン酸ナトリウム塩(3-(2-benzthiazolyl-1-thio)-1-propanesulfonic acid, sodium salt)、及びN,N-ジメチルジチオカルバミン酸-(3-スルホプロピル)エステルナトリウム塩(N,N-dimethyldithiocarbamic acid-(3-sulfopropyl)ester, sodium salt)からなる群より選択される1種以上であってよい。
前記光沢剤の濃度は特に限定されないが、メッキ速度などを考慮するとき、0.5~15ml/Lであってよく、具体的には1~8ml/Lであってよい。
前記キャリアは、金属イオンの移動を抑制して金属還元速度を調節することにより配線の表面平坦度を高めるためのものであって、通常、公知の物質が用いてよい。例えば、前記キャリアとしては、ポリエチレングリコール、ポリプロピレングリコール、又はこれらの共重合体などを用いてよい。
前記キャリアの濃度は特に限定されないが、例えば1~15ml/Lであってよく、好ましくは3~12ml/Lであってよい。
前記メッキ組成物は、残量の水を含んでよい。前記水は、脱イオン水であってよい。
図2の(d)に示すように、前記段階(iv)は、前記金属箔と粘着剤層をエッチング液で除去する段階である。
前記段階(iv)において、前記エッチング液の成分は、金属箔の成分に応じて適宜選択されてよい。例えば、前記金属箔が銅箔である場合、前記エッチング液としては、通常の銅系金属膜エッチング液を用いてよい。
具体的には、前記段階(iv)において、前記エッチング液は、塩化銅、塩化鉄、塩酸、硝酸、硫酸、過硫酸化合物、及び過酸化水素水からなる群より選択される1種以上を含んでよい。
前記エッチング液は、残量に相当する水を含んでよい。
本発明の一実施形態に係る貫通ビア金属配線の形成方法は、前記段階(iv)の後に、(v)基板を洗浄する段階を更に含んでよい。
前記洗浄は、脱イオン水を用いて行われてよい。
本発明の一実施形態に係る形成方法によれば、図2の(e)に示すように、高価のスパッタリング工程を施すことなく優れたメッキ品質で貫通ビア金属配線5が形成された基板を得ることができる。
以下、実施例、比較例、及び実験例に基づいて本発明をより具体的に説明する。なお、これらの実施例、比較例、及び実験例は、単に本発明を説明するためのものであって、本発明の範囲がこれらに限定されないことは当業者にとって自明である。
〔実施例1:貫通ビア金属配線の形成〕
内部直径が80μmの貫通ビアを有する厚さ130μmのガラス基板の一方の面に、厚さ2μmのアクリル系粘着剤層(ATL-30、SAM WON社製)を介して厚さ30μmの銅箔を貼合した。
前記ガラス基板のもう一方の面にO2ガスを用いてプラズマ処理を施して、ガラスホールの内部に位置している粘着剤層を除去した。
前記ガラスホールの内部に硫酸銅230g/L、硫酸105.7g/L、塩酸176mg/L、ビス-(3-スルホプロピル)ジスルフィドナトリウム塩6ml/L、ポリエチレングリコール4ml/L、及び残量の脱イオン水を含むメッキ組成物を用いて電解メッキ工程を施して、ガラスホールの内部を充填した。
前記メッキ工程が完了したガラス基板の銅箔の面に、硫酸5重量%、過酸化水素水10重量%及び残量の脱イオン水を含むエッチング液をスプレーで処理して銅箔と粘着剤層を除去して、貫通ビア金属配線が形成されたガラス基板を得た。
〔実験例1:貫通ビア金属配線の断面分析〕
前記実施例1で得た貫通ビア金属配線が形成されたガラス基板の断面を電界放射型走査電子顕微鏡(FE-SEM)測定方法で測定してメッキの品質を確認した。
その結果を図3a及び図3bに示した。このとき、図3aは100倍率の測定結果であり、図3bは500倍率の測定結果である。
図3a及び図3bから、本発明の貫通ビア金属配線の形成方法によれば、ボイド(void)やシーム(seam)を生じさせることなく優れたメッキ品質で貫通ビア金属配線を形成することができることを確認することができる。
以上、本発明の特定の部分を詳細に記述したが、本発明の属する技術分野における通常の知識を有する者にとってかかる具体的な記述は単なる好ましい具現例であるに過ぎず、これにより本発明の範囲が制限されるものではないことは明らかである。本発明の属する技術分野における通常の知識を有する者であれば、前記内容を基に本発明の範囲内で様々な応用及び変形を行うことが可能であろう。
したがって、本発明の実質的な範囲は特許請求の範囲とその等価物によって定義されるといえる。
1 基板
2 粘着剤層
3 金属箔
4 ホール
5 貫通ビア金属配線

Claims (10)

  1. (i)貫通ビア(through via)が形成された基板の一方の面に金属箔(metal foil)を粘着剤層を介して貼合する段階;
    (ii)前記貫通ビアと金属箔によって形成されたホールにプラズマ処理を施して、ホールの内部に位置している粘着剤層を除去する段階;
    (iii)前記ホールの内部にメッキ工程にて金属を充填する段階;及び
    (iv)前記金属箔と粘着剤層をエッチング液で除去する段階を含む、貫通ビア金属配線の形成方法。
  2. 前記段階(iv)の後に、(v)基板を洗浄する段階を更に含む、請求項1に記載の貫通ビア金属配線の形成方法。
  3. 前記基板は、ガラス基板、シリコン基板、又はセラミック基板である、請求項1に記載の貫通ビア金属配線の形成方法。
  4. 前記金属箔は銅箔である、請求項1に記載の貫通ビア金属配線の形成方法。
  5. 前記金属箔は、厚さが3~1,000μmである、請求項1に記載の貫通ビア金属配線の形成方法。
  6. 前記粘着剤層は、アクリル系粘着剤、シリコン系粘着剤、ポリウレタン系粘着剤、及びゴム系粘着剤からなる群より選択される1種以上から形成されたものである、請求項1に記載の貫通ビア金属配線の形成方法。
  7. 前記段階(ii)において、前記プラズマ処理は、O2、CF4、Ar、N2、He、SF4、NF3、又はこれらの混合ガスを用いて施される、請求項1に記載の貫通ビア金属配線の形成方法。
  8. 前記段階(iii)において、前記メッキ工程は、ボトムアップ(bottom-up)充填メカニズムで行われる電解メッキ工程である、請求項1に記載の貫通ビア金属配線の形成方法。
  9. 前記段階(iii)において、前記ホールの内部に充填する金属は銅(Cu)である、請求項1に記載の貫通ビア金属配線の形成方法。
  10. 前記段階(iv)において、前記エッチング液は、塩化銅、塩化鉄、塩酸、硝酸、硫酸、過硫酸化合物、及び過酸化水素水からなる群より選択される1種以上を含む、請求項1に記載の貫通ビア金属配線の形成方法。
JP2023136068A 2022-09-01 2023-08-24 貫通ビア金属配線の形成方法 Pending JP2024035133A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220110885A KR20240031738A (ko) 2022-09-01 2022-09-01 관통 비아 금속 배선 형성방법
KR10-2022-0110885 2022-09-01

Publications (1)

Publication Number Publication Date
JP2024035133A true JP2024035133A (ja) 2024-03-13

Family

ID=87971983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023136068A Pending JP2024035133A (ja) 2022-09-01 2023-08-24 貫通ビア金属配線の形成方法

Country Status (6)

Country Link
US (1) US20240080993A1 (ja)
EP (1) EP4333028A1 (ja)
JP (1) JP2024035133A (ja)
KR (1) KR20240031738A (ja)
CN (1) CN117637485A (ja)
WO (1) WO2024049135A1 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4480548B2 (ja) * 2004-11-10 2010-06-16 シャープ株式会社 両面回路基板およびその製造方法
CN106795044A (zh) 2014-10-03 2017-05-31 日本板硝子株式会社 带贯通电极玻璃基板的制造方法以及玻璃基板
US9433101B2 (en) * 2014-10-16 2016-08-30 International Business Machines Corporation Substrate via filling
WO2016073658A1 (en) * 2014-11-05 2016-05-12 Corning Incorporated Bottom-up electrolytic via plating method
JP2016213283A (ja) * 2015-05-01 2016-12-15 ソニー株式会社 製造方法、および貫通電極付配線基板
JP6307167B2 (ja) * 2015-05-31 2018-04-04 清川メッキ工業株式会社 配線用基板の製造方法
TW202224211A (zh) * 2016-03-31 2022-06-16 美商伊雷克托科學工業股份有限公司 用於導電電鍍的雷射種晶之方法
KR101980871B1 (ko) * 2017-06-30 2019-05-23 한국과학기술원 관통형 tgv 금속 배선 형성 방법

Also Published As

Publication number Publication date
EP4333028A1 (en) 2024-03-06
WO2024049135A1 (ko) 2024-03-07
US20240080993A1 (en) 2024-03-07
CN117637485A (zh) 2024-03-01
KR20240031738A (ko) 2024-03-08

Similar Documents

Publication Publication Date Title
EP2341167B1 (en) Method for surface treatment of copper and copper material
JP5428667B2 (ja) 半導体チップ搭載用基板の製造方法
WO2006082784A1 (ja) 多層プリント配線板
JP4973231B2 (ja) 銅のエッチング処理方法およびこの方法を用いてなる配線基板と半導体パッケージ
Fritz et al. Electroless deposition of copper on organic and inorganic substrates using a Sn/Ag catalyst
JP6079150B2 (ja) めっきによる貫通孔の銅充填方法
WO2009110259A1 (ja) 多層プリント配線板の製造方法
JP2024035133A (ja) 貫通ビア金属配線の形成方法
JP4129665B2 (ja) 半導体パッケージ用基板の製造方法
JP5938948B2 (ja) 半導体チップ搭載用基板及びその製造方法
JPH0590737A (ja) 銅 ポ リ イ ミ ド 基 板 の 製 造 方 法
WO2014024754A1 (ja) 半導体パッケージ用回路基板及びその製造方法
JP2016119396A (ja) レジストパターンの製造方法、配線パターンの製造方法及び配線基板
JP2013089913A (ja) 半導体チップ搭載用基板及びその製造方法
TW202415169A (zh) 用於形成穿孔金屬佈線之方法
JP3388298B2 (ja) ガラス表面へのめっきにおける前処理用エッチング液、めっき方法及びガラス基板の製造方法
JP5691527B2 (ja) 配線基板の表面処理方法及びこの表面処理方法により処理された配線基板
WO2021211285A1 (en) A method of manufacturing a glass article to provide increased bonding of metal to a glass substrate via the generation of a metal oxide layer, and glass articles such as glass interposers including the metal oxide layer
JP2013093360A (ja) 半導体チップ搭載用基板及びその製造方法
JP2006339483A (ja) 配線基板の製造方法及び配線基板
JP5682678B2 (ja) 半導体チップ搭載用基板及びその製造方法
JP5982777B2 (ja) プリント配線板の製造方法
JP2003273170A (ja) 両面配線テープキャリアの製造方法並びにこれを用いたテープキャリア
JP2006049642A (ja) 両面配線テープキャリアの製造方法およびその方法により製造されたテープキャリア
JPH1072677A (ja) 一次めっき用無電解めっき液

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230824