WO2024049135A1 - 관통 비아 금속 배선 형성방법 - Google Patents

관통 비아 금속 배선 형성방법 Download PDF

Info

Publication number
WO2024049135A1
WO2024049135A1 PCT/KR2023/012713 KR2023012713W WO2024049135A1 WO 2024049135 A1 WO2024049135 A1 WO 2024049135A1 KR 2023012713 W KR2023012713 W KR 2023012713W WO 2024049135 A1 WO2024049135 A1 WO 2024049135A1
Authority
WO
WIPO (PCT)
Prior art keywords
metal
substrate
hole
metal foil
adhesive layer
Prior art date
Application number
PCT/KR2023/012713
Other languages
English (en)
French (fr)
Inventor
김성웅
허욱환
김남진
나용채
Original Assignee
주식회사 익스톨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 익스톨 filed Critical 주식회사 익스톨
Publication of WO2024049135A1 publication Critical patent/WO2024049135A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067—Etchants
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils

Definitions

  • the present invention relates to a method of forming a through-via metal wiring, and more specifically, to a method of forming a through-via metal wiring with excellent plating quality without an expensive sputtering process.
  • Glass is a widely used material in many electronic devices such as displays, interposers, and sensors. These electronic devices may include vias extending through the thickness of the glass substrate to transmit electrical signals from one major surface of the glass substrate to another major surface of the glass substrate.
  • Through glass via (TGV) metal wiring can be formed on a glass substrate by filling the via with metal.
  • TSV glass via
  • These through-glass via metal interconnections can carry electrical signals and power between a circuit located on top of the glass substrate and a circuit located below the glass substrate.
  • a glass substrate having through-glass via metal wiring is widely used, for example, as an interposer required for LSI (Large-Scale Integration) mounting technology.
  • An interposer is a type of electronic component that connects chips and a printed circuit board (PCB) by forming vias on the board to place or mount chips on the board.
  • PCB printed circuit board
  • silicon has been used as an interposer substrate material, but it has recently been replaced by glass due to its advantages of being electrically insulator and inexpensive.
  • a conventional method of forming through-via metal wiring on a glass substrate is to perform titanium (Ti) sputtering on both surfaces of the glass substrate 10, respectively, as shown in FIG. 1, to form both surfaces of the glass substrate and the via hole 40.
  • Ti titanium
  • a titanium metal layer 20 is formed on the sidewall, and then copper (Cu) sputtering is performed on both surfaces of the glass substrate to form a copper seed layer 30 on the titanium metal layer, and then via electrolytic or electroless plating. This was performed by filling the hole to form a through-via metal wiring 50.
  • this method of forming through-via metal wiring has the disadvantage of requiring an expensive sputtering process and making the process complicated.
  • voids or boundary defects are formed within the via hole, causing a decrease in electrical characteristics or reliability of the device package. There is.
  • the purpose of the present invention is to provide a method of forming through-via metal interconnection with excellent plating quality without an expensive sputtering process.
  • the method of forming a through-via metal wire according to an embodiment of the present invention may further include the step (v) of cleaning the substrate after step (iv).
  • the substrate may be a glass substrate, a silicon substrate, or a ceramic substrate.
  • the metal foil may be copper foil.
  • the metal foil may have a thickness of 3 to 1,000 ⁇ m.
  • the adhesive layer may be formed from one or more selected from the group consisting of an acrylic adhesive, a silicone adhesive, a polyurethane adhesive, and a rubber adhesive.
  • the plasma treatment in step (ii), may be performed using O 2 , CF 4 , Ar , N 2 , He , SF 4 , NF 3 or a mixed gas thereof.
  • the plating process in step (iii), may be an electrolytic plating process performed with a bottom-up filling mechanism.
  • the metal filling the inside of the hole may be copper (Cu).
  • the etchant in step (iv), may include one or more selected from the group consisting of copper chloride, iron chloride, hydrochloric acid, nitric acid, sulfuric acid, persulfate compounds, and hydrogen peroxide.
  • a through-via metal wiring can be formed with excellent plating quality through a bottom-up filling mechanism without an expensive sputtering process.
  • 1 is a cross-sectional view of the process of a conventional through-via metal wiring forming method.
  • Figure 2 is a cross-sectional view of a process for forming a through-via metal wiring according to an embodiment of the present invention.
  • Figures 3a and 3b show the results of measuring the cross-section of the glass substrate on which the through-via metal wiring obtained in Example 1 was formed using a field emission scanning electron microscope (FE-SEM) measurement method. At this time, Figure 3a is the measurement result at 100 magnification, and Figure 3b is the measurement result at 500 magnification.
  • FE-SEM field emission scanning electron microscope
  • One embodiment of the present invention relates to a method of forming through via metallization.
  • the method of forming a through-via metal interconnection according to an embodiment of the present invention can form a through-via metal interconnection with excellent plating quality using a bottom-up filling mechanism without an expensive sputtering process.
  • Figure 2 is a cross-sectional view of a process for forming a through-via metal wiring according to an embodiment of the present invention.
  • step (i) is performed by bonding metal foil 3 to one side of the substrate 1 on which the through via is formed through the adhesive layer 2 to form a hole.
  • step (i) is performed by bonding metal foil 3 to one side of the substrate 1 on which the through via is formed through the adhesive layer 2 to form a hole.
  • the substrate 1 may be a glass substrate, a silicon substrate, a ceramic substrate, etc., and in particular, it may be a glass substrate.
  • the substrate on which the through via is formed can be manufactured and used by a method known in the art, or a commercially available product can be obtained and used.
  • a glass substrate with through-glass vias is formed by irradiating a glass substrate with a UV or carbon dioxide laser, forming a fine hole in a photosensitive glass substrate and then etching it with hydrofluoric acid, or forming a glass substrate with opposing upper and lower vias. It can be formed by drilling with a pair of core drills.
  • the glass substrate may be made of quartz glass, borosilicate glass, aluminosilicate glass, soda lime glass, titanium-containing silicate glass, or alkali-free glass.
  • the internal diameter of the through via may be 2 to 300 ⁇ m.
  • Through-via metal wiring can be formed with excellent plating quality within the above internal diameter range.
  • the thickness of the substrate may be appropriately selected depending on the application, and may be, for example, 100 to 1,000 ⁇ m.
  • the metal foil serves as a seed metal layer for the plating process, and by using it, the sputtering process for forming a separate seed metal layer can be omitted.
  • the metal foil may include one or more selected from the group consisting of copper (Cu), titanium (Ti), iron (Fe), chromium (Cr), aluminum (Al), nickel (Ni), and alloys thereof, Preferably, it may be copper foil.
  • the metal foil may have a thickness of 3 to 1,000 ⁇ m, preferably 5 to 100 ⁇ m. If the thickness of the metal foil is less than 3 ⁇ m, workability may be poor during the adhesive application and bonding process with the substrate, and if it is more than 1,000 ⁇ m, uniform bonding to the substrate may be difficult.
  • the adhesive layer may be formed from one or more selected from the group consisting of acrylic adhesives, silicone adhesives, polyurethane adhesives, and rubber adhesives.
  • the adhesive layer can be formed by applying the adhesive to one surface of the metal foil and curing it.
  • the application method of the adhesive is not particularly limited, and examples include spray coat, bar coat, gravure coat, knife coat, air knife coat, curtain coat, and die coater.
  • the adhesive can be cured by heat or light, and an appropriate curing method can be selected depending on the type of adhesive.
  • thermal curing can be performed by heating and drying at, for example, 40 to 200°C, preferably 50 to 180°C, more preferably 70 to 170°C.
  • photo-curing can be performed, for example, by irradiating ultraviolet rays and/or short-wavelength visible light at an accumulated light amount of about 100 to 5000 mJ/cm2.
  • an LED light source a high-pressure mercury lamp, an ultra-high pressure mercury lamp, a metal halide lamp, a xenon lamp, etc. are preferably used as the light source.
  • the adhesive layer may have a thickness of 100 ⁇ m or less, preferably 50 ⁇ m or less, for example, 1 to 100 ⁇ m, especially 1 to 50 ⁇ m. If the thickness of the adhesive layer exceeds 100 ⁇ m, it may be difficult and time-consuming to remove it with plasma.
  • step (ii) is performed by treating the hole 4 formed by the through via and the metal foil with plasma so that the plating process described later can proceed smoothly.
  • This is the step of removing the adhesive layer, which is an organic material located in .
  • the plasma treatment may be performed using O 2 , CF 4 , Ar , N 2 , He , SF 4 , NF 3 or a mixed gas thereof.
  • step (iii) is a step of filling the inside of the hole 4 with metal through a plating process.
  • the plating process may be an electrolytic plating process performed with a bottom-up filling mechanism.
  • the electrolytic plating process may be performed by applying a current in a current density range of 0.5 ASD to 30 ASD (Ampere per Square Decimetre), preferably 0.5 ASD to 10 ASD. At this time, the applied current density may be applied in a specific waveform.
  • the metals filled inside the hole 4 are copper (Cu), gold (Au), silver (Ag), titanium (Ti), nickel (Ni), tin (Sn), and cobalt (Co). ), iron (Fe), or an alloy containing at least one of these components, and preferably copper (Cu).
  • the plating composition used in the electrolytic plating process may include a metal salt, a strong acid, and a halogen ion source.
  • the metal salt is a metal ion source that dissociates within the composition and supplies metal ions, and can be reduced and precipitated through an electrochemical reaction to fill the inside of the hole.
  • the metal salt may be appropriately selected depending on the type of metal filled in the hole, for example, copper (Cu), gold (Au), silver (Ag), titanium (Ti), nickel (Ni), tin (Sn). , inorganic acid salts, organic acid salts, oxides, chlorides, etc. of cobalt (Co), iron (Fe), or alloys containing at least one of these components.
  • copper (Cu) copper sulfate, copper nitrate, copper acetate, copper oxide, copper chloride, etc. can be used as the metal salt.
  • the concentration of the metal salt is not particularly limited, but may be, for example, 100 to 300 g/L, and preferably 200 to 250 g/L.
  • the strong acid acts as an electrolyte in addition to controlling pH, and commonly known materials can be used.
  • the strong acid may be one or more selected from the group consisting of sulfuric acid, hydrochloric acid, methanesulfonic acid, ethanesulfonic acid, propanesulfonic acid, trifluoromethanesulfonic acid, sulfonic acid, hydrobromic acid, and fluoroboric acid.
  • the concentration of the strong acid is not particularly limited, but considering the pH of the plating composition, it may be 50 to 150 g/L, specifically 90 to 110 g/L.
  • the halogen ion source supplies halogen ions in the composition, and commonly known materials can be used.
  • the halogen ion source may be a chlorine ion source, for example, hydrochloric acid (HCl).
  • the concentration of the halogen ion source is not particularly limited, but may be, for example, 30 to 300 mg/L, and preferably 40 to 200 mg/L.
  • the plating composition may further include one or more of a brightener and a carrier.
  • the brightener promotes plating by increasing the reduction rate of metal ions, and commonly known materials can be used.
  • the brightener is bis-(3-sulfopropyl)disulfide, sodium salt, 3-mercapto-1-propanesulfonic acid sodium salt.
  • the concentration of the brightener is not particularly limited, but considering the plating speed, etc., it may be 0.5 to 15 ml/L, specifically 1 to 8 ml/L.
  • the carrier is used to increase the surface flatness of the wiring by controlling the metal reduction rate by suppressing the movement of metal ions, and commonly known materials may be used.
  • polyethylene glycol, polypropylene glycol, or copolymers thereof can be used as the carrier.
  • the concentration of the carrier is not particularly limited, but may be, for example, 1 to 15 ml/L, and preferably 3 to 12 ml/L.
  • the plating composition may include a residual amount of water.
  • the water may be deionized water.
  • step (iv) is a step of removing the metal foil and adhesive layer with an etchant.
  • the components of the etchant may be appropriately selected depending on the components of the metal foil.
  • the metal foil is copper foil
  • a typical copper-based metal film etchant can be used as the etchant.
  • the etchant may include one or more selected from the group consisting of copper chloride, iron chloride, hydrochloric acid, nitric acid, sulfuric acid, persulfate compounds, and hydrogen peroxide.
  • the etchant may contain water corresponding to the remaining amount.
  • the method of forming a through via metal wire according to an embodiment of the present invention may further include the step (v) of cleaning the substrate after step (iv).
  • the washing can be performed using deionized water.
  • a substrate on which the through-via metal wiring 5 is formed with excellent plating quality can be obtained without an expensive sputtering process, as shown in FIG. 2(e).
  • Example 1 Through-via metallization formation
  • Copper foil with a thickness of 30 ⁇ m was bonded to one side of a glass substrate with a thickness of 130 ⁇ m and a through via with an internal diameter of 80 ⁇ m through a 2 ⁇ m thick acrylic adhesive layer (ATL-30, Samwon).
  • the other side of the glass substrate was treated with plasma using O 2 gas to remove the adhesive layer located inside the glass hole.
  • the copper foil side of the glass substrate on which the plating process has been completed is sprayed with an etchant containing 5% by weight of sulfuric acid, 10% by weight of hydrogen peroxide, and the remaining amount of deionized water to remove the copper foil and adhesive layer, thereby forming glass with through-via metal wiring. got the board.
  • the cross-section of the glass substrate on which the through-via metal wiring obtained in Example 1 was formed was measured using a field emission scanning electron microscope (FE-SEM) measurement method to confirm the plating quality.
  • FE-SEM field emission scanning electron microscope
  • Figure 3a is the measurement result at 100 magnification
  • Figure 3b is the measurement result at 500 magnification.
  • a through-via metal wiring can be formed with excellent plating quality without voids or boundary defects (seams).
  • Substrate 2 Adhesive layer

Abstract

본 발명은 관통 비아 금속 배선 형성방법에 관한 것으로, 본 발명의 방법에 따르면 관통 비아가 형성된 기판의 일면에 금속박을 접합하여 이를 금속 시드층으로 이용함으로써 고가의 스퍼터링 공정 없이 우수한 도금 품질로 관통 비아 금속 배선을 형성할 수 있다.

Description

관통 비아 금속 배선 형성방법
본 발명은 관통 비아 금속 배선 형성방법에 관한 것으로, 보다 상세하게는 고가의 스퍼터링 공정 없이 우수한 도금 품질로 관통 비아 금속 배선을 형성하는 방법에 관한 것이다.
유리는 디스플레이, 인터포저, 센서 등과 같은 여러 전자 소자에 널리 사용되는 물질이다. 이러한 전자 소자는 유리 기판의 하나의 주 표면에서부터 유리 기판의 다른 주 표면까지 전기 신호를 전송하기 위하여 유리 기판의 두께를 관통하여 연장하는 비아를 포함할 수 있다. 상기 비아를 금속으로 채워 유리 기판에 유리 관통 비아(Through Glass Via, TGV) 금속 배선을 형성할 수 있다. 이러한 유리 관통 비아 금속 배선은 유리 기판의 상부에 위치한 회로망과 유리 기판 하부에 위치한 회로망 사이에 전기 신호 및 파워를 운반할 수 있다.
유리 관통 비아 금속 배선을 가지는 유리 기판은, 예를 들어 LSI(Large-Scale Integration)의 실장 기술에 필요한 인터포저(interposer)로서 널리 이용되고 있다. 인터포저는 기판 위에 칩들을 얹거나 실장하기 위해 기판에 비아를 형성하여 칩들 간, 칩과 인쇄회로기판(PCB) 간을 연결하는 전자 부품의 일종이다. 기존에 인터포저 기판 소재로는 실리콘(silicon)이 사용되어 왔지만, 최근에는 전기적으로 부도체이고 가격이 싸다는 장점이 있어 유리(glass)로 대체되고 있다.
종래 유리 기판에 관통 비아 금속 배선을 형성하는 방법은 도 1과 같이, 유리 기판(10)의 양쪽 표면에서 각각 티타늄(Ti) 스퍼터링(sputtering)을 실시하여 유리 기판의 양쪽 표면과 비아 홀(40) 측벽에 티타늄 금속층(20)을 형성하고, 이어서 유리 기판의 양쪽 표면에서 각각 구리(Cu) 스퍼터링을 실시하여 상기 티타늄 금속층 상에 구리 시드층(30)을 형성한 다음, 전해 또는 무전해 도금으로 비아 홀을 채워 관통 비아 금속 배선(50)을 형성하는 방식으로 수행되었다.
하지만 이러한 관통 비아 금속 배선 형성방법은 고가의 스퍼터링 공정을 필요로 하고 공정이 복잡한 단점이 있다. 또한, 비아 홀의 종횡비(aspect ratio), 홀 크기 및 도금액의 조성에 영향을 받아 틈새 결함(void)이나 경계 결함(seam)이 비아 홀 내에 형성되어 전기적 특성 또는 소자 패키지의 신뢰성 저하의 원인이 되는 문제점이 있다.
따라서, 고가의 스퍼터링 공정 없이도 우수한 도금 품질로 관통 비아 금속 배선을 형성할 수 있는 방법에 대한 개발이 요구되고 있다.
본 발명의 목적은 고가의 스퍼터링 공정 없이 우수한 도금 품질로 관통 비아 금속 배선을 형성하는 방법을 제공하는 것이다.
한편으로, 본 발명은
(i) 관통 비아(through via)가 형성된 기판의 일면에 금속박(metal foil)을 점착제층을 통해 접합하는 단계;
(ii) 상기 관통 비아와 금속박에 의해 형성된 홀에 플라즈마를 처리하여 홀 내부에 위치한 점착제층을 제거하는 단계;
(iii) 상기 홀 내부에 도금 공정으로 금속을 채우는 단계; 및
(iv) 상기 금속박과 점착제층을 식각액으로 제거하는 단계를 포함하는 관통 비아 금속 배선 형성방법을 제공한다.
본 발명의 일 실시형태에 따른 관통 비아 금속 배선 형성방법은 상기 단계 (iv) 이후에, (v) 기판을 세척하는 단계를 더 포함할 수 있다.
본 발명의 일 실시형태에서, 상기 기판은 유리 기판, 실리콘 기판 또는 세라믹 기판일 수 있다.
본 발명의 일 실시형태에서, 상기 금속박은 동박일 수 있다.
본 발명의 일 실시형태에서, 상기 금속박은 두께가 3 내지 1,000 ㎛일 수 있다.
본 발명의 일 실시형태에서, 상기 점착제층은 아크릴계 점착제, 실리콘계 점착제, 폴리우레탄계 점착제 및 고무계 점착제로 구성된 군으로부터 선택되는 하나 이상으로부터 형성된 것일 수 있다.
본 발명의 일 실시형태에서, 상기 단계 (ii)에서, 상기 플라즈마 처리는 O2, CF4, Ar, N2, He, SF4, NF3 또는 이의 혼합가스를 이용하여 수행될 수 있다.
본 발명의 일 실시형태에서, 상기 단계 (iii)에서, 상기 도금 공정은 보텀-업 (bottom-up) 충진 메카니즘으로 수행되는 전해 도금공정일 수 있다.
본 발명의 일 실시형태에서, 상기 단계 (iii)에서, 상기 홀 내부에 채우는 금속은 구리(Cu)일 수 있다.
본 발명의 일 실시형태에서, 상기 단계 (iv)에서, 상기 식각액은 염화구리, 염화철, 염산, 질산, 황산, 과황산 화합물 및 과산화수소수로 구성된 군으로부터 선택되는 하나 이상을 포함할 수 있다.
본 발명의 관통 비아 금속 배선 형성방법에 따르면 고가의 스퍼터링 공정 없이 보텀-업 (bottom-up) 충진 메커니즘으로 우수한 도금 품질로 관통 비아 금속 배선을 형성할 수 있다.
도 1은 종래 관통 비아 금속 배선 형성방법의 공정 단면도이다.
도 2는 본 발명의 일 실시형태에 따른 관통 비아 금속 배선 형성방법의 공정 단면도이다.
도 3a 및 도 3b는 실시예 1에서 얻은 관통 비아 금속 배선이 형성된 유리 기판의 단면을 전계방사형 주사전자현미경 (FE-SEM) 측정 방법으로 측정한 결과이다. 이때, 도 3a는 100 배율 측정 결과이고, 도 3b는 500 배율 측정 결과이다.
이하, 본 발명을 보다 상세히 설명한다.
본 발명의 일 실시형태는 관통 비아 금속 배선 형성방법에 관한 것이다.
본 발명의 일 실시형태에 따른 관통 비아 금속 배선 형성방법은
(i) 관통 비아(through via)가 형성된 기판의 일면에 금속박(metal foil)을 점착제층을 통해 접합하는 단계;
(ii) 상기 관통 비아와 금속박에 의해 형성된 홀에 플라즈마를 처리하여 홀 내부에 위치한 점착제층을 제거하는 단계;
(iii) 상기 홀 내부에 도금 공정으로 금속을 채우는 단계; 및
(iv) 상기 금속박과 점착제층을 식각액으로 제거하는 단계를 포함한다.
본 발명의 일 실시형태에 따른 관통 비아 금속 배선 형성방법은 고가의 스퍼터링 공정 없이 보텀-업 (bottom-up) 충진 메커니즘으로 우수한 도금 품질로 관통 비아 금속 배선을 형성할 수 있다.
본 발명에 따른 관통 비아 금속 배선 형성방법을 구체적으로 설명하면 다음과 같다.
도 2는 본 발명의 일 실시형태에 따른 관통 비아 금속 배선 형성방법의 공정 단면도이다.
도 2의 (a)에 도시된 바와 같이, 상기 단계 (i)은 관통 비아가 형성된 기판(1)의 일면에 금속박(metal foil)(3)을 점착제층(2)을 통해 접합하여 홀(hole)(4)을 형성하는 단계이다.
상기 기판(1)은 유리 기판, 실리콘 기판, 세라믹 기판 등일 수 있으며, 특히 유리 기판일 수 있다.
상기 관통 비아가 형성된 기판은 당해 분야에 알려진 방법으로 제조하여 사용하거나 시판 제품을 입수하여 사용할 수 있다.
예를 들어, 유리 관통 비아가 형성된 유리 기판은 유리 기판에 UV 또는 이산화탄소 레이저를 조사하여 형성하거나, 감광성 유리 기판에 미세한 구멍을 형성한 후 불산으로 에칭하여 형성하거나, 또는 유리 기판에 서로 대향한 상하 한쌍의 코어 드릴로 천공하여 형성할 수 있다.
상기 유리 기판은 석영 유리, 붕규산 유리, 알루미노실리케이트 유리, 소다라임 유리, 티탄함유 실리케이트 유리, 또는 무알칼리 유리로 구성된 것일 수 있다.
본 발명의 일 실시 형태에서, 상기 관통 비아의 내부 직경은 2 내지 300 ㎛일 수 있다. 상기 내부 직경 범위에서 우수한 도금 품질로 관통 비아 금속 배선을 형성할 수 있다.
본 발명의 일 실시 형태에서, 상기 기판의 두께는 적용되는 용도에 따라 적절히 선택될 수 있으며, 예를 들어 100 내지 1,000㎛일 수 있다.
상기 금속박은 도금 공정을 위한 시드 금속층의 역할을 하는 것으로, 이를 사용함으로써 별도의 시드 금속층을 형성하기 위한 스퍼터링 공정을 생략할 수 있다.
상기 금속박은 구리(Cu), 티타늄(Ti), 철(Fe), 크롬(Cr), 알루미늄(Al), 니켈(Ni) 및 이들의 합금으로 구성된 군으로부터 선택되는 하나 이상을 포함할 수 있으며, 바람직하기로 동박일 수 있다.
상기 금속박은 두께가 3 내지 1,000 ㎛, 바람직하기로 5 내지 100 ㎛일 수 있다. 상기 금속박의 두께가 3 ㎛ 미만이면 점착제 도포 및 기판과의 접합 공정에서 작업성이 취약할 수 있고, 1,000 ㎛ 초과이면 기판과의 균일한 접합이 어려울 수 있다.
상기 점착제층은 아크릴계 점착제, 실리콘계 점착제, 폴리우레탄계 점착제 및 고무계 점착제로 구성된 군으로부터 선택되는 하나 이상으로부터 형성된 것일 수 있다.
상기 점착제층은 상기 점착제를 상기 금속박의 일면에 도포하고 경화하여 형성시킬 수 있다.
상기 점착제의 도포 방법으로는 특별히 한정되지 않으나, 예를 들어 스프레이 코트, 바 코트, 그라비아 코트, 나이프 코트, 에어나이프 코트, 커튼 코트, 다이 코터 등을 들 수 있다.
상기 점착제는 열 또는 광에 의해 경화될 수 있으며, 점착제의 종류에 따라 적절한 경화 방법이 선택될 수 있다.
상기 점착제가 열 경화성인 경우, 예를 들어 40 내지 200℃, 바람직하게는 50 내지 180℃, 더욱 바람직하게는 70 내지 170℃에서 가열 건조시킴으로써 열 경화를 수행할 수 있다.
상기 점착제가 광 경화성인 경우, 예를 들어 자외선 및/또는 단파장의 가시광을 100 내지 5000 mJ/㎠ 정도의 적산 광량으로 조사하여 광 경화를 수행할 수 있다. 이때, 광원으로는 LED 광원, 고압 수은 램프, 초고압 수은 램프, 메탈 할라이드 램프, 크세논 램프 등이 바람직하게 사용된다.
상기 점착제층은 두께가 100 ㎛ 이하, 바람직하게는 50 ㎛ 이하, 예를 들어 1 내지 100 ㎛, 특히 1 내지 50 ㎛일 수 있다. 상기 점착제층의 두께가 100 ㎛ 초과이면 플라즈마로 제거하기 어렵고 시간이 많이 소요될 수 있다.
도 2의 (b)에 도시된 바와 같이, 상기 단계 (ii)는 후술하는 도금 공정이 원활하게 진행될 수 있도록 상기 관통 비아와 금속박에 의해 형성된 홀(4)에 플라즈마를 처리하여 홀(4) 내부에 위치한 유기물인 점착제층을 제거하는 단계이다.
상기 단계 (ii)에서, 상기 플라즈마 처리는 O2, CF4, Ar, N2, He, SF4, NF3 또는 이의 혼합가스를 이용하여 수행될 수 있다.
도 2의 (c)에 도시된 바와 같이, 상기 단계 (iii)은 상기 홀(4) 내부에 도금 공정으로 금속을 채우는 단계이다.
상기 단계 (iii)에서, 상기 도금 공정은 보텀-업 (bottom-up) 충진 메카니즘으로 수행되는 전해 도금 공정일 수 있다.
상기 전해 도금 공정은 0.5 ASD 내지 30 ASD(Ampere per Square Decimetre), 바람직하게는 0.5 ASD 내지 10 ASD의 전류밀도 범위로 전류를 인가하여 수행되는 것일 수 있다. 이때, 인가되는 전류밀도는 특정 파형으로 인가될 수 있다.
상기 단계 (iii)에서, 상기 홀(4) 내부에 채우는 금속은 구리(Cu), 금(Au), 은(Ag), 티타늄(Ti), 니켈(Ni), 주석(Sn), 코발트(Co), 철(Fe) 또는 이들 중 적어도 어느 하나의 성분을 함유하는 합금일 수 있으며, 바람직하기로는 구리(Cu)일 수 있다.
상기 전해 도금 공정에 사용되는 도금 조성물은 금속염, 강산 및 할로겐 이온 공급원을 포함할 수 있다.
상기 금속염은 조성물 내에서 해리되어 금속 이온을 공급하는 금속 이온 공급원으로서, 전기화학적인 반응을 통해 환원되어 석출됨으로써 홀 내부에 충진될 수 있다.
상기 금속염은 상기 홀에 채우는 금속의 종류에 따라 적절히 선택될 수 있으며, 예를 들어 구리(Cu), 금(Au), 은(Ag), 티타늄(Ti), 니켈(Ni), 주석(Sn), 코발트(Co), 철(Fe) 또는 이들 중 적어도 하나의 성분을 함유하는 합금의 무기산염, 유기산염, 산화물, 염화물 등을 들 수 있다. 상기 홀에 채우는 금속이 구리(Cu)인 경우, 금속염으로는 황산구리, 질산구리, 아세트산구리, 산화구리, 염화구리 등을 사용할 수 있다.
상기 금속염의 농도는 특별히 한정되지 않으나, 예를 들어 100 내지 300 g/L일 수 있고, 바람직하기로는 200 내지 250 g/L일 수 있다.
상기 강산은 pH 조절과 더불어 전해질 역할을 하는 것으로, 통상적으로 공지된 물질을 사용할 수 있다. 구체적으로 강산은 황산, 염산, 메탄설폰산, 에탄설폰산, 프로판설폰산, 트리플루오로메탄설폰산, 설폰산, 브롬화수소산 및 플루오로붕산으로 이루어진 군에서 선택되는 1종 이상일 수 있다.
상기 강산의 농도는 특별히 한정되지 않으나, 도금 조성물의 pH 등을 고려할 때, 50 내지 150 g/L일 수 있고, 구체적으로는 90 내지 110 g/L일 수 있다.
상기 할로겐 이온 공급원은 조성물 내에 할로겐 이온을 공급하는 것으로, 통상적으로 공지된 물질을 사용할 수 있다. 구체적으로 할로겐 이온 공급원은 염소 이온 공급원일 수 있으며, 예를 들어 염산(HCl)일 수 있다.
상기 할로겐 이온 공급원의 농도는 특별히 한정되지 않으나, 예를 들어 30 내지 300 mg/L일 수 있고, 바람직하기로는 40 내지 200 mg/L일 수 있다.
또한, 상기 도금 조성물은 광택제 및 캐리어 중 하나 이상을 더 포함할 수 있다.
상기 광택제(brightener)는 금속 이온의 환원속도를 증가시켜 도금을 촉진시키는 것으로, 통상적으로 공지된 물질을 사용할 수 있다. 구체적으로, 광택제는 비스-(3-설포프로필) 디설파이드 나트륨염(bis-(3-sulfopropyl)disulfide, sodium salt), 3-머캅토-1-프로판설폰산 나트륨염(3-mercapto-1-propanesulfonic acid, sodium salt), 3-아미노-1-프로판설폰산(3-amino-1-propanesulfonic acid), O-에틸-S-(3-설포프로필)디티오카보네이트 나트륨염(O-ethyl-S-(3-sulphopropyl) dithiocarbonate, sodium salt), 3-(2-벤즈티아졸일-1-티오)-1-프로판설폰산 나트륨염(3-(2-benzthiazolyl-1-thio)-1-propanesulfonic acid, sodium salt) 및 N,N-디메틸디티오카르밤산-(3-설포프로필)에스테르 나트륨염(N,N-dimethyldithiocarbamic acid-(3-sulfopropyl)ester, sodium salt)으로 구성된 군으로부터 선택되는 하나 이상일 수 있다.
상기 광택제의 농도는 특별히 한정되지 않으나, 도금 속도 등을 고려할 때, 0.5 내지 15 ml/L일 수 있고, 구체적으로는 1 내지 8 ml/L일 수 있다.
상기 캐리어는 금속 이온의 이동을 억제하여 금속 환원 속도를 조절함으로써 배선의 표면 평탄도를 높이기 위한 것으로, 통상적으로 공지된 물질이 사용될 수 있다. 예를 들어, 상기 캐리어로는 폴리에틸렌글리콜, 폴리프로필렌글리콜 또는 이들의 공중합체 등을 사용할 수 있다.
상기 캐리어의 농도는 특별히 한정되지 않으나, 예를 들어 1 내지 15 ml/L일 수 있고, 바람직하기로는 3 내지 12 ml/L일 수 있다.
상기 도금 조성물은 잔량의 물을 포함할 수 있다. 상기 물은 탈이온수일 수 있다.
도 2의 (d)에 도시된 바와 같이, 상기 단계 (iv)는 상기 금속박과 점착제층을 식각액으로 제거하는 단계이다.
상기 단계 (iv)에서, 상기 식각액의 성분은 금속박의 성분에 따라 적절히 선택될 수 있다. 예를 들어, 상기 금속박이 동박인 경우, 상기 식각액으로는 통상의 구리계 금속막 식각액을 사용할 수 있다.
구체적으로, 상기 단계 (iv)에서, 상기 식각액은 염화구리, 염화철, 염산, 질산, 황산, 과황산 화합물 및 과산화수소수로 구성된 군으로부터 선택되는 하나 이상을 포함할 수 있다.
상기 식각액은 잔량에 해당하는 물을 포함할 수 있다.
본 발명의 일 실시형태에 따른 관통 비아 금속 배선 형성방법은 상기 단계 (iv) 이후에, (v) 기판을 세척하는 단계를 더 포함할 수 있다.
상기 세척은 탈이온수를 이용하여 수행될 수 있다.
본 발명의 일 실시형태에 따른 형성방법에 따라 도 2의 (e)와 같이 고가의 스퍼터링 공정 없이도 우수한 도금 품질로 관통 비아 금속 배선(5)이 형성된 기판을 얻을 수 있다.
이하, 실시예, 비교예 및 실험예에 의해 본 발명을 보다 구체적으로 설명하고자 한다. 이들 실시예, 비교예 및 실험예는 오직 본 발명을 설명하기 위한 것으로, 본 발명의 범위가 이들에 국한되지 않는다는 것은 당업자에게 있어서 자명하다.
실시예 1: 관통 비아 금속 배선 형성
내부 직경이 80㎛인 관통 비아를 갖는 두께 130㎛의 유리 기판의 일 면에 두께 2 ㎛의 아크릴계 점착제층(ATL-30, 삼원)을 매개로 두께 30㎛의 동박을 접합하였다.
상기 유리 기판의 다른 일 면에 O2 가스를 이용하여 플라즈마를 처리하여 유리 홀 내부에 위치한 점착제층을 제거하였다.
상기 유리 홀 내부에, 황산구리 230 g/L, 황산 105.7 g/L, 염산 176 mg/L, 비스-(3-설포프로필) 디설파이드 나트륨염 6 ml/L, 폴리에틸렌글리콜 4 ml/L 및 잔량의 탈이온수를 포함하는 도금 조성물을 이용하여 전해 도금 공정을 수행하여 유리 홀 내부를 채웠다.
상기 도금 공정이 완료된 유리 기판의 동박 면에, 황산 5 중량%, 과산화수소수 10 중량% 및 잔량의 탈이온수를 포함하는 식각액을 스프레이로 처리하여 동박과 점착제층을 제거하여 관통 비아 금속 배선이 형성된 유리 기판을 얻었다.
실험예 1: 관통 비아 금속 배선 단면 분석
상기 실시예 1에서 얻은 관통 비아 금속 배선이 형성된 유리 기판의 단면을 전계방사형 주사전자현미경 (FE-SEM) 측정 방법으로 측정하여 도금 품질을 확인하였다.
그 결과를 도 3에 나타내었다. 이때, 도 3a는 100 배율 측정 결과이고, 도 3b는 500 배율 측정 결과이다.
도 3을 통해, 본 발명의 관통 비아 금속 배선 형성방법에 따르면 틈새 결함(void)이나 경계 결함(seam) 없이 우수한 도금 품질로 관통 비아 금속 배선을 형성할 수 있음을 확인할 수 있다.
이상으로 본 발명의 특정한 부분을 상세히 기술하였는 바, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어서 이러한 구체적인 기술은 단지 바람직한 구현예일 뿐이며, 이에 본 발명의 범위가 제한되는 것이 아님은 명백하다. 본 발명이 속한 기술분야에서 통상의 지식을 가진 자라면 상기 내용을 바탕으로 본 발명의 범주 내에서 다양한 응용 및 변형을 행하는 것이 가능할 것이다.
따라서, 본 발명의 실질적인 범위는 첨부된 특허청구범위와 그의 등가물에 의하여 정의된다고 할 것이다.
[부호의 설명]
1: 기판 2: 점착제층
3: 금속박 4: 홀
5: 관통 비아 금속 배선

Claims (10)

  1. (i) 관통 비아(through via)가 형성된 기판의 일면에 금속박(metal foil)을 점착제층을 통해 접합하는 단계;
    (ii) 상기 관통 비아와 금속박에 의해 형성된 홀에 플라즈마를 처리하여 홀 내부에 위치한 점착제층을 제거하는 단계;
    (iii) 상기 홀 내부에 도금 공정으로 금속을 채우는 단계; 및
    (iv) 상기 금속박과 점착제층을 식각액으로 제거하는 단계를 포함하는 관통 비아 금속 배선 형성방법.
  2. 제1항에 있어서, 상기 단계 (iv) 이후에, (v) 기판을 세척하는 단계를 더 포함하는 관통 비아 금속 배선 형성방법.
  3. 제1항에 있어서, 상기 기판은 유리 기판, 실리콘 기판 또는 세라믹 기판인 관통 비아 금속 배선 형성방법.
  4. 제1항에 있어서, 상기 금속박은 동박인 관통 비아 금속 배선 형성방법.
  5. 제1항에 있어서, 상기 금속박은 두께가 3 내지 1000 ㎛인 관통 비아 금속 배선 형성방법.
  6. 제1항에 있어서, 상기 점착제층은 아크릴계 점착제, 실리콘계 점착제, 폴리우레탄계 점착제 및 고무계 점착제로 구성된 군으로부터 선택되는 하나 이상으로부터 형성된 것인 관통 비아 금속 배선 형성방법.
  7. 제1항에 있어서, 상기 단계 (ii)에서, 상기 플라즈마 처리는 O2, CF4, Ar, N2, He, SF4, NF3 또는 이의 혼합가스를 이용하여 수행되는 관통 비아 금속 배선 형성방법.
  8. 제1항에 있어서, 상기 단계 (iii)에서, 상기 도금 공정은 보텀-업 (bottom-up) 충진 메카니즘으로 수행되는 전해 도금 공정인 관통 비아 금속 배선 형성방법.
  9. 제1항에 있어서, 상기 단계 (iii)에서, 상기 홀 내부에 채우는 금속은 구리(Cu)인 관통 비아 금속 배선 형성방법.
  10. 제1항에 있어서, 상기 단계 (iv)에서, 상기 식각액은 염화구리, 염화철, 염산, 질산, 황산, 과황산 화합물 및 과산화수소수로 구성된 군으로부터 선택되는 하나 이상을 포함하는 관통 비아 금속 배선 형성방법.
PCT/KR2023/012713 2022-09-01 2023-08-28 관통 비아 금속 배선 형성방법 WO2024049135A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220110885A KR20240031738A (ko) 2022-09-01 2022-09-01 관통 비아 금속 배선 형성방법
KR10-2022-0110885 2022-09-01

Publications (1)

Publication Number Publication Date
WO2024049135A1 true WO2024049135A1 (ko) 2024-03-07

Family

ID=87971983

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2023/012713 WO2024049135A1 (ko) 2022-09-01 2023-08-28 관통 비아 금속 배선 형성방법

Country Status (6)

Country Link
US (1) US20240080993A1 (ko)
EP (1) EP4333028A1 (ko)
JP (1) JP2024035133A (ko)
KR (1) KR20240031738A (ko)
CN (1) CN117637485A (ko)
WO (1) WO2024049135A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140216A (ja) * 2004-11-10 2006-06-01 Sharp Corp 両面回路基板およびその製造方法
JP2016213283A (ja) * 2015-05-01 2016-12-15 ソニー株式会社 製造方法、および貫通電極付配線基板
KR20180036805A (ko) * 2015-05-31 2018-04-09 기요카와 멕키 고교 가부시키가이샤 배선용 기판의 제조방법
KR20180122462A (ko) * 2016-03-31 2018-11-12 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 전기 전도성 도금을 위한 레이저 시딩
KR20190003050A (ko) * 2017-06-30 2019-01-09 한국과학기술원 관통형 ｔｇｖ 금속 배선 형성 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016051781A1 (ja) 2014-10-03 2016-04-07 日本板硝子株式会社 貫通電極付ガラス基板の製造方法及びガラス基板
US9433101B2 (en) * 2014-10-16 2016-08-30 International Business Machines Corporation Substrate via filling
JP6723236B2 (ja) * 2014-11-05 2020-07-15 コーニング インコーポレイテッド バイアボトムアップ電解メッキ方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140216A (ja) * 2004-11-10 2006-06-01 Sharp Corp 両面回路基板およびその製造方法
JP2016213283A (ja) * 2015-05-01 2016-12-15 ソニー株式会社 製造方法、および貫通電極付配線基板
KR20180036805A (ko) * 2015-05-31 2018-04-09 기요카와 멕키 고교 가부시키가이샤 배선용 기판의 제조방법
KR20180122462A (ko) * 2016-03-31 2018-11-12 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 전기 전도성 도금을 위한 레이저 시딩
KR20190003050A (ko) * 2017-06-30 2019-01-09 한국과학기술원 관통형 ｔｇｖ 금속 배선 형성 방법

Also Published As

Publication number Publication date
CN117637485A (zh) 2024-03-01
KR20240031738A (ko) 2024-03-08
US20240080993A1 (en) 2024-03-07
JP2024035133A (ja) 2024-03-13
EP4333028A1 (en) 2024-03-06

Similar Documents

Publication Publication Date Title
TWI247567B (en) Method for fabricating a double-sided wiring glass substrate
EP2341167B1 (en) Method for surface treatment of copper and copper material
WO2012091373A2 (en) Method for manufacturing printed circuit board
WO2010011009A1 (ko) 전자부품 모듈용 금속 기판과 이를 포함하는 전자부품 모듈 및 전자부품 모듈용 금속 기판 제조방법
CN1841686A (zh) 柔性印刷线路板的制造方法以及柔性印刷线路板
WO2011028004A2 (ko) 미세회로 형성을 위한 임베디드용 동박
WO2018151530A1 (ko) 전기전도성 금속 박막 시드층의 선택적 에칭을 이용한 회로형성방법 및 에칭액 조성물
WO2011019222A2 (ko) 구리 배선의 형성을 위한 식각액 조성물
WO2012177017A2 (ko) 금속 배선 식각액 및 이를 이용한 액정 표시 장치의 제조 방법
WO2010114238A2 (ko) 회로 기판 및 그 제조 방법
JP4388611B2 (ja) 銅被膜からなる配線を有するプリント配線板およびその製造方法、並びに銅被膜からなる回路を有する回路板
WO2024049135A1 (ko) 관통 비아 금속 배선 형성방법
WO2018159978A1 (ko) 미세 회로 형성방법 및 에칭액 조성물
WO2015003369A1 (zh) 一种印制电路板制备方法及印制电路板
WO2018194367A1 (ko) 인쇄회로기판 제조방법
WO2023008963A1 (ko) 레벨링제 및 이를 포함하는 비아홀 충진을 위한 전기도금 조성물
JP4129665B2 (ja) 半導体パッケージ用基板の製造方法
WO2013089418A1 (en) Printed circuit board and method of manufacturing the same
WO2021107397A1 (ko) 캐리어박 부착 금속박, 이의 제조방법 및 이를 포함하는 적층체
TW202415169A (zh) 用於形成穿孔金屬佈線之方法
JP3215545B2 (ja) 薄膜多層配線板及びその製造方法
WO2021241865A1 (ko) 전해 니켈 도금 표면개선제 및 이를 포함하는 전해 니켈 도금액
WO2023096314A1 (ko) 표면조도가 낮은 금속박을 이용한 기판의 회로패턴 형성방법
WO2017159933A1 (ko) 에칭액 재생 및 구리 회수 장치 및 방법
WO2013089439A1 (en) The printed circuit board and the method for manufacturing the same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23860811

Country of ref document: EP

Kind code of ref document: A1