KR20180122462A - 전기 전도성 도금을 위한 레이저 시딩 - Google Patents

전기 전도성 도금을 위한 레이저 시딩 Download PDF

Info

Publication number
KR20180122462A
KR20180122462A KR1020187030972A KR20187030972A KR20180122462A KR 20180122462 A KR20180122462 A KR 20180122462A KR 1020187030972 A KR1020187030972 A KR 1020187030972A KR 20187030972 A KR20187030972 A KR 20187030972A KR 20180122462 A KR20180122462 A KR 20180122462A
Authority
KR
South Korea
Prior art keywords
workpiece
substrate
laser
feature
donor
Prior art date
Application number
KR1020187030972A
Other languages
English (en)
Other versions
KR102437034B1 (ko
Inventor
조엘 쉬라우벤
장 클레이너트
Original Assignee
일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 filed Critical 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드
Publication of KR20180122462A publication Critical patent/KR20180122462A/ko
Application granted granted Critical
Publication of KR102437034B1 publication Critical patent/KR102437034B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/185—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method by making a catalytic pattern by photo-imaging
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0528—Patterning during transfer, i.e. without preformed pattern, e.g. by using a die, a programmed tool or a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laser Beam Processing (AREA)
  • Chemically Coating (AREA)

Abstract

유리 기판과 같은 기판을 갖는 작업물(100)이 리세스 피처(recessed features)(200, 202)를 생성하기 위해 레이저 또는 다른 수단에 의해 식각될 수 있다. 금속과 같은 시드 재료(402)를 유리 기판상에, 특히 리세스 피처(200, 202)에 제공하도록 레이저 유도 순방향 이송(laser- induced forward transfer, LIFT) 또는 금속 산화물 인쇄 처리가 채용될 수 있다. 바람직한 경우, 시딩되고 리세스 피처는 전도성 피처(500)에 예측 가능하고 더 나은 전기 특성을 제공하기 위하여 무전해 도금과 같은 종래의 기법에 의해 도금될 수 있다. 작업물(100)은 후속하여 스택되는 작업물(100)이 그 자리에서 변형될 수 있도록 스택되어 연결될 수 있다.

Description

전기 전도성 도금을 위한 레이저 시딩
연관된 출원에 대한 상호 참조
본 출원은 2016년 3월 31일에 출원된 미국 가출원 제62/315,913호, 및 2016년 10월 13일에 출원된 미국 가출원 제62/407,848호의 우선권을 주장하며, 이들 양자는 그 전체가 본원에 참조로 통합된다.
저작권 안내
ⓒ 2017 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드(Electro Scientific Industries, Inc). 이 특허 문서의 개시 중 일부는 저작권으로 보호되는 자료를 포함한다. 저작권자는 특허 및 상표청 특허 포대 또는 기록에 나타나는 것과 같이 어느 누구에 의한 특허 문서 또는 특허 공개의 팩스 복제에 이의를 가지지 않으나, 다른 방법에 의해 모든 저작권 권리를 보유한다. 37 CFR §1.71(d).
기술분야
본원에 서술된 실시예는 일반적으로 기판 내의 전도성 라인의 형성에 관한 것이다. 더 구체적으로, 본원에 서술된 실시예는 유전체 기판 내의 리세스된(recessed) 전도성 라인의 형성에 관한 것이다.
높은 데이터 송신 속도에 대한 요구가 증가됨에 따라, 더욱 작은 인쇄 회로 기판(PCB) 피처(feature)의 개발이 진행되고 있다. 전기 회로는 전자파 호환성이 제어될 수 있는 전통적인 PCB 유전체 재료의 물리적인 한계에 도달하고 있다. 추가적으로, 첨단 플립 칩(flip chip) 패키지와 같은 고밀도의 피처는 낮은 열팽창 계수(coefficient of thermal expansion, CTE), 높은 치수 안정성, 높은 열전도율 및 적절한 유전상수를 갖는 기판을 요구한다. 이에 대하여, 유리는 전기 특성, 흡습 및 에이징(aging)에 대해 매우 안정적이라는 점과, 실리콘과 유사한 CTE를 갖는 점을 포함하는 다수의 장점을 제공하여, 유리가 IC 패키징에 대해 이상적이게 한다. 또한, 유리의 유전상수는 일부 경우에서 FR4의 유전상수보다 낮다. 낮은 손실 탄젠트(loss tangent)및, 고성능 재료에 비해 낮은 재료 비용은 유리가 고주파 응용에 대해 적합해지게 한다.
유리 기판의 전도성 도금의 실현을 위해 다수의 상이한 접근법이 취해졌고, 이는: 화학적 증기 증착, 증발((evaporation) 및 스퍼터링(sputtering); 전지 및 무전해(electroless) 도금을 개선시키기 위한 화학적, 기계적 및 레이저 조면화(laser roughening); 금속 파우더의 소결(sintering)을 포함하는 레이저 직접 기록 기법; 및 무전해 도금을 위한 촉매를 보다 잘 흡착 또는 결합 시키기 위해 자기 조립 단일층을 사용하는 것을 포함한다. 유리 금속화의 어려움은 CTE 비호환성 및 강한 계면 응력과 같이 깨지기 쉽고(brittle) 단단한 유리와 금속 사이의 화학적 및 기계적 비호환성으로부터 발생한다. 매끄러운 유리 표면에는 기계적 인터록킹(interlocking)의 가능성이 없어서, 금속막이 기판으로부터 쉽게 분리될 수 있다.
레이저 유도 순방향 이송(Laser-induced forward transfer, LIFT)은 기판 상에 전도성 금속 구조를 형성하기 위해 사용되는 하나의 특정 접근법이며, 산화물, 유기물 및 생물학적 재료의 증착(deposition)에 대해서도 적용되고 있다. LIFT에서, 증착을 위해 바람직한 재료의 층(즉, "도너 재료(donor material)", "도너층(donor layer)", "도너 막(donor film)" 등)이 투명한 캐리어(carrier); 투명한 캐리어의 결합된 구조(또한, "캐리어 기판"으로 지칭됨)에 점착되며(adhered); 도너층은 "도너 기판" 또는 "도너 구조"로 지칭된다. 레이저는 도너의 투명한 캐리어를 통해 재료 상에 집속되며, 재료를 "수용" 기판으로 이송한다.
ArF 엑시머 레이저(ArF excimer laser)를 사용하여 실리카 기판으로 구리를 순방향 이송하기 위해 금속 재료를 이송하는 LIFT 기법이 최초로 1987에 서술되었고, 그 후, 다양한 재료를 유기 및 생물학적 재료를 포함하는 다수의 상이한 기판에 증착하기 위해 적용되고 있다. LIFT 응용에 대하여 전도성 잉크 및 나노페이스트(nanopastes)의 인쇄가 최근 집중 연구되고 있다. 전도성 잉크를 활용하는 기법은 (예를 들어, 공간적 광 변조기를 이용하여) 증착된 재료에 대해 높은 정도의 형태 및 크기 제어의 가능성(promise)을 제공하지만, 잉크 그 자체는 이의 벌크 대응물(bulk counterparts)에 비해 몇 배 낮은 전도도를 가지고, 이들 중 일부가 증착된 잉크의 제자리의(in situ) 레이저 경화를 통해 완화될 수 있다. LIFT는 또한, 내장된(embedded) 구성요소를 준비하기 위해 사용되거나, 미리 내장된 구성요소 사이의 연결을 위해 전도성 잉크를 직접 기록(direct-writing)함으로써 사용되거나, 또는 LIFT를 사용하여 구성요소 그 자체를 위치시키기 위해 사용된다. 구리 빔은 LIFT를 사용하여 레이저 절단되고 구부려지며 증착(deposition)될 수 있지만, 점착(adhesion)을 위해 전도성 페이스트가 필요하다.
이 내용은 이하에서 더 상세히 서술되는 개념 중 선택된 것을 단순화된 형태로 소개하기 위해 제공된다. 이 내용은 청구된 주제의 핵심 또는 본질적인 발명의 개념들을 식별하기 위한 것으로 의도되지 않고, 청구된 주제의 범주를 판단하기 위한 것으로도 의도되지 않는다
일부 실시예에서, 시드층(seed layer)은 작업물 상에 형성되고, 시드층을 형성하는 것은 레이저 에너지의 빔을 시드 재료 상으로 지향시키는 것을 포함하며; 시드층 상에 전도성 피처를 형성하기 위해 시드층을 시드로 사용하여 도금 처리가 수행된다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 도너 구조는 작업물에 인접하게 배열되고, 도너 구조는 레이저 에너지의 빔 및 도너 막에 대해 투명한 캐리어 기판 및 도너 막을 포함하고, 도너 막은 작업물 쪽으로 향하고; 레이저 유도 순방향 이송(LIFT) 처리는 레이저 에너지의 빔을 캐리어 기판을 통해 도너 막 상으로 지향시킴으로써 수행되며, 레이저 에너지의 빔은 200 kHz 미만의 펄스 반복률 및 20 W 미만의 평균 전력에 의해 특징지어 진다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 도너 구조는 작업물에 인접하게 배열되고, 도너 구조는 레이저 에너지의 빔에 대해 투명한 캐리어 기판 및 도너 막을 포함하고, 도너 막은 작업물 쪽으로 향하고; 레이저 유도 순방향 이송(LIFT) 처리는 레이저 에너지의 빔을 캐리어 기판을 통해 도너 막 상으로 지향시킴으로써 수행되며, 레이저 에너지의 빔은 10 MHz를 초과하는 펄스 반복률 및 100 W를 초과하는 평균 전력에 의해 특징지어 진다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 인쇄 회로 기판(PCB)은 유리 기판; 유리 기판에 식각된 리세스 피처(recessed feature); 리세스 피처 내에 증착된 전도성 피처를 포함한다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 작업물 기판이 제공되고, 작업물 기판은 주 표면을 포함하고, 작업물 기판은 작업물 기판에 식각된 리세스 피처를 포함하고, 리세스 피처 각각은 리세스 표면(recessed surface)을 포함하고, 리세스 표면은 주 표면의 거칠기보다 높은 거칠기를 갖고; 리세스 피처는 레이저 유도 순방향 이송(laser-induced forward transfer, LIFT) 처리에 의해 증착된 금속 시드 재료를 포함하며; 도금 처리는 시드 재료 상에 전도성 피처를 형성하기 위해 시드 재료로서 금속 시드 재료를 사용하여 수행된다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 작업물 기판이 제공되고, 작업물 기판은 주 표면을 포함하고, 작업물 기판은 작업물 기판에 식각된 리세스 피처를 포함하고, 리세스 피처 각각은 리세스 표면을 포함하고, 리세스 표면은 주 표면의 거칠기보다 높은 거칠기를 갖고; 레이저 유도 순방향 이송(LIFT) 처리는 금속 시드 재료를 리세스 피처에 증착시키기 위해 수행되며; 도금 처리는 시드 재료 상에서 전도성 피처를 형성하기 위해 시드로서 금속 시드 재료를 사용하여 수행된다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 작업물 기판을 갖는 작업물이 제공되고, 작업물 기판은 주 표면을 포함하고, 작업물 기판은 작업물 기판에 식각되는 리세스 피처를 포함하고, 리세스 피처 각각은 리세스 표면을 포함하고, 리세스 표면은 주 표면의 거칠기보다 높은 거칠기를 갖고; 도너 구조는 작업물에 인접하게 배열되고, 도너 구조는 레이저 에너지의 빔에 대해 투명한 캐리어 기판에 부착되는 금속 도너 재료를 포함하고, 금속 도너 재료는 작업물 쪽으로 향하며; 레이저 유도 순방향 이송(LIFT) 처리는 금속 도너 재료가 리세스 피처 내에 증착되도록, 캐리어 기판을 통해 레이저 에너지의 빔을 지향시킴으로써 수행된다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 작업물 기판을 갖는 작업물이 제공되고, 작업물 기판은 주 표면을 포함하고, 작업물 표면은 작업물 기판에 식각되는 리세스 피처를 포함하고, 리세스 피처 각각은 리세스 표면을 포함하고, 리세스 표면은 주 표면의 거칠기보다 높은 거칠기를 갖고; 금속 재료를 포함하는 금속 잉크는 작업물에 식각된, 리세스 피처에 증착되며; 금속 재료는 리세스 피처 내에 전도성 피처를 형성하기 위해 감소된다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 작업물 기판을 갖는 작업물이 제공되고, 작업물 기판을 갖는 작업물은 주 표면을 포함하고, 작업물 기판은 작업물 기판 내에 식각된, 리세스 피처를 포함하고, 리세스 피처 각각은 리세스 표면을 포함하며, 리세스 표면은 주 표면의 거칠기보다 높은 거칠기를 갖고; 잉크 조성물은 작업물에 식각된 리세스 피처 내에 증착되고, 잉크 조성물은 금속 재료를 포함하고, 리세스 피처 내에 전도성 피처를 형성하기 위해 광열 처리(photothermal process)가 잉크 조성물에 적용된다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 작업물 표면을 갖는 작업물이 제공되고, 작업물 기판은 주 표면을 포함하고, 작업물 기판은 작업물 기판 내에 식각된 리세스 피처를 포함하고, 리세스 피처 각각은 리세스 표면을 포함하고, 리세스 표면은 주 표면의 거칠기보다 높은 거칠기를 갖고; 잉크 조성물은 작업물에 식각된 리세스 피처 내에 증착되고, 잉크 조성물은 금속 재료이며; 리세스 피처 내에 전도성 피처를 형성하기 위해, 전자가 잉크 조성물 내의 금속 재료에 공급된다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 작업물은 금속 재료가 증착되거나 시드층이 형성되는 유리 기판을 포함한다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 기판은 가시광에 대해 투명한 무정형의(amorphous) 실리카계(silica-based) 재료를 포함한다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 작업물은 시드층이 형성되는 유리 기판을 포함하고, 유리 기판은 실리카 유리, 소다 석회 유리, 붕규산 유리, 규산 알루미늄(aluminosilicate) 유리, 붕규산 알루미늄(aluminoborosilicate) 유리 또는 이들의 임의의 조합을 포함하고, 경우에 따라 알칼리 및/또는 알칼리 토류 금속 개질제(alkali and/or alkaline earth modifiers)를 포함한다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 작업물은 알루미나, 질화 알루미늄, 산화 베릴륨 또는 이들의 임의의 조합, 유리 세라믹, 유리 접합(glass-bonded) 세라믹, 폴리머, 유리 충전(glass-filled) 폴리머, 유리 섬유 보강 폴리머 또는 이들의 임의의 조합을 포함하는 기판을 포함한다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 작업물은 주 표면을 갖는 작업물 기판을 포함하고, 주 표면은 시드층을 수용하는 노출된 주 표면이다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 작업물은 주 표면을 갖는 작업물 기판을 포함하고, 시드층은 주 표면에 대해 리세스된, 리세스 피처 내에 형성되고, 리세스 피처는 리세스 측벽 표면 및 리세스 바닥 표면 중 적어도 하나를 포함한다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 리세스 측벽 표면과 리세스 바닥 표면 중 적어도 하나는 시드층을 수용하는 노출된 표면이다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 리세스 측벽 표면과 리세스 바닥 표면 중 적어도 하나는 주 표면의 거칠기보다 높은 거칠기를 갖는다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 리세스 측벽 표면과 리세스 바닥 표면 중 적어도 하나는 500 nm 이상, 500 nm과 1500 nm 사이 등인 거칠기(Ra)를 갖는다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 리세스 피처는 트렌치, 블라인드 비아(blind via) 또는 관통홀(through hole via) 비아를 포함한다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 시드층은 무기물이고, 구리 등을 포함한다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 시드층을 형성하는 것은 시드 재료의 소구체(globules)를 증착시키는 것을 포함하고, 소구체는 10 μm 미만, 2 μm 미만, 1 μm 미만, 100 nm 초과하는 등의 직경을 갖는다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 소구체는 50 m/s를 초과하는 속도, 100 m/s를 초과하는 속도, 400 m/s를 초과하는 속도 등으로 기판에 충돌한다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 소구체는 1 미크론을 초과하는 깊이로 기판을 관통한다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 시드층은 광, 온도, 압력 및 대기 조성 중 하나 이상의 주변 조건의 존재 하에 형성된다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 도금을 수행하는 것은 무전해 도금 처리를 수행하는 것을 포함한다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 전도성 피처는 구리를 포함한다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 도너 재료 또는 금속 재료는 금, 알루미늄, 티타늄, 텅스텐, 구리, 니켈, 크로뮴, 백금, 팔라듐, 게르마늄, 셀레늄 등, 그 산화물, 그 질화물, 그 합금 또는 이들의 임의의 조합을 포함한다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 도너 막은 0.01 μm 내지 250 μm 범위 내, 0.1 μm 내지 250 μm 범위 내, 0.01 μm 내지 1 μm 범위 내, 0.1 μm 내지 1 μm 범위 내, 1 μm 이상, 2 μm 이상, 3 μm 이상 등의 두께를 갖는다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 전도성 피처는 작업물의 리세스 피처 내에 형성되고, 전도성 피처는 12 μm 미만, 9 μm 미만, 5 μm 미만 등의 폭을 갖는다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 전도성 피처는 작업물의 리세스 피처 내에 형성되고, 전도성 피처는 5 μm 이하, 1 μm 이하등의 깊이를 갖는다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 전도성 피처는 1mm 이상의 길이를 갖는다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 작업물은 작업물 기판을 포함하고, 다수의 전도성 피처는 12 μm 이하, 9 μm 이하, 5 μm 이하 등의 피치(pitch)에서 작업물 기판에 형성된다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 전도성 피처는 구리를 포함하고, 전도성 피처는 25 μm 이하의 폭을 갖고, 전도성 피처는 25 μm 이하의 깊이를 갖고, 전도성 피처는 5 mm 이상의 길이를 가지며, 전도성 피처는 벌크 구리에 비해 1.5 배 이하인 비저항(resistivity)을 갖는다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 작업물은 두께를 갖는 작업물 기판을 포함하고, 전도성 피처는 작업물 기판을 통하는 전도성 관통홀을 형성하기 위해 작업물 기판의 두께와 동일한 깊이를 갖는다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 전도성 피처의 임의의 단면은 광학 현미경을 통해 150x 배율로 볼 때 공극(void)이 존재하지 않음을 나타낸다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 전도성 피처 중 적어도 하나는 고주파 회로 구성요소를 형성하고, 모바일폰 용 안테나 등을 형성한다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 시드 재료를 증착시키기 위한 레이저 에너지의 빔은 550 nm보다 짧은 파장을 갖는다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 레이저 에너지의 빔은 200 kHz 미만의 펄스 반복률 및 20 W 미만의 평균 전력, 10 MHz를 초과하는 펄스 반복률 및 100 W를 초과하는 평균 전력 등에 의해 특징지어 진다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 작업물은 주 표면 및 리세스 피처를 갖고, 레이저 에너지의 빔은 시드 재료를 주 표면 상에 증착시키지 않으면서, 시드 재료를 리세스 피처 내에 증착시킨다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 시드 재료를 형성하는 것은 작업물 상에 잉크를 제공하는 것 - 잉크는 금속 산화물 및 환원제(reducing agent)를 포함함 -; 및 레이저 에너지의 빔으로 잉크를 조사함으로써 금속 산화물을 화학적으로 환원(reducing)시키는 것을 포함한다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 기판을 식각하는 단계 및 금속 재료를 증착시키는 단계는 동시에 또는 실질적으로 동시에 수행된다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 시드층을 형성하는 것은: 레이저 에너지의 빔에 대해 투명한 캐리어 기판 및 도너 막을 포함하는 도너 구조를 제공하는 것 - 도너 막은 작업물 쪽으로 향함 -; 및 레이저 에너지에 의해 충돌된 도너 막 중 적어도 일 부분이 작업물 상으로 이송되도록, 캐리어 기판을 통하여 도너 막 중 일 부분에 충돌하게 레이저 에너지의 빔을 지향시키는 것을 포함한다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 도너 막은 무기물이다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 레이저 에너지에 의해 충돌된 도너 막 중 일부는 도너 구조로부터 작업물 상으로 분출된다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 레이저 에너지에 의해 충돌된 도너 막 중 일부는 도너 구조로부터 작업물로 유동하도록 가열된다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 도너 구조는 시드 층의 형성 동안 작업물로부터 이격된다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 도너 재료 또는 금속 재료는 10 μm 미만, 5 μm 미만, 1 μm 미만, 500 ns 미만, 100 ns 미만 등의 거리에서 작업물 상에 증착된다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 도너 구조는 시드층의 형성 동안 작업물에 접촉한다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 도너 구조는 캐리어 기판과 도너 막 사이의 점착제를 포함한다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 증착된 재료는 동일한 금속의 소결된 나노 입자보다 벌크 금속(bulk metal)에 더욱 유사한 특성을 갖는다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 레이저 에너지의 빔은 초점을 갖고, 레이저 에너지의 빔의 초점은 캐리어 기판과 도너 막 사이에 위치되거나, 레이저 에너지의 빔의 초점은 캐리어 기판과 도너 막 사이의 계면(interface)에 위치된다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 리세스 피처는 시드층을 수용하기 위하여 작업물 내에 형성되고, 리세스 피처는 레이저 기계가공 빔의 적용에 의해 생성된다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 레이저 기계가공 빔은 500 ps, 1 ps 등 보다 짧은 펄스폭을 갖는 레이저 펄스를 포함한다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 기판을 식각하기 위한 레이저 기계가공 빔은 550 nm보다 짧은 파장을 갖는다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 작업물은 주 표면을 갖는 작업물 기판을 포함하고, 기판을 식각하기 위한 레이저 기계가공 빔은 레이저 기계가공 시스템 중 일부를 형성하고, 레이저 기계가공 빔은 초점을 갖고, 레이저 기계가공 시스템은 레이저 기계가공 빔의 초점과 주표면 사이의 미리 결정된 높이(elevation) 범위를 유지하기 위해 센서 피드백을 채용한다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 펄스된 레이저는 도너 재료에 충돌하는 레이저 에너지 빔을 제공하기 위해 채용된다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 연속파(CW) 레이저 및/또는 준-연속파(quasi-continuous wave, QCW) 레이저가 도너 재료에 충돌하는 레이저 에너지의 빔을 제공하기 위해 채용된다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 증착된 금속 재료는 와이어 메쉬(wire mesh)를 형성하는데 사용된다. 와이어 메쉬는 디스플레이, 터치 스크린, 광전지 디바이스, 태양전지, 광검출기 또는 김서림 방지 디바이스(anti-fogging device)에 채용된다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 작업물의 기판 및 전도성 피처는 1Ω □-1(ohm per square) 이하의 시트 저항 및 90% 이상의 광 투과율(optical transmission)을 나타낸다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 작업물의 기판은 유연하다.
일부 대안적인, 추가적인 또는 누적적인 실시예에서, 작업물은 주 표면을 갖는 작업물 기판을 포함하고, 작업물 기판은 작업물 기판 내에 식각된 리세스 피처를 포함하고, 리세스 피처는 리세스된 측벽 표면 및 리세스된 바닥 표면을 적어도 포함하고, 리세스된 측벽 표면 및 리세스된 바닥 표면 중 적어도 하나는 주 표면의 거칠기보다 높은 거칠기를 갖고, 시드 재료는 금속 재료를 포함하고, 시드 재료는 레이저 유도 순방향 이송(LIFT) 처리에 의해 리세스 피처 내에 증착되고, 도금 처리는 리세스 피처 내에 전도성 피처를 형성하고, 전도성 피처는 12 μm 이하의 폭 및 250 μm를 초과하는 길이를 갖고, 이격된 전도성 피처는 12 μm 이하의 피치를 갖고, 전도성 피처의 임의의 단면은 광학 현미경을 통하여 150x의 배율에서 볼 때 공극이 없음을 나타낸다.
추가적인 태양과 장점은 첨부 도면을 참조로 진행하는 예시적인 실시예의 다음의 상세한 설명으로부터 명백해질 것이다.
도 1은 제1 및 제2 표면을 갖는 작업물의 단면도이다.
도 2는 트렌치 및 관통 비아와 같은 예시적인 피처를 갖는 작업물의 단면도이다.
도 3은 피처를 갖는 작업물 위에 위치된 예시적인 도너 구조의 단면도이다.
도 4는 도너 구조로부터 작업물의 피처 내의 노출된 표면으로 도너 재료의 예시적인 이송을 나타내는 단면도이다.
도 5a는 작업물에서 피처의 표면 상에 형성된 도너 재료 위에서 이루어지는 도금 처리의 예시적인 결과를 나타내는 단면도이다.
도 5b는 기판에 와이어를 형성하는 예시적인 처리의 흐름도이다.
도 6은 본원에 개시된 방법에 의해 형성된 다수의 처리된 작업물의 예시적인 스택(stacking)을 나타내는 단면도이다.
도 7은 단층의 유전체 기판에 전도성 재료의 두 개의 층을 갖는 구조를 형성하기 위한 예시적인 처리 흐름도다.
도 8은 (도 7에 도시된 처리 이후와 같이) 전도성 피처의 다수의 레벨 구조(level structure)를 형성하기 위한 예시적인 처리 흐름도다.
도 9는 기판 내에 내장된 구성요소에 전기적으로 연결되는 전기적으로 전도성인 비아를 형성하기 위한 예시적인 처리 흐름도다.
도 10은 상이한 펄스 에너지를 사용하여 편평한 유리 표면 상에 증착된 구리를 나타내는 현미경 사진이다.
도 11a는 시딩 및 도금 이전에, 기판의 레이저 삭마에 의해 생성되는 리세스 피처의 높이 측정치의 UV 레이저 스캐닝 현미경 사진이다.
도 11b는 본원에 개시된 처리에 의해 제조된 도금된 와이어 및 패드의 현미경 사진이다.
도 11c는 비저항 시험용 패드(pads for resistiviy testing)에 연결된 5 mm 및 10 mm 와이어의 현미경 사진이다.
도 11d는 본원에 개시된 처리에 의한 긴 와이어 패턴을 제조하기 위해 사용되는 긴 와이어 패턴의 CAD 도면 설계이다.
도 11e는 도 11d로부터의 설계를 기초로 붕규산 유리에 식각되는 긴 와이어 패턴 중 일 부분의 현미경 사진이다.
도 12a는 유리 기판에서 레이저 식각된 트렌치의 UV 레이저 스캐닝 현미경 사진 위에 겹쳐진 깊이 측정치를 도시한다.
도 12b는 본원에서 서술된 처리를 통해 와이어로부터 도금되는, 도 12a에 도시된 트렌치의 암시야 현미경 사진이다.
도 12c는 도 12b에 도시된 도금된 와이어의 단면의 현미경 사진이다.
도 13a는 유리 기판에서 레이저 식각된 관통 홀 비아의 현미경 사진이다.
도 13b는 본원에 서술된 처리를 통해 도금된, 도 13a에 도시된 관통홀의 암시야 현미경 사진이다.
도 13c는 도 13b에 도시된, 도금된 관통 홀 비아의 단면의 현미경 사진이다.
도 14a는 시딩 및 도금 이전에, 150 마이크론 두께의 유리 기판으로 식각되는 양면 PCB 패턴 레이저의 사진이다.
도 14b는 도금 이후, 도 14a에 도시된 설계 중 일부를 상세히 나타낸 복합 현미경 사진(composite micrograph)이다.
도 15a는 세 개의 터치-패드(RGB) LED 시연기(demonstrator)의 CAD 도면이다.
도 15b는 도 15a에 도시된 터치 패드 LED 시연기의 단순화된 배선도이다.
도 15c, 도 15d 및 도 15e는 본원에 서술된 처리에 의해 생성되고, 각각의 LED를 발광시키기 위해 손가락으로 터치된 도 15a의 LED 시연기의 각각의 터치 패드의 사진 이미지이다.
도 16a 및 도 16b는 상이한 레이저 시스템에 의해 드릴링된 이후, 본원에 개시된 처리에 의해 도금된 관통 및 블라인드 비아의 다층 구조의 단면의 현미경 사진이다.
도 17a는 더욱 불연속적이거나 및/또는 더 많은 양의 이송된 재료를 증착시키기 위해 변형된 LIFT 처리에 의해 증착된 구리의 높이 맵의 UV 스캐닝 현미경 사진이다.
도 17b는 더욱 불연속적이거나 및/또는 더 많은 양의 이송된 재료를 증착시키기 위해 변형된 LIFT 처리에 의해 증착된 구리 단면의 현미경 사진이다.
도 17c는 더욱 불연속적이거나 및/또는 더 많은 양의 이송된 재료를 증착시키기 위해 변형된 LIFT 처리에 의해 증착된 구리 평면의 현미경 사진이다.
도 18은 패턴을 하나의 복셀(voxel)씩 증착시키는 레이저 게이팅(laser gating)을 나타내는, 예시적이고 대안적인 LIFT 처리의 흐름도이다
도 19는 패턴을 증착하기 위한 빔 축의 연속적인 상대적 이동을 나타내는 예시적이고 대안적인 LIFT 처리의 흐름도이다.
도 20a는 유리 기판 상에서 와이어 메쉬 패턴의 교차점의 높이 측정의 UV 레이저 스캐닝 현미경 사진이다.
도 20b는 도 20a와 연관된 와이어 및 교차점의 프로파일 측정치를 나타내는 그래프이다.
도 20c 및 도 20d는 중앙에 중첩 패드를 갖는 투명한 기판의 양면에 증착된 와이어 메쉬 설계의 상대적인 투명도를 나타내는 사진 이미지이다.
도 21a 및 도 21b는 10 μm의 폭의 와이어를 활용하여 유리 상의 터치 패드 설계의 상대적인 투명도를 보여주는 현미경 이미지이다.
도 22는 본원에 개시된 방법에 의해 제조되는 터치 패드의 광학 현미경 사진 이미지이다.
도 23은 본원에 개시된 방법에 의해 제조되는 와이어 메쉬 설계의 광학 현미경 사진 이미지이다.
첨부 도면을 참조로 예시적인 실시예가 이하에서 기술된다. 달리 명시되지 않는 한, 도면에서 구성요소, 피처, 요소 등의 크기, 위치 등은 물론 이들 사이의 임의의 거리는 축척대로 도시된 것은 아니고 명료함을 위해 균형이 맞지 않거나 및/또는 과장될 수 있다.
본원에서 사용되는 용어는 단지 특정한 예시적인 실시예를 설명하기 위한 것이며, 제한하는 것으로 의도되지 않는다. 본원에 사용된 단수형인 "하나의(a, an)" 및 "그(the)"는 문맥상 분명히 달리 지시하지 않는 한 복수형도 포함하는 것으로 의도된다. "포함한다(comprises)" 및/또는 "포함하는(comprising)"이란 용어는, 본 명세서에서 사용될 때, 명시된 피처, 정수, 단계, 동작, 요소 및/또는 구성요소의 존재를 나타내지만, 하나 이상의 다른 피처, 정수, 단계, 동작, 요소, 구성요소 및/또는 이들의 그룹의 존재 또는 추가를 배제하지 않는 것으로 이해되어야 한다. 달리 명시되지 않는 한, 값의 범위는, 언급될 때 범위의 상한 및 하한은 물론, 그 사이의 임의의 하위 범위를 모두 포함한다. 달리 지시되지 않는 한, "제1", 제2" 등과 같은 용어는 하나의 요소를 다른 요소와 구분하기 위해서만 사용된다. 예를 들어, 하나의 노드는 "제1 노드"로 칭할 수 있고, 마찬가지로 다른 노드는 "제2 노드"로 칭할 수 있으며 그 역으로도 가능하다. 본원에 사용된 섹션 제목은 오직 구조적인 목적이고, 기술되는 주제를 제한하는 것으로 해석되지 않아야 한다.
달리 지시되지 않는 한, "약", "대략" 등이란 용어는 양, 크기, 제형(formulations), 파라미터 및 다른 수량과 특성이 정확하지 않고 정확할 필요도 없으나, 바람직한 경우, 반영 공차(reflecting tolerances), 변환 인자, 반올림, 측정 오차 등, 그리고 이 분야의 기술자에게 알려진 다른 인자에 대한 근사치이거나 및/또는 이보다 크거나 작을 수 있음을 의미한다.
"아래의(below)", "아래쪽의(beneath)", "낮은(lower)", "위의(above)", 그리고 "높은(upper)" 등과 같은 공간적으로 상대적인 용어는 도면에 도시된 것처럼, 하나의 요소 또는 피처와 다른 요소 또는 피처의 관계를 기술하는 설명의 용이함을 위해 사용될 수 있다. 공간적으로 상대적인 용어가 도면에 도시된 배향에 부가하여 상이한 배향도 포괄하는 것으로 의도됨을 인식해야 한다. 예를 들어, 도면에서 객체가 회전되면, 다른 요소 또는 피처 "아래의" 또는 "아래쪽"으로 기술된 요소는 다른 요소 또는 피처의 "위"로 배향될 것이다. 따라서, "아래의"란 예시적인 용어는 위 및 아래의 배향 양자를 포괄할 수 있다. 객체는 다르게 배향될 수 있고(예를 들어, 90도 또는 다른 배향들로 회전됨), 본원에서 사용되는 공간적으로 상대적인 기술자는 그에 따라 해석될 수 있다.
전체에 걸쳐 유사한 부호는 유사한 요소를 지칭한다. 따라서, 동일하거나 유사한 부호는, 대응하는 도면에서 언급되거나 기술되지 않더라도, 다른 도면을 참조로 기술될 수 있다. 또한, 참조 부호로 표기되지 않은 요소도 다른 도면을 참조로 기술될 수 있다.
본 개시의 사상 및 교시를 벗어나지 않고 다수의 상이한 형태 및 실시예가 가능할 수 있음이 인식될 것이고, 따라서 본 개시는 본원에 제시된 예시적인 실시예로 제한되는 것으로 해석되지 않아야 한다. 오히려, 이들 예시적인 실시예는 본 개시가 철저하고 완전하며, 이 기술분야의 기술자에게 본 개시의 범주를 전달하도록 제공된다.
I. 개요
본원에서 논의되는 일부 실시예에 따라, 유리 및 다른 유전체 재료의 금속화를 위한 방법은 후속 도금 처리를 위한 시드를 형성하기 위해 작업물 표면으로 금속 포일의 LIFT를 수반하여, 강하게 고정된(anchored) 전도성 패턴을 형성할 수 있다. 본원에 개시된 실시예는 단일 또는 다중 층의 전체 유리(all-glass) 구조 및 다중 층의 혼합 재료 구조에서 전도성 트레이스(conductive traces), 비아, 및 다른 구조를 도금하는 것을 허용한다. 또한, 개시된 실시예는 능동 또는 수동 전자 구성요소 등 또는 이의 임의의 조합의 내장을 위해, (예를 들어, 전기적으로 전도성이거나, 전기적으로 절연성이거나, 전기적으로 반도전성(semiconductive 등일 수 있는) 다른 구조의 형성을 허용한다.
II. 논의
도 1은 작업물(100)의 단면도이다. 도 1을 참조하면, 일 실시예에서, 작업물(100)은 (예를 들어, 열적으로, 화학적으로, 하나 이상의 이온 교환 처리에 의해, 또는 이의 일부 조합으로) 강화되거나 강화되지 않을 수 있는, 유리와 같은 재료로 형성된다. 작업물(100)이 형성될 수 있는 예시적인 종류의 유리는 경우에 따라, 하나 이상의 알칼리 및/또는 알칼리 토류 금속 개질제(alkali and/or alkaline earth modifiers)를 포함할 수 있는, 용융된 실리카 유리(fused silica glass), 소다 석회 유리, 붕규산 유리, 규산 알루미늄 유리, 붕규산 알루미늄 유리 등 또는 이들의 임의의 조합을 포함한다. 추가적으로(또는 유리에 대한 대체물로서), 작업물(100)은 세라믹(예를 들어, 알루미나, 질화 알루미늄, 산화 베릴륨 등 또는 이들의 임의의 조합), 유리 세라믹, 유리 접합(glass-bonded) 세라믹, 폴리머(예를 들어, 폴리아미드, 폴리이미드 등 또는 이들의 임의의 조합), 유리 충전(glass-filled) 폴리머, 유리 섬유 보강 폴리머 등 또는 이들의 임의의 조합과 같은 재료로 형성될 수 있다. 일부 실시예에서, 작업물(100)은 임의의 적합한 또는 알려진 PCB로 제공될 수 있다. 작업물(100)의 표면(예를 들어, 제1 작업물 표면(100a))은 편평하거나, 굴곡지는 등 또는 이들의 임의의 조합일 수 있다.
도 2는 예시적인 피처를 갖는 작업물(100)의 단면도이다. 도 2를 참조하면, 트렌치(예를 들어, 트렌치(200)), 관통 비아(예를 들어, 관통 비아(202)), 블라인드 비아(blind via, 미도시), 슬롯(slot), 홈 등 또는 이들의 임의의 조합과 같은 하나 이상의 피처가 작업물(100) 내에서, 제1 작업물 표면(100a), (예를 들어, 제1 작업물 표면(100a)의 반대편의) 제2 작업물 표면(100b), 또는 제1 작업물 표면(100a) 및 제2 작업물 표면(100b) 양자로부터 연장하도록 형성될 수 있다. 제1 작업물 표면(100a) 및 제2 작업물(100b) 양자는 주 표면으로 여겨질 수 있다. 따라서, 도 2가 제1 작업물 표면(100a)으로부터 연장하는 트렌치(200)를 도시하지만, 트렌치(200)는 제2 작업물 표면(100b)으로부터 연장하도록 형성될 수 있음이 인식될 것이다. 도 2가 관통 비아(202)와 연결된 트렌치(200)를 도시하지만, 트렌치(200)는 블라인드 비아와 연결될 수 있거나, (예를 들어, 작업물 중 일부에 의해) 관통 비아(202) 또는 블라인드 비아로부터 분리될 수 있음이 인식될 것이다.
전술한 피처(또한, 본원에서 "작업물 피처" 또는 "리세스 피처"로 지칭됨)는 하나 이상의 적합한 처리(예를 들어, 화학적 식각, 반응 이온 식각, 기계적 드릴링, 워터제트 절단(water jet cutting), 연마재 분사 절단(abrasive jet cutting), 레이저 처리 등 또는 이들의 임의의 조합)에 의해 형성될 수 있다. 일 실시예에서, 피처는 (예를 들어, 레이저 에너지의 연속적인 빔, 일련의 레이저 에너지 펄스 - 또한 본원에서 "레이저 펄스"로 지칭됨 - 등 또는 이들의 임의의 조합으로 나타날 수 있는) 레이저 에너지의 빔을 작업물(100) 상으로 지향시키고, (예를 들어, 도 2에서 화살표로 도시된) 작업물(100)과 레이저 기계가공 빔(204)의 빔 축 사이의 상대적인 이동을 야기함으로써 형성된다. 상대적인 이동은 작업물(100)을 이동시킴으로써, 레이저 기계가공 빔(204)을 이동시킴으로써(예를 들어, 레이저 기계가공 빔(204)이 출력되는 스캔 헤드를 이동시킴으로써, 하나 이상의 검류계 미러(또한, "갈보(galvos)"로 알려짐), 하나 이상의 스피닝 다면 미러(spinning polygon mirror), 하나 이상의 고속 조향 미러, 하나 이상의 음향 광학 편향기, 하나 이상의 전자 광학 편향기 등 또는 이들의 조합을 통해 레이저 기계가공 빔(204)을 편향시킴으로써) 등 또는 이들의 조합에 의해 야기될 수 있다.
레이저 처리에 의해 형성될 때, 레이저 피처는 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드(오리건주, 포틀랜드)에 의해 제품화된 것(예를 들어, LODESTONETM 시스템, GEMSTONETM 시스템, CORNERSTONETM 시스템, NVIANTTM 시스템, 5335TM 시스템 등)과 같은 레이저 처리 시스템을 사용하여 형성될 수 있다. 작업물(100)에 하나 이상의 작업물 피처를 형성하는데 사용될 수 있는 예시적인 시스템, 및 작업물(100)에 하나 이상의 작업물 피처를 형성하는데 사용될 수 있는 레이저 처리 방법은 또한, 미국특허 제7,259,354호, 제8,237,080호, 제8,350,187호, 제8,404,998호, 제8,648,277호, 제9,227,868호, 또는 미국공개출원 제2010/0252959호, 제2014/0197140호, 제2014/0263201호, 제2014/0263212호 및 제2014/0312013호 또는 이들의 임의의 조합에 기술되며, 이들 각각은 본원에서 그 전체가 참조로 통합된다. 특히, 미국특허 제8,648,277호는 전기적으로 전도성인 트레이스에 제어된 신호 전파 특성을 제공하기에 적합한 리세스 피처를 형성하는 것에 관련된다.
본원에서 논의의 목적으로, 작업물(100)에 피처를 형성하기 위해 레이저 에너지가 사용될 때, 레이저 기계가공 빔은 제1 작업물 표면(100a)에서 작업물(100) 상에 입사(incident)되도록 (예를 들어, 빔 축을 따라) 지향될 수 있다. 작업물(100)의 두께 및 작업물(100)이 형성되는 재료를 고려하여, 제1 작업물 표면(100a) 상에 입사하는 적어도 일부의 레이저 에너지가 그 후 제2 작업물 표면(100b)을 통해 작업물(100)을 빠져나가도록 작업물(100)을 통하여 전파하는 경우, 작업물(100)은 이하에서 "투명한 작업물"로 여겨진다. 작업물(100)의 두께 및 작업물(100)이 형성되는 재료를 고려하여, 제1 작업물 표면(100a) 상에 입사하는 레이저 에너지 중 어느 것도 제2 작업물 표면(100b)을 통해 작업물(100)을 빠져나가지 않는 경우, 작업물(100)은 이하에서, "불투명한 작업물"로 여겨진다.
일부 실시예에서, 레이저 기계가공 빔(204)은 (예를 들어, 이 기술분야에 알려진 바와 같이, 스캔 렌즈에 의해) 집속된다. 작업물(100)이 투명한 작업물인 경우, 제1 작업물 표면(100a)의 또는 그 위의, 제2 작업물 표면(100b)의 또는 그 아래의, 작업물(100) 내의 (예를 들어, 제1 작업물 표면(100a) 및 제2 작업물 표면(100b)으로부터 이격되도록) (높이로(at an elevation)) 위치된 빔 웨이스트를 생성하기 위해, 레이저 에너지의 빔이 집속될 수 있다. 작업물 피처의 형성 동안, 작업물(100) 내에 하나 이상의 피처를 형성할 수 있게 하거나 다른 방식으로 용이하게 하도록, (빔 축을 따르는) 빔 웨이스트의 위치 또는 높이는 작업물(100)을 걸쳐 목표 위치와 빔 웨이스트 사이의 적절하거나 바람직한 공간적 관계를 유지하기 위해 변경될 수 있다.
일반적으로, 지향된 레이저 기계가공 빔(204)은 파장, 스폿 크기, 공간적 강도 프로파일, 시간적 강도 프로파일, 펄스 에너지, 평균 전력, 피크 전력, 플루엔스(fluence), 펄스 반복률, 펄스 기간(즉, 펄스 대 시간에서 광학 전력의 반치전폭(full-width at half-maximum (FWHM))을 기초로 함), 스캔 속도(예를 들어, 빔 축과 작업물(100) 사이의 상대적인 움직임) 등 또는 이들의 임의의 조합과 같은 하나 이상의 파라미터에 의해 특징지어질 수 있다. 이들 파라미터는 작업물(100)의 기판의 처리(예를 들어, 비아 보일링(via boiling), 비아 전자 가열, 격자 가열(lattice heating), 융해(melting), 기화, 승화, 표면 전자 방출, 충돌 이온화(impact ionization), 다광자 흡수(multi-photon absorption) 등 또는 이들의 임의의 조합)를 가능케 하거나 다른 방식으로 용이하게 하여, 그 안에 하나 이상의 피처를 형성하도록 선택되거나 다른 방식으로 제어될 수 있다. 레이저 기계가공 빔(204)을 지향시킬 때 수행될 수 있는 예시적인 처리는 보일링, 전자 가열, 격자 가열, 융해, 기화, 승화, 표면 전자 방출, 충돌 이온화, 삭마(예를 들어, 레이저 광의 선형 또는 비선형 흡수에 기인함) 등 또는 이들의 임의의 조합과 같은 하나 이상의 처리를 포함한다. 예시적인 비선형 흡수는 다광자 흡수를 포함한다. 본원에서 사용되는 "스폿 크기"란 용어는, 적어도 부분적으로 레이저 펄스에 의해 처리될 작업물(100)의 영역을 빔 축이 가로지르는 위치에서 레이저 펄스의 직경 또는 최대 공간 폭을 지칭한다.
일부 실시예에서, 레이저 기계가공 빔(204)은 각각 1 fs와 100 μs 사이의 펄스 기간을 갖는 일련의 레이저 펄스로 나타난다. 일부 실시예에서, 레이저 기계가공 빔(204)은 각각 1 fs와 1 μs 사이의 펄스 기간을 갖는 일련의 레이저 펄스로 나타난다. 일부 실시예에서, 레이저 기계가공 빔(204)은 각각 500 ns 미만의 펄스 기간을 갖는 일련의 레이저 펄스로 나타난다. 일부 실시예에서, 레이저 기계가공 빔(204)은 각각 1 fs와 1 ns 사이의 펄스 기간을 갖는 일련의 레이저 펄스로 나타난다. 일부 실시예에서, 레이저 에너지(204)는 각각 500 ps 미만의 펄스 기간을 갖는 일련의 레이저 펄스로 나타난다. 일부 실시예에서, 레이저 기계가공 빔(204)은 각각 50 ps 미만의 펄스 기간을 갖는 일련의 레이저 펄스로 나타난다. 일부 실시예에서, 레이저 기계가공 빔(204)은 각각 1 ps 미만의 펄스 기간을 갖는 일련의 레이저 펄스로 나타난다. 일부 실시예에서, 레이저 기계가공 빔(204)은 각각 10 fs와 1 ps 사이의 펄스 기간을 갖는 일련의 레이저 펄스로 나타난다.
형성되면, 작업물(100) 내의 작업물 피처의 공간 범위는 하나 이상의 표면에 의해 정의되는 것으로 특징지어질 수 있다. 예를 들어, 도 2를 참조하면, 트렌치(200)의 공간 범위(예를 들어, 깊이)는 트렌치 바닥 표면(206) 및 트렌치 측벽 표면(208)에 의해 정의될 수 있다. 마찬가지로, 관통 비아(202)의 공간 범위(예를 들어, 깊이)는 비아 측벽 표면(210)에 의해 정의될 수 있다. 전술한 표면(206, 208 및 210)과 같은 작업물 피처의 표면은 본원에서 일반적으로 "피처 표면"으로 지칭될 수 있다. 작업물 피처가 형성되는 방식에 의존하여, 피처 표면은 하나 이상의 특성(예를 들어, 표면 거칠기, 자유 전자 밀도, 화학적 조성 등 또는 이들의 임의의 조합)에 대하여, 작업물 피처를 형성하기 위한 처리가 이루어지지 않은 작업물(100)의 다른 표면과 상이할 수 있다. 예를 들어, 작업물에 형성된 작업물 피처의 피처 표면은 작업물 피처를 형성하기 위한 처리가 이루어지지 않은 작업물의 표면에 비해 더 거칠 수 있다.
도 3은 피처를 갖는 작업물(100) 위에 위치한 예시적인 도너 구조(300)의 단면도이다. 도 3을 참조하면, 다수의 실시예에서 도너 구조(300)는 제1 작업물 표면(100a) 위에 배치된다. 도너 구조(300)는 (예를 들어, 동적 이형층과 같은 중간층-미도시- 또는 접착제(glue)와 같은 다른 희생층을 통하여 직접적으로 또는 간접적으로) 캐리어 기판(302)에 점착 또는 다른 방식으로 고정되는 캐리어 기판(302) 및 도너 막(304)을 포함한다. 도시된 실시예에서, 도너 구조(300)는 도너 막(304)이 작업물(100)로부터 이격되도록 배열된다. 다른 실시예에서, 도너 구조(300)는 도너 막(304)이 (예를 들어, 제1 작업물 표면(100a)에서) 작업물(100)에 접촉하도록 배열된다.
도너 구조(300)는 실질적으로 단단한 플레이트로, 또는 유연한 막 구조(예를 들어, 롤투롤(roll-to-roll) 제조 처리에서 색인될 수 있음)로 제공될 수 있다. 캐리어 기판(302)은 통상적으로, 후속 단계에서 도너 구조(300)로 지향되는 레이저 에너지의 파장에 대해 투명한 재료로 형성된다. 예를 들어, 기판(302)은 용융 실리카 유리, 붕규산 유리, 투명한 폴리머 등 또는 이들의 임의의 조합과 같은 재료로 형성될 수 있다. 일반적으로, 도너 막(304)은 금, 알루미늄, 티타늄, 텅스텐, 구리, 니켈, 크롬, 백금, 팔라듐, 게르마늄, 셀레늄 등, 그 산화물, 그 질화물, 그 합금 또는 이들의 임의의 조합과 같은 재료로 형성된다. 하지만, 다른 실시예에서 도너 막(304)은 페이스트(paste), 젤(gel), 잉크 등으로 구성되는 그룹으로부터 선택된 적어도 하나의 재료를 포함한다. 페이스트, 젤, 잉크 등은 경우에 따라, 캐리어 기판(302)으로 용액 증착(solution-deposited), 스핀 코팅(spin-coated), 스크린 인쇄(screen-printed), 블레이드 증착(blade-deposited) 등이 될 수 있는, 하나 이상의 금속 콜로이드(colloids), 입자, 결정(예를 들어, 미세 결정, 나노 결정 등)을 포함할 수 있다. 도너 막(304)은 0.01 μm 내지 250 μm의 범위에 있는 두께로 형성될 수 있다. 도너 막(304)은 0.1 μm 내지 250 μm의 범위에 있는 두께로 형성될 수 있다. 일 실시예에서, 도너 막(304)은 0.01 μm 내지 1 μm의 범위에 있는 두께로 형성된다. 일 실시예에서, 도너 막(304)은 0.1 μm 내지 1 μm의 범위에 있는 두께로 형성된다.
도 4는 도너 구조(300)로부터 작업물(100)의 피처 내의 노출된 표면(206, 208 및 210)으로 도너 재료의 예시적인 이송을 나타내는 단면도이다. 도 4를 참조하면, 레이저 에너지(400)는 화살표로 도시된 바와 같이, 도너 막(304)의 뒷면을 조명하도록, 캐리어 기판(302)을 통하여 (예를 들어, 레이저 에너지(400)의 연속적인 빔으로, 또는 일련의 레이저 펄스로) 지향될 수 있다. 레이저 에너지(400)는 집속되거나 집속되지 않을 수 있다. 하지만, 일반적으로, 레이저 에너지(400)의 특성(예를 들어, 파장, 평균 전력, 피크 전력, 펄스 에너지, 펄스 반복률, 도너 막(304)에서의 스폿 크기, 도너 막(304)에서의 플루엔스, 빔 축과 작업물(100) 사이의 상대적인 이동의 스캔 속도 등 또는 이들의 임의의 조합)이 도너 구조(300)로부터 작업물(100) 쪽으로 도너 막(304) 중 일부를 삭마하거나, 분출하거나, 또는 다른 방식으로 제거(dislodge)하도록 선택되어, 작업물(100) 상에(예를 들어, 트렌치(200) 및 비아(202)와 같은 피처의 하나 이상의 표면 상에) 증착된 재료(402)(시드 재료로도 지칭됨)의 "층"을 형성한다.
통상의 기술자는 레이저 에너지(400)가 레이저 기계가공 빔(204)과 동일한 레이저원으로부터 제공될 수 있음을 인식할 것이다. 하지만, 레이저 에너지(400)는 레이저 기계가공 빔(204)과 상이한 레이저원으로부터 제공될 수 있다. 레이저원이 처리 단계 양자에 대해 동일한 실시예에서, 레이저 파라미터 중 적어도 일부는 상이할 것이다. 상이한 레이저 빔이 처리 단계 양자에 대해 사용되면, 레이저 파라미터 중 적어도 일부는 상이할 것이다. 예를 들어, 레이저 기계가공 빔(204)은 레이저 에너지(400)의 빔에 의해 제공된 펄스의 펄스폭 보다 짧은 펄스폭을 갖는 레이저 펄스를 제공할 수 있다.
증착된 재료(402)의 층은 증착된 층이 연속적이거나 비연속적이도록, 입자 또는 소구체(globules, 404)로 형성될 수 있다. 다수의 실시예에서, 증착된 재료의 입자 또는 소구체(404)는 도핑(doping) 또는 이온 주입 처리를 통해 생성되는 입자의 크기보다 크다. 일부 실시예에서, 소구체는 50 nm 보다 큰 직경을 갖는다. 일부 실시예에서, 소구체는 100 nm 보다 큰 직경을 갖는다. 일부 실시예에서, 소구체는 1 μm 보다 큰 직경을 갖는다. 일부 실시예에서, 소구체는 25 μm 이상의 직경을 갖는다. 일부 실시예에서, 소구체는 25 μm 이하의 직경을 갖는다. 일부 실시예에서, 소구체는 10 μm 미만의 직경을 갖는다. 일부 실시예에서, 소구체는 2 μm 미만의 직경을 갖는다. 일부 실시예에서, 소구체는 1 μm 미만의 직경을 갖는다.
일부 실시예에서, 레이저 에너지(400)는 각각 1 fs와 100 μs 사이의 펄스 기간을 갖는 일련의 레이저 펄스로 나타난다. 일부 실시예에서, 레이저 에너지(400)는 각각 10 fs보다 긴 펄스 기간을 갖는 일련의 레이저 펄스로 나타난다. 일부 실시예에서, 레이저 에너지(400)는 각각 500 fs와 1 μs 사이의 펄스 기간을 갖는 일련의 레이저 펄스로 나타난다. 일부 실시예에서, 레이저 에너지(400)는 각각 800 fs 보다 긴 펄스 기간을 갖는 일련의 레이저 펄스로 나타난다. 일부 실시예에서, 레이저 에너지(400)는 각각 1 ps와 500 ns 사이의 펄스 기간을 갖는 일련의 레이저 펄스로 나타난다. 일부 실시예에서, 레이저 에너지(400)는 각각 100 ns 보다 짧은 펄스 기간을 갖는 일련의 레이저 펄스로 나타난다. 일부 실시예에서, 레이저 에너지(400)는 각각 500 ps와 100 ns 사이의 펄스 기간을 갖는 일련의 레이저 펄스로 나타난다.
일부 실시예에서, 펄스 에너지는 지향된 레이저 에너지에 의해 조명되는 도너 구조(300)의 영역으로부터 도너 막(304)의 전체 두께를 삭마하거나, 분출하거나 또는 다른 방식으로 제거할 수 있도록, 충분히 높게 설정된다. 그렇게 하는 것은 순차적으로 지향된 레이저 에너지의 펄스의 중첩을 감소시키거나 다른 방식으로 최소화 시키도록 빔의 고속 이동을 가능하게 할 수 있다. 인가된 레이저 에너지(400)의 특성에 의존하여, 재료는 1 mm/s 내지 5000 mm/s 범위 내의 속도로 (예를 들어, 바람직한 궤적을 따라) 작업물(100)에 증착될 수 있다. 일부 실시예에서, 재료는 250 mm/s 내지 3000 mm/s 범위 내의 속도(예를 들어, 700 mm/s)로 (예를 들어, 바람직한 궤적을 따라) 작업물(100)에 증착될 수 있다. 일부 실시예에서, 재료는 500 mm/s 내지 2500 mm/s 범위 내의 속도로 (예를 들어, 바람직한 궤적을 따라) 작업물(100)에 증착될 수 있다.
도 4가 단일 층의 증착된 재료(402)(예를 들어, 구리)가 작업물(100)에 형성되는 실시예를 도시하지만, 통상의 기술자는 (예를 들어, 증착된 재료의 층의 스택을 형성하도록) 다수의 층의 증착된 재료가 작업물(100) 상에 증착될 수 있음을 인식할 것이다. 스택 내에서, 상이한 층은 동일한 재료(예를 들어, 구리)로 또는 상이한 재료로 형성될 수 있다. 상이한 재료가 증착될 때, (예를 들어, 질화 티탄(titanium nitride), 질화 탄탈(tantalum nitride) 등으로 형성되는 배리어층으로 작용하는) 재료의 하나 이상의 층이 먼저 증착될 수 있고, 그 후, (예를 들어, 구리로 형성되는 시드 층으로 작용하는) 재료의 하나 이상의 층이 이후에 증착될 수 있다.
도 4가 증착된 재료(402)의 층이 제1 작업물 표면(100a) 위가 아닌 제1 작업물(100)에 형성된 피처 내에 형성되는 것으로 도시하지만, 증착된 재료(402)의 층은 피처의 외부에(예를 들어, 제1 작업물 표면(100a) 위에) 형성될 수 있음이 인식될 것이다.
하나 이상의 피처가 제2 작업물 표면(100b) 내에 형성되는 경우, 작업물(100)이 뒤집어지고(flipped over), 상술한 처리는 작업물(100) 상에 (예를 들어, 제2 작업물 표면(100b)에 형성된 피처의 하나 이상의 표면 상에) 증착된 재료의 층을 형성하도록 반복될 수 있다. (양면 처리를 위한 단순화된 처리 흐름도가 도 7에 도시된다).
증착된 재료(402)의 층을 형성하기 위하여 도너 하부구조(300)로부터 재료를 이송하는 것 대신에, LIFT 처리를 위한 대안적인 실시예에서, 증착된 재료(예를 들어, 유기금속 선구 물질 재료, 폴리머 재료에 내장된 구리 또는 구리 이온, 산화 제이구리(CuO)를 함유하는 막 또는 페이스트 등)(402)는 기판(100)에 (예를 들어, 제1 작업물 표면(100a)에 형성된 피처 내에) 증착되고, 그 후, 선구 물질(precursor) 재료를 배리어층, 시드층 등 또는 이들의 임의의 조합으로 변환하기에 충분한 하나 이상의 특성을 갖는 레이저 에너지로 방사될 수 있다. 예를 들어, CuO를 함유하는 잉크 막 또는 페이스트(예를 들어, 100 nm 내지 100 μm의 두께)가 작업물 피처를 충전하도록, 인쇄되거나, 스핀 코팅되거나, 페인팅되거나, 닥터 블레이드(doctor-bladed)될 수 있다. CuO 잉크는 그 후, 수소 가스, 수소/질소 혼합물, 에탄올 증기 또는 메탄올 증기와 같은 액체 또는 기체-상 (liquid or gas-phase) 환원제가 있는 경우 구리 원소로 변형될 수 있다. 예를 들어, 구리 상의 얇은 CuO 층을 감소시키기 위해 뜨거운 에탄올 증기가 사용되고 있다(Satta 등, J. Electrochem. Soc. 2003, 150 (3), G300-G306). 감소 반응은 구리의 중간 산화물 상태를 통해 진행될 수 있다.
(광열 도금(photothermal plating)으로도 지칭될 수 있는) 인쇄 및 변환 처리는 실시예 중 임의의 건과 관련하여 서술된 LIFT 단계 중 어느 것에 대해 대체될 수 있다. 일부 실시예에서, 이 광열 도금 처리는 실시예 중 어느 것에 대해 서술된 LIFT 단계 및/또는 도금 단계를 대체하거나 보충할 수 있다. 예를 들어, 이 광열 도금 처리는 도금 처리 대신에, 또는 LIFT 처리 및 도금 처리 양자 대신에 수행될 수 있다. 상술한 화학 반응이 레이저에 의해 촉진될 때, 작업물(100)의 기판 재료도 시드층이 생성될 때와 동일한 단계 동안 제거될 수 있음이 주목된다.
도 5a는 작업물(100)에서 피처의 표면(206, 208 및 210) 상에 형성되는 도너 재료 위에서 이루어지는 도금 처리의 예시적인 결과를 도시하는 단면도이다. 도 5a를 참조하면, 그 위에 형성된 증착된 재료의 층(들)을 갖는 작업물은 전도성 피처(500)와 같은 전도성 피처를 형성하기 위해 도금 처리가 실시된다. 도 5a에 도시된 바와 같이, 트렌치(200)에 배치된 전도성 라인(502) 및 비아(202)에 배치된 전도성 비아 플러그(502)를 포함한다. 전도성 피처(500)는 증착된 재료(402)의 임의의 층과 동일한 재료로 형성될 수 있다. 예를 들어, 전도성 피처(500)는 이전에 증착된 시드층과 동일한 재료로 형성될 수 있다. 도금 처리는 전기도금 처리, 무전해 도금 처리 등 또는 이들의 임의의 조합을 포함할 수 있다.
도금 처리의 결과로 형성된 전도성 피처(예를 들어, 전도성 피처(500))의 상면은 (예를 들어, 제1 작업물 표면(100a)에 관련하여) 리세스될(recessed) 수 있거나, 또는 작업물 표면(예를 들어, 도시된 바와 같이, 제1 작업물 표면(100a))과 동일 평면상에 있을 수 있다. 일 실시예에서, 전도성 피처의 상면은 처음에, 트렌치 또는 비아와 같은 비아 외부로 돌출할 수 있다. 이러한 실시예에서, 에치-백(etch-back) 또는 화학적-기계 연마(chemical-mechanical polishing, CMP) 처리가 전도성 피처를 편평하게 하거나 리세스하기 위해 수행될 수 있다.
도 5b는 작업물(100)의 기판에서 전도성 라인(또한, 와이어로 지칭됨)을 형성하기 위해 트렌치(200)를 형성하고 도금하는 처리에 대한 예시적이고 단순화된 흐름도이다. 도 5b를 참조하면, 예시적인 처리 초기 상태(5A)는 이전에 논의된 임의의 반도체 제조 재료, 특히 임의의 웨이퍼 또는 PCB 작업물 재료 및 특히 임의의 유전체 또는 유리 재료일 수 있는 작업물(100)의 기판을 도시한다. 작업물(100)의 기판은 단단하거나 유연할 수 있다. 단계(512)에서, 작업물(100)은 하나 이상의 트렌치(200)와 같은 하나 이상의 리세스 피처를 형성하기 위해 식각된다. 이전에 논의된 바와 같이, 식각은 리소그래픽 기법(lithographic techniques) 없이 또는 리소그래픽 마스킹 층(lithographic masking layers) 없이 "직접 기록" 레이저 처리에 의해 달성될 수 있거나, 식각은 종래의 기법에 의해 달성될 수 있다. 레이저 처리는 기판 재료 및 레이저 파라미터의 특성에 의존하여, 삭마되거나 삭마되지 않을 수 있다.
식각된 기판은 처리 상태(5B)에 도시된다. 일부 실시예에서, 특히 기판이 유리로 구성되는 경우, 결과적인 피처는 주 표면(100a)보다 거친 바닥 표면(206) 및 측벽 표면(208)을 갖는다. 기판이 유리이고, 종래의 리소그래픽 처리에 의해 식각되는 경우, 식각 처리는 조면화 단계를 추가적으로 채용할 수 있다. 조면화 단계는 주 표면(100a) 상의 마스크를 갖는 트렌치(200)에만 단독으로 지향되는 레이저를 채용할 수 있거나, 주 표면(100a)은 트렌치가 (트렌치 폭보다 큰 스폿 크기를 갖는) 레이저 빔에 의해 또는 화학적 수단에 의해 처리되는 동안 마스킹될 수 있다.
단계(514)에서, LIFT 처리를 위한 도너 구조가 작업물(100) 위에 정렬된다. 일부 실시예에서, 도너 막(304)은 구리박과 같은 도너 재료의 인접한 층일 수 있다. 이러한 실시예에서, 작업물(100)에 대한 및, 특히 트렌치(200)와 같은 피처에 대한 레이저 빔 축의 정렬이 정밀하더라도, 도너 구조(300)의 정렬은 정밀할 필요는 없다. 다른 실시예에서, 도너 막(304)은 트렌치(200)와 같은 피처를 매칭시키기 위해 레이저 또는 리소그래픽 처리에 의해 미리 패턴화될 수 있다. 이러한 실시예에서, 도너 구조(300)의 정렬, 및 특히 도너 막(304)의 패턴화된 트레이스는 작업물(100) 및 특히 피처로 정밀하게 정렬되고, 이들은 빔 축에 대해서도 정밀하게 정렬된다. 처리 상태(5C)는 작업물(100)로 정렬된 도너 구조(300)를 도시한다.
단계(516)에서, LIFT 시딩 처리가 수행된다. 처리 상태(5D)는 트렌치(200)의 바닥 표면(206) 및 측벽 표면(208)으로 증착된 도너 막(304)의 시드 재료를 도시한다. 일부 실시예에서, 증착된 시드 재료(402)의 층을 형성하는 소구체(404)는 전도성 라인(502)으로 기능을 하기엔 너무 적다; 하지만, 소구체(404)는 통상적인 무전해 증착 방법을 통하여, 구리와 같은 도금 재료의 증착을 위한 시드로서 활용될 수 있다.
단계(518)는 무전해 도금 단계를 나타낸다. 다수의 실시예에서, 도금 재료는 도너 막과 동일한 재료이다. 도금 재료가 증착된 재료(402)에 대해 양호한 점착을 제공하는 한, 도금 재료는 증착된 재료(402)와 상이한 재료일 수 있음이 인식될 것이다. 예를 들어, 금속을 상이한 시드 금속 상에 도금하는 화학 작용이 이미 존재한다. 특히, 그 구리, 금 및 은 및 합금이 팔라듐 시드 재료로 도금될 수 있다. 다른 실시예에서, 이하에서 서술되는 바와 같이, 증착된 재료는 전도성 라인(502)과 같은 전도성 피처를 형성하는데 충분히 두껍고 인접할 수 있다. 처리 상태(5E)는 증착된 시드 재료(402)의 층 상에 형성된 전도성 재료의 도금층(508)을 도시한다. 처리 상태(5E)는 증착된 시드 재료(402)의 층 상에 형성된 전도성 재료의 도금층(508)을 도시한다. 도금층(508)은 주 표면(100a)의 레벨 위에 있는 잉여 재료(excess material)를 포함할 수 있다. 잉여 재료가 바람직하지 않은 경우, 잉여 재료는 연마 단계(520)에서 리세스 피처에만 도금층(508)을 남기고 제거될 수 있다. 연마된 도금층은 처리 상태(5F)에서 전도성 라인(510)으로서 도시된다.
일부 실시예에서, 도 1 내지 도 5b에 대해 상술된 처리는 다수의 작업물(100)에 대해 반복될 수 있다. 예를 들어, 작업물(100)이 상술한 바와 같이 처리된 후(예를 들어, 도 5에 도시된, 처리된 (또는 도금된) 작업물(506)을 수득한 후), 처리될 새로운 작업물(606)은 처리된 작업물(506)에 접합되거나, 용접되거나, 점착되거나 또는 다른 방식으로 고정될 수 있으며, 도 1 내지 도 5b에 대해 상술한 처리는 처리된 작업물(506)의 하나 이상의 전기적으로 전도성인 피처에 전기적으로 연결되는 하나 이상의 전기적으로 전도성인 피처를 갖는 처리된 다수의 스택 작업물(600)(도 6)을 생성하도록 수행될 수 있다. 각 작업물(100)이 개별적으로 식각되고, 시딩되고, 도금되며, 후속하여 서로 부착될 수 있음이 인식될 것이다. 하지만, 본원에서 서술된 처리, 특히 레이저 기반 처리는 처리된 작업물(506) 위에 처리되지 않은 작업물(100)을 쌓고(stack), 그리고 나서 처리된 작업물(506)에 이미 접합된 처리되지 않은 작업물(100)을 제자리에서(in place) 처리하는 능력을 용이하게 한다.
도 6은 작업물(606) 내의 전도성 피처 중 일부가 작업물(100)의 전도성 피처와 접촉 및 인접한 다수의 스택 작업물(600)을 형성하기 위한 다수의 처리된 작업물(100 및 606)의 예시적인 스택을 도시하는 단면도이다. 도 6을 참조하면, 작업물(606)은 작업물(100)과 동일하거나, 상이한 기판 재료를 포함할 수 있다. 작업물(606)은 도 5a에서 500으로 도시된 것과 동일하거나 상이한 식각된 피처를 가질 수 있다. 추가적으로 또는 대안적으로, 전도성 라인(602) 및/또는 전도성 비아 플러그(604)를 형성하기 위해 사용되는 트렌치(200) 및/또는 비아(202)와 같은 피처는 도 5a에서 전도성 라인(502) 및/또는 전도성 비아 플러그(504)에 대해 도시된 것과 상이하게 위치될 수 있다. 다시 말해, 작업물(506 및 606)이 레이아웃(layout) 및 재료가 동일하더라도, 작업물(506 및 606)은 상이한 레이아웃을 갖거나 상이한 재료를 사용할 수 있다. 일부 실시예에서, 작업물(506 및 606)은 상이한 크기의 피처를 갖거나 및/또는 피처는 상이한 금속으로 도금될 수 있다. 도 8은 전도성 피처의 다층 구조를 형성하는 예시적인 처리에 대한 흐름도이며, 이하에서 서술된다.
도 7은 작업물(100)의 유전체 기판의 단층에서 전도성 재료의 두 개의 층을 갖는 다층 구조를 형성하기 위한 예시적인 처리 흐름도다. 도 7에 도시된 단계는 도 5b에 도시된 단계와 유사하며, 따라서 유사한 단계에 대한 세부사항 및 변형은 반복되지 않을 것이다. 처리 상태(7a)는 초기 작업물(100)을 도시한다. 제1 작업물 표면(100a)은 처리 단계(712)에서 식각된다. 처리 상태(7b)는 작업물(100)의 제1 작업물 표면(100a)으로 식각되는 트렌치(200a) 및 비아(202a)를 도시한다.
단계(714)에서, 작업물(100)은 제2 작업물 표면(100b)에 피처를 형성하도록 뒤집어지고, 정렬되며 식각될 수 있다. 특히, 작업물(100)은 면(100b)이 위에 나타나도록 뒤집어진다. 하지만, 통상의 기술자는 작업물(100)이 그 원래의 배향을 유지할 수 있고, 제2 작업물 표면(100b)을 다루기 위해 바닥면으로부터 작업물(100)을 다룰 수 있는 것으로 인식할 것이다. 특히, 레이저 빔이 바닥으로부터 작업물(100)을 처리하도록 레이저 빔이 발생하는 레이저 헤드가 다시 위치지정 될 수 있다. 대안적으로, 바닥면으로부터 작업물(100)을 처리하기 위해 제2 레이저가 위치지정될 수 있거나, 또는 상부에 장착된 레이저 헤드로부터 빔을 지향시켜 작업물(100)의 면 주위를 통과하고 바닥으로부터 작업물(100)에 충돌하도록, 폴드 미러(fold mirrors)가 채용될 수 있다.
하지만, 작업물(100)의 기판이 투명한 일부 실시예에서, 일부 경우 레이저 파라미터(특히, 레이저 빔의 초점의 높이)는 이에 악영향을 미치지 않으면서, 먼저 제1 작업물 표면(100a)을 통과하여 제2 작업물 표면(100b)을 식각하도록 조정될 수 있다. 이들 실시예 중 일부에서, 레이저 빔의 초점은 식각될 재료의 높이에 또는 그 위로 위치지정될 수 있다. 따라서, 뒤집는 단계 및 정렬 단계는 선택적이다.
식각 단계 양자 동안 투명한 작업물(100)의 원래 배향을 유지하는 대안적인 실시예에서, 제2 작업물 표면(100b)은 이에 악영향을 미치지 않고, 먼저 제1 작업물 표면(100a)을 통과함으로써, 가령 초점 높이 및 다른 레이저 파라미터를 이롭게 선택함으로써 먼저 식각될 수 있다. 그 후, 초점 높이 및 다른 레이저 파라미터는 작업물(100)을 뒤집거나 재정렬하지 않으면서, 제1 레이저 표면(100a)을 식각하도록 조정될 수 있다. 작업물(100)에 대해 레이저 빔의 동일한 관련 배향으로부터 제1 및 제2 작업물 표면의 양자를 레이저 식각하는 것은 시간 소모적인 뒤집는 단계 및 정렬 단계가 제거되어 처리량을 개선시킬 수 있는 장점을 갖는다. 처리 상태(7C)는 제2 작업물 표면(100b)으로 식각되는 트렌치(200b) 및 비아(202b)를 도시한다.
처리 단계(716)는 제2 작업물 표면(100b)의 트렌치(200b) 및 비아(202b) 위에 도너 구조(300)를 정렬한다. (통상의 기술자는 레이저 빔에 대한 단일 배향에서 작업물에 대한 모든 식각이 완료된 경우, 제1 작업물 표면(100a)은 첫 번째 LIFT 절차를 겪는다는 점을 인식할 것이다.) 정렬된 도너 구조(300)는 처리 상태(7D)에 도시된다. 처리 단계(718)는 제1 LIFT 절차를 수반한다. 처리 상태(7E)는 트렌치(200b) 및 비아(202b)에 증착된 재료(402)의 시드층을 도시한다. 처리 단계(720)에서, 작업물(100)은 뒤집어지고, 제2 도너 구조(300)는 제1 작업물 표면(100a)의 트렌치(200a) 및 비아(202a) 위에 정렬된다. (통상의 기술자는 레이저 빔에 대하여 단일 배향에서 작업물에 대한 모든 식각이 완료된 경우, 제2 작업물 표면(100b)에 두 번째 LIFT 절차가 실시될 수 있다는 점을 인식할 것이다.)
처리 단계(722)는 제2 LIFT 절차를 수반하고, 처리 상태(7G)는 작업물(100)의 제1 및 제2 표면(100a 및 100b) 상에서 시드 재료(402)의 층이 피처에 증착되도록, 트렌치(200a) 및 비아(202a)에서의 증착된 재료(402)의 시드층을 도시한다. 처리 단계(724)는 무전해 도금을 제공한다. 도금은 작업물의 작업물(100)의 제1 및 제2 표면(100a 및 100b) 양자 상의 증착된 시드 재료(402) 위에서 동시에 형성될 수 있다. 대안적으로, 도금 처리는 한 번에 한 면씩 수행될 수 있다. 처리 상태(7H)는 작업물(100)의 양면 상에서 증착된 시드 재료(402)의 층 상에 형성되는 전도성 재료의 도금층(508)을 도시한다. 임의의 잉여 재료가 연마 단계(726)에서 제거되고, 작업물(100)의 양면에서 리세스 피처들에서만 도금층(508)을 남길 수 있다. 연마된 도금층은 처리 상태(7I)에서 작업물(100)의 양면 상에서 전도성 피처(706)로서 도시된다.
도 8은 전도성 피처의 다층 구조(800)를 형성하는 예시적인 처리에 대한 흐름도이다. 도 7에 도시된 단계 중 일부는 도 5b 및 도 7에 도시된 단계와 유사하므로, 유사한 단계에 대한 세부사항 및 변형은 반복되지 않는다. 처리 상태(8a)는 도 7에 도시된 처리의 종료 시에 도시되는 작업물(506)과 유사하다. 처리 단계(812)에서 기판 재료의 새로운 층(800)이 작업물(506) 위에 적층(laminated)된다. 도 6에 대해 논의된 바와 같이, 층(800)은 작업물(506)에서 기판 재료와 동일한 재료 또는 상이한 재료일 수 있다. 처리 상태(8b)는 작업물(506)에 부착되는 층(800)을 도시한다. 처리 단계(814)에서, 층(800)은 이전에 서술된 바와 같이 식각되고, 식각된 층(800)은 처리 상태(8C)에서 도시된다. 처리 단계(816)는 작업물 표면(100a)의 트렌치(200) 및 비아(202) 위에 도너 구조(300)를 정렬하고, 처리 상태(8D)는 층(800) 위에 정렬된 도너 구조를 도시한다. 처리 단계(818)는 LIFT 절차를 수반하고, 처리 상태(8E)는 층(800)의 트렌치(200) 및 비아(202)에서 증착된 재료(402)의 시드층을 도시한다. 처리 단계(820)는 캐리어 기판(302)을 제거하고, 처리 상태(8F)는 증착된 시드 재료(402)의 층이 도금할 준비가 되었음을 도시한다. 처리 단계(822)는 무전해 도금을 제공하고, 처리 상태(8G)는 층(800)의 트렌치(200) 및 비아(202)에서 증착된 시드 재료(402)의 층 상에 형성된 전도성 재료의 도금층(508)을 도시한다. 연마 단계(824)에서 기판층(800)에서 리세스 피처에서만 도금층(508)을 남기고 임의의 잉여 재료가 제거될 수 있다. 연마된 도금층은 처리 상태(8H)에서 기판층(800)의 전도성 피처(706)로 도시된다.
도 9는 유리 기판과 같은 기판 내에 내장된 구성요소에 전기적으로 연결된 전기적으로 전도성인 비아(또한, 전기적으로 전도성인 비아 플러그로도 지칭됨)를 형성하는 예시적인 처리 흐름도이다. 도 7에 도시된 단계 중 일부는 도 5b, 도 7 및 도 8에 도시된 단계와 유사하므로, 유사한 단계에 대한 세부사항 및 변형은 반복되지 않는다. 처리 상태(9A)는 유리 조성물의 기판을 갖고, 처리 단계(912)에서 식각되는 작업물(100)을 도시한다. 처리 상태(9B)는 작업물(100)의 작업물 표면(100a) 내로 식각되는 피처(901)를 도시한다. 다수의 실시예에서, 피처(901)는 드랍-인(drop-in) 구성요소(904)를 수용하기에 적합한 길이, 폭 및 높이를 갖는다. 다시 말해, 피처(901)의 길이 및 폭은 드랍-인 구성요소(904)의 각각의 길이 및 폭 이상일 것이다. 다수의 실시예에서, 피처(901)의 깊이는 드랍-인 구성요소(904)의 높이 이상일 것이다. 일부 실시예에서, 피처(901)의 깊이는 드랍-인 구성요소의 높이보다 작을 것이고, 이에 따라 드랍-인 구성요소의 상면이 제1 작업물 표면(100a) 위에 위치될 것이다.
처리 단계(914)에서 피처(901)는 점착성이 있도록 처리될 수 있다. 일부 실시예에서, 피처(901)의 표면은 화학 수단에 의해 점착성이 있도록 이루어질 수 있다. 일부 실시예에서, 접착제(902)가 피처(901)의 표면에 도포될 수 있다. 대안적인 실시예에서, 드랍-인 구성요소(904)의 바닥 표면은 점착성이 있도록 화학적으로 처리될 수 있거나, 드랍-인 구성요소(904)의 바닥 표면에 접착제가 도포될 수 있다. 일부 실시예에서, 이들 부착 수단의 조합이 채용될 수 있다. 처리 상태(9C)는 피처(901)를 코팅하는 접착제(902)의 층을 도시한다.
드랍-인 구성요소(904)는 유전체, 세라믹 또는 유리와 같은 임의의 반도체 제조 재료의 기판을 포함할 수 있다. 드랍-인 구성요소는 단순한 전도성 피처(906) 또는 미리 제조된 회로 요소를 포함할 수 있다. 드랍 구성요소(drop component, 904)는 미리 제조된 회로 요소 또는 칩일 수 있다.
드랍-인 구성요소(904)는 처리 단계(916)에서 리세스 피처에 위치되고, 처리 상태(9D)는 작업물(100)에서 피처(901)에 점착된 드랍-인 구성요소(904)를 도시한다. 피처(901)의 크기에 대한 드랍-인 구성요소(904)의 크기에 의존하여, 피처(901)의 측벽 표면과 드랍-인 구성요소(904)의 외벽 사이에 틈(908)이 발생할 수 있다. 일부 실시예에서, 잉여 접착제 및/또는 스페이서(spacers)가 틈(908)에 삽입될 수 있다. 일부 실시예에서, 틈(908)은 일부 다른 목적을 위하여 유지될 수 있다. 일부 실시예에서, 기판(900)의 후속 적층(layering) 동안 틈(908)이 충전된다.
처리 단계(918)는 작업물(100)에 (그리고, 드랍-인 구성요소(904)의 상부에) 기판(900)의 스택 또는 기판(900)을 쌓는 것(laying)을 포함할 수 있다. 처리 단계(918)는 드랍-인 구성요소(904)를 밀봉할 수 있다. 처리 상태(9E)에 스택된 기판(900)이 도시된다. 처리 단계(920)에서, 작업물(100)은 레이저 빔의 빔 축과 정렬될 수 있어서, 비아(202)는 전도성 피처(906)에 도달하도록 스택된 기판(900)을 통해 드릴링된다. 처리 상태(9F)에서, 전도성 피처(906)와 정렬되고, 이에 도달하는 비아(202)와 드릴링된 기판(900)이 도시된다.
처리 단계(922)는 기판(900)에서 비아(202) 위에 도너 구조(300)를 정렬하고, 처리 상태(9G)는 기판(900) 위에 정렬된 도너 구조(300)를 도시한다. 처리 단계(924)는 LIFT 절차를 수반하고, 처리 상태(9H)는 비아(202) 내의 증착된 재료(402)의 시드 층을 도시한다. 처리 단계(926)는 무전해 도금 및 연마를 제공한다. 연마된 도금층은 처리 상태(9I)에서 기판 내의 전도성 피처(910)로서 도시되며, 전도성 피처(906)로 전도성 경로를 제공한다.
이전에 논의된 기법은 전통적인 PCB 제조 처리에 대해 수개의 장점을 제공한다. 예를 들어, 상술한 처리는 포토리소그래피(photolithography) 처리에 대한 필요성을 없애고, (유리와 같이) 새롭고 다루기 어려운 유전체 재료를 다루며, 빠른 프로토타이핑(prototyping)을 허용한다. 전기 도금에 대하여, 본원에 서술된 처리는 틴/팔라듐(tin/palladium)을 사용하는 전통적인 도금 처리보다 간단하다. 이 처리에서 생성되는 피처의 크기는 레이저 빔의 스폿 크기에 의해서만 한정된다. 스폿 크기는 큰 피처를 수용하기 위해 매우 클 수 있고, 작은 크기는 최소 크기의 피처를 제공하기 위하여 거의 파장만큼 작게 생성될 수 있다. 처리는 기존의 기계/처리의 사용을 통하여 기존의 제조 라인에 통합될 수 있다.
본원에 서술된 기법은 종래의 처리에 비해 장점을 제공한다. 예를 들어, 본원에 서술된 처리는 유리 식각 및 은 증착을 위해 1 내지 100 μm/s의 속도를 이용하는, 중국공개특허 CN 101121575B호에 개시된 방법에 비해 상당히 더 빠르다. 또한, 본원에 서술된 실시예에서 처리는 AgNO3를 통한 작업에 요구되는, 어둠 속에서의 처리 및 화학적 전처리 또는 코팅을 요구하지 않는다. 또한, 본원에 서술된 처리는 식별 가능한 공극(void)이 없는 전도성 피처를 생성하며, 낮은 비저항을 갖는 전도성 피처를 야기할 수 있다.
다른 종래의 처리에서, 국제특허공개 제2011/124826A1호는 유리에 금속을 증착시키기 위하여, 금속 이온으로 유리를 도핑하는 것을 수반하고 무전해조(eletroless bath)에서의 조사가 후속하는 처리: 솔-젤(sol-gels)의 제조, 젤을 도핑, 및 고온 오븐(ovens)에서의 베이킹하는 단계를 수반하는 집중(intensive) 처리를 서술하는 것으로 이해된다. 반대로, 본원에 서술된 실시예에서 처리는 어떠한 특정 유리 화학작용, 베이킹 또는 화학적 도핑도 요구하지 않는다.
또한, 일부 실시예에서, 본원에 서술된 기법은 작업물(100)의 "노출된(naked)" 표면 상에서 수행될 수 있다. 일부 실시예에서, 노출된 표면은 점착제와 같은 추가적인 재료에 의해 코팅되지 않은 작업물 기판의 표면 즉, 코팅되지 않은 작업물 기판을 포함한다. 일부 실시예에서, 노출된 표면은 직접 금속 도금을 위한 금속 이온으로 도핑되지 않은 작업물 기판의 표면을 포함한다. 일부 실시예에서, 노출된 표면은 리세스로부터 식각되는 작업물 기판의 표면을 포함하고, 리세스의 표면은 코팅되지 않으며, 직접 금속 도금의 목적을 위한 금속 이온으로 도핑되지 않는다.
III. 예시
A. 예시 1
개선된 도금 처리를 위한 예시적인 LIFT 절차를 입증하기 위해, 3 μm 내지 7 μm의 범위 내에 있는 두께를 갖는 구리박으로 제공되는 도너 막(304)이 얇은 점착제 층을 이용하여 소다 석회 유리 캐리어 기판(302) 상에 올려졌다(mounted). 구리박(copper foil)은 그 안에 형성된 트렌치(200)를 갖는 유전체 재료의 표면과 접촉하여 위치되었고, 일련의 실험에 걸쳐, 레이저 에너지(400)의 집속된 빔이 도너 막(304)을 조사하도록 캐리어 기판(302)을 통해 지향되었다. 집속된 레이저 에너지의 지향된 빔은 구리박을 삭마하였고, 유리 기판과 점착제는 삭마된 재료를 포함하였으며, 이는 오로지 작업물 피처 안으로만 유동되었다. 이들 실험에서, 레이저 에너지(400)의 지향된 빔은 532 nm의 파장, 5 ns 내지 20 ns 범위 내에 있는 펄스 기간, 40 μJ/펄스 내지 300 μJ/펄스 범위 내에 있는 펄스 에너지, 및 빔 웨이스트에서 40 μm의 스폿 크기를 가졌다. 위에서 지정된 파라미터에 대한 펄스 반복률은 작업물(100)에서 레이저 에너지의 빔에 의해 조명되는 스폿을 이동시키기 위해 레이저 에너지의 빔이 편향될 수 있는 속도(빔 속도)에 의해 영향을 받는다. 예를 들어, 30 kHz의 펄스 반복률에서 동작할 때, 500 내지 1000 mm/s의 빔 속도는 캐리어 기판(302)을 손상시키지 않으면서, 양호한 적용 범위의 도너 막(304)을 제공한다. 더욱 높은 펄스 반복률은 더욱 빠른 빔 속도와 함께 채용될 수 있다.
B. 예시 2
도너 구조(300)를 사용하여 증착된 재료의 층을 형성하는 것 대신, 트렌치(200)를 시딩하기 위한 "인쇄" 및 변환 방법이 설명된다. 실험에서, 흑동(II) 산화물(black copper(II) oxide, CuO) 잉크가 PCB로서 제공된 작업물의 작업물 피처에 증착 되었고, 일련의 실험에 걸쳐, 구리 원소를 수득한 화학적 환원 반응을 일으키도록 잉크 위에서 레이저 에너지의 집속된 빔이 스캔되었다. 잉크는 약 50 nm의 직경을 가지는 CuO 입자를 포함하였고, 1-도데칸올(1-dodecanol) 및 메탄올을 함유하는 용액에서 흩어졌다. 잉크가 작업물(100) 위에 칠해졌고(brushed), 제1 작업물 표면(100a)로부터 작업물 피처 내에 유지될 잉크를 남기고, 잉여 잉크가 제거되었다. 이들 실험에서, 레이저 에너지의 지향된 빔은 532 nm의 파장, 5 ns 내지 20 ns의 범위 내에 있는 펄스 기간, 10 μJ/펄스 내지 100 μJ/펄스의 범위 내에 있는 펄스 에너지, 및 빔 웨이스트에서 40 μm의 스폿 크기를 가졌다. 30 kHz의 펄스 반복률에서 동작할 때, 20 내지 100 mm/s의 빔 속도가 작업물(100)에서 연속적으로 조명되는 스폿 사이에 큰 중첩을 제공하였다. 하지만, 30 kHz보다 높은 펄스 반복률을 사용하여 더욱 빠른 빔 속도에서 화학 반응이 수행될 수 있음이 인식되어야 한다. 예를 들어, 유효 시딩은 50 μm의 스폿 크기에 대하여, 1060 nm의 파장, 1 MHz의 펄스 반복률, 10 μJ/펄스 내지 20 μJ/펄스의 범위 내에 있는 펄스 에너지 및 500 mm/s 내지 2000 mm/s의 범위 내에 있는 빔 속도를 갖는 레이저 에너지의 빔을 사용하여 입증되었다.
C. 추가적인 예시
증착된 재료(402)의 시드 층을 형성하는 방법이 매끄러운(피처가 없는) 평면 또는 굴곡진 유리 기판 상에서 수행될 수 있으나, 최종적으로 이들 표면 상에 형성된 전도성 피처는 물론, 식각된 리세스 내에 생성된 전도성 피처는 기계적으로 안정적이거나 및/또는 크기가 제어되지는 않는다. 따라서, (예를 들어, 도금될 때, 패드, 와이어, 비아 등과 같은 전도성 구조를 형성하는) 작업물 피처를 생성하기 위하여, (예를 들어, LIFT 방법 또는 인쇄 및 변환 방법과 같은 적합한 시딩 방법을 수행함으로써) 하나 이상의 시드 층의 형성이 후속하는 유리 기판의 레이저 식각이 채용될 수 있다. 유리의 레이저 삭마(또한, 본원에서 레이저 식각으로 지칭됨)는 515 nm에서 약 800 fs의 펄스 반복률로 작동하는 EOLITE CHINNOOKTM 레이저를 채용하는 ESI LODESTONETM 시스템 상에서 수행되었다. 사용된 레이저 식각 파라미터는 12 내지 15 μm의 스폿 크기에 대해 1 MHz의 펄스 반복률, 3 μJ/펄스 및 1000 mm/s의 빔 스캔 속도를 포함한다. (500 내지 1000 mm/s와 같은 더욱 느린 스캔 속도가 사용될 수 있다). 유리 기판의 상부에 집속하는 동작 시, 단일 패스에서 폭이 7 μm이하이고 깊이가 5 μm인 이들 파라미터를 사용하여, 붕규산 유리에 트렌치(200)가 생성되었다. 폭에 상당한 영향을 미치지 않으면서, 트렌치(200)가 더 깊어지도록 추가적인 패스가 채용될 수 있음이 주목된다. 펄스 에너지를 낮추거나 빔을 집속 해제(defocusing) 함으로써 더욱 좁고 더욱 얕은 피처도 생성될 수 있다. 7 μm의 피치를 갖는 충전 라인(fill lines)의 패턴을 활용함으로써 패드 및 비아(202)를 생성하기 위해 동일한 파라미터가 사용될 수 있다. 충전 라인은 또한, 크로스 해칭(cross-hatched)되었다. 비아(202)는 패턴을 다수회 적용함으로써 생성될 수 있고, 이 처리를 착수하는 동안 기판의 Z 범위(Z range)를 스캔함으로써, 비아(202)의 형태가 개선될 수 있다. 비아 직경이 유리 조각의 두께에 근접해지면(즉, 1에 근접한 종횡비) 더 큰 레이저 펄스 에너지는 채용될 수 있다. 블라인드 비아는 9.3 μm CoherentTM J5 CO2 레이저를 채용하는 ESI의 NVIANTTM CO2 기반 마이크로비아 플랫폼 또는 (상술한) LODESTONETM 시스템을 사용하여 드릴링될 수 있다.
무전해 도금을 위한 레이저 시딩이 아래와 같이 수행되었다. 30 kHz 및 40-200 μJ/펄스에서 동작하고 11 ns 이하의 펄스 폭을 갖는 Spectra-Physics HIPPOTM 녹색 레이저(532 nm)가 유리 슬라이드 상에 적층된 얇은 구리박에 30 내지 40 μm 직경의 스폿으로 집속되며, 구리를 삭마하고 삭마된 재료를 바람직한 기판 쪽으로 지향한다. 이 도너 구조(300)를 위한 캐리어 기판(302)을 준비하기 위해, 4%의 폴리 (비닐 알코올)(PVA) 수용액이 1 mm 두께의 붕규산 유리 슬라이드로 스핀 코팅되었고(spin coated), 1 μm 두께의 균일한 코팅을 생성하기 위하여 막은 수 시간 동안 건조된다. 오크 미츠이(Oak-Mitsui)로부터 받은 박은 35 μm의 구리 "캐리어" 층으로 경계가 지어지는 10 μm 두께의 구리박으로 구성되었다. PVA에 대한 융해점 근처에서 동작하는 고압을 사용하여 얇은 박이 PVA 층 상에 수 분 동안 적층되었다. 이 적층 처리 공정에서, 10μm의 구리 층이 PVA 층과 접촉하여 위치되었고, 캐리어 면은 밖을 향하게 되었다(facing out). 적층 이후, 캐리어 기판(302)을 지지하는 유리에 점착된 얇은 층을 남기고, 캐리어 층은 쉽게 벗겨졌다. 최적의 레이저 처리는 집속된 스폿 직경의 50 내지 75%인 바이트 크기(펄스 사이의 빔 배치)를 활용하였다.
도 10은 상술한 방법을 사용하여 편평한 붕규산 유리 표면 상에 증착된 구리를 도시하는 현미경 사진이며, 순방향 이송 도너 구조(300)와 작업물의 수용 기판 사이에 오프셋은 없다. 처리는 도 10에 도시된 가변 펄스 에너지를 갖는 작업 표면에서 30 μm의 집속된 스폿을 갖는 단일 레이저 펄스로, 상술한 파라미터를 활용하였다. 스케일 바는 100 μm이다. 도 10은 방법이 낮은 펄스 에너지에서 50 μm 이하의 분해능(증착된 스폿 직경)을 가짐을 도시하며, 더욱 높은 펄스 에너지에서 피처 크기는 증가함을 도시한다. 이송된 구리는 강하게 고정되며, 전도성 패턴은 다수의 패스 및/또는 적합한 피치를 이용하는 이 기법으로부터, 이들 다수의 증착이 매끄러운 유리 표면 상에서 구조적으로 강하지 않더라도, 직접 생성될 수 있다. 도 10은 또한, 고정된 피처 사이에서 경계가 지어지지 않은 구리 가루(unbound copper dust)가 있음을 도시한다. 이 가루는 표면을 부드럽게 닦음으로써 쉽게 제거될 수 있다. 도 10은 2017년 2월 14일 내지 17일에 IPC 에이펙스(Apex) 회의에서 논문으로 제시되었다.
도너 기판의 정밀한 정렬을 요구하는 경우 구리 LIFT를 위해 ESI 5335TM 미세 기계가공 플랫폼이 활용되었다. 시스템은 90 kHz까지의 펄스 반복 주파수, 100 ns 이하의 펄스 기간, 12 μm 이하의 집속된 빔 직경 및 약 11W의 최대 평균 전력을 갖는 제3 고조파 Nd:YAG 레이저(355 nm)를 활용하였다. 적합한 레이저 도핑 조건으로 즉, 작업물(100)의 수용 기판에 대한 손상을 최소화하기 위해 충분히 큰 바이트 크기와, 증착된 구리의 양호한 분해능을 유지하기 위해 충분히 낮은 펄스 에너지를 이용하여 상술한 동일한 도너 구조(300) 및 도너 막(304)이 활용되었다. 상이한 레이저, 상이한 처리 파라미터(레이저 파장, 펄스 기간, 에너지, 펄스 반복률은 물론, 기판의 오프셋을 포함함), 및 상이한 순방향 이송 기판, 특히 상이한 두께의 상이한 도너 막 재료를 채용하는 다른 순방향 이송 처리는 또한, 이러한 접근을 위해 성공적으로 구현되었고, 10 μm 미만의 시딩 분해능(seeding resolution)을 제공할 수 있다.
구리 증착은 구리의 무전해 도금을 위한 시드로 작용할 수 있다. 식각된 피처와 구리 시드의 것 사이에 분해능이 일치하지 않는 경우, 표면의 연마 단계는 구리 시드가 식각된 피처 내에만 남아있도록 순방향 이송 이후 채용될 수 있다. 제2 연마 단계는 레이저 식각된 경계 밖에서 구리의 임의의 바람직하지 않은 연결 또는 성장을 제거하기 위해 구리 도금 이후 적용될 수 있다. 처리의 대표적인 흐름도가 도 7 및 도 8에 개략적으로 도시된다. 얇은 구리층이 무전해 도금 처리로부터 증착된 이후, 더욱 두꺼운 구리층을 형성하기 위하여, 무전해 도금 보다 더욱 빠른 도금 속도를 제공하는 구리 전기도금이 수행될 수 있다. 이하에서 서술되는 대안적인 실시예에서, 무전해 도금 단계를 생략하고, 직접적인 전기도금에 적합한 전도성 재료의 더욱 두꺼운 층을 증착시키도록LIFT 처리가 수정될 수 있다.
도금 이후, 추가적인 층의 형성에 적합한, 리세스 전도성 피처를 갖는 매끄러운 표면을 준비하기 위하여 연마가 수행될 수 있다. 층을 형성하여 전체 유리 또는 혼합 재료의 다층 구조를 준비하기 위하여, 관통홀 대신 블라인드 비아를 드릴링하는 처리가 반복될 수 있다. 변형된 방법은 전체 유리 구조에서 내장된 구성요소를 갖는 구조를 생성하기 위해 사용될 수 있다.
상술한 방법(얇은 금속 박의 레이저 순방향 이송에 의해 후속되는 레이저 식각과 그 이후의 도금)은 또한, 전통적이고 높은 성능의 유전체 재료는 물론, 다양한 금속 도금에 적용될 수 있다.
길이가 5 mm 또는 10 mm이고 폭이 25 μm인 와이어에 의해 연결된 두 개의 1000 Х 400 μm 패드의 간단한 설계가 붕규산 유리 기판 상에 생성되었고, 비저항 측정을 위해 사용되었다. 도금 이전에, 스캐닝 레이저 현미경을 사용하여 와이어의 단면적이 확인되었다. 도 11a는 시딩 및 도금 이전에, 붕규산 유리 기판의 레이저 삭마에 의해 생성된 리세스 피처의 높이 측정치의 UV 레이저 스캐닝 현미경 사진이다. 도 11b는 본원에 개시된 처리에 의해 제조된 도금된 와이어 및 패드의 현미경 사진이다. 도 11c는 비저항 시험을 위해 사용된 패드에 연결된 5 mm 및 10 mm 와이어의 사진이다.
4점 탐침 측정을 이용하여, 무전해 도금 이후의 구리 증착의 비저항 측정이 이루어졌다. 비저항은 다음에 따라 계산되었다.
Figure pct00001
V는 와이어를 통해 측정된 전압이고, σ는 와이어의 단면적이고, I는 인가된 전류이며, L은 전도성 피처의 길이이다. 와이어는 대략적으로 폭이 25 μm이고 깊이가 25 내지 30 μm인 이등변 삼각형인 단면을 가졌고, 측정된 단면은 3.53 ± 0.38 Х 10-10 m2이었다. 4점 탐침 측정은 저항 측정에서 오차를 측정하기 위하여 각 샘플에 대해 상이하게 인가된 전류에서 수행되었다; 저항의 표준 편차는 평균적으로 1% 미만이었다(표 1). (20 °C에서) 계산된 비저항 값은 1 내지 1.5 X 벌크 구리 값 1.68 Х 10-8 Ωm 이다. 비저항 측정에서 대부분의 오차는 와이어의 단면적에서의 불확실성으로부터 발생하였다.
샘플 와이어 길이 (mm) 저항 Ω 비저항
Ω·mХ10 -8 		% 벌크 값
1 10 0.593±0.003 2.08 ± 0.23 124
2 10 0.723±0.005 2.55 ± 0.28 152
3 5 0.284±0.003 2.01 ± 0.22 119
4 5 0.279±0.002 1.97 ± 0.22 117
표 1. 유리에 내장된 10 mm 및 5 mm 와이어의 비저항 측정
유리 상에서 비저항 시험을 위해 채용되는 제2 패턴은 전체 길이가 411.14 mm인 100 μm의 피치에 의해 분리되는 5 mm 길이의 연결된 와이어를 포함한다. 도 11d는 본원에 개시된 처리에 의해 제조된, 이 긴 와이어 패턴을 생성하는데 사용되는 CAD 도면이고, 도 11e는 유리 기판에 식각되는 이 패턴 중 일부의 현미경 사진을 도시한다. 와이어의 치수는 10개의 상이한 점에서 측정되었고, 24.3 ± 2.2 μm의 폭, 38.9 ± 2.9 μm의 깊이 및 6.08 ± 0.51 Х 10-10 m2의 단면적을 산출하였다. 이들 치수에 대해, 벌크 구리로 구성되는 패턴은 10.7 ± 0.9 Ω의 저항을 가졌을 것이다. 이들 패턴 중 네 개에 대하여 멀티미터(multimeter)를 사용한 저항 측정은 이 기하학적 구조에서, 벌크 구리에 대해 예측된 값에 약 2.25배인, 24.1 ± 0.6 Ω을 나타냈다. 도 11a 내지 도 11e는 2017년 2월 14일 내지 17일, IPC 에이펙스 회의에서의 논문에 제시되었다.
유전체 재료에 내장된 와이어를 갖는 하나의 장점은 각 와이어의 기하학적 구조와 와이어 사이의 피치를 미세하게 제어하는 능력이며, 따라서 임의의 주어진 패턴에 대해 전체 재료(구리)의 체적을 더욱 예측할 수 있게 한다.
도 12a 내지 도 12c는 매우 미세한 피치 및 제어 가능한 깊이를 갖는 와이어를 보여준다. 도 12a는 유리 기판에서 레이저 식각된 트렌치(200)의 UV 레이저 스캐닝 현미경 사진 위에 중첩된 깊이 측정치를 도시한다. 트렌치(200)는 LODESTONETM 시스템 상에서 3 μJ, 1 MHz 및 500 mm/s 레이저 파라미터를 사용하여 레이저 기계가공 빔의 1 내지 4번의 패스에 의해 제조되었다. 빔 축의 한 번의 패스 이후, 제1 트렌치는 폭이 약 8 μm이고, 깊이가 약 7 μm이었다. 제2 트렌치(200)는 빔 축의 두 번의 패스를 통해 생성되었고, 제3 트렌치는 빔 축의 세 번의 패스를 통해 생성되었으며, 제4 트렌치는 빔 축의 네 번의 패스를 통해 생성되었다. 트렌치(200)의 폭은 후속 패스에서 증가하였고, 다수의 패스를 통하여 감소된(diminished) 깊이를 증가시켜, 4번째 패스에서 트렌치의 폭은 9.5 μm이었고, 깊이는 20 μm이었다. 트렌치(200)는 약 10 μm만큼 떨어져있다. 도 12b는 본원에 서술된 처리를 통해 와이어로부터 도금된, 도 12a에 도시된 트렌치의 암시야(dark-field) 현미경 사진이다. 도 12c는 도 12b에 도시된 도금된 와이어의 단면의 현미경 사진이다. 도 12a 내지 도 12c는 2017년 2월 14일 내지 17일에 IPC 에이펙스 회의에서 논문으로 제시되었다.
도 13a 내지 도 13c는 150 μm 두께의 붕규산 유리에서, (레이저 입구 (더욱 큰) 측에서) 직경이 133 μm 및 87 μm인 도금된 관통홀 비아(202)를 보여준다. 양자의 경우에서, 측벽의 각도는 약 82°이므로 출구에서 직경은 각각 85 μm 및 41 μm이었다. 도 13a는 유리 기판에서 레이저 식각된 관통홀 비아의 UV 레이저 스캐닝 현미경 사진이다. 도 13b는 본원에 서술된 처리를 통해 시딩되고 도금된, 도 13a에 도시된 관통홀 비아의 암시야 현미경 사진이다. 도 13c는 도 13b에 도시된 도금된 관통홀 비아의 단면의 현미경 사진이다. 관통홀 비아는 또한, LODESTONETM 레이저 처리 시스템을 사용하여 50 μm 두께의 Schott AF32 Eco 유리(미도시)에 드릴링 되었고, 드릴링된 비아(202)는 40 μm의 상부 직경과 16 μm의 출구 직경을 갖는다. 도 13a 내지 도 13c는 2017년 2월 14일 내지 17일에 IPC 에이펙스 회의에서 논문으로 제시되었다.
상술한 레이저 기반 유리 식각 및 구리 시딩 방법을 적용하여, 측정치가 20 x 35 mm인 양면 PCB 패턴이 준비되었다. 패턴은 150 μm 두께의 22 mm x 50 mm 붕규산 유리 상에 맞도록, 원본 크기의 25% 이하로 축소 되었지만 실제 회로 설계였다. 도 14a는 시딩 및 도금 이전의 150 미크론 두께의 유리 기판에 식각되는 양면 PCB 패턴 레이저의 사진이다. 이 설계에서 가장 작은 피처는 폭이 35 μm이하이다. 단일 세트의 레이저 파라미터를 사용하고, 각 다각형 내의 7 μm의 크로스 해칭 패턴을 활용하여, 설계의 ESI 로고, 패드, 와이어 및 정렬 지점이 유리에 기계가공 되었다. 그 다음, 상이한 세트의 파라미러를 사용하여 비아가 드릴링되었다. 작업물(100)이 뒤집어졌고, 유리 조각의 상부 상에 생성된 정렬 마크를 사용하여 정렬되었다; 바닥 상에서 와이어, 패드 및 추가적인 문자가 기계 가공되었다. 순방향 이송 처리 이후, 상부 및 바닥 표면은 레이저 기계가공된 면적의 구리 시드만을 남기고, 표면으로부터 잉여 구리를 제거하도록 부드럽게 연마되었다. 도금은 무전해 도금조에서 수행되었다. 도 14b는 도금 이후 도 14a의 설계 중 일 부분을 상세히 나타내는 복합 현미경 사진(composite micrograph)이다. 도 14b에서 더욱 밝은 색상의 피처는 기판의 가까운 쪽에 있는 한편 더욱 어두운 피처는 다른 쪽에 있다. 도 14b는 2017년 2월 14일 내지 17일에 IPC 에이펙스 회의에서 논문으로 제시되었다.
유리 기판으로의 구리의 점착이 납땜용 인두로부터의 직접적인 열에 견디는것에 관한 가능성을 설명하고 이해를 얻기 위해, 두 개의 층의 회로 기판이 설계되고 구성되었다. 결과적인 회로 기판 설계의 세 개의 터치패드(RGB) LED 시연기의 CAD 도면이 도 15a에 도시된다. 도 15a에서, 특정 피처는 기판의 전면에 있고, 원은 관통홀이며, 긴 직선의 전도성 라인 중 일부는 기판의 후면 상에 있다. 도 15b는 도 15a에 도시된 터치 패드 LED 시연기의 단순화된 배선도이다. "에너지 도둑(Joule Thief)"으로 알려진 이 회로는 더 작은 DC 전압을 취하고 유도 스파이킹(inductive spiking)을 사용하여, 스위칭을 위해 사용되는 트렌지스터 및 변압기를 통해 더 큰 전압을 발생시키기 때문에, 부스트 컨버터(boost converter)에 대해 더 간단한 방식으로 작동한다. 설계는 공통 캐소드(cathode) RGB LED의 개별적인 색을 제어하는 세 개의 병렬 회로를 갖고, 저항성 터치 패드는 각 회로를 작동시킨다. 1.5 V의 버튼 셀 배터리가 회로에 전원을 공급하는데 사용되었고, 스위칭 주파수는 대략 400 kHz로 측정되었다. 회로 그 자체가 상대적으로 낮은 개수의 부품(parts count)을 갖고, 두 개의 층의 PCB 설계를 요구하지 않더라도, 두 개의 층인 기판은 도금된 관통홀의 가능성을 입증하도록 설계되었다. 상술한 방법을 사용하여 문제없이 생성된 기판 상에서의 트레이스 폭은 100 내지 400 μm(4 mils 내지 16mils)의 범위에 있다.
회로 기판의 조립 동안, 유리 기판으로의 구리의 점착 품질은 FR4 상에서 구리의 점착 품질과 유사하게 관찰되었다. 벗겨진 트레이스 또는 패드는 존재하지 않았고, 일부 패드는 문제 없이 (대략 300 °C까지의) 다수의 온도 사이클 하에 진행되었다. 도 15c, 도 15d 및 도 15e는 각각의 LED를 발광시키기 위해 손가락으로 터치되는, 본원에 서술된 처리에 의해 생성된, 도 15a의 LED 시연기의 각각의 터치패드의 사진 이미지이다. 일련의 사진은 각각의 터치 패드가 단일 LED를 작동시키는 것을 나타낸다. 도 15a 내지 도 15e는 2017년 2월 14일 내지 17일에 IPC 에이펙스 회의에서 논문으로 제시되었다.
다층의 PCB 아키텍처는 추가적인 유리 층을 도금된 유리 층에 정렬하고 접착하며, 상술한 방법을 반복함으로써 형성될 수 있다. 도 16a 및 도 16b는 다수의 유리 층을 형성하기 위하여 블라인드 비아의 드릴링, 시딩 및 도금을 보여준다. 도 16a 및 도 16b는 상이한 각각의 레이저 시스템에 의해 드릴링되고, 그리고 나서 이전에 논의된 처리에 의해 시딩되고 도금된 관통 및 블라인드 비아의 다중 층 구조의 단면의 현미경 사진이다. 특히, 도 8, 도 16a 및 도 16b를 참조로, 50 μm 직경의 관통 비아를 갖는 깊이가 20 μm이고 직경이 200 μm인 패드를 갖는 패턴은 1 MHz, 3 내지 4 μJ에서 1 m/s로 작동하는 LODESTONETM 레이저-미세 기계가공 시스템을 사용하여 Schott AF32-ECO 유리 작업물(100)에 생성되었다. 레이저 식각된 작업물(100)은 그 후, 도 8에 대하여 이전에 논의된 바와 같이 시딩되고 도금되었다. 시딩되고 도금된 작업물(506)은 도 16a에서 바닥 기판으로 도시된다. 광학 접착제는 접착제의 두께가 5 μm 미만이도록 유리의 제2 작업물(800)에 스핀 코팅되었고, 그리고 나서 유리의 이 작업물(800)(도 8)은 도금된 작업물(506)에 부착되었다. 도금된 작업물(506) 아래에 있는 구리 패드를 손상시키지 않으면서 유리가 제거되도록, 패턴이 (가령, 도금된 작업물(506)의 피처에 빔 축을 정렬함으로써) 정렬되고, 블라인드 비아가 작업물(800)을 완전히 관통하여 드릴링 되었다. 작업물(100)에서 관통홀에 대해 사용되는 것과 유사한 파라미터를 사용하여 블라인드 비아 드릴링을 수행하기 위하여, LODESTONETM 레이저-미세 기계가공 시스템이 사용되었다. LODESTONETM 레이저-미세 기계가공 시스템에 의해 드릴링된, 시딩되고 도금된 다중 층 구조의 단면은 도 16a에 도시된다. 대안적으로, 중간 IR 파장에 대한 구리의 높은 반사율 및 유리의 높은 흡수 단면은 ESI의 NVIANTTM 시스템이 이 응용에서 블라인드 비아 드릴링을 위한 이상적인 해결책이 되게 한다. 50 μm의 상부 직경 및 35 μm의 바닥 직경을 갖는 비아가 NVIANTTM 레이저-미세 기계가공 시스템을 사용하여 드릴링 되었다. NVIANTTM 레이저-미세 기계가공 시스템에 의해 드릴링된, 시딩되고 도금된 다중 층 구조의 단면은 도 16b에 도시된다. 도 16a 및 도 16b는 2017년 2월 14일 내지 17일에 IPC 에이펙스 회의에서 논문으로 제시되었다.
IV. 추가적인 논의
현재의 리소그래픽 및 습식 처리의 제약 중 일부를 갖는, PCB 및 IC 패키징을 생성하기 위한 특유의 방법을 서술하는 것 이외에, 개시된 실시예에서 서술된 처리는 전통적인 PCB 제조 라인으로 유리 유전체 재료를 유도하는 용이한 방법을 나타낸다. 예시로서, 고주파 유리층(high-frequency glass layer)을 갖는 다중 층 기판은 먼저, 본원에 서술된 식각, 시딩 및 도금 기법을 얇은 유리 기판에 적용하고, 이에 후속하여 추가적인 유리 또는 더 전통적인 유전체를 유리층 위에 적층함으로써 형성될 수 있다. 그리고 나서, 적층된 층은 통상적인 처리를 이용하여, 식각되고, 드릴링되며 도금될 수 있다. 또한, 본원에 개시된 방법은 전체 유리 구조에 내장된 구성요소를 준비하도록 변형될 수 있다.
본원에 서술된 방법과 통상적인 제조 기법 사이의 하나의 비교점은 통상적인 처리와는 달리, 본원에 서술된 방법이 사진석판술(photolithography) 단계, 무전해 도금을 위한 촉매 및 구리 식각 단계를 요구하지 않는다는 점이다.
예를 들어, 와이어, 패드 및 비아의 패턴은 포토리소그래픽 단계를 수행하지 않고, 유전체 재료로 레이저에 의해 직접적으로 식각될 수 있다. 피처의 라인 폭 및 간격은 처리 레이저, 파라미터, 레이저 재료 상호작용의 물리적 상호작용에 의해서만 제한된다. PCB 피처의 소형화를 더 진전시키기 위하여 전체적으로 새로운 화학/재료 세트를 개발하는 것 대신, 레이저 기술, 펄스 성형 및 빔 위치지정의 진보가 이 추세를 이끌 수 있다. 또한, 주석 및 팔라듐 화학 성분은 무전해 도금 처리로부터 제거될 수 있다. 세정, 조절(conditioning), 미세 식각(micro-etching), 촉매 프리딥(pre-dip), 촉매 활성화 및 가속 단계가 모두 무전해 도금 처리 라인으로부터 제거된다. 위험하고 비용이 많이 드는 화학물질도 처리 스트림으로부터 제거된다. 마지막으로, 구리 식각이 요구되지 않는다. 본원에 개시된 시딩 기법 및 도금 기법에 의해 증착된 구리는 PCB의 특정 층에서 구리 모두를 나타낸다.
그러므로, 개시된 처리는 "녹색 화학(green chemistry)" 접근법 즉, 위험한 재료의 사용 및 처리 모두를 최소화하려는 접근법을 나타낸다(최선의 녹색 화학은 위험한 재료 모두를 회피하는 것이다). 또한, 개시된 처리는 상당한 기본 재료의 절약 - 유리는 현재의 고주파 유전체에 비해 100배 더 저렴함 -, 및 열 포토리소그래픽 적층 처리의 부재를 통한 에너지 절약에 대한 기회를 제공한다. 전체 유리 또는 유리 코어 PCB에 대하여, 통상적인 PCB 제조의 처리에 비교되는 처리 속도, 처리량 및 에너지 및 재료 요건을 조사하는 전체 수명 사이클 분석 없이도, 두 개의 처리 사이의 큰 차이점은 쉽게 알 수 있다: 현재 유리 유전체를 전통적인 PCB 제조 라인에 통하는 종래의 방법이 존재하지 않고, 본원에 서술된 방법이 이러한 제조를 허용하는 길(pathway)을 제공한다.
혜택을 받을 PCB 응용은 제어된 임피던스를 요구하는 긴 트레이스를 갖는 임의의 구성요소, 모바일폰 용 안테나를 포함하는 고주파 구성요소를 포함한다.
V. 달리 지정되지 않는 경우 실험 중 대부분의 일반적인 조건
달리 지정되지 않는 한, 실험 중 대부분은 다음의 장비 및 재료를 채용하였다. 유리의 대부분의 레이저 식각은 ESI LODESTONETM 레이저-미세 기계가공 시스템 상에서 수행되었다. 실험 중 대부분을 위한 통상적인 유리 기판은 현미경 커버 슬라이드(소다 석회 또는 붕규산 유리)였고, 메탄올로 헹굼으로써 세정되었고, 렌즈 수건(lens wipe)을 사용하여 물기가 없게 닦였으며, 장갑을 낀 손으로만 다루어졌다. 다수의 실험 동안, 7 μm의 피치를 갖는 90°의 크로스해치 패턴이 레이저 식각 패턴에서 다각형을 충전하는데 사용되었다. 일부 비아는 크로스해치 패턴을 다수회 반복하여, 또는 경주 트랙(racetrack) 패턴의 적용에 의해 생성되었다. 실험 중 일부에 대한 시연기로 사용된 두께가 150 μm인 유리 슬라이드는 Ted Pella, Inc에 의해 판매된 Schott D263M 유리 커버슬립이었고, 붕규산 유리는 적은 철 함유량을 가졌다. 50 μm의 유리는 Schott에 의해 알맞게 제공되었고, 열팽창 계수가 칩 패키징 응용을 위한 실리콘의 것과 매칭하는 무알칼리 유리인 AF32 ECO였다.
사용된 모든 용제 및 도금 화학물질은 시약(reagent) 등급이었다. Sigma-Aldrich로부터 제품화된 황산구리 5수화물, 타르타르산 나트륨 칼륨, 포름알데히드 및 수산화나트륨이 이용되었다. 1 mm 두께의 현미경 슬라이드 상에 올려진 구리박의 레이저 조사에 의해 구리 시딩이 수행되었다. 실험을 위한 구리박은 Oak-Mitsui에 의해 제공된 것이었다. 박은 두께가 10 μm였고, 캐리어층은 35 μm였다. 박은 편평하게 유지되었고, 이를 두께가 1 μm인 폴리(비닐 알코올) 층의 유리 슬라이드 상에 적층함으로써 지지되었으며, 순방향 이송을 수행하기 바로 전에 캐리어층이 제거되었다. 표준 레시피를 사용한 시딩 이후 무전해 구리 도금이 수행되었다. 통상적인 무전해 구리 도금 레시피는 용제로서 증류수를, 구리원으로서 황산 구리(II) 5수화물을, 킬레이트제로서 타르타르산 나트륨 칼륨을, 그리고 환원제로서 포름알데히드를 이용한다. 수용액의 pH는 도금 반응을 일으키도록 환원 전위를 조정하기 위해 수산화나트륨을 통해 증가되었다. 도금은 실온에서 200 ml의 파이렉스(pyrex) 비커에서 수행되었고, 자기 교반(magnetic stirring)은 200 rpm로 이루어졌다.
프로파일 측정은 Keyence VK9700 스캐닝 레이저 현미경 상에서 수행되었다. 음각 피처(engraved features)의 단면은 VK Analysis Application, version 3.1.0.0을 사용하여 분석되었다. 비저항 측정을 위해, 와이어의 10개의 상이한 위치에서 단면적이 측정되었고, ±1σ로 보고된 평균값을 얻었다. 4점 탐침 측정은 도금된 피처를 가로지르는 50 내지 200mA의 전류를 확립하고, 전압 강하를 기록하기 위하여 Agilent E3612A DC 전원공급장치를 채용하였다. 보고된 비저항 값은 각 도금된 피처에 대해 상이하게 인가된 전류에서의 네 번의 측정치의 평균이다.
VI. 다른 추가적인 논의
일부 실시예에 대하여, 도너 막(304)은 시드층 증착 처리 동안 정밀제어가 가능한 1 μm 미만의 두께를 가질 수 있다. 하지만, 이러한 얇은 도너 막(304)의 사용은 도너 구조(300) 상의 단일 위치로부터 증착될 수 있는 시드 재료의 양을 제한한다. 따라서, 작업물(100)에 충분한 양의 재료를 형성하기 위하여 다수의 패스가 수행될 수 있다.
일부 실시예에서, 위에서 논의된 LIFT 기법은 도너 구조(300)로부터 작업물(100)로 재료를 이송하기 위해 단일 레이저 펄스를 채용한다. 임의의 특정 이론에 구속되지 않으면서, 레이저 펄스는 도너 막(304)과 캐리어 기판(302) 사이의 계면에서 도너 구조(300)에 의해 흡수되고, 에너지는 수 나노초 내에 도너 막(304)의 재료를 가열하는 것으로 이송된다는 점이 믿어진다. 융해된 전면은 도너 막(304)을 통해 퍼지기 시작하고, 도너 막(304)이 충분히 얇은 경우(또는 레이저 플루엔스가 충분히 높은 경우), 융해된 전면은 열 확산이 온도를 도너 막(304)의 융점 미만으로 감소시키기 전에, 도너 막(304)의 전면에 도달할 것이다. 융해된 전면이 도너 막(304)의 전면에 도달하면, 도너 막(304)의 재료의 액체 방울(liquid droplets)이 캐리어 기판(302)으로부터 배출될 수 있다. 종종, 도너 재료의 배출은 도너 막(304), 선택적이거나 동적 이형층 또는 다른 희생층의 재료의 증착으로부터 초래되는, 도너 막(304)과 캐리어 기판(302) 사이의 계면에서의 높은 압력 형성에 의해 도움을 받는다. 바람직하지 않은 높은 레이저 플루엔스에서, 바람직하지 않은 양의 도너 재료는 액체가 아닌 증기로 도너 막(304)으로부터 바람직하지 않게 배출될 수 있고, 증착된 재료의 기하학적 형태는 제어하기 더 어려워질 수 있다. 바람직하지 않은 낮은 레이저 플루엔스에서, 융해된 전면은 도너 막(304)의 전면으로 퍼지지 않고, 작업물(100)에는 어떠한 재료도 이송되지 않을 것이다. 도너 막의 두께가 1 μm를 초과하여(또는 그 즈음까지) 증가할 때, 전달된 레이저 펄스와 연관된 레이저 플루엔스는 그에 대응하여 증가될 것이며, 작업물(100) 상에 증착된 시드 재료의 감소된 분해능은 물론, 도너 막(304)과 캐리어 기판(302) 사이의 계면에서 더욱 높은 압력을 초래할 수 있다.
다른 실시예에서, 위에서 논의된 LIFT 기법은 증착된 재료의 서브 스폿 크기의 분해능을 달성하기 위해 다수의 레이저 펄스 또는 다수의 레이저원을 채용할 수 있다. 예를 들어, 하나의 레이저원은 도너 막의 스폿을 융해하는데 사용될 수 있고, 제2 레이저원은 융해된 도너 재료를 이송하는데 채용될 수 있다.
또 다른 실시예에서, 위에서 논의된 LIFT 기법은 1 μm 보다 두꺼운(또는 그 즈음) 도너 막의 제어된 LIFT를 위한 준연속파 (quasi-continuous wave, QCW) 레이저 수단을 채용할 수 있다. QCW 레이저는 수십 내지 수백 MHz의 펄스 반복 주파수(PRF)를 채용한다. 최근, 100 W 를 초과하는 평균 전력을 갖는 QCW 녹색 레이저가 이용가능해지고 있다. QCW LIFT를 통해, QCW 레이저로부터의 각각의 펄스는 순방향 이송 이벤트(event)를 트리거하는 데에는 불충분하지만, PRF는 다음 펄스가 도달하기 전에, 열중성화된 펄스 에너지가 도너 막(304) 내에서 완전히 확산할 수 없도록 충분히 높다. 따라서, 각 후속 펄스를 갖는 열 에너지가 형성되어, 충분한 수의 펄스가 전달된 후, 융해된 전면이 도너 막의 전면측에 도달할 것이다. 단일 펄스 LIFT와는 달리, QCW LIFT의 다수의 펄스는 도너 막(304)의 더욱 부드럽고 더욱 제어된 가열을 제공하며, 따라서 순방향 이송 처리의 더 나은 제어를 허용한다. 예를 들어, 펄스 에너지는 처리를 미세 조정하기 위해 조사 동안 동적으로 변경될 수 있다. 이 제어 수준은 단일 펄스 LIFT를 통해선 이용가능 하지 않다. 따라서, 도너 막(304)으로부터 분출된 재료의 분출 속도, 온도 및 조성이 제어될 수 있고, 최종적으로 증착된 재료의 기하학적 형태에 영향을 미칠 수 있다. 또한, QCW 레이저가 상대적으로 높은 평균 전력에서 동작하기 때문에, QCW LIFT 처리는 높은 충전 인자 패턴(large fill factor patterns)을 생성하기 위해 다각형 스캐너에 적합한 속도까지 확대될 수 있다.
일 실시예에서, QCW LIFT 처리는 도너 막(304)을 순방향 이송 조건에 가깝게(예를 들어, 융해된 전면이 도너 막(304)의 전면에 퍼지는 지점에 가깝게) 가열하기 위하여 충분한 또는 다른 미리 결정된 수의 펄스를 적용하는 것, 그리고 나서 도너 막(304)의 재료가 순방향으로 유동하기 시작할 때의 시간 동안 (또는 바로 직전에) 펄스 에너지를 변경하는 것을 수반할 수 있다. 이는 재료의 온도 및 속도를 변경하고, 증착된 재료의 기하학적 형태에 영향을 미칠 것이다. 음향 광학 디바이스는 매 1 μs(또는 그 즈음) 또는 그 미만(예를 들어, 매 수백 ns) 마다, 레이저 펄스를 고유의 위치로 위치 지정하도록 구동될 수 있다. 각 복셀(voxel)의 증착을 위한 실제 기간은 레이저 파라미터, 재료 특성 및 재료의 기하학적 형태에 의존한다.
전달된 시드 재료를 증가시키려는 노력으로, 50 MHz, 1.4 ns 펄스 기간, 140 W 평균 전력에서 작동하고, 30 μm 직경의 빔 웨이스트로 집속되는 IPG 200 W QCW 레이저로부터 레이저 에너지(400)의 빔을 사용하여, 개선된 구리 순방향 이송을 위한 예비 실험이 수행되었다. 실험 결과는 도 17a 내지 도 17c에 도시된다. 특히, 도 17a는 더욱 불연속적이거나 및/또는 더 많은 양의 이송된 재료를 증착시키기 위해 변형된 LIFT 처리에 의해 증착되는 구리의 높이 맵의 UV 레이저 스캐닝 현미경 사진이다; 도 17b는 더욱 불연속적이거나 및/또는 더 많은 양의 이송된 재료를 증착시키기 위해 변형된 LIFT 처리에 의해 증착되는 구리 단면의 현미경 사진이다; 그리고 도 17c는 더욱 불연속적이거나 및/또는 더 많은 양의 이송된 재료를 증착시키기 위해 변형된 LIFT 처리에 의해 증착되는 구리 평면의 현미경 사진이다. 폭이 20 μm 이하이고, 길이가 10 내지 20 μm인 10 μm 두께의 도너 막으로부터 단일의 스플래시가 없는(splash-free) 복셀이 증착되었다. 피처 당 전체 조사 시간은 2 μs이었다. 증착 단면은 공극이 관찰되지 않는 고체 구리로 구성됨을 나타낸다. 통상의 기술자는 피처의 높이가 막 두께의 높이보다 높고, 피처의 폭이 집속된 스폿 직경의 폭보다 좁음을 주목할 것이다. 이 상황은 융해된 전면이 도너 막의 전면측에 도달할 때 도너 막의 융해된 영역의 기하학적 형태의 결과일 수 있다(융해된 전면이 도너의 전면측에 도달하는 좁은 개구와 캐리어 기판/도너 막 계면에서 넓은 융해 영역이 관찰되었다). 이들 결과를 기초로, 이 접근법은 임의의 구리 도금 처리를 요구하지 않으면서, 회로 기판 패턴 및 충전 비아에 대하여 구리를 완전히 인쇄하는데 사용될 수 있다.
단일 복셀로부터 라인 및 더욱 복잡한 피처로 처리를 확대하는 것은 두 개의 상이한 방식으로 광범위하게 수행될 수 있다. 제1 방법에서, 각각의 복셀은 서로의 다음에 인쇄되고, 레이저는 샘플 및/또는 빔이 다음 복셀을 위해 재위치 지정되는 동안, 복셀 사이에서 게이트 오프(gated off)된다. 복셀은 전도성 피처를 생성하기 위해 접촉하여 위치될 수 있다. 도 18은 패턴을 하나의 복셀씩 증착시키는 레이저 게이팅을 나타내는, 이러한 예시적이고 대안적인 LIFT 처리의 흐름도이다. 도 18을 참조하면, 처리 상태(18A)는 하나 이상의 레이저 펄스가 캐리어 기판(302)을 통해 전파하고, 도너 막(304)에 충돌하게 하며, 단계(1812)에서 도너 막 재료를 작업물(100)에 이송시키는 레이저 에너지(1800)의 "온(on)" 상태를 나타낸다. 처리 상태(18B)는 하나 이상의 레이저 펄스가 (가령, 음향 광학 디바이스에 의해) 차단되고 도너 재료의 충돌을 방지하는 "오프(off)" 상태에서 레이저를 통한 도너 재료의 증착된 복셀(1802)을 나타낸다. (레이저는 "오프" 상태 동안 실제로 턴 오프될 수 있지만, 보통 거의 그렇지 않는다). 처리 단계(1814)에서, 빔 축, 도너 구조(300) 및/또는 작업물(100)은 서로에 대해 이동되며, 따라서 레이저 에너지의 빔은 도너 막 상의 새로운 위치에 충돌하도록 정렬된다. 이 빔 정렬은 처리 상태(18C)에 도시된다. 처리 단계(1816)에서, 레이저 펄스는 도너 막에 충돌하고 도너 재료를 이송하여 이전에 증착된 복셀(1802)에 인접하게 복셀(1802a)을 형성하고, 연장된 전도성 피처를 형성한다. 통상의 기술자는 이전에 증착된 복셀(1802)의 상부에 도너 막 재료를 추가하여, 그 길이를 연장하는 것 대신 그 높이 및 단면적을 증가시키도록 복셀(1802a)의 이송이 위치지정 될 수 있음을 더 인식할 것이다. 이 높이 연장은 그 길이를 연장하기 위하여 후속 복셀 이송 이전에 이루어질 수 있다. 높이 연장은 증착된 복셀의 제1 패스를 넘어 레이저 빔 축의 제2 패스를 통해 달성될 수 있지만, 단일 패스 동안 높이를 추가하는 것은 더욱 높은 증착이 요구될 때 처리량에 이로울 수 있다. 처리 상태(18D)는 복셀(1802)에 인접하고 접합되게 증착된 복셀(1802a)을 도시한다. 빔 축의 상대적 이동, 캐리어 구조(300) 및/또는 작업물(100)은 스테이지 단독으로(긴 위치지정 시간을 통해), 또는 스테이지와 초 당 수천 스폿을 초래하거나, 대역폭을 더 증가시키기 위해 음향 광학 편향기를 통합하는 갈보(galvo)를 통해 수행될 수 있다.
제2 방법에서, 레이저가 게이트 온되고, 고속 빔 조향이 이용된다. 도 17a 내지 도 17c에 관련하여 적용된 것과 동일한 조사량을 유지하는 것은 빔을 약 15 m/s로 이동시키는 것, 어쩌면 다각형 스캐너에 지시하는 것을 요구할 수 있었다. 이 경우, 한 가지 가능한 시나리오는 각각의 복셀이 이송되지 않았지만, 융해된 재료의 안정된 스트림이 도너 구조(300)로부터 작업물(100)로 이송되는 것이다. 도 19는 패턴을 증착시키기 위한 빔 축의 연속적인 상대적 이동을 나타내는, 예시적이고 대안적인 LIFT 처리의 흐름도이다. 도 19를 참조하면, 처리 상태(19A)는 레이저 펄스가 도너 막(304)에 충돌하고, 처리 단계(1912)에서 캐리어 기판(302)를 통해 전파하여, 도너 막 재료를 작업물(100)로 이송시키게 하는, 레이저 에너지(1900)의 빔의 "온" 상태를 도시한다. 처리 상태(19B)는 여전히 "온" 상태에서 레이저를 통해 도너 재료의 증착된 재료(1902)를 도시한다. 처리 단계(1914)에서, 빔 축, 도너 구조(300) 및/또는 작업물(100)은 서로에 대해 이동되며, 따라서 레이저 에너지(1900)의 빔은 도너 막(304) 상의 새로운 위치에 충돌하도록 정렬된다. 이 빔 정렬은 처리 상태(19C)에서 증착된 재료(1902a)에 추가된 추가적인 도너 재료로 도시된다. 처리 단계(1916)에서, 레이저 펄스는 연속적이고 연장된 전도성 피처를 형성하기 위하여, 또 다른 위치에서 도너 막(304)에 계속 충돌하고, 도너 막(304)의 더 많은 재료를 이송한다. 통상의 기술자는 이전에 논의된 바와 같이 그 길이를 연장시키는 것 대신, 이전에 증착된 재료의 상부에 도너 막 재료를 추가하여, 그 높이 및 단면적을 증가시키도록 도너 재료의 이송이 위치지정될 수 있음을 더 인식할 것이다.
상술한 QCW LIFT 처리는 수십 내지 수백 kHz 체제의 PRF를 갖는 레이저를 사용하여 가능한 것에 비해, 더욱 높은 빔 위치지정 속도로 확장될 수 있다. QCW LIFT 접근법은 또한, (예를 들어, 1 μm를 초과하는 두께를 갖는) 상대적으로 두꺼운 도너 막의 사용을 용이하게 하는 것으로 나타나고, 더욱 두꺼운 증착을 허용한다. 조사 동안 평균 전력의 동적 제어는 단일 펄스 LIFT 방법을 통해서는 이용 가능하지 않은 처리에 제어 레벨을 제공한다. QCW LIFT 방법은 또한, 도너의 두께보다 긴, 증착된 피처의 형성을 가능케 하며, 이는 (임의의 특정 이론에 구속되지 않으면서) 융해된 전면이 도너 막(304)의 전면에 도달할 때, - 다수의 펄스로부터의 캐리어 기판/도너 막 계면에서의 열 에너지의 형성에 기인하여 - 융해된 영역의 고유의 기하학적 형태의 결과로 보인다.
VII. 또 다른 추가적인 논의 및 예시
투명한 전극(Transparent conducting electrodes, TCE)는 디스플레이, 터치 스크린, 태양 전지, 광검출기 및 김서리 방지 디바이스를 포함하는 다양한 전자 응용에서 사용된다. 가장 널리 사용되는 TCE는 주석이 도핑된 인듐 산화물(tin-doped indium oxide, ITO)이다. 재료는 보통 투명한 기판, 통상적으로는 유리에 진공 스퍼터링되며, 이 재료는 10 Ω □-1 (ohm per square) 이하의 시트 저항과 90%를 초과하는 투과율을 갖는 ITO 박막이라는 점에서 널리 사용된다. 재료의 가격은 지구의 지각에서 0.05 ppm의 상대적으로 희소한 원소이고, 2007년에 약 400톤/년으로 생산되는 인듐의 가격에 관련된다. 영국왕립화학회(Royal Society of Chemistry)는 인듐의 공급이 세기의 말에 마를 수 있다(dry)고 주장하였다. 또한, 막은 파손되기 쉽고, 유연한 응용에 대해 수정될 수 없다. 그러므로, 다수의 연구 그룹은 지구상의 풍부하고 유연한 재료를 채용하는 투명한 전도 재료를 생산하는 대안적인 전략에 대해 현재 연구하고 있다.
ITO를 지구상의 풍부한 재료: 마이크로 및 나노 와이어 금속 메쉬, 특히 구리 또는 은, 그래핀 막, 탄소 나노튜브 네트워크 및 (PEDOT:PSS와 같은) 전도성 폴리머 막으로 대체하기 위한 수개의 전략이 있다. 물론, 총칭하여 전도 네트워크로 불리는 금속 메시 및 나노 와이어 막은 최저 공정 및 재료 비용을 제공하면서, 최선의 투과율 및 시트 저항 값 중 일부를 제공한다. 이들 처리는 스핀 코팅, 딥 코팅(dip coating) 또는 스프레이 코팅을 사용하여, 리소그래피에 의존하는 템플릿 기반 방법 및 구성 중 일 부분의 무작위 정렬을 갖는 비-템플릿 방법을 갖는 템플릿 및 비템플릿으로 나뉠 수 있다.
투명한 전도 네트워크를 준비하기 위해 수개의 레이저 기반 방법이 채용되었다. 레이저 직접 기록 접근법이 얇은 구리의 투명 전도체의 제조를 위해 Paeng 등에 의해 채용되었다(Adv. Mater. 2015, 27, 2762). 유리 또는 유연한 기판 상에 올려진 얇은 구리 막의 선택적인 레이저 삭마가 83%의 투과율 및 약 17 Ω □-1의 시트 저항을 갖는 와이어 메쉬 네트워크를 남기고 수행되었다. Lee 등은 폭이 각각 10 μm이고 깊이가 40 nm 이하인 니켈 와이어를 준비하기 위해, NiO 나노 입자의 레이저 기반 환원 소결을 통해 Ni 네트워크를 준비하였다(ACS Nano 2014, 8, 9807). 패턴의 투과율은 증착된 피처의 피치를 수정함으로써 제어될 수 있다.
본원에서 논의된 식각, 시딩 및/또는 도금 방법은 단단한 및 유연한 기판 양자 상에 (또는 그 내부에) 투명한 전도 피처를 구성하는데 매우 적합하다. 투명한 전도 피처를 구성하는 예시적인 처리는 도 5b, 도 7, 도 8, 도 18 및 도 19에 도시된 것과 유사할 수 있다. LIFT 논문은 광대하고, 처리가 가변 크기의 액적을 가변 속도 및 온도로 분출하기 위한 다수의 방식으로 제어될 수 있는 수단을 서술한다. 다수의 실시예에서, 본원에 서술된 개선된 LIFT 절차는 논문에서 보통 발견되는 것보다 더욱 두꺼운 도너 막(304)을 사용할 수 있으며, 이는 더 많은 양의 재료의 증착을 허용하지만, 상대적으로 높은 레이저 플루엔스 및/또는 조사량에 의존한다. 피처의 기하학적 형태 및 연결은 투명한 컨덕터의 전기 및 광학 특성을 조정하기 위한 상당한 유연도를 제공하는, 레이저 가공 파라미터에 의해 완전히 결정될 수 있다.
증착된 재료의 소구체(404)가 전도성 패턴을 준비하기엔 너무 적은 실시예에서, 이들은 통상적인 무전해 증착 방법을 통해 구리 또는 다른 금속 재료의 증착을 위한 시드로 활용될 수 있다. 도금 이후, 잉여 재료는 리세스된 도금된 피처만을 남기고 제거될 수 있다. 도 18 및 도 19에 대해 논의된 것과 같은 다른 실시예에서, 증착된 재료는 바람직한 전도성 피처를 형성하는데 충분할 수 있다. 연마는 리세스 피처 위에 증착된 임의의 잉여 금속 재료를 제거하는데 바람직할 수 있다.
도 5b에 도시된 처리와 유사한 처리에 의해 수개의 와이어 메쉬 설계가 구성되었다. 와이어 메쉬 설계는 유리 기판 상에서 가변적인 피치를 갖는 10 μm 폭의 와이어의 크로스해칭된 패턴을 포함하였다. 이들 패턴은 1 Ω □-1 (ohm per square) 미만의 시트 저항 및 90%를 초과하는 투과율을 가지며, 유사한 투과율을 갖는 시트 저항에 대한 통상적인 ITO 성능보다 매우 뛰어나다. 도금 이후에 매우 작은 결함(microscopic imperfections)이 관찰되었고, 더 작은 와이어 직경을 가능케 할 처리의 추가적인 최적화를 위한 효과적인 공간을 나타낸다.
도 20a는 와이어 메쉬 패턴의 교차점의 높이 측정의 UV 레이저 스캐닝 현미경 사진이다. 현미경 사진의 엣지에서 틱 표시(tick marks)는 100 μm의 간격을 나타낸다. 도 20b는 도 20a와 연관된 와이어 및 교차점의 프로파일 측정을 나타내는 그래프이다. 와이어의 프로파일 측정은 상부의 실선으로 도시되고, 와이어의 교차점의 프로파일 측정치는 하부의 점선으로 도시된다. 도 20c 및 도 20d는 와이어 메쉬 설계의 상대적인 투명도를 나타내는 사진 이미지이다. 도 21a 및 도 21b는 중앙에 중첩 패드를 갖는 투명한 유리 기판의 양 측에 증착된 와이어 메쉬 설계의 상대적인 투명도를 나타내는 사진 이미지이다.
도 22는 본원에 개시된 방법에 의해 제조되는 터치 패드의 현미경 사진이고, 도 23은 본원에 개시된 방법에 의해 제조되는 와이어 메쉬의 현미경 사진이다. 도 22 및 도 23을 참조하면, 현미경 사진은 10x의 배율을 갖고, 와이어에서 200 μm의 피치를 갖지만, 일부 매우 작은 결함을 갖는 와이어 메쉬 설계를 도시한다.
서술된 처리는 차세대 투명한 전도성 재료를 준비하기 위한 현재의 노력에 대해 다수의 장점을 제공한다. 합성 화학, 습식 처리(wet processing) 단계 및 이들 방법과 연관된 소결 모두를 회피하면서, 나노 와이어 방법에 비해 더욱 높은 전도율 및 광 투과율이 획득된다. 또한, 구리 나노와이어의 산화에 대한 염려가 제거된다. ITO, 그래핀, 전도성 폴리머, 카본 나노튜브 또는 은 기반 방법(은 나노와이어 막 또는 나노 입자 페이스트)에 비하여 매우 낮은 재료 비용을 갖는다. 마지막으로, 높은 진공 증착, 불활성 가스 등과 같이, 박막 증착 방법과 연관된 특정한 환경 조건도 요구되지 않는다.
VII. 결론
전술한 것은 본 발명의 실시예를 예시하는 것일 뿐, 본 발명을 제한하는 것으로 해석되어서는 안 된다. 수개의 특정한 예시적인 실시예가 도면을 참조로 기술되었지만, 이 분야의 기술자는 본 발명의 새로운 교시와 장점을 실질적으로 벗어나지 않으면서, 개시된 예시적인 실시예는 물론 다른 실시예에 대한 다수의 변형이 가능함을 쉽게 인식할 것이다.
따라서, 이러한 모든 변형은 청구항으로 한정된 본 발명의 범위 내에 포함되는 것으로 의도된다. 예를 들어, 기술자는 임의의 문장 또는 단락의 주제가 그 조합이 상호 배타적인 경우를 제외하고, 다른 문장 또는 단락 중 일부 또는 전체의 주제와 조합될 수 있다는 점을 인식할 것이다.
그러므로, 본 발명의 범위는 다음의 청구범위에 의해 결정되어야 하고, 청구범위의 균등물도 그 안에 포함된다.

Claims (41)

  1. 작업물 상에 시드층(seed layer)을 형성하는 단계 - 상기 시드층을 형성하는 단계는 레이저 에너지의 빔을 시드 재료로 지향시키는 단계를 포함함 -; 및
    상기 시드층 상에 전도성 피처(conductive feature)를 형성하기 위해 상기 시드층을 시드로서 사용하여 도금 처리를 수행하는 단계를 포함하는 방법.
  2. 제1항에 있어서, 상기 작업물은 상기 시드층이 형성되는 유리 기판을 포함하는 방법.
  3. 제1항에 있어서, 상기 작업물은 알루미나, 질화 알루미늄, 산화 베릴륨 또는 이의 임의의 조합, 유리 세라믹, 유리 접합(glass-bonded) 세라믹, 폴리머, 유리 충전(glass-filled) 폴리머, 유리 섬유 보강 폴리머 또는 이의 임의의 조합을 포함하는 방법.
  4. 제1항 또는 제2항에 있어서, 상기 작업물은 주 표면을 갖는 작업물 표면을 포함하고, 상기 주 표면은 상기 시드층을 수용하는 노출된(naked) 주 표면인 방법.
  5. 제1항 또는 제2항에 있어서, 상기 작업물은 주 표면을 갖는 작업물 기판을 포함하고, 상기 시드층은 상기 주 표면에 대해 리세스된, 리세스 피처 내에 형성되며, 상기 리세스 피처는 리세스된 측벽 표면 및 리세스된 바닥 표면 중 적어도 하나를 포함하는 방법.
  6. 제5항에 있어서, 상기 리세스된 측벽 표면 및 상기 리세스된 바닥 표면 중 적어도 하나는 상기 시드층을 수용하는 노출된 표면인 방법.
  7. 제5항에 있어서, 상기 리세스된 측벽 표면 및 상기 리세스된 바닥 표면 중 적어도 하나는 상기 주 표면의 거칠기보다 더 높은 거칠기를 갖는 방법.
  8. 제1항 또는 제2항에 있어서, 상기 시드층은 무기물인 방법.
  9. 제1항 또는 제2항에 있어서, 상기 시드층은 구리를 포함하는 방법.
  10. 제1항 또는 제2항에 있어서, 상기 시드층을 형성하는 단계는 시드 재료의 소구체(globules)를 증착시키는 단계를 포함하고, 상기 소구체는 10 μm 보다 작은 직경을 갖는 방법.
  11. 제1항 또는 제2항에 있어서, 상기 도금을 수행하는 단계는 무전해 도금 처리를 수행하는 단계를 포함하는 방법.
  12. 제1항 또는 제2항에 있어서, 상기 전도성 피처는 구리를 포함하는 방법.
  13. 제1항 또는 제2항에 있어서, 상기 전도성 피처는 상기 작업물의 리세스 피처에 형성되고, 상기 전도성 피처는 12 μm 보다 작은 폭을 갖는 방법.
  14. 제1항 또는 제2항에 있어서, 상기 전도성 피처는 상기 작업물의 리세스 피처에 형성되고, 상기 전도성 피처는 5 μm 이하의 폭을 갖는 방법.
  15. 제1항 또는 제2항에 있어서, 상기 작업물은 작업물 기판을 포함하고, 다수의 전도성 피처는 12 μm 이하의 피치에서 작업물 기판에 형성되는 방법.
  16. 제1항 또는 제2항에 있어서, 상기 전도성 피처는 구리를 포함하고, 상기 전도성 피처는 벌크 구리(bulk copper)의 비저항(resistivity)에 비해 1.5배 이하인 비저항을 갖는 방법.
  17. 제1항 또는 제2항에 있어서, 상기 작업물은 두께를 갖는 작업물 기판을 포함하고, 상기 전도성 피처는 상기 작업물 기판을 관통하는 전도성 관통홀을 형성하기 위하여 상기 작업물 기판의 상기 두께와 동일한 깊이를 갖는 방법.
  18. 제1항 또는 제2항에 있어서, 상기 전도성 피처의 임의의 단면은 광학 현미경을 통하여 150x 배율에서 볼 때 공극(voids)이 없음을 나타내는 방법.
  19. 제1항 또는 제2항에 있어서, 시드 재료를 증착시키기 위한 상기 레이저 에너지의 빔은 550 nm 보다 짧은 파장을 갖는 방법.
  20. 제1항 또는 제2항에 있어서, 상기 레이저 에너지의 빔은 200 kHz 미만의 펄스 반복률 및 20 W 미만의 평균 전력에 의해 특징지어 지는 방법.
  21. 제1항 또는 제2항에 있어서, 상기 작업물은 주 표면 및 리세스 피처를 갖고, 상기 레이저 에너지의 빔은 상기 주 표면으로 시드 재료를 증착하지 않고, 시드 재료가 상기 리세스 피처 안에 증착되게 하는 방법.
  22. 제1항 또는 제2항에 있어서, 상기 시드층을 형성하는 단계는:
    상기 작업물 상에 잉크를 제공하는 단계 - 상기 잉크는 금속 산화물을 포함함 -; 및
    상기 레이저 에너지의 빔으로 상기 잉크를 조사함으로써 상기 금속 산화물을 화학적으로 환원시키는 단계를 포함하는 방법.
  23. 제1항 또는 제2항에 있어서, 상기 시드층을 형성하는 단계는:
    상기 레이저 에너지의 빔에 대해 투명한 캐리어 기판, 및 도너 막(donor film)을 포함하는 도너 구조(donor structure)를 제공하는 단계 - 상기 도너 막은 상기 작업물 쪽으로 향함 -; 및
    상기 레이저 에너지에 의해 충돌된 상기 도너 막 중 적어도 일 부분이 상기 작업물로 이송되도록, 도너 막 중 일 부분에 충돌시키기 위해 상기 레이저 에너지의 빔을 상기 캐리어 기판을 통해 지향시키는 단계를 포함하는 방법.
  24. 제23항에 있어서, 상기 도너 구조는 상기 시드층의 형성 동안 상기 작업물에 접촉하는 방법.
  25. 제23항에 있어서, 상기 도너 구조는 상기 시드층의 형성 동안 상기 작업물로부터 이격되는 방법.
  26. 제1항 또는 제2항에 있어서, 리세스 피처는 상기 시드층을 수용하기 위해 상기 작업물에 형성되고, 상기 리세스 피처는 레이저 기계가공 빔의 적용에 의해 생성되는 방법.
  27. 제1항 또는 제2항에 있어서, 상기 도너 막은 0.01 μm 내지 250 μm 범위 내에 있는 두께를 갖는 방법.
  28. 제1항 또는 제2항에 있어서, 상기 도너 막은 1 μm 이상의 두께를 갖는 방법.
  29. 제1항 또는 제2항에 있어서, 도너 재료와 충돌하는 상기 레이저 에너지의 빔을 제공하기 위해 펄스된 레이저가 채용되는 방법.
  30. 제1항 또는 제2항에 있어서, 도너 재료에 충돌하는 상기 레이저 에너지의 빔을 제공하기 위해 준연속파(quasi-continuous wave, QCW) 레이저가 채용되는 방법.
  31. 제1항 또는 제2항에 있어서, 상기 증착된 시드 재료는 와이어 메쉬(wire mesh)를 형성하기 위해 사용되는 사용되는 방법.
  32. 제1항 또는 제2항에 있어서, 상기 작업물의 기판 및 상기 전도성 피처는 1Ω □-1 이하의 시트 저항 및 90% 이상의 광 투과율(optical transmission)을 나타내는 방법.
  33. 제1항 또는 제2항에 있어서, 상기 작업물의 기판은 유연한 방법.
  34. 제1항 또는 제2항에 있어서, 상기 기판을 식각하는 단계 및 상기 시드 재료를 증착하는 단계는 동시에 수행되는 방법.
  35. 제1항 또는 제2항에 있어서, 상기 시드층을 형성하는 단계는 시드 재료의 소구체를 증착하는 단계를 포함하고, 상기 소구체는 1 미크론(micron)을 초과하는 깊이만큼 상기 기판을 관통하는 방법.
  36. 유리 기판;
    상기 유리 기판에 식각된 리세스 피처; 및
    상기 리세스 피처 내에 증착된 전도성 피처를 포함하는 인쇄 회로 기판(PCB).
  37. 작업물 기판을 갖는 작업물을 제공하는 단계 - 상기 작업물 기판은 주 표면을 포함하고, 상기 작업물 기판은 상기 작업물 기판에 식각되는 리세스 피처를 포함하고, 상기 리세스 피처 각각은 리세스 표면을 포함하고, 상기 리세스 표면은 상기 주 표면의 거칠기보다 높은 거칠기를 가짐 -;
    작업물에 인접하게 도너 구조를 배열하는 단계 - 상기 도너 구조는 레이저 에너지의 빔에 투명한 캐리어 기판에 부착된 금속 도너 재료를 포함하고, 상기 금속 도너 재료는 상기 작업물 쪽으로 향함 -; 및
    금속 도너 재료가 상기 리세스 피처에 증착되도록, 상기 레이저 에너지의 빔을 상기 캐리어 기판을 통하게 지향시킴으로써 레이저 유도 순방향 이송(LIFT) 처리를 수행하는 단계를 포함하는 방법.
  38. 작업물 기판을 갖는 작업물을 제공하는 단계 - 상기 작업물 기판은 주 표면을 포함하고, 상기 작업물 기판은 상기 작업물 기판에 식각된 리세스 피처를 포함하고, 상기 리세스 피처 각각은 리세스 표면을 포함하고, 상기 리세스 표면은 상기 주 표면의 거칠기보다 높은 거칠기를 갖고, 상기 리세스 피처는 레이저 유도 순방향 이송(LIFT) 처리에 의해 증착되는 금속 시드 재료를 포함함 -; 및
    상기 시드 재료 상에 전도성 피처를 형성하기 위해 상기 금속 시드 재료를 시드로서 사용하여 도금 처리를 수행하는 단계를 포함하는 방법.
  39. 작업물 기판을 갖는 작업물을 제공하는 것 - 상기 작업물 기판은 주 표면을 포함하고, 상기 작업물 기판은 상기 작업물 기판에 식각된 리세스 피처를 포함하고, 상기 리세스 피처 각각은 리세스 표면을 포함하며, 상기 리세스 표면은 상기 주 표면의 거칠기 보다 높은 거칠기를 가짐 -;
    잉크 조성물을 상기 작업물에 식각된 상기 리세스 피처에 증착시키는 단계 - 상기 잉크 조성물은 금속 재료를 포함함 -; 및
    상기 리세스 피처에 전도성 피처를 형성하기 위해 상기 잉크 조성물에 광열 처리(photothermal process)를 적용하는 단계를 포함하는 방법.
  40. 작업물 기판을 갖는 작업물을 제공하는 단계 - 상기 작업물 기판은 주 표면을 포함하고, 상기 작업물 기판은 상기 작업물 기판에 식각된 리세스 피처를 포함하고, 상기 리세스 피처 각각은 리세스 표면을 포함하며, 상기 리세스 표면은 상기 주 표면의 거칠기보다 높은 거칠기를 가짐 -;
    잉크 조성물을 상기 작업물에 식각된 상기 리세스 피처에 증착시키는 단계- 상기 잉크 조성물은 금속 재료를 포함함 -; 및
    상기 리세스 피처 내에 전도성 피처를 형성하기 위하여, 상기 잉크 조성물 내의 상기 금속 재료에 전자를 공급하는 단계를 포함하는 방법.
  41. 기판에 인접하게 도너 구조를 배열하는 단계 - 상기 도너 구조는 레이저 에너지의 빔에 투명한 캐리어 기판 및 도너 막을 포함하고, 상기 도너 막은 상기 작업물 쪽으로 향함 -; 및
    상기 캐리어 기판을 통해 상기 도너 막 상으로 상기 레이저 에너지의 빔을 지향시킴으로써 레이저 유도 순방향 이송(LIFT) 처리를 수행하는 단계 - 상기 레이저 에너지의 빔은 10 MHz를 초과하는 펄스 반복률 및 100 W를 초과하는 평균 전력에 의해 특징지어짐 -을 포함하는 방법.
KR1020187030972A 2016-03-31 2017-03-31 전기 전도성 도금을 위한 레이저 시딩 방법 KR102437034B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662315913P 2016-03-31 2016-03-31
US62/315,913 2016-03-31
US201662407848P 2016-10-13 2016-10-13
US62/407,848 2016-10-13
PCT/US2017/025392 WO2017173281A1 (en) 2016-03-31 2017-03-31 Laser-seeding for electro-conductive plating

Publications (2)

Publication Number Publication Date
KR20180122462A true KR20180122462A (ko) 2018-11-12
KR102437034B1 KR102437034B1 (ko) 2022-08-29

Family

ID=59966483

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187030972A KR102437034B1 (ko) 2016-03-31 2017-03-31 전기 전도성 도금을 위한 레이저 시딩 방법

Country Status (7)

Country Link
US (1) US10957615B2 (ko)
EP (1) EP3437127A4 (ko)
JP (2) JP2019514207A (ko)
KR (1) KR102437034B1 (ko)
CN (1) CN108604575B (ko)
TW (2) TW202224211A (ko)
WO (1) WO2017173281A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024049135A1 (ko) * 2022-09-01 2024-03-07 주식회사 익스톨 관통 비아 금속 배선 형성방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102391800B1 (ko) * 2018-06-15 2022-04-29 주식회사 엘지화학 비정질 박막의 제조방법
US11426818B2 (en) 2018-08-10 2022-08-30 The Research Foundation for the State University Additive manufacturing processes and additively manufactured products
US11780210B2 (en) * 2019-09-18 2023-10-10 Intel Corporation Glass dielectric layer with patterning
DE102019133955B4 (de) * 2019-12-11 2021-08-19 Lpkf Laser & Electronics Aktiengesellschaft Verfahren zur Herstellung einer Verbundstruktur aus mindestens einer leitfähigen Struktur
EP4140042A4 (en) * 2020-04-23 2024-04-24 Akash Systems Inc HIGH-EFFICIENCY STRUCTURES FOR ENHANCED WIRELESS COMMUNICATIONS
LU102294B1 (en) * 2020-12-17 2022-06-21 Fyzikalni Ustav Av Cr V V I A method and a device for assembly of a nanomaterial structure
US11877398B2 (en) * 2021-02-11 2024-01-16 Io Tech Group Ltd. PCB production by laser systems
EP4252493A1 (en) * 2021-02-11 2023-10-04 IO Tech Group, Ltd. Pcb production by laser systems
CN113410339B (zh) * 2021-06-18 2023-08-15 中科检测技术服务(重庆)有限公司 一种高稳定性纳米铜导电薄膜的制备及其应用
EP4201574A1 (en) * 2021-12-27 2023-06-28 Wuhan Dr Laser Technology Corp., Ltd. Pattern transfer printing of multi-layered features

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020197401A1 (en) * 1999-01-27 2002-12-26 Auyeung Reymond C.Y. Laser forward transfer of rheological systems
WO2006100790A1 (ja) * 2005-03-22 2006-09-28 Cluster Technology Co., Ltd. 配線基板の製造方法及び配線基板
US20090057156A1 (en) * 2007-08-30 2009-03-05 Hitachi Cable, Ltd. Production method for wiring and vias
US20090108455A1 (en) * 2007-10-24 2009-04-30 Intel Corporation Integrated circuit and process for fabricating thereof
JP2010533977A (ja) * 2007-07-17 2010-10-28 スリーエム イノベイティブ プロパティズ カンパニー 基材のパターニング方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5266446A (en) * 1990-11-15 1993-11-30 International Business Machines Corporation Method of making a multilayer thin film structure
US6815015B2 (en) 1999-01-27 2004-11-09 The United States Of America As Represented By The Secretary Of The Navy Jetting behavior in the laser forward transfer of rheological systems
JP2001102724A (ja) * 1999-09-30 2001-04-13 Ngk Spark Plug Co Ltd 配線基板の製造方法
WO2003007370A1 (en) * 2001-07-12 2003-01-23 Hitachi, Ltd. Wiring glass substrate and method of manufacturing the wiring glass substrate, conductive paste and semiconductor module used for wiring glass substrate, and method of forming wiring substrate and conductor
GB2381274A (en) * 2001-10-29 2003-04-30 Qinetiq Ltd High resolution patterning method
CN1195397C (zh) * 2002-06-06 2005-03-30 华中科技大学 一种电路板制作和修复方法
JP4031704B2 (ja) * 2002-12-18 2008-01-09 東京エレクトロン株式会社 成膜方法
CN1813362A (zh) * 2003-06-26 2006-08-02 纳幕尔杜邦公司 在基底上形成填充介电材料的图案的方法
JP4235945B2 (ja) * 2003-08-29 2009-03-11 独立行政法人理化学研究所 金属配線形成方法および金属配線形成装置
US7358169B2 (en) * 2005-04-13 2008-04-15 Hewlett-Packard Development Company, L.P. Laser-assisted deposition
US7994021B2 (en) * 2006-07-28 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
CN101121575B (zh) 2007-07-06 2010-11-03 中国科学院上海光学精密机械研究所 利用飞秒激光实现玻璃表面选择性金属化的方法
US7666568B2 (en) * 2007-10-23 2010-02-23 E. I. Du Pont De Nemours And Company Composition and method for providing a patterned metal layer having high conductivity
US8017022B2 (en) * 2007-12-28 2011-09-13 Intel Corporation Selective electroless plating for electronic substrates
JP5238544B2 (ja) * 2008-03-07 2013-07-17 株式会社半導体エネルギー研究所 成膜方法及び発光装置の作製方法
EP2197253A1 (en) * 2008-12-12 2010-06-16 Nederlandse Organisatie voor toegepast-natuurwetenschappelijk Onderzoek TNO Method for electric circuit deposition
US20110089429A1 (en) * 2009-07-23 2011-04-21 Venkatraman Prabhakar Systems, methods and materials involving crystallization of substrates using a seed layer, as well as products produced by such processes
JP2011129345A (ja) * 2009-12-17 2011-06-30 Fujifilm Corp 光熱変換シート、並びに、それを用いた有機電界発光素材シート、及び有機電界発光装置の製造方法
JP2011178642A (ja) * 2010-03-03 2011-09-15 Nippon Sheet Glass Co Ltd 貫通電極付きガラス板の製造方法および電子部品
FR2957916B1 (fr) 2010-03-29 2018-02-09 Universite Des Sciences Et Technologies De Lille Procede de metallisation selective d'un monolithe de verre a base de silice, et produit obtenu par ce procede
TW201205761A (en) 2010-05-17 2012-02-01 Tno Through silicon via treatment device and method arranged for treatment of TSVs in a chip manufacturing process
US8552564B2 (en) * 2010-12-09 2013-10-08 Intel Corporation Hybrid-core through holes and vias
EP2660352A1 (en) 2012-05-02 2013-11-06 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Donor sheet and method for light induced forward transfer manufacturing
US9526184B2 (en) * 2012-06-29 2016-12-20 Viasystems, Inc. Circuit board multi-functional hole system and method
EP2685515A1 (en) 2012-07-12 2014-01-15 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Method and system for dividing a barrier foil
US10023955B2 (en) * 2012-08-31 2018-07-17 Fei Company Seed layer laser-induced deposition
JP2014165263A (ja) * 2013-02-22 2014-09-08 Seiren Co Ltd 透明電極材の製造方法
US9130016B2 (en) * 2013-04-15 2015-09-08 Schott Corporation Method of manufacturing through-glass vias
EP2824699A1 (en) 2013-07-08 2015-01-14 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Providing a chip die with electrically conductive elements
CN105705671B (zh) * 2013-10-14 2019-10-29 奥宝科技股份有限公司 多组成材料结构的lift印刷
JP6665386B2 (ja) * 2013-12-15 2020-03-13 オーボテック リミテッド プリント回路配線の修復
JP2015138921A (ja) * 2014-01-24 2015-07-30 日本ゼオン株式会社 電子材料用基板
US9646854B2 (en) * 2014-03-28 2017-05-09 Intel Corporation Embedded circuit patterning feature selective electroless copper plating
US20150309600A1 (en) * 2014-04-23 2015-10-29 Uni-Pixel Displays, Inc. Method of fabricating a conductive pattern with high optical transmission, low reflectance, and low visibility
US20170189995A1 (en) * 2014-05-27 2017-07-06 Orbotech Ltd. Printing of 3d structures by laser-induced forward transfer
JP5859075B1 (ja) * 2014-08-07 2016-02-10 株式会社 Ｍ＆Ｍ研究所 配線基板の製造方法、配線基板及び配線基板製造用の分散液

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020197401A1 (en) * 1999-01-27 2002-12-26 Auyeung Reymond C.Y. Laser forward transfer of rheological systems
WO2006100790A1 (ja) * 2005-03-22 2006-09-28 Cluster Technology Co., Ltd. 配線基板の製造方法及び配線基板
JP2010533977A (ja) * 2007-07-17 2010-10-28 スリーエム イノベイティブ プロパティズ カンパニー 基材のパターニング方法
US20090057156A1 (en) * 2007-08-30 2009-03-05 Hitachi Cable, Ltd. Production method for wiring and vias
US20090108455A1 (en) * 2007-10-24 2009-04-30 Intel Corporation Integrated circuit and process for fabricating thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024049135A1 (ko) * 2022-09-01 2024-03-07 주식회사 익스톨 관통 비아 금속 배선 형성방법

Also Published As

Publication number Publication date
WO2017173281A1 (en) 2017-10-05
US10957615B2 (en) 2021-03-23
TWI757279B (zh) 2022-03-11
TW202224211A (zh) 2022-06-16
JP2019514207A (ja) 2019-05-30
JP2023011656A (ja) 2023-01-24
CN108604575B (zh) 2023-05-26
EP3437127A4 (en) 2019-11-27
CN108604575A (zh) 2018-09-28
US20190019736A1 (en) 2019-01-17
KR102437034B1 (ko) 2022-08-29
EP3437127A1 (en) 2019-02-06
TW201737512A (zh) 2017-10-16

Similar Documents

Publication Publication Date Title
KR102437034B1 (ko) 전기 전도성 도금을 위한 레이저 시딩 방법
JP6619335B2 (ja) 複数組成材料構造体のｌｉｆｔ印刷
US6855378B1 (en) Printing of electronic circuits and components
CN104750311B (zh) 金属网格导电膜的制作方法、金属网格导电膜及触控面板
CN103781285B (zh) 陶瓷基板表面导电线路的制作与修复方法
US9150966B2 (en) Solar cell metallization using inline electroless plating
EP1622435A1 (en) Method of manufacturing an electronic circuit assembly using direct write techniques
CN104105353B (zh) 一种高精度陶瓷电路板的制作方法
Min et al. Fabrication of 10 µm-scale conductive Cu patterns by selective laser sintering of Cu complex ink
US20220266382A1 (en) Laser-seeding for electro-conductive plating
Pique et al. Direct writing of electronic materials using a new laser-assisted transfer/annealing technique
Pique et al. Laser direct-write of metal patterns for interconnects and antennas
Curtis et al. Multi-layer inkjet printed contacts for silicon solar cells
Oosterhuis et al. Laser induced forward transfer of interconnects for 3D integration
TWI403239B (zh) 油墨及利用該油墨製作導電線路之方法
Schrauben Laser Ablation and Seeding for the Preparation of Highly Transparent Copper Conductive Networks on Glass
Sepaintner et al. Characterization of additively produced RF-structures on low-cost PCB materials based on inkjet technology for industrial applications up to 80 GHz
Levy et al. Hybrid structural electronics fabrication by combined SLA and metal printing
Schrauben et al. Laser-Based Methodology for the Application of Glass as a Dielectric and Cu Pattern Carrier for Printed Circuit Boards
Crozier Development of a novel series interconnect for thin-film photovoltaics
CN114980539A (zh) 基于复合微纳增材制造高精度陶瓷基电路批量化制造方法
Bolisetty Novel Process and Manufactur of Multi crystalline Solar Cell
TW200951187A (en) Ink and method for manufacturing electrical traces using the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant