CN108604575B - 用于导电电镀的镭射种晶 - Google Patents

用于导电电镀的镭射种晶 Download PDF

Info

Publication number
CN108604575B
CN108604575B CN201780011096.3A CN201780011096A CN108604575B CN 108604575 B CN108604575 B CN 108604575B CN 201780011096 A CN201780011096 A CN 201780011096A CN 108604575 B CN108604575 B CN 108604575B
Authority
CN
China
Prior art keywords
workpiece
laser
donor film
donor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780011096.3A
Other languages
English (en)
Other versions
CN108604575A (zh
Inventor
杰伊尔·卻瑞本恩
杰恩·克雷能特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Irecto Science Industry Co ltd
Original Assignee
Irecto Science Industry Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Irecto Science Industry Co ltd filed Critical Irecto Science Industry Co ltd
Publication of CN108604575A publication Critical patent/CN108604575A/zh
Application granted granted Critical
Publication of CN108604575B publication Critical patent/CN108604575B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/185—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method by making a catalytic pattern by photo-imaging
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0528—Patterning during transfer, i.e. without preformed pattern, e.g. by using a die, a programmed tool or a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light

Abstract

一具有例如是一玻璃基板的基板的工件(100)可以藉由一镭射或是藉由其它手段来加以蚀刻以产生凹陷的特点(200、202)。一镭射诱导向前转移(LIFT)制程或是金属氧化物印刷制程可被利用以施加一例如是金属的晶种材料(402)到该玻璃基板之上，尤其是到该些凹陷的特点(200、202)中。若为所要的话，该些种晶后的凹陷的特点可以藉由例如是无电的电镀的现有的技术来加以电镀，以提供具有可预测且更佳的电气特性的导电的特点(500)。该工件(100)可以用一堆栈来加以连接，使得后续堆栈的工件(100)可以在适当处加以修改。

Description

用于导电电镀的镭射种晶
相关申请案的交互参照
此申请案从2016年3月31日申请的美国临时申请案号62/315,913、以及从2016年10月13日申请的美国临时申请案号62/407,848主张优先权益处，该些美国临时申请案以其整体被纳入在此作为参考。
著作权声明
Figure BDA0001762399740000011
2017伊雷克托科学工业股份有限公司(Electro Scientific Industries,Inc.)。本专利文件的揭示内容的一部分包含受著作权保护的材料。著作权所有人并不反对任何人对如同出现于专利商标局的专利档案或记录中的专利文件或专利揭示内容的复制再现，但除此之外的任何情况下都保留所有著作权的权利。
技术领域
在此所述的实施例大致有关于导线在基板之内的形成。更具体而言，在此所述的实施例有关于凹陷的导线在介电基板之内的形成。
背景技术
对于高的数据传输速率的增大的需求正驱动着开发更小的印刷电路板(PCB)特点。电路正到达传统PCB介电材料的电磁兼容性可加以控制的物理极限。此外，例如是在先进的覆晶封装中的高密度的特点需要基板具有低的热膨胀系数(CTE)、高的尺寸稳定性、高的导热度、以及适当的介电常数。就此点而言，玻璃提供一些优点，包含其就电气特性、湿气吸收、以及老化而论是非常稳定的，并且具有一CTE是类似于硅的CTE，此是使得其对于IC封装而言是理想的。再者，在某些实例中，玻璃的介电常数低于FR4的介电常数。此再加上相较于高效能的材料的一低正切损失以及低材料成本，其使得玻璃适合用于高频的应用。
许多不同的方式已经被采用朝向玻璃基板的导电的电镀的实现，其包含：化学气相沉积、蒸镀及溅镀；化学、机械及镭射粗糙化来改善电性及无电的电镀；镭射直写技术，其包含金属粉末的烧结；以及利用自组装单分子膜以更佳的吸收或结合用于无电的电镀的催化剂。在玻璃金属化上的困难起因于在脆性硬的玻璃与金属之间的化学及机械不兼容性，例如是CTE不兼容以及强的接口应力。平滑的玻璃表面并无呈现机械式互锁的可能性，因而金属膜可能会轻易地从该基板分离。
镭射诱导向前转移(laser-induced forward transfer,LIFT)是一种已经被用来在基板上形成导电的金属结构的特定的方法，并且也已经朝向氧化物、有机物、以及生物材料的沉积来加以应用。在LIFT中，一层用于沉积的所要的材料(亦即，"施体(donor)材料"、"施体层"、"施体膜"、等等)黏着至一透明的载体；该透明的载体的组合的结构(亦被称为"载体基板")；并且该施体层被称为"施体基板"或是"施体结构"。一镭射通过具有该施体的透明的载体而聚焦到该材料之上，此是产生该材料至一"接收的"基板的转移。
用于转移金属材料的LIFT技术首先于1987年被描述，以用于利用一ArF准分子镭射的铜到二氧化硅基板之上的向前转移，并且自当时以来已经被应用来沉积包含有机及生物材料的各种材料到许多不同的基板之上。导电墨水以及纳米膏的印刷已经是最近进入到LIFT应用的研究的一聚焦。利用导电墨水的技术提供沉积的材料的高度的形状及尺寸控制的希望(例如，利用空间的光调变器)，但是该墨水本身具有导电度是数个数量级小于其基体的对等部分，其中的一些可以通过沉积的墨水的原位的镭射固化来加以减轻。LIFT也已经用于制备内嵌的构件，其是藉由直写导电墨水以在已经内嵌的构件之间做成连接、或是藉由利用LIFT来置放该些构件本身。铜柱可以利用LIFT来加以镭射切割、弯曲以及沉积，但是需要导电膏以用于黏着。
发明内容
此发明内容被提供以用一种简化的形式来介绍一批所选的概念，其在以下更加详细地进一步加以叙述。此发明内容并不欲指明所主张的目标的关键或重要的发明概念，也不欲用于决定所主张的目标的范畴。
在某些实施例中，一晶种层被形成在一工件上，其中形成该晶种层包含导引一镭射能量的射束到一晶种材料之上；以及一电镀制程是利用该晶种层作为一晶种来加以执行，以在该晶种层上形成一导电的特点。
在某些替代、额外、或是累加的实施例中，一施体结构是相邻一工件来加以配置，该施体结构包括对于一镭射能量的射束为通透的一载体基板以及一施体膜，其中该施体膜面向该工件；以及一镭射诱导向前转移(LIFT)制程是藉由导引该镭射能量的射束通过该载体基板而到该施体膜之上来加以执行，其中该镭射能量的射束的特征是一小于200kHz的脉冲重复速率以及一小于20W的平均功率。
在某些替代、额外、或是累加的实施例中，一施体结构是相邻一工件来加以配置，该施体结构包括对于一镭射能量的射束为通透的一载体基板以及一施体膜，其中该施体膜面向该工件；以及一镭射诱导向前转移(LIFT)制程是藉由导引该镭射能量的射束通过该载体基板而到该施体膜之上来加以执行，其中该镭射能量的射束的特征是一大于10MHz的脉冲重复速率以及一大于100W的平均功率。
在某些替代、额外、或是累加的实施例中，一印刷电路板(PCB)包括：一玻璃基板；被蚀刻到该玻璃基板中的凹陷的特点；以及一被沉积在该些凹陷的特点之内的导电的特点。
在某些替代、额外、或是累加的实施例中，一工件基板被设置，其中该工件基板包含一主要表面，其中该工件基板包含被蚀刻到该工件基板中的凹陷的特点，其中该些凹陷的特点分别包含一凹陷的表面，其中该凹陷的表面具有一粗糙度是大于该主要表面的粗糙度，并且其中该些凹陷的特点包含藉由一镭射诱导向前转移(LIFT)制程沉积的金属晶种材料；以及一电镀制程是利用该金属晶种材料作为一晶种来加以执行，以在该晶种材料上形成一导电的特点。
在某些替代、额外、或是累加的实施例中，一工件基板被设置，其中该工件基板包含一主要表面，其中该工件基板包含被蚀刻到该工件基板中的凹陷的特点，其中该些凹陷的特点分别包含一凹陷的表面，并且其中该凹陷的表面具有一粗糙度是大于该主要表面的粗糙度；一镭射诱导向前转移(LIFT)制程被执行以将金属晶种材料沉积到该些凹陷的特点中；以及一电镀制程利用该金属晶种材料作为一晶种来加以执行，以在该晶种材料上形成一导电的特点。
在某些替代、额外、或是累加的实施例中，一具有一工件基板的工件被设置，其中该工件基板包含一主要表面，其中该工件基板包含被蚀刻到该工件基板中的凹陷的特点，其中该些凹陷的特点分别包含一凹陷的表面，并且其中该凹陷的表面具有一粗糙度是大于该主要表面的粗糙度；一施体结构相邻一工件来加以配置，其中该施体结构包括一金属施体材料，该金属施体材料附接至一对于一镭射能量的射束为通透的载体基板，并且其中该金属施体材料面向该工件；以及一镭射诱导向前转移(LIFT)制程藉由导引该镭射能量的射束通过该载体基板来加以执行，以使得金属施体材料被沉积到该些凹陷的特点中。
在某些替代、额外、或是累加的实施例中，一具有一工件基板的工件被设置，其中该工件基板包含一主要表面，其中该工件基板包含被蚀刻到该工件基板中的凹陷的特点，其中该些凹陷的特点分别包含一凹陷的表面，并且其中该凹陷的表面具有一粗糙度是大于该主要表面的粗糙度；一包含一金属材料的金属的墨水被沉积至被蚀刻到该工件中的该些凹陷的特点中；以及该金属材料被还原以在该些凹陷的特点中形成导电的特点。
在某些替代、额外、或是累加的实施例中，一具有一工件基板的工件被设置，其中该工件基板包含一主要表面，其中该工件基板包含被蚀刻到该工件基板中的凹陷的特点，其中该些凹陷的特点分别包含一凹陷的表面，并且其中该凹陷的表面具有一粗糙度是大于该主要表面的粗糙度；一墨水组成物被沉积至被蚀刻到该工件中的该些凹陷的特点中，其中该墨水组成物包含一金属材料；以及一光热(photothermal)制程被施加至该墨水组成物，以在该些凹陷的特点中形成导电的特点。
在某些替代、额外、或是累加的实施例中，一具有一工件基板的工件被设置，其中该工件基板包含一主要表面，其中该工件基板包含被蚀刻到该工件基板中的凹陷的特点，其中该些凹陷的特点分别包含一凹陷的表面，并且其中该凹陷的表面具有一粗糙度是大于该主要表面的粗糙度；一墨水组成物被沉积至被蚀刻到该工件中的该些凹陷的特点中，其中该墨水组成物包含一金属材料；以及电子被供应至在该墨水组成物中的该金属材料，以在该些凹陷的特点中形成导电的特点。
在某些替代、额外、或是累加的实施例中，该工件包括一玻璃基板，金属材料被沉积、或是该晶种层被形成在该玻璃基板之上。
在某些替代、额外、或是累加的实施例中，该基板包括一对于可见光是通透的非晶二氧化硅为基础的材料。
在某些替代、额外、或是累加的实施例中，该工件包括该晶种层被形成在其之上的一玻璃基板，其中该玻璃基板包含：二氧化硅玻璃、钠钙玻璃(soda-lime glass)、硼硅酸盐玻璃(borosilicate glass)、铝硅酸盐玻璃(aluminosilicate glass)、铝硼硅酸盐玻璃(aluminoborosilicate glass)、或是其任意组合，其选配地包含一或多种碱金属及/或碱土金属改质剂。
在某些替代、额外、或是累加的实施例中，该工件包含一基板，该基板包含：氧化铝、铝氮化物、铍氧化物、或是其任意组合、一玻璃陶瓷、一玻璃接合的陶瓷、一聚合物、一玻璃填充的聚合物、一玻璃纤维强化的聚合物、或是其任意组合。
在某些替代、额外、或是累加的实施例中，该工件包含一具有一主要表面的工件基板，其中该主要表面是一接收该晶种层的裸露的主要表面。
在某些替代、额外、或是累加的实施例中，该工件包含一具有一主要表面的工件基板，其中该晶种层被形成在一凹陷的特点之内，该凹陷的特点相对于该主要表面凹陷的，其中该凹陷的特点包含一凹陷的侧壁表面以及一凹陷的底表面中的至少一个。
在某些替代、额外、或是累加的实施例中，该凹陷的侧壁表面以及该凹陷的底表面中的至少一个接收该晶种层的裸露的表面。
在某些替代、额外、或是累加的实施例中，该凹陷的侧壁表面以及该凹陷的底表面中的至少一个具有一粗糙度是大于该主要表面的粗糙度。
在某些替代、额外、或是累加的实施例中，该凹陷的侧壁表面以及该凹陷的底表面中的至少一个具有一大于或等于500nm、介于500nm到1500nm之间、或类似的粗糙度(Ra)。
在某些替代、额外、或是累加的实施例中，该凹陷的特点包括一沟槽、盲贯孔(blind via)、或是穿透式贯孔(through hole via)。
在某些替代、额外、或是累加的实施例中，该晶种层是无机的，其包含铜、或类似物。
在某些替代、额外、或是累加的实施例中，形成该晶种层包括沉积晶种材料的熔滴(globule)，其中该些熔滴具有一小于10μm、小于2μm、小于1μm、大于100nm、或类似的直径。
在某些替代、额外、或是累加的实施例中，该些熔滴在一大于50m/s的速度、在一大于100m/s的速度、在一大于400m/s的速度、或类似速度之下影响该基板。
在某些替代、额外、或是累加的实施例中，该些熔滴贯穿该基板到一大于1微米的深度。
在某些替代、额外、或是累加的实施例中，该晶种层在光、温度、压力、以及大气的组成物的一或多个环境状况的存在下加以形成。
在某些替代、额外、或是累加的实施例中，执行该电镀包括执行一无电的电镀制程。
在某些替代、额外、或是累加的实施例中，该导电的特点包括铜。
在某些替代、额外、或是累加的实施例中，该施体材料或是该金属材料包括金、铝、钛、钨、铜、镍、铬、铂、钯、锗、硒、或类似物、其氧化物、其氮化物、其一合金、或是其的任何其它组合。
在某些替代、额外、或是累加的实施例中，该施体膜具有在一从0.01μm到250μm的范围内、在一从0.1μm到250μm的范围内、在一从0.01μm到1μm的范围内、在一从0.1μm到1μm的范围内、大于或等于1μm、大于或等于2μm、大于或等于3μm、或类似者的一厚度。
在某些替代、额外、或是累加的实施例中，该导电的特点被形成在该工件的一凹陷的特点中，并且其中该导电的特点具有一小于12μm、小于9μm、小于或等于5μm、或类似的宽度。
在某些替代、额外、或是累加的实施例中，该导电的特点被形成在该工件的一凹陷的特点中，并且其中该导电的特点具有一小于或等于5μm、小于或等于1μm、或类似的深度。
在某些替代、额外、或是累加的实施例中，该导电的特点具有一大于或等于1mm的长度。
在某些替代、额外、或是累加的实施例中，该工件包含一工件基板，其中多个导电的特点以一小于或等于12μm、小于或等于9μm、小于或等于5μm、或类似者的间距而被形成在该工件基板中。
在某些替代、额外、或是累加的实施例中，该导电的特点包括铜，其中该导电的特点具有小于或等于25μm的宽度，其中该导电的特点具有一小于或等于25μm的深度，其中该导电的特点具有一大于或等于5mm的长度，并且其中该导电的特点具有一小于或等于基体铜的电阻率的1.5倍的电阻率。
在某些替代、额外、或是累加的实施例中，该工件包含一具有一厚度的工件基板，并且其中该导电的特点具有一等于该工件基板的厚度的深度，以形成一穿过该工件基板的导电的穿透孔洞。
在某些替代、额外、或是累加的实施例中，该导电的特点的任何横截面当通过一在150倍放大下的光学显微镜观看时是呈现没有空孔的。
在某些替代、额外、或是累加的实施例中，该些导电的特点中的至少一个形成一高频的电路构件、形成一用于一移动电话的天线、或类似者。
在某些替代、额外、或是累加的实施例中，该用于沉积晶种材料的镭射能量的射束具有一短于550nm的波长。
在某些替代、额外、或是累加的实施例中，该镭射能量的射束的特征是一小于200kHz的脉冲重复速率以及一小于20W的平均功率、一大于10MHz的脉冲重复速率以及一大于100W的平均功率、或类似的。
在某些替代、额外、或是累加的实施例中，该工件具有一主要表面以及凹陷的特点，其中该镭射能量的射束将晶种材料沉积到该些凹陷的特点中，而不沉积晶种材料到该主要表面之上。
在某些替代、额外、或是累加的实施例中，形成该晶种层包括：在该工件上设置一墨水，该墨水包括一金属氧化物以及一还原剂；以及藉由利用该镭射能量的射束来照射该墨水以化学还原该金属氧化物。
在某些替代、额外、或是累加的实施例中，蚀刻该基板的步骤以及沉积金属材料的步骤同时或实质同时加以执行。
在某些替代、额外、或是累加的实施例中，形成该晶种层包括：设置一施体结构，其包括一对于该镭射能量的射束是通透的载体基板以及一施体膜，其中该施体膜面向该工件；以及导引该镭射能量的射束通过该载体基板以撞击该施体膜的一部分，使得该施体膜的被该镭射能量所撞击的至少一部分被转移到该工件之上。
在某些替代、额外、或是累加的实施例中，该施体膜是无机的。
在某些替代、额外、或是累加的实施例中，该施体膜被该镭射能量所撞击的部分从该施体结构被射出到该工件之上。
在某些替代、额外、或是累加的实施例中，该施体膜被该镭射能量所撞击的部分被加热，以从该施体结构流动到该工件之上。
在某些替代、额外、或是累加的实施例中，该施体结构在该晶种层的形成期间和该工件间隔开。
在某些替代、额外、或是累加的实施例中，该施体材料或是金属材料从一小于10μm、小于5μm、小于1μm、小于500nm、小于100nm、或类似者的距离被沉积到该工件之上。
在某些替代、额外、或是累加的实施例中，该施体结构在该晶种层的形成期间接触该工件。
在某些替代、额外、或是累加的实施例中，该施体结构包含一在该载体基板以及该施体膜之间的黏着剂。
在某些替代、额外、或是累加的实施例中，该沉积的材料具有相较于相同金属的烧结的纳米粒子更类似于一基体金属的性质。
在某些替代、额外、或是累加的实施例中，该镭射能量的射束具有一焦点，并且其中该镭射能量的射束的该焦点被设置在该载体基板以及该施体膜之间、或是其中该镭射能量的射束的该焦点被设置在该载体基板以及该施体膜之间的一接口处。
在某些替代、额外、或是累加的实施例中，一凹陷的特点被形成在该工件中以接收该晶种层，并且其中该凹陷的特点藉由一镭射加工的射束的施加来加以产生。
在某些替代、额外、或是累加的实施例中，该镭射加工的射束包含具有一短于500ps、短于1ps、或类似者的脉冲宽度的激光脉冲。
在某些替代、额外、或是累加的实施例中，用于蚀刻该基板的该镭射加工的射束具有一短于550nm的波长。
在某些替代、额外、或是累加的实施例中，该工件包含一具有一主要表面的工件基板，其中用于蚀刻该基板的该镭射加工的射束形成一镭射加工的系统的部分，其中该镭射加工的射束具有一焦点，其中该镭射加工的系统利用传感器回授以在该镭射加工的射束的该焦点以及该主要表面之间维持一预设的高度范围。
在某些替代、额外、或是累加的实施例中，一脉冲式镭射被采用以提供撞击该施体材料的该镭射能量的射束。
在某些替代、额外、或是累加的实施例中，一连续波(CW)镭射及/或一准连续波(QCW)镭射被采用以提供撞击该施体材料的该镭射能量的射束。
在某些替代、额外、或是累加的实施例中，该沉积的金属材料被用来形成一导线网格(mesh)。该导线网格被采用在一显示器、触控屏幕、光伏装置、太阳能电池、光检测器、或是防雾装置中。
在某些替代、额外、或是累加的实施例中，该工件的基板以及该些导电的特点呈现一小于或等于1Ω□-1(每平方奥姆)的片电阻、以及大于或等于90％的光透射。
在某些替代、额外、或是累加的实施例中，该工件的基板是挠性的。
在某些替代、额外、或是累加的实施例中，该工件包含一具有一主要表面的工件基板，其中该工件基板包含被蚀刻到该工件基板中的凹陷的特点，其中该些凹陷的特点包含至少一凹陷的侧壁表面以及一凹陷的底表面，其中该凹陷的侧壁表面以及该凹陷的底表面中的至少一个具有一粗糙度是大于该主要表面的粗糙度，其中该晶种材料包括一金属材料，其中晶种材料藉由一镭射诱导向前转移(LIFT)制程而被沉积到该些凹陷的特点中，其中该电镀制程在该些凹陷的特点中形成导电的特点，其中该些导电的特点具有一小于或等于12μm的宽度以及一大于250μm的长度，其中间隔开的导电的特点具有一小于或等于12μm的间距，并且其中该些导电的特点的任何横截面当通过一在150倍放大下的光学显微镜观看时是呈现没有空孔的。
额外的特点及优点从以下范例实施例参考所附的图式所进行的详细说明来看将会是明显的。
附图说明
图1是一具有第一及第二表面的工件的横截面图。
图2是一具有例如是一沟槽以及一穿透贯孔的范例的特点的工件的横截面图。
图3是一被设置在一具有特点的工件之上的范例的施体结构的横截面图。
图4是展示施体材料从一施体结构到一工件的特点之的内的露出的表面之上的范例的转移的横截面图。
图5A是展示在被形成于该工件中的特点的表面上的施体材料之上进行一电镀制程的一范例的结果的横截面图。
图5B是一用于在一基板中形成一导线的范例的制程流程图。
图6是展示藉由在此揭露的方法所形成的多个经处理的工件的范例的堆栈的横截面图。
图7是用于在一介电基板的单一层中形成一具有两层的导电材料的结构的范例的制程流程图。
图8是一用于形成一种多层结构的导电的特点的范例的制程流程图(例如是在图7中所示的制程之后)。
图9是一用于形成电连接至一内嵌在一基板之内的构件的导电贯孔的范例的制程流程图。
图10是一显示利用不同的脉冲能量在一平板玻璃表面上的沉积的铜的显微照片。
图11A是一在种晶及电镀之前，藉由一基板的镭射剥蚀所产生的凹陷的特点的一高度量测的UV镭射扫描显微照片。
图11B是一藉由在此揭露的制程所产生的一电镀的导线及垫的照片。
图11C是5mm以及10mm导线连接至垫以用于电阻率测试的显微照片。
图11D是一被用来藉由在此揭露的制程产生一长的导线图案的一长的导线图案的CAD绘图设计。
图11E是根据来自图11D的设计的被蚀刻到硼硅酸盐玻璃中的长的导线图案的一部分的一显微照片。
图12A展示在一玻璃基板中的镭射蚀刻的沟槽在一UV镭射扫描显微照片之上的重叠的深度量测。
图12B是在图12A中所示的沟槽已经通过在此描述的制程而被电镀以形成导线的一暗场的显微照片。
图12C是在图12B中所示的电镀的导线的横截面的一显微照片。
图13A是在一玻璃基板中的镭射蚀刻的穿透式贯孔的一显微照片。
图13B是在图13A中所示的穿透式贯孔已经通过在此描述的制程加以电镀的一暗场的显微照片。
图13C是在图13B中所示的电镀的穿透式贯孔的横截面的一显微照片。
图14A是在种晶及电镀之前，被镭射蚀刻成为一150微米厚的玻璃基板的一个两面的PCB图案的一照片。
图14B是详细描绘在图14A中的设计在电镀之后的一部分的一复合的显微照片。
图15A是一种三个触摸板的(RGB)LED展示器的一CAD绘图。
图15B是在图15A中所示的触摸板的LED展示器的一简化的布线图。
图15C、图15D、以及图15E是藉由在此所述的制程所做成的图15A的LED展示器的个别的触摸板的照片影像，其被一手指触碰以点亮个别的LED。
图16A及16B是藉由不同的镭射系统钻孔并且接着藉由在此揭露的制程电镀的穿透及盲贯孔的一种多层结构的横截面的显微照片。
图17A是藉由一被修改以沉积更离散且/或更大量的被转移的材料的LIFT制程所沉积的铜的一高度图的一UV扫描显微照片。
图17B是藉由一被修改以沉积更离散且/或更大量的被转移的材料的LIFT制程所沉积的铜的横截面的一显微照片。
图17C是藉由一被修改以沉积更离散且/或更大量的被转移的材料的LIFT制程所沉积的铜的俯视面的一显微照片。
图18是一范例的替代的LIFT制程的流程图，其展示用于逐体积像素地沉积一图案的镭射闸控。
图19是一范例的替代的LIFT制程的流程图，其展示一用于沉积一图案的射束轴的连续的相对的运动。
图20A是在一玻璃基板上的一交叉的导线网格图案的高度量测的一UV镭射扫描显微照片。
图20B是展示和图20A相关的导线及交叉的轮廓量测之图。
图20C及图20D是展示沉积于一在中间具有重叠的垫的透明的基板的两侧上的一导线网格设计的相对的通透性的照片影像。
图21A及图21B是展示在利用10μm宽的导线的玻璃上的一触摸板设计的相对的通透性的照片影像。
图22是藉由在此揭露的方法产生的一触摸板的一光学显微镜影像。
图23是藉由在此揭露的方法所产生的一导线网格设计的一光学显微镜影像。
具体实施方式
范例实施例在以下参考所附的图式加以描述。除非另有明确地陈述，否则在图式中的构件、特点、组件等的尺寸、位置等、以及介于两者之间的任何距离并不一定是按照比例，并且可能为了清楚起见而为不成比例且/或夸大的。
在此所用的术语只是为了描述特定的范例实施例的目的而已，因而并不欲为限制性的。如同在此所用的，除非上下文清楚地指出，否则该些单数形"一"、"一个"以及"该"欲亦包含复数形。应该认识到的是，该些术语"包括"及/或"包含"当被使用在此说明书时，其指明所述特点、整数、步骤、操作、组件、及/或构件的存在，但是并不防碍一或多个其它特点、整数、步骤、操作、组件、构件、及/或其之群组的存在或添加。除非另有指明，否则一范围的值当被陈述时，其包含该范围的上限及下限、以及任何介于两者之间的子范围。除非另有指明，否则例如是"第一"、"第二"、等等的术语只是被用来区别一组件与另一组件而已。例如，一节点可被称为一"第一节点"，并且类似地，另一节点可被称为一"第二节点"、或是反之亦然。在此使用的章节标题只是为了组织的目的而已，而不是欲被解释为限制所叙述的目标。
除非另有指明，否则该些术语"约"、"大约"、等等表示量、尺寸、配方、参数以及其它数量及特征并非而且不需要是确切刚好的，而是可以根据需要为近似的、及/或较大或较小的，从而反映容限、转换因子、舍位、量测误差与类似者、以及具有此项技术中的技能者现有的其它因素。
为了便于说明，例如是"之下"、"下面"、"下方"、"之上"以及"上方"与类似者的空间上相对的术语在此可被使用来描述一组件或特点的如同在该些图中所绘的相对于另一组件或特点的关系。应该认识到的是，除了描绘在图式中的方位之外，该些空间上相对的术语欲涵盖不同的方位。例如，若一物体在图式中加以翻转，则被叙述为在其它组件或特点"之下"或"下面"的组件于是将会被定向在该其它组件或特点"之上"。因此，该范例的术语"下方"可以涵盖上方以及下方的方位两者。一物体可以用其它方式被定向(例如，被旋转90度或是在其它方位)，因而在此使用的空间上相对的描述符可以相应地加以解释。
相同的组件符号在全篇中指称相似的组件。因此，相同或类似的组件符号可以参考其它图式来加以描述，即使它们在对应的图中既没有被提及、也没有描述。再者，甚至未被组件符号表示的组件也可以参考其它图式来加以描述。
在不偏离此揭露内容的精神及教示下，许多不同的形式及实施例是可能的，因而此揭露内容不应该被解释为受限于在此阐述的范例实施例。而是，这些范例实施例被提供以使得此揭露内容将会是彻底且完整的，并且将会传达本揭露内容的范畴给本领域的技术人员。
概论
根据在此论述的某些实施例，用于玻璃以及其它介电材料的金属化的方法可能会牵涉到金属箔到工件表面之上的LIFT，以形成用于一后续的电镀制程的晶种，藉此形成被坚固地固定的导电的图案。在此揭露的实施例容许在单层或多层的全玻璃的结构以及多层混合材料的结构中的导电线路、贯孔、以及其它结构的电镀。所揭露的实施例亦容许其它结构(例如，其可以是导电的、电性绝缘的、电性半导的、等等)的形成、主动或被动电子构件的嵌入、或类似者、或是其之任意组合。
讨论
图1是一工件100的横截面图。参照图1，在一实施例中，该工件100是由一种例如是玻璃的材料所形成的，其可被强化(例如，热、化学、藉由一或多个离子交换制程、或是其之某种组合)或是未被强化的。该工件100可被形成所来自的玻璃的范例的类型包含熔融的二氧化硅玻璃、钠钙玻璃、硼硅酸盐玻璃、铝硅酸盐玻璃、铝硼硅酸盐玻璃、或类似者、或是其之任意组合，其可以选配地包含一或多种碱金属及/或碱土金属改质剂。除了玻璃之外(或是作为玻璃的一替代物)，该工件100可以是由一种例如是一陶瓷(例如，氧化铝、铝氮化物、铍氧化物、或类似者、或是其之任意组合)、一玻璃陶瓷、一玻璃接合的陶瓷、一聚合物(例如，一聚酰胺、一聚酰亚胺、或类似者、或是其之任意组合)、一玻璃填充的聚合物、一玻璃纤维强化的聚合物、或类似者、或是其之任意组合的材料所形成的。在某些实施例中，该工件100可被设置为任何适当或现有的PCB。该工件100的一表面(例如，一第一工件表面100a)可以是平坦的、弯曲的、或类似者、或是其之任意组合。
图2是具有范例的特点的工件100的横截面图。参照图2，一或多个例如是一沟槽(例如，沟槽200)、一穿透贯孔(例如，穿透贯孔202)、一盲贯孔(未显示)、一槽、一沟槽、或类似者、或是其之任意组合的特点可被形成在该工件100中，以便于从该第一工件表面100a、一第二工件表面100b(例如，与该第一工件表面100a相对的)、或是该第一工件表面100a以及该第二工件表面100b两者延伸。该第一工件表面100a以及该第二工件100b两者都可被视为一主要表面。因此，尽管图2是描绘该沟槽200为从第一工件表面100a延伸，但将会认识到的是该沟槽200可被形成以便于从该第二工件表面100b延伸。尽管图2是描绘该沟槽200为和该穿透贯孔202连通，但将会认识到的是该沟槽200可以和一盲贯孔连通、或是可以和该穿透贯孔202分开的(例如，其藉由该工件100的一部分来分开的)、或是和该盲贯孔分开的。
前述的特点(在此亦被称为一"工件特点"或是"凹陷的特点")可以藉由一或多个适当的制程(例如，化学蚀刻、反应性离子蚀刻、机械式钻孔、水刀切割、研磨料喷流切割、镭射处理、或类似者、或是其的任意组合)来加以形成。在一实施例中，该些特点藉由导引一镭射能量的射束(例如，被表现为镭射能量的一连续的射束、为镭射能量的一列的脉冲(在此亦被称为"激光脉冲")、或类似者、或是其之任意组合)到该工件100之上，并且在该工件100以及该镭射加工的射束204的射束轴的间造成相对的移动(例如，在图2中藉由一箭头来加以代表)所形成的。相对的移动可以藉由移动该工件100、藉由移动该镭射加工的射束204(例如，藉由移动输出该镭射加工的射束204所来自的一扫描头、藉由偏转该镭射加工的射束204利用一或多个振镜(galvanometer)反射镜(亦以"振镜(galvo)"著称的)、一或多个旋转的多边形反射镜、一或多个快速操控的反射镜、一或多个声光的偏转器、一或多个光电的偏转器、或类似者、或是其之任意组合)、或类似者、或是其之任意组合来加以引发的。
当藉由镭射处理来加以形成时，一工件特点可以利用一例如是那些由俄勒冈州波特兰市的伊镭克托科学工业股份有限公司所制造的镭射处理的统(例如，LODESTONETM统、GEMSTONETM统、CORNERSTONETM统、NVIANTTM统、5335TM统、等等)来加以形成。可被用来在该工件100中形成一或多个工件特点的范例的统、以及可被用来在该工件100中形成一或多个工件特点的镭射处理的方法亦被叙述在美国专利号7,259,354、8,237,080、8,350,187、8,404,998、8,648,277、9,227,868中、或是在美国专利申请案公开号2010/0252959、2014/0197140、2014/0263201、2014/0263212以及2014/0312013、或是其之任何组合中，该些美国专利案的每一个都是以其整体被纳入在此作为参考。尤其，美国专利号8,648,277针对于形成适合用于提供具有受控制的信号传递特征的导电线路的凹陷的特点。
为了在此讨论的目的，当镭射能量被用来在该工件100中形成一特点时，该镭射加工的射束可被导引(例如，沿着一射束轴)，以便于在该第一工件表面100a入射在该工件100的上。考虑该工件100的厚度以及该工件100被形成所来自的材料，若至少某些入射在该第一工件表面100a的上的镭射能量的后传播通过该工件100以便于通过该第二工件表面100b来离开该工件100，则该工件100在以下被视为是一"透明的工件"。考虑该工件100的厚度以及该工件100被形成所来自的材料，若入射在该第一工件表面100之上的镭射能量都没有通过该第二工件表面100b而离开该工件100，则该工件100在以下被视为是一"不透明的工件"。
在某些实施例中，该镭射加工的射束204被聚焦(例如，藉由一如同本领域中现有的扫描透镜)。若该工件100是一透明的工件，则该镭射能量的射束可以被聚焦来产生一射束腰部，其位于(处于一高度)在该第一工件表面100a之处或之上、在该第二工件表面100b之处或之下、在该工件100之内(例如，以便于与该第一工件表面100a以及该第二工件表面100b间隔开)。在该工件特点的形成期间，该射束腰部的位置或高度(例如，沿着该射束轴)可加以改变，以横跨该工件100维持在该射束腰部以及目标的位置之间的一适当或是所要的空间的关系，以致能或者是使得一或多个特点在该工件100之内的形成变得容易。
一般而言，该被导引的镭射加工的射束204的特征是一或多个参数，例如是波长、光斑(spot)尺寸、空间的强度轮廓、时间的强度轮廓、脉冲能量、平均功率、波峰功率、能量密度(fluence)、脉冲重复速率、脉冲持续期间(亦即，根据在该脉冲中的光功率的半高全宽(FWHM)相对于时间)、扫描速度(例如，在该射束轴以及该工件100之间的相对的运动)或类似者、或是其之任意组合。这些参数可被选择或者是控制以致能或者是使得该工件100的基板的处理(例如，经由沸腾、经由电子加热、晶格加热、熔化、蒸镀、升华、表面电子发射、冲击离子化、多光子吸收、或类似者、或是其之任意组合)变得容易，以于其中形成一或多个特点。可在导引该镭射加工的射束204之上加以执行的范例的制程包含一或多个制程，例如是沸腾、电子加热、晶格加热、熔化、蒸镀、升华、表面电子发射、冲击离子化、剥蚀(例如，由于镭射光的线性或非线性吸收)、或类似者、或是其之任意组合。非线性吸收的一个例子包含多光子吸收。如同在此所用的，该术语"光斑尺寸"指一激光脉冲在一其中该射束轴横越将(至少部分地)藉由该激光脉冲处理的工件100的一区域的位置处的直径或是最大的空间宽度。
在某些实施例中，该镭射加工的射束204被表现为一系列的激光脉冲，每一个激光脉冲具有一介于1fs到100μS之间的脉冲持续期间。在某些实施例中，该镭射加工的射束204被表现为一系列的激光脉冲，每一个激光脉冲具有一介于1fs到1μS之间的脉冲持续期间。在某些实施例中，该镭射加工的射束204被表现为一列的激光脉冲，每一个激光脉冲具有一短于500ns的脉冲持续期间。在某些实施例中，该镭射加工的射束204被表现为一系列的激光脉冲，每一个激光脉冲具有一介于1fs到1ns之间的脉冲持续期间。在某些实施例中，该镭射能量204被表现为一列的激光脉冲，每一个激光脉冲具有一短于500ps的脉冲持续期间。在某些实施例中，该镭射加工的射束204被表现为一系列的激光脉冲，每一个激光脉冲具有一短于50ps的脉冲持续期间。在某些实施例中，该镭射加工的射束204被表现为一系列的激光脉冲，每一个激光脉冲具有一短于1ps的脉冲持续期间。在某些实施例中，该镭射加工的射束204被表现为一系列的激光脉冲，每一个激光脉冲具有一介于10fs到1ps之间的脉冲持续期间。
一旦被形成后，该工件特点在该工件100之内的空间的范围可被描述特征为藉由一或多个表面所界定的。例如并且参考图2，该沟槽200的空间的范围(例如，深度)可以藉由一沟槽底表面206以及一沟槽侧壁表面208来界定。同样地，该穿透贯孔202的空间的范围(例如，深度)可以藉由一贯孔侧壁表面210来界定。工件特点的表面(例如是前述的表面206、208及210)在此可以大致被称为"特点表面"。根据一工件特点被形成所利用的方式，一特点表面可以就一或多个特征(例如，表面粗糙度、自由电子密度、化学组成物、或类似者、或是其之任意组合)而论，而与该工件100的另一并未受到处理以形成一工件特点的表面不同的。例如，被形成在一工件中的一工件特点的一特点表面可能是比该工件的一并未受到处理以形成一工件特点的表面粗糙的。
图3是一被设置在一具有特点的工件100之上的范例的施体结构300的横截面图。参照图3，在许多实施例中，一施体结构300被设置在该第一工件表面100a之上。该施体结构300包含一载体基板302以及一施体膜304，该施体膜304被黏着或是以其它方式固定至该载体基板302(例如，直接的固定、或是经由一例如是黏胶的一动态释放层或其它牺牲层的中间层(未被展示)之间接的固定)。在该举例说明的实施例中，该施体结构300被配置成使得该施体膜304和该工件100间隔开。在另一实施例中，该施体结构300被配置成使得该施体膜304(例如，在该第一工件表面100a)接触该工件100。
该施体结构300可被提供为一实质刚性板、或是为一挠性的膜结构(例如，其能够在一卷对卷的制程中加入索引的)。该载体基板302通常是由一种对于在一后续的步骤中被导引至该施体结构300的镭射能量的波长通透的材料所形成的。例如，该基板302可以是由一种例如是熔融的二氧化硅玻璃、硼硅酸盐玻璃、一透明的聚合物、或类似者、或是其之任意组合的材料所形成的。一般而言，该施体膜304是由一种例如是金、铝、钛、钨、铜、镍、铬、铂、钯、锗、硒、或类似者、其之氧化物、其之氮化物、其之一合金、或是其之任何其它组合的材料所形成的。然而，在其它实施例中，该施体膜304包含至少一种从由一膏、凝胶、墨水、或类似者所构成的群组中选出的材料。该膏、凝胶、墨水、等等可以选配地包含一或多个金属的胶体、微粒、晶体(例如，微晶体、纳米晶体、等等)，其可以被溶液沉积、旋转涂覆、网版印刷、刀片沉积、等等到该载体基板302之上。该施体膜304可被形成到在一从0.01μm到250μm的范围内的一厚度。该施体膜304可被形成到在一从0.1μm到250μm的范围内的一厚度。在一实施例中，该施体膜304被形成到在一从0.01μm到1μm的范围内的一厚度。在一实施例中，该施体膜304被形成到在一从0.1μm到1μm的范围内的一厚度。
图4是展示施体材料从一施体结构300到在该工件100的特点之内的露出的表面206、208及210之上的一范例的转移的横截面图。参照图4，镭射能量400如同由箭头所表示地被导引(例如，成为镭射能量400的一连续的射束、或是成为一列的激光脉冲)通过该载体基板302，以照射该施体膜304的背表面。该镭射能量400可以是聚焦或是未聚焦的。然而，一般而言，该镭射能量400的特征(例如，波长、平均功率、波峰功率、脉冲能量、脉冲重复速率、在该施体膜304的光斑尺寸、在该施体膜304的能量密度、在该射束轴以及该工件100之间的相对的移动的扫描速率、或类似者、或是其之任意组合)被选择，以便于从该施体结构300剥蚀、喷射或者是逐出该施体膜304的一部分朝向该工件100，以便于在该工件100上(例如，在一例如是该沟槽200以及该贯孔202的特点的一或多个表面上)形成一"层"沉积的材料402(亦被称为晶种材料)。
本领域的技术人员将会认识到该镭射能量400可以从和该镭射加工的射束204的镭射来源相同的镭射来源来加以提供的。然而，该镭射能量400可以从一与该镭射加工的射束204的镭射来源不同的镭射来源来加以提供的。在其中用于两个制程步骤的镭射来源是相同的实施例中，至少某些镭射参数将会是不同的。若不同的镭射被使用于两个制程步骤，则至少某些镭射参数将会是不同的。例如，该镭射加工的射束204可以提供具有一比该镭射能量400的射束所提供的脉冲的脉冲宽度短的脉冲宽度的激光脉冲。
该层沉积的材料402可以是由微粒或熔滴404所形成的，使得该沉积的层是连续或断续的。在许多实施例中，沉积的材料的微粒或熔滴404是大于通过一掺杂或离子植入制程所会产生的微粒的尺寸。在某些实施例中，该些熔滴具有一大于50nm的直径。在某些实施例中，该些熔滴具有一大于100nm的直径。在某些实施例中，该些熔滴具有一大于1μm直径。在某些实施例中，该些熔滴具有一大于或等于25μm的直径。在某些实施例中，该些熔滴具有一小于或等于25μm的直径。在某些实施例中，该些熔滴具有一小于10μm的直径。在某些实施例中，该些熔滴具有一小于2μm的直径。在某些实施例中，该些熔滴具有一小于1μm的直径。
在某些实施例中，该镭射能量400被表现为一列的激光脉冲，每一个激光脉冲具有一介于1fs到100μs之间的脉冲持续期间。在某些实施例中，该镭射能量400被表现为一列的激光脉冲，每一个激光脉冲具有一大于10fs脉冲持续期间。在某些实施例中，该镭射能量400被表现为一列的激光脉冲，每一个激光脉冲具有一介于500fs到1μs之间的脉冲持续期间。在某些实施例中，该镭射能量400被表现为一列的激光脉冲，每一个激光脉冲具有一大于800fs的脉冲持续期间。在某些实施例中，该镭射能量400被表现为一列的激光脉冲，每一个激光脉冲具有一介于1ps到500ns之间的脉冲持续期间。在某些实施例中，该镭射能量400被表现为一列的激光脉冲，每一个激光脉冲具有一短于100ns的脉冲持续期间。在某些实施例中，该镭射能量400被表现为一列的激光脉冲，每一个激光脉冲具有一介于500ps到100ns之间的脉冲持续期间。
在某些实施例中，该脉冲能量被设定为足够高的，使得单一脉冲就可以从该施体结构300的一被导引的镭射能量所照射的区域剥蚀、喷射或者是逐出该施体膜304的整个厚度。如此做可以致能该射束的快速的移动，以降低或者是最小化被施加的镭射能量的依序被导引的脉冲的重叠。根据被施加的镭射能量400的特征，材料可以在一从1mm/s到5000mm/s的范围内的速率下(例如，沿着一所要的轨迹)沉积到该工件100之上。在某些实施例中，材料在一从250mm/s到3000mm/s的范围内(例如，700mm/s)的速率下(例如，沿着一所要的轨迹)被沉积到该工件100之上。在某些实施例中，材料可以在一从500mm/s到2500mm/s的范围内的速率下(例如，沿着一所要的轨迹)沉积到该工件100之上。
尽管图4是描绘一其中单一层的沉积到该工件100之上的材料402(例如，铜)的实施例，但是本领域的技术人员将会认识到多层的沉积的材料可加以沉积在该工件100上(例如，以便于形成一堆栈的沉积的材料层)。在一堆栈之内，不同的层可以是由相同的材料(例如，铜)或是由不同的材料所形成的。当不同的材料被沉积时，一或多层的材料(例如，作用为一由氮化钛、氮化钽、等等所形成的阻障层)最初可加以沉积，并且之后一或多层的材料(例如，作用为一由铜所形成的晶种层)可以在之后加以沉积。
尽管图4是描绘一其中一层的沉积的材料402被形成在该工件100中所形成的一特点之内，而未被形成在该第一工件表面100a上的实施例，但将会认识到的是该层的沉积的材料402可被形成在一特点之外(例如是在该第一工件表面100a上)。
若一或多个特点被形成在该第二工件表面100b中，则该工件100可被翻转，并且上述的制程可加以重复以便于在该工件100上(例如，在该第二工件表面100b中所形成的一特点的一或多个表面上)形成一层的沉积的材料。(一用于两面的制程的简化的制程流程图被展示在图7中。)
在一用于一LIFT制程的替代实施例中，其并不是从该施体子结构300转移材料以形成该层的沉积的材料402，一沉积的材料(例如，一有机金属的先驱物材料、内嵌在聚合的材料中的铜或铜离子、一包含氧化铜(CuO)的膜或膏、等等)402可加以沉积到该基板100之上(例如，在该第一工件表面100a中所形成的特点之内)，并且之后利用具有一或多个足以转换该先驱物材料成为一阻障层、一晶种层、或类似者、或是其之任意组合的特征的镭射能量来加以照射。例如，一包含CuO的墨水的膜或膏(例如，100nm-100μm厚的)可以被印刷、旋转涂覆、涂层、或是刮刀，以填入该些工件特点。该CuO墨水接着可以在一液相或气相还原剂，例如是氢气、氢/氮混合物、乙醇蒸气、或甲醇蒸气的存在下，被转变成为元素铜。例如，热乙醇蒸气已经被用来将薄的CuO层还原铜(Satta等人的电化学学会杂志2003年、150(3)、G300-G306)。该些还原反应可以通过铜的中间的氧化状态来进行。
此印刷及转换制程(其亦可被称为光热电镀)可以取代相关该些实施例的任一个所叙述的LIFT步骤的任一个。在某些实施例中，此光热电镀制程可以取代或补充相关该些实施例的任一个所叙述的一LIFT步骤及/或一电镀步骤。例如，此光热电镀制程可加以执行，以取代一电镀制程、或是取代该LIFT制程以及该电镀制程两者。亦应注意的是，当上述的化学反应性藉由一镭射来加以提升时，该工件100的基板材料亦可以在该晶种层被产生时的相同的步骤期间被移除。
图5A是展示在该工件100中所形成的特点的表面206、208及210上的施体材料之上进行一电镀制程的一范例的结果的横截面图。参照图5A，具有被形成在其上的沉积的材料层的工件遭受到一电镀制程，以形成一导电的特点，例如是导电的特点500。如同在图5A中所示，导电的特点500包含一被设置在该沟槽200中的导线502、以及一被设置在该贯孔202中的导电贯孔插塞502。该导电的特点500可以是由和任何层的沉积的材料402相同的材料所形成的。例如，该导电的特点500可以是由和一先前沉积的晶种层相同的材料所形成的。该电镀制程可包含一电镀制程、一无电的电镀制程、或类似者、或是其之任意组合。
由该电镀制程所形成的一导电的特点(例如，导电的特点500)的上表面可以是凹陷的(例如，相对于该第一工件表面100a)、或是与该工件表面(例如，如同所示的第一工件表面100a)共平面的。在一实施例中，一导电的特点的上表面最初可以突出在一例如是一沟槽或贯孔的特点之外。在此种实施例中，回蚀或化学机械抛光(CMP)制程可加以执行，以平坦化或凹陷该导电的特点。
图5B是一用于在一工件100的一基板中形成及电镀一沟槽200以形成一导电线路(亦被称为一导线)的制程的一范例的简化的流程图。参考图5B，一范例的制程起始状况5A展示该工件100的基板，其可以是任意的半导体制造材料，特别是任意的晶圆或PCB工件材料、以及尤其是如同先前论述的任何介电质或玻璃材料。工件100的基板可以是刚性或挠性的。在步骤512中，该工件100被蚀刻以形成一或多个凹陷的特点，例如是一或多个沟槽200。如先前所论述的，该蚀刻可以在无微影技术或是在无微影屏蔽层之下，藉由一"直写"镭射制程来加以达成、或是该蚀刻可以藉由现有的技术来加以达成。根据该基板材料的性质以及镭射参数，该镭射制程可以是剥蚀或是非剥蚀的。
一经蚀刻的基板被展示在制程状况5B中。在某些实施例中，所产生的特点具有比该主要表面100a粗糙的底表面206以及侧壁表面208，尤其是若该基板由玻璃所组成时。若该基板是玻璃并且藉由现有的微影制程而被蚀刻，则该蚀刻制程可以额外利用一粗糙化步骤。该粗糙化步骤可以在一屏蔽位于该主要表面100a上利用一被单独导引在该沟槽200的镭射、或是该主要表面100a可被遮蔽，同时该沟槽藉由一镭射射束(具有一大于该沟槽宽度的光斑尺寸)或是藉由化学手段来加以处理。
在步骤514中，用于一LIFT制程的一施体结构被对准在该工件100之上。在某些实施例中，该施体膜304可以是一层连续的施体材料，例如是铜箔。在此种实施例中，该施体结构300的对准并不需要是精确的，即使该镭射的射束轴至该工件100以及尤其是至例如是该些沟槽200的特点的对准是精确的。在其它实施例中，该施体膜304可以是之前就藉由镭射或微影制程来加以图案化，以匹配例如是该些沟槽200的特点。在此种实施例中，该施体结构300以及特别是该施体膜304的图案化的线路的对准准确地对准至该工件100以及特别是该些特点，因而这些也准确地对准至该射束轴。制程状况5C展示该施体结构300对准至该工件100。
在步骤516中，该LIFT种晶制程被执行。制程状况5D展示该施体膜304的晶种材料被沉积到沟槽200的底表面206以及侧壁表面208之上。在某些实施例中，形成该层的沉积的晶种材料402的熔滴404是过于稀疏而无法作用为一导线502；然而，该些熔滴404可被利用作为晶种，以用于一例如是铜的电镀材料通过典型无电的沉积方法的沉积。
步骤518指明该无电的电镀步骤。在许多实施例中，该电镀材料是和该施体膜相同的材料。将会认识到的是，该电镀材料可以是一种和该沉积的材料402不同的材料，只要该电镀材料提供至该沉积的材料402的良好的黏着即可。例如，化学作用已经存在于将一金属电镀到一不同的晶种金属的上。尤其，铜、金及银、以及其的合金可以电镀到一钯晶种材料的上。在其它实施例中，如同稍后叙述的，该沉积的材料可以是足够厚且连续的，以形成一例如是导线502的导电的特点。制程状况5E展示被形成在该层的沉积的晶种材料402上的一导电材料的电镀的层508。该电镀的层508可能会包含过多的材料，其存在而超出该主要表面100a的高度。若此种过多的材料非所要的，则该过多的材料可以在一抛光步骤520中被移除，只在该些凹陷的特点中留下该电镀的层508。抛光后的电镀的层在制程状况5F中被展示为一导线510。
在某些实施例中，以上相关图1-5B所述的制程可以针对于多个工件100来加以重复。例如，在该工件100如上所述地加以处理之后(例如，其产生在图5A中所示的经处理的(或是电镀的)工件506)，一待被处理的新的工件606可被接合、焊接、黏着、或者是用其它方式固定到至该经处理的工件506，并且以上相关图1-5B所述的方法可加以执行，以产生一经处理的多个堆栈的工件600(图6)，其使得一或多个导电的特点电连接至该经处理的工件506的一或多个导电的特点。将会认识到的是，该个别的工件100可以个别地被蚀刻、种晶、以及电镀，并且接着加以彼此附接。然而，在此所述的制程，尤其是该些镭射为基础的制程使得将一未经处理的工件100堆栈在一经处理的工件506之上，并且接着处理已经接合至该经处理的工件506的在适当处的未经处理的工件100的能力变得容易。
图6是展示多个经处理的工件100及606的范例的堆栈以形成该多个堆栈的工件600的横截面图，其中在该工件606中的导电的特点的一部分接触在工件100中的导电的特点，而且是与其连续的。参考图6，该工件606可以是和该工件100相同的、或是可包含不同的基板材料。该工件606可以具有和在图5A中那些被展示为500者相同或是不同的蚀刻的特点。额外或是替代地，例如是被用来形成该导线602及/或该导电贯孔插塞604的沟槽200及/或贯孔202(图2)的特点可以是与那些在图5A中相关该导线502及/或该导电贯孔插塞504所展示者不同地加以设置。换言之，尽管该些工件506及606在布局及材料上可以是相同的，但是该些工件506及606可以具有不同的布局、或是使用不同的材料。在某些实施例中，该些工件506及606具有不同尺寸的特点，且/或该些特点可以利用不同的材料来加以电镀。图8是一用于形成一种导电的特点的多层的结构的范例的制程的流程图，并且稍后加以叙述。
图7是一用于形成一种多层的结构的范例的制程流程图，其在一工件100的一介电基板的单一层中具有两层的导电材料。在图7中所示的步骤类似于在图5B中所示的步骤，因此有关于类似的步骤的细节及变化将不会予以重复。制程状况7A展示最初的工件100。该第一工件表面100a在制程步骤712中被蚀刻。制程状况7B展示被蚀刻到该工件100的第一工件表面100a中的一沟槽200a以及一贯孔202a。
在制程步骤714中，该工件100可以被翻转、对准、以及蚀刻，以在该第二工件表面100b中形成特点。尤其，该工件100被翻转，使得侧边100b在顶端被展示。然而，本领域的技术人员将会认识到该工件100可以维持其原始的方位，并且该镭射射束可以从底部侧处理该工件100，以处理该第二工件表面100b。尤其，该镭射射束所源自于的镭射头可以重新设置，使得该镭射射束从底部处理该工件100。或者是，一第二镭射可被设置以从底部侧来处理该工件100、或是折迭镜可被利用以从一顶端安装的镭射头导引一射束，绕过在该工件100的侧边以从底部撞击该工件100。
然而，在其中该工件100的基板是透明的某些实施例中，该些镭射参数(特别是该镭射射束的焦点的高度)在某些情形中可被调整，以藉由在无不利地影响该第一工件表面100a的下首先通过该第一工件表面100a，来蚀刻该第二工件表面100b。在这些实施例的某些实施例中，该镭射射束的焦点可被设置在待被蚀刻的材料的高度处、或是超过该高度。因此，该翻转以及对准的步骤可以是选配的。
在一对于两个蚀刻步骤都维持一透明的工件100的原始的方位的替代实施例中，该第二工件表面100b可以首先藉由在无不利地影响该第一工件表面100a的下先通过该第一工件表面100a来加以蚀刻，其例如是藉由有利地选择该焦点高度以及其它镭射参数。接着，该焦点高度以及其它镭射参数可被调整，以在不翻转或是重新对准该工件100的下蚀刻该第一工件表面100a。从该镭射射束至该工件100的相同的相对的方位来镭射蚀刻该第一及第二工件表面两者的一优点是耗时的翻转以及对准的步骤可被消除，以增进处理量。制程状况7C展示被蚀刻到该第二工件表面100b之中的一沟槽200b以及一贯孔202b。
制程步骤716将该施体结构300对准在该第二工件表面100b的沟槽200b及贯孔202b之上。(本领域的技术人员将会认识到若所有的蚀刻都是在该工件处于相对于该镭射射束的单一方位下达成时，则第一工件表面100a将会先受到该LIFT程序。)经对准的施体结构300被展示在制程状况7D中。制程步骤718牵涉到一第一LIFT程序。制程状况7E展示在该沟槽200b以及贯孔202b中的一晶种层的沉积的材料402。在制程步骤720中，该工件100被翻转，并且一第二施体结构300被对准在该第一工件表面100a的沟槽200a以及贯孔202a之上。(本领域的技术人员将会认识到若所有的蚀刻都是在该工件处于相对于该镭射射束的单一方位下达成时，则第二工件表面100b将会是第二个受到该LIFT程序的。)
制程步骤722牵涉到一第二LIFT程序，并且制程状况7G展示在该沟槽200a以及贯孔202a中的一晶种层的沉积的材料402，因而有一层晶种材料402被沉积到该工件100的第一及第二表面100a及100b两者上的特点之中。制程步骤724提供无电的电镀。该电镀可以同时在该工件100的第一及第二表面100a及100b两者上的沉积的晶种材料402之上加以执行。或者是，该电镀制程可以一次在一侧上加以执行。制程状况7H展示导电材料的一电镀的层508被形成在该工件100的两侧上的沉积的晶种材料402的层上。任何过多的材料都可以在一抛光步骤726中被移除，只在该工件100的两侧上的凹陷的特点中留下该电镀层508。抛光后的电镀的层在制程状况7I中被展示为在该工件100的两侧上的导电的特点706。
图8是用于形成导电的特点的一种多层的结构800的范例的制程的流程图。在图7中所示的步骤中的某些个类似于在图5B及7中所示的步骤，因此有关于类似的步骤的细节及变化将不会予以重复。该制程状况8A展示一最初经处理的工件506，其可以类似于在图7中所示的制程结束时所展示的工件506。在制程步骤812中，一新的基板材料层800被叠层在该工件506之上。如同相关图6所论述的，该层800可以是和在该工件506中的基板材料相同的材料、或是不同的材料。制程状况8B展示该层800附接至该工件506。在制程步骤814中，该层800如先前所述地加以蚀刻，并且经蚀刻的层800被展示在制程状况8C中。制程步骤816将该施体结构300对准在该工件表面100a的沟槽200以及贯孔202之上，并且制程状况8D展示该施体结构对准在该层800之上。制程步骤818牵涉到一LIFT程序，并且制程状况8E展示在该层800中的沟槽200及贯孔202中的一晶种层的沉积的材料402。制程步骤820移除该载体基板302，并且制程状况8F展示该层的沉积的晶种材料402备妥以用于电镀。制程步骤822提供无电的电镀，并且制程状况8G展示导电材料的一电镀的层508被形成在层800中的沟槽200及贯孔202中的该层的沉积的晶种材料402上。任何过多的材料都可以在一抛光步骤824中被移除，只在该基板层800中的凹陷的特点中留下该电镀层508。该抛光后的电镀的层在制程状况8H中被展示为在该基板层800中的一导电的特点706。
图9是一用于形成导电贯孔(亦称为导电贯孔插塞)910的范例的制程流程图，其电连接至一内嵌在一例如是玻璃基板的基板之内的构件。在图9中所示的步骤中的某些个类似于在图5B、7及8中所示的步骤，因此有关于类似的步骤的细节及变化将不会予以重复。制程状况9A展示一具有一玻璃组成物基板的工件100，其在制程步骤912中被蚀刻。制程状况9B展示一被蚀刻到该工件100的工件表面100a中的特点901。在许多实施例中，该特点901具有适合用以接收一插入的构件904的长度、宽度以及高度的尺寸。换言之，该特点901的长度及宽度将会是大于或等于该插入的构件904的个别的长度及宽度。在许多实施例中，该特点901的深度将会是大于或等于该插入的构件904的高度。在某些实施例中，该特点901的深度将会是小于该插入的构件的高度，因而其上表面将会架高在该第一工件表面100a之上。
在制程步骤914中，该特点901可被处理成是黏性的。在某些实施例中，该特点901的表面可以藉由化学手段而被做成是黏性的。在某些实施例中，黏胶902可被施加至该特点901的表面。在替代的实施例中，该插入的构件904的底表面可以被化学处理成黏性的、或是黏胶可被施加至该插入的构件904的底表面。在某些实施例中，这些附接手段的一组合可被采用。该制程状况9C展示一层涂覆该特点901的黏胶902。
该插入的构件904可包含具有例如是一介电质、陶瓷、或是玻璃的任意的半导体制造材料的一基板。该插入的构件可包含简单的导电的特点906或是预先制造的电路组件。该插入的构件904可以是一预先制造的电路组件或芯片。
该插入的构件904在制程步骤916中被设置到该凹陷的特点901中，并且制程状况9D展示该插入的构件904被黏着至在该工件100中的特点901。根据相关于该特点901的尺寸的该插入的构件904的尺寸，间隙908可能会发生在该特点901的侧壁表面以及该插入的构件904的外部壁之间。在某些实施例中，过多的黏胶及/或间隔物可能会被引入该间隙908中。在某些实施例中，该些间隙908可被维持以作用于某些其它目的。在某些实施例中，该些间隙908在一基板900的一后续的分层期间被填入。
制程步骤918可包含一基板900的堆栈或是一基板900的布置到该工件100之上(以及到该插入的构件904的顶端之上)。制程步骤918可以封入该插入的构件904。该堆栈的基板900在制程状况9E中被展示。在制程步骤920中，该工件100可以与该镭射射束的射束轴对准，因而该贯孔202被钻孔穿过该堆栈的基板900以到达该些导电的特点906。经钻孔的基板900在制程状况9F中被展示，其中该些贯孔202对准且到达该些导电的特点906。
制程步骤922将该施体结构300对准在该基板900中的贯孔202之上，并且制程状况9G展示被对准在该基板900之上的施体结构300。制程步骤924牵涉到一LIFT程序，并且制程状况9H展示在该些贯孔202中的一晶种层的沉积的材料402。制程步骤926提供无电的电镀以及抛光。该抛光后的电镀的层在制程状况9I中被展示为在该基板900中的一导电的特点910，其提供一导电路径至该些导电的特点906。
先前论述的技术提供数个优于传统的PCB制程的优点。例如，上述的制程消除对于一微影制程的需求，可用于新颖而且难以处理的介电材料(例如是玻璃)，并且容许快速的制作原型。对于电镀而言，在此所述的制程远比传统使用锡/钯的电镀制程简单的。在此制程中所做出的特点的尺寸仅受限于该镭射射束的光斑尺寸。该些光斑尺寸可以是非常大的以容纳大的特点，并且小的尺寸可以被做成几乎和波长一样小的，以提供具有最小的尺寸的特点。该制程可以通过现有的机器/制程的使用而被整合到现有的生产线中。
相较于现有的制程，在此所述的技术提供优点。例如，在此所述的制程远快于在中国专利公开案号CN 101121575B中所揭露的方法，其使用1-100μm/s速度于玻璃蚀刻以及银的沉积。再者，在此所述实施例中的制程并不需要任何化学预先处理或涂层、以及在暗处中的处理，而此对于利用AgNO3来工作而言是必须的。再者，在此所述的制程可以产生没有可识别的空孔的导电的特点，因而产生具有较小电阻率的导电的特点。
在另一现有的制程中，所理解的是国际专利公开案号2011/124826A1描述一种制程是牵涉到利用金属离子来掺杂玻璃，接着是在一无电的浴中的照射，以沉积金属到该玻璃之上：一加强的制程涉及溶胶凝胶的制造、掺杂该些凝胶、以及在高温烤箱中的烘烤步骤。对比之下，在此所叙述的实施例中的制程并不需要任何特殊的玻璃化学性质、烘烤或是化学掺杂。
再者，在某些实施例中，在此所述的技术可以在一工件100的一"裸露的"表面上加以执行。在某些实施例中，一裸露的表面包含一未被涂覆一例如是黏着剂的额外的材料的工件基板，亦即一未涂覆的工件基板的一表面。在某些实施例中，一裸露的表面包含一未被掺杂为了直接的金属电镀的目的的金属离子的工件基板的一表面。在某些实施例中，一裸露的表面包含一已经被蚀刻以形成凹处，并且该些凹处的表面是未被涂覆的、以及未被掺杂为了直接的金属电镀的目的的金属离子的工件基板的一表面。
实例
实例1
为了一用于强化的电镀制程的范例的LIFT程序的展示，被提供为一具有在3μm至7μm的范围内的一厚度的铜箔的一施体膜304利用一薄层的黏着剂而被安装在一钠钙玻璃载体基板302上。该铜箔被设置成接触一具有被形成于其中的沟槽200的介电材料的表面，并且在一系列的实验上，镭射能量400的一聚焦的射束被导引穿过该载体基板302以照射该施体膜304。该聚焦的镭射能量的被导引的射束剥蚀该铜箔，并且该玻璃基板以及黏着剂容纳该被剥蚀的材料，使得该被剥蚀的材料只流入该工件特点中。在这些实验中，镭射能量400的被导引的射束具有一532nm的波长、一在从5ns到20ns的范围内的脉冲持续期间、一在从40μJ/脉冲到300μJ/脉冲的范围内的脉冲能量、以及一在射束腰部具有40μm的光斑尺寸。以上指明的参数的脉冲重复速率受到该镭射能量的射束可被偏转以移动一藉由该镭射能量的射束而被照射在该工件100的光斑所利用的速度(射束速度)的影响。例如，当操作在一30kHz的脉冲重复速率时，500-1000mm/s的射束速度提供该施体膜304的良好的覆盖，而不损坏该载体基板302。在较快的射束速度下，较高的脉冲重复速率可被采用。
实例2
并非是利用该施体结构300来形成一层沉积的材料，而是一"印刷"及转换方法被展示以种晶该些沟槽200。在实验中，一黑色氧化铜(CuO)墨水被沉积到一被提供为PCB的工件的工件特点中，并且在一系列的实验上，镭射能量的一聚焦的射束被扫描在该墨水上以驱动一化学还原反应，其产生元素铜。该墨水包含具有一约50nm的直径、分散在一包含1-十二醇及甲醇的溶液中的CuO微粒。该墨水被刷涂在该工件100之上，并且过多的墨水从该第一工件表面100a被移除，此让墨水保留在该些工件特点之内。在这些实验中，镭射能量的被导引的射束具有一532nm的波长、一在从5ns到20ns的范围内的脉冲持续期间、一在从10μJ/脉冲到100μJ/脉冲的范围内的脉冲能量、以及一在该射束腰部具有40μm的光斑尺寸。当操作在一30kHz的脉冲重复速率时，20-100mm/s的射束速度在该工件100提供在连续被照射的点之间的大的重叠。然而，应该认识到的是该化学反应可以在利用一大于30kHz的脉冲重复速率的较快的射束速度下加以实行。例如，有效的种晶已经利用一具有一1060nm的波长、一1MHz的脉冲重复速率、一在从10μJ/脉冲到20μJ/脉冲的范围内的脉冲能量、以及一在从500mm/s到2000mm/s的范围内的射束速度、针对于50μm光斑尺寸的镭射能量的射束来加以证明。
额外的实例
形成该晶种层的沉积的材料402的方法可以在平滑的(无特点的)平坦或弯曲的玻璃基板上加以实行，但是最终被形成在这些表面上的导电的特点并不如在蚀刻的凹处之内所做的导电的特点一样好的机械稳定及/或尺寸受控制的。因此，该玻璃基板的镭射蚀刻已经被采用以产生工件特点(例如，当其被电镀时，其形成例如是垫、导线、贯孔、等等的导电的结构)，接着是一或多个晶种层的形成(例如，其藉由执行一适当的种晶方法，例如是一LIFT方法或是一印刷及转换方法)。玻璃的镭射剥蚀(在此亦被称为镭射蚀刻)在一ESILODESTONETM统上来加以实行，其采用一操作在515nm的具有约800fs脉冲的持续期间的EOLITE CHINNOOKTM镭射。所用的镭射蚀刻参数包含针对于一12-15μm的光斑尺寸的一1MHz的脉冲重复速率、3μJ/脉冲以及一1000mm/s的射束扫描速率。(更慢的扫描速率可被利用，例如是500-1000mm/s。)当在聚焦于该玻璃基板的顶端下操作时，沟槽200利用约7μm宽以及5μm深的这些参数，而在单次通过中被做成在硼硅酸盐玻璃中。应注意的是，额外的通过可以已经被采用来加深该沟槽200，而不显著地影响该宽度。较窄及较浅的特点亦可以已经藉由降低该脉冲能量、或是散焦该射束来加以做成。相同的参数可以已经被使用于藉由利用一具有7μm间距的填充线的图案来产生垫以及贯孔202。该些填充线亦可以已经画有交叉影线的。贯孔202可以已经藉由施加该图案多次来加以产生，并且藉由在进行此制程时扫描该基板的Z范围，该些贯孔202的形状可被改善。随着该贯孔直径接近该玻璃片的厚度(亦即，特点比例接近1)，较大的脉冲能量可以已经被采用。盲贯孔亦可以已经利用该LODESTONETM系统(上述的)、或是ESI的NVIANTTMCO2为基础的microvia平台，采用一9.3μm的CoherentTMJ5CO2镭射来加以钻孔。
用于无电的电镀的镭射种晶如下加以实行的。一操作在30kHz以及40-200μJ/脉冲，具有约11ns脉冲宽度的Spectra-Physics HIPPOTM绿光镭射(532nm)被聚焦成一30-40μm直径的光斑至一被叠层到一玻璃片之上的薄的铜箔之上，其剥蚀该铜，并且导引被剥蚀的材料朝向所要的基板。为了制备用于此施体结构300的载体基板302，一4％的聚乙烯醇(PVA)的含水的溶液被旋转涂覆到一1mm厚的硼硅酸盐玻璃片的上，并且该膜被容许干燥数小时以产生一约1μm厚的均匀的涂层。由一10-μm厚的铜箔所组成的箔(例如从Oak-Mitsui接收到的)被接合至一35-μm的铜的"载体"层。该薄的箔利用一接近PVA的熔点操作的热压数分钟，而被叠层到该PVA层之上。对于此叠层制程而言，该10-μm铜层被设置成接触该PVA层，并且该载体侧是面向外的。在叠层之后，该载体层轻易地被剥离，此留下该薄层黏着至该支撑玻璃的载体基板302。最佳的镭射制程利用该聚焦的光斑直径的50-75％的咬合距离(bite size,在脉冲之间的射束位移)。
图10是显示利用上述的方法在一平坦的硼硅酸盐玻璃表面上的沉积的铜的一显微照片，其中在该向前转移的施体结构300以及该接收的工件100的基板之间并没有偏移。该制程利用上述的参数，其中单一激光脉冲在该工作表面具有30-μm聚焦的光斑、以及在该图10中所展示的可变的脉冲能量。该线状比例尺是100μm。图10展示该方法在低脉冲能量处具有一约50μm的分辨率(沉积的光斑直径)：在越高的脉冲能量处，该特点尺寸增加。被转移的铜被坚固地固定，并且导电的图案可以直接从此技术，利用多次通过及/或适当的间距来加以做成，尽管这些多重的沉积在平滑的玻璃表面上并不是在结构上强的。图10亦展示在该些被固定的特点之间有无束缚的铜灰尘。此灰尘轻易地藉由轻轻地擦拭该表面来加以移除。图10在2017年2月14-17日的IPC Apex Conference的一论文中被提出。
一ESI 5335TM微加工平台在需要该施体基板的精确的对准的实例中被利用于铜LIFT。该系统利用一第三谐波Nd：YAG镭射(355nm)，其具有达到90kHz的脉冲重复频率、约100ns的脉冲持续期间、约12μm的聚焦的射束直径、以及在11W左右的最大平均功率。上述相同的施体结构300以及施体膜304在适当的镭射剂量状况下加以利用，亦即其利用足够大的咬合距离以最小化对于该工件100的接收的基板的损坏、以及足够低的脉冲能量以维持该沉积的铜的良好的分辨率。其它利用不同的镭射、不同的制程参数(其包含镭射波长、脉冲持续期间、能量、脉冲重复速率、以及基板的偏移)、以及不同的向前转移基板、特别是具有不同厚度的不同的施体膜材料的向前转移制程亦已经成功地被实施用于此方法，并且可以提供低于10μm的种晶分辨率。
该些铜沉积可以作用为晶种，以用于铜的无电的电镀。若在被蚀刻的特点以及铜晶种之间在分辨率上有不匹配，则该表面的抛光的一步骤可以在向前转移之后被采用，使得铜晶种只保持在被蚀刻的特点之内。一第二抛光步骤可以在铜电镀之后被施加，以消除任何非所要的连接或是铜在镭射蚀刻的边界之外的生长。该制程的一代表性的流程图被概要地展示在图7及8中。在一薄的铜层从该无电的电镀制程沉积之后，提供远快于无电的电镀的电镀速率的铜电镀可加以实行，以建构更厚的铜层。在如同稍后叙述的替代的实施例中，该LIFT制程可以被修改以沉积适合用于直接的电镀的较厚的导电材料层，此跳过该无电的电镀步骤。
在电镀之后，抛光可被实行以制备一具有凹陷的导电的特点的平滑的表面，其适合用于进一步的层的积层。该制程可加以重复，其钻孔盲贯孔而不是穿透孔洞，以积层来制备全玻璃或是混合材料的多层结构。修改后的方法可被利用于在全玻璃的结构中制造具有内嵌的构件的结构。
上述的方法(镭射蚀刻，接着是一薄的金属箔的镭射向前转移，并且接着是电镀)亦可被应用至传统以及高效能的介电材料，并且被应用至各种金属的电镀。
一种藉由一5mm或10mm长、25μm宽的导线连接的两个1000×400μm垫的简单的设计被产生在一硼硅酸盐玻璃基板上，并且被用来进行电阻率量测。在电镀的前，该线的横截面积利用一扫描镭射显微镜而被判断出。图11A是在种晶及电镀的前，藉由一硼硅酸盐玻璃基板的镭射剥蚀所产生的凹陷的特点的一高度量测的一UV镭射扫描显微照片。图11B是藉由在此揭露的制程所产生的一电镀的导线以及垫的一显微照片。图11C是用于电阻率测试的连接至垫的5mm以及10mm导线的一照片。
在无电的电镀的后的铜沉积的电阻率量测利用四点的探针量测来加以完成。该电阻率根据以下计算出的
方程式1：ρ＝(V*σ)/(I*L) (1)
其中V是横跨该导线量测到的电压，σ是该导线的横截面面积，I是所施加的电流，并且L是该导电的特点的长度。该些导线具有一横截面是一约25μm宽以及25-30μm深的等腰三角形，其具有一量测到的3.53±0.38×10-10m2的横截面。四点的探针量测对于每一个样本在不同被施加的电流下加以实行，以测量在该电阻量测中的误差；该电阻的标准偏差是小于该平均的1％(表1)。该计算出的电阻率值是在1-1.5倍的1.68×10-8Ωm(在20℃下)的基体铜值之间。在该些电阻率量测中的误差的大部分起因于在该导电的横截面的面积上的不确定性。
表1.内嵌在玻璃中的10mm以及5mm导线的电阻率量测。
Figure BDA0001762399740000311
一也在玻璃上的被采用于0电2阻率测试的第二图案包含分开100μm间距的连接的5mm长度的导线，其具有一411.14mm的总长度。图11D是被用来做成此长的导线图案的一CAD绘图，其藉由在此揭露的制程来加以产生，并且图11E展示被蚀刻到一玻璃基板之中的此图案的一部分的一显微照片。该导线的尺寸在10个不同的位置处量测的，此产生一24.3±2.2μm的宽度、38.9±2.9μm的深度、以及6.08±0.51×10-10m2的横截面面积。对于这些尺寸而言，一由基体铜所构成的图案将会具有一10.7±0.9Ω的电阻。针对于四个这些图案利用一万用表的电阻量测给出一24.1±0.6Ω的值，大约是基体铜在此几何下所预期的值的2.25倍。图11A-11E在2017年2月14-17日的IPC Apex Conference的一论文中被提出。
使得导线内嵌在一介电材料中的一项优点是精细地控制个别的导线的几何以及在导线之间的间距的能力，藉此致能对于任何给定的图案的一更可预测的总材料(铜)体积。
图12A-12C展示具有一非常细微的间距以及可控制的深度的导线。图12A展示在一玻璃基板中的镭射蚀刻的沟槽200的一UV镭射扫描的显微照片上的重叠的深度量测。该些沟槽200是藉由在该LODESTONETM统上，1-4次通过一利用3μJ、1MHz以及500mm/s的镭射参数的镭射加工的射束所产生的。在该射束轴的一次通过之后，该第一沟槽大约是8μm宽以及7μm深的。该第二沟槽200是利用该射束轴的两次通过所做成的，该第三沟槽200是利用该射束轴的三次通过所做成的，并且该第四沟槽是利用该射束轴的四次通过所做成的。该些沟槽200的宽度在后续的通过之后被增大，并且在深度上的增量则随着通过的次数而减小，使得在第四次通过后，该沟槽是9.5μm宽以及20μm深的。该些沟槽200被分开大约10μm。图12B是在图12A中所示的沟槽已经通过在此描述的制程而被电镀以形成导线的一暗场的显微照片。图12C是在图12B中所示的电镀的导线的横截面的一显微照片。图12A-12C在2017年2月14-17日的IPC Apex Conference的一论文中被提出。
图13A-13C展示在150μm厚的硼硅酸盐玻璃中的具有133μm以及87μm直径(在镭射入口(较大的)侧)的电镀的穿透式贯孔202。在两种情形中，该侧壁角度是大约82°，使得在出口处的直径分别是85μm以及41μm。图13A是在该玻璃基板中的镭射蚀刻的穿透式贯孔的一UV镭射扫描的显微照片。图13B是在图13A中所示的穿透式贯孔已经通过在此描述的制程而被种晶及电镀的一暗场的显微照片。图13C是在图13B中所示的电镀的穿透式贯孔的横截面的一显微照片。穿透式贯孔亦已经利用该LODESTONETM镭射处理的统而在50-μm厚的Schott AF32Eco玻璃(未显示)中被钻孔，该钻孔的贯孔202具有一40μm的顶端直径以及一16μm的出口直径。图13A-13C在2017年2月14-17日的IPC Apex Conference的一论文中被提出。
施加上述的镭射为基础的玻璃蚀刻以及铜种晶的方法，一量测为20×35mm的两面的PCB图案被制备。该图案是一实际的电路设计，尽管其被缩小到约原始尺寸的25％，因而其将会配合一150μm厚的22mm×50mm硼硅酸盐玻璃盖片。图14A是在种晶及电镀之前，被镭射蚀刻到一150微米厚的玻璃基板的中的一个两面的PCB图案的一照片。在此设计中的最小特点是约35μm宽的。该设计的ESI标志、垫、导线、以及对准点利用单一组的镭射参数，在个别的多边形之内利用一7μm交叉线图案，而被加工到该玻璃中。接着，该些贯孔利用一不同组的参数来加以钻孔。该工件100被翻转，并且利用在该玻璃片的顶端上所做的对准标记来加以对准；并且在底部上的导线、垫、以及额外的文字被加工。在该向前转移制程之后，该顶表面以及底表面两者都被轻轻地抛光以从该表面移除过多的铜，只在镭射加工的区域中留下铜晶种。电镀在一无电的电镀浴中加以实行。图14B是详细描绘在图14A中的设计的一部分在电镀之后的一复合的显微照片。在图14B中，较浅色的特点是在该基板的近侧上，而较深色的特点是在另一侧上。图14B在2017年2月14-17日的IPC Apex Conference的一论文中被提出。
为了描绘功能并且获得有关于铜至一玻璃基板的黏着是否承受来自烙铁的直热的洞察，一个两层的电路板被设计及建构。所产生的电路板设计的三个触摸板的(RGB)LED展示器的一CAD绘图被展示在图15A中。在图15A中，某些特点是在该板的正面侧上，该些圆是穿透孔洞，并且该些长的直的导线中的某些个是在该板的背面侧上。图15B是在图15A中所示的触摸板的LED展示器的一简化的布线图。此以"焦耳小偷"著称的电路以一种类似一升压转换器的方式来操作，其中其取一较小的DC电压并且利用感应尖峰以经由一用于开关的晶体管以及一变压器来产生一较大的电压。该设计具有三个平行的电路，其控制一共阴极的RGB LED的一个别的色彩，并且一电阻性触摸板启动每一个电路。一1.5V钮扣电池被用来供电该电路，并且该开关频率被量测到大约是400kHz。尽管该电路本身具有一相当低的部件数，因而并不需要一种两层的PCB设计，但是一个两层板被设计以展示产生电镀的穿透孔洞的功能。在该板上的线路宽度范围是从100到400μm(4mils到16mils)，其在无利用上述方法的问题下加以产生。
在该电路板的组装期间，铜至该玻璃基板的黏着的质量被观察到是类似于铜在FR4上的质量。并没有剥离的线路或垫，并且某些垫进行多个温度周期(高达大约300℃)，而无任何问题。图15C、图15D以及图15E是藉由在此所述的制程所做成的图15A的LED展示器的个别的触摸板的照片影像，其藉由一手指触碰来点亮个别的LED。该系列的照片展示每一个触摸板启动单一LED。图15A-15E在2017年2月14-17日的IPC Apex Conference的一论文中被提出。
多层PCB架构可以藉由对准及胶合额外的玻璃层到电镀的玻璃层之上并且重复在以上概述的方法来加以积层。图16A及16B展示盲贯孔的钻孔、种晶以及电镀，以便于积层多个玻璃层。图16A及16B是藉由不同个别的镭射统钻孔，并且接着藉由先前论述的制程种晶及电镀的穿透及盲贯孔的多层的结构的横截面的显微照片。尤其，参考图8、16A及16B，一具有20μm深的图案、200μm直径的垫、以及50μm直径的穿透贯孔利用操作在1MHz、3-4μJ、在1m/s的LODESTONETM镭射微加工的统，而被做成在Schott AF32-ECO玻璃工件100中。该镭射蚀刻的工件100接着如先前例如是相关图8所述地加以种晶及电镀。该种晶及电镀后的工件506在图16A中被描绘为底部的基板。光学黏胶被旋转涂覆到一第二玻璃的工件800之上，使得该黏胶的厚度小于5μm，并且此玻璃的工件800(图8)接着被黏贴至该电镀后的工件506。该图案被对准(例如是藉由将该射束轴对准至该电镀后的工件506的特点)，并且盲贯孔被钻孔一路穿过该工件800，使得该玻璃被移除，而不损坏在该电镀后的工件506中的在下面的铜垫。该LODESTONETM镭射微加工的系统利用类似于那些用于在该工件100中的穿透孔洞的参数，而被用来执行该盲贯孔的钻孔。藉由该LODESTONETM镭射微加工的统钻孔的种晶及电镀后的多层的结构的横截面被描绘在图16A中。或者是，对于中IR波长的铜的高反射度以及玻璃的高吸收的横截面使得ESI的NVIANTTM统是用于此应用中的盲贯孔的钻孔的一理想的解决方案。具有一50μm的顶端直径以及35μm的底部直径的贯孔利用该NVIANTTM镭射微加工的统钻孔的。藉由该NVIANTTM镭射微加工的统钻孔的种晶及电镀后的多层的结构的横截面被描绘在图16B中。图16A及16B在2017年2月14-17日的IPC Apex Conference的一论文中被提出。
额外的讨论
除了描述一种只具有很少目前的微影及湿式制程的限制的独特的用于产生PCB及IC封装的方法之外，在所揭露的实施例中叙述的制程代表一种用于将玻璃介电材料引入传统的PCB生产线中的方便的方法。举例而言，一种具有一高频的玻璃层的多层板可以藉由首先应用在此所述的蚀刻、种晶以及电镀的技术至一薄的玻璃基板，接着是额外的玻璃或较传统的介电质的叠层到该玻璃层的上来加以积层。该些叠层的层接着可以利用典型的制程来加以蚀刻、钻孔以及电镀。再者，在此揭露的方法可加以修改，以在全玻璃的结构中制备内嵌的构件。
在此所述的方法以及典型的PCB制造技术的间的一比较点是不同于典型的制程，在此所述的方法并不需要微影步骤、一用于无电的电镀的触媒、以及铜蚀刻步骤。
例如，并非是进行微影步骤，导线、垫以及贯孔的图案可以直接藉由一镭射而被蚀刻到该介电材料中。该些特点的导线宽度及间隔是仅受限于处理的镭射、参数、以及该镭射-材料的相互作用的物理。并非是开发一组完全新的化学作用/材料以用于进一步改进PCB特点的小型化，在激光技术、脉冲成形、以及射束定位上的进步可以驱动此趋势。再者，锡及钯的化学作用可以从该无电的电镀制程被移除。清洗、调节、微蚀刻、触媒的预浸、触媒活化、以及加速步骤都从该无电的电镀制程生产线被移除。危险及昂贵的化学品亦从该制程串流被移除。最后，并不需要铜蚀刻。藉由在此揭露的种晶技术以及电镀技术沉积的铜是代表在该PCB的一特定层中的全部的铜。
因此，所揭露的制程代表一种"绿色化学"方法，亦即一种目标是最小化危险材料的使用及处置的方法(最佳的绿色化学方式是那些完全避开危险材料的方式)。所揭露的制程亦提出相当大的基底材料节省的机会，其中玻璃比起目前的高频介电质是高达100倍更负担得起的、以及通过不具有热微影叠层制程的能量节省。即使在无针对于全玻璃或是玻璃核心的PCB的探索用于该镭射种晶制程的制程速率、处理量、以及能量及材料需求相较于典型的PCB制造的那些需求的全生命周期的分析下，在该两种制程之间的一项大差异仍然是相当明显的：目前现有的方法并没有用于将玻璃介电质纳入到传统的PCB制造生产线中，并且在此所述的方法提供一允许有此种制造的途径。
将会受益的PCB应用包含任何具有需要受控制的阻抗的长的线路的构件、包含用于移动电话的天线的高频的构件。
该些实验中的许多实验的一般状况，除非另有指明
除非另有指明，否则该些实验中的许多实验采用以下的设备及材料。玻璃的大部分的镭射蚀刻在一ESI LODESTONETM镭射微加工的统上加以实行。用于该些实验中的许多实验的典型的玻璃基板是显微镜的盖片(钠钙或硼硅酸盐玻璃)，藉由利用甲醇来冲洗并且利用一透镜擦拭器来擦干而被清洁的，并且只用戴手套的手来传输。对于许多实验而言，一具有7μm间距的90°交叉线图案用于填入在镭射蚀刻图案中的多边形内。某些贯孔藉由重复该交叉线图案一些次数、或是藉由一赛道图案的施加所做成的。对于该些实验中的某些实验，被使用作为展示器的150μm厚的玻璃片是由Ted Pella Inc.所销售的Schott D263M玻璃盖片，亦即一具有低的铁含量的硼硅酸盐玻璃。该50μm玻璃由Schott体贴提供的，并且是AF32ECO，其一种无碱金属的玻璃，其具有一热膨胀数匹配硅的热膨胀数以用于芯片封装的应用。
所有使用的溶剂及电镀化学品都是试剂级。五水硫酸铜(Copper sulfatepentahydrate)、酒石酸钾钠(potassium sodium tartrate)、甲醛、以及氢氧化钠从Sigma-Aldrich购得的。铜种晶藉由镭射照射被安装在一1mm厚的显微镜载片之上的铜箔来加以实行。用于该些实验的铜箔由Oak-Mitsui所提供的。该些箔是在一35μm载体层下10μm厚的。该箔被保持平坦的，并且藉由将其叠层到一具有一1μm厚的聚乙烯醇层的玻璃片之上来加以支承，并且该载体层就在实行向前转移的前被移除。无电的铜电镀在种晶之后，利用标准的配方来加以实行。一典型的无电的铜电镀配方利用蒸馏水作为该溶剂，五水硫酸铜作为该铜来源，酒石酸钾钠作为一螯合剂(chelator)，并且甲醛作为一还原剂(reductant)。该含水的溶液的pH利用氢氧化钠来提高，以调整还原电位来驱动该电镀反应。该电镀在室温下，在一200ml烧杯中以200rpm的磁力搅拌下加以实行的。
轮廓量测是在一Keyence VK9700扫描镭射显微镜上加以实行的。雕刻的特点的横截面利用该VK分析应用程序版本3.1.0.0来加以分析。对于电阻率量测而言，横截面面积在导线中的10个不同的位置处量测以获得一平均值，其在±1σ下得到报告。四点的探针量测采用一Agilent E3612A DC电源供应器，以用于横跨电镀的特点建立从50到200mA的电流，并且记录该电压降。对于每一个电镀的特点所报告的电阻率值是在不同施加的电流下的四个量测的平均。
更多额外的讨论
对于某些实施例而言，该施体膜304可以具有一小于1μm的厚度，其可以使得在该晶种层沉积制程期间的精确控制变得容易。然而，此种薄的施体膜304的使用限制到可从该施体结构300上的单一处加以沉积的晶种材料量。因此，多次通过可加以实行来将一充分的材料量积层到该工件100之上。
在某些实施例中，以上论述的LIFT技术利用单一激光脉冲来将材料从该施体结构300转移至该工件100。在不束缚到任何特定的理论下，据信该激光脉冲在该施体膜304以及该载体基板302之间的接口处，被该施体结构300所吸收，并且在数奈秒内，该能量被转换成加热该施体膜304的材料。一熔体前缘开始传播通过该施体膜304，并且若该施体膜304是足够薄的(或是若该镭射能量密度是足够大的)，则该熔体前缘将会在热扩散下降温度到低于该施体膜304的熔点的前先到达该施体膜304的正面侧。一旦该熔体前缘到达该施体膜304的正面后，该施体膜304的材料的液滴可以从该载体基板302被排出。通常，施体材料的排出藉助于一在该施体膜304以及该载体基板302之间的接口处所累积的大压力，该压力产生自该施体膜304的材料的蒸镀、该选配或动态的释放层、或是其它牺牲层。在一非所要的高镭射能量密度下，一非所要的施体材料量可能会非所要地以蒸气从该施体膜304被排出，而不是以一液体被排出，因而该沉积的材料的几何可能会变得更加难以控制。在一非所要的低镭射能量密度下，该熔体前缘将不会传播至该施体膜304的正面，因而没有材料会被转移至该工件100。随着施体膜的厚度增加到超过1μm(或是在1μm左右)，和一被传递的激光脉冲相关的镭射能量密度将会相应地被增大，此可能会产生该沉积的晶种材料在该工件100上的降低的分辨率、以及在该施体膜304以及该载体基板302之间的接口处的较高的压力。
在另一实施例中，以上论述的LIFT技术可以利用多个激光脉冲或是多个镭射来源，以达成该沉积的材料的子光斑尺寸的分辨率。例如，一镭射来源可被利用以熔化一光斑的施体膜，并且一第二来源被采用以转移该被熔化的施体材料。
在又一实施例中，以上论述的LIFT技术可以利用准连续波(QCW)镭射装置，以用于比1μm(或是在1μm左右)厚的施体膜的受控制的LIFT。QCW镭射利用数十到数百MHz的脉冲重复频率(PRF)。近来，具有平均功率>100W的QCW绿光镭射已经变成是可供利用的。在QCWLIFT下，来自该QCW镭射的个别的脉冲并不足以触发一向前转移事件，但是该PRF是足够大的，该热化的脉冲能量无法在下一个脉冲到达之前，完全地扩散在该施体膜304之内。因此，每一个后续的脉冲有一热能的积聚，使得在已经传递一充分数量的脉冲之后，该熔体前缘将会到达该施体膜的正面侧。不同于单一脉冲LIFT，QCW LIFT的多个脉冲代表该施体膜304的一更温和且更受到控制的加热，因此其容许有该向前转移制程的更佳的控制。例如，该些脉冲能量可以在照射期间动态地加以改变，以精细地调整该制程。此种程度的控制是单一脉冲LIFT所无法提供的。因此，从该施体膜304喷射的材料的喷射速度、温度、以及组成物可加以控制，此最终影响到该沉积的材料的几何。再者，因为QCW镭射操作在一相当高的平均功率下，因此QCW LIFT制程可以按比例增加到适合多边形扫描仪的速度，以用于大的填充因子的图案的产生。
在一实施例中，一QCW LIFT制程可以牵涉到施加一充分数量或是其它预设数量的脉冲，以将该施体膜304加热到接近该向前转移状况(例如，接近该熔体前缘传播至该施体膜304的正面所在的点)，并且接着在该施体膜304的材料开始向前流动时的期间(或是就在开始之前)，改变该脉冲能量。此将会改变该材料的温度及速度，因而影响该沉积的材料的几何。声光的装置可以每1μs(或是在1μs左右)或是更短地(例如，每数百奈秒)加以驱动，以将一激光脉冲定位到一独特的位置。用于每一个体积像素的沉积的实际的持续期间依据该些镭射参数、材料特征、以及材料几何而定。
为了试图增加所传递的晶种材料量，用于强化的铜向前转移的初步的实验是利用来自一IPG 200W QCW镭射的一镭射能量400的射束来加以实行，该镭射操作在50MHz、1.4ns的脉冲持续期间、140W的平均功率、以及聚焦到一30μm直径的射束腰部。这些实验的结果被展示在图17A-17C中。尤其，图17A是藉由一经修改以沉积更多离散及/或更大量的被转移的材料的LIFT制程所沉积的铜的一高度图的一UV镭射扫描的显微照片；图17B是藉由一经修改以沉积更多离散及/或更大量的被转移的材料的LIFT制程所沉积的铜的一横截面的一显微照片；并且图17C是藉由一经修改以沉积更多离散及/或更大量的被转移的材料的LIFT制程所沉积的铜的一俯视图的一显微照片。单一无泼溅的体积像素从一10μm厚的施体膜沉积的，其约20μm宽以及10-20μm高的。每一特点的总照射时间是2μs。该些沉积的横截面展示它们是由固体的铜所组成的，其中并无空孔被观察到。熟习技术者将会注意到的是，该些特点的高度大于该膜厚度，并且该特点的宽度小于该聚焦的光斑直径。此情况可以是当该熔体前缘到达该施体膜的正面侧时，该施体膜的熔化的区域的几何的一结果(一宽的熔化的区域在该载体基板/施体膜的接口处被观察到，并且一窄开口在该熔体前缘到达该施体的正面侧处被观察到)。根据这些结果，此方法可被用来充分地印刷用于电路板图案的铜并且填入贯孔，而不需要任何的铜电镀制程。
将该制程从单一体积像素按比例放大至导线以及更复杂的特点可以用两种不同的方式广泛地加以实行。在一第一种方法中，个别的体积像素彼此相邻地被印刷，并且该镭射在体积像素的间被闸控关断，同时该样本及/或射束被重新定位以用于下一个体积像素。该些体积像素可以被设置成接触的，以产生导电的特点。图18是此种范例的替代的LIFT制程的流程图，其展示用于逐体积像素地沉积一图案的镭射闸控。参考图18，制程状况18A展示该镭射能量1800的射束的一"开通"状况，其中在制程步骤1812中，一或多个激光脉冲被容许传播通过该载体基板302以撞击该施体膜304，并且造成该施体膜材料至该工件100的转移。制程状况18B展示在该镭射处于一"关断"状况下的施体材料的沉积的体积像素1802，其中一或多个激光脉冲被阻挡(例如是藉由一声光的装置加以阻挡)，因而避免撞击到该施体材料。(该镭射在该"关断"状况期间可以实际上加以关闭，但是传统上很少如此做。)在制程步骤1814中，该射束轴、施体结构300、及/或该工件100相对于彼此被移动，因此该镭射能量的射束被对准来撞击在该施体膜上的一个新的位置。此射束对准在制程状况18C中被展示。在制程步骤1816中，激光脉冲撞击该施体膜并且转移施体材料以形成一体积像素1802a，该体积像素1802a相邻先前沉积的体积像素1802，以产生一细长的导电的特点。本领域的技术人员亦将会认识到体积像素1802a的转移可被设置以在先前沉积的体积像素1802的顶端上增加施体膜材料，以增加其高度及横截面面积，而不是延伸其长度。此高度延伸可以在一用以延伸其长度之后续的体积像素转移之前先被完成。尽管该高度延伸可以通过在一第一次通过的沉积的体积像素之上的该镭射射束轴的一第二次通过加以达成，但是在单次通过期间增加该高度可以有益于当较高的沉积是所要情形时的处理量。制程状况18D展示该体积像素1802a被沉积成相邻并且连结该体积像素1802。该射束轴、载体结构300、及/或工件100的相对的移动可以单独利用工作台来加以实行(具有长的定位时间)、或是利用工作台再加上振镜来加以实行，此产生每秒数千点、或是纳入一声光的偏转器以进一步增加带宽。
在一第二种方法中，该镭射被闸控开通，并且快速的射束控制被利用。维持和相关图17A-17C所施加的相同的剂量可能会需要以15m/s左右来移动该射束，此或许会要求有一多边形扫描仪。在此例中的一可能的情节是个别的体积像素并不被转移，而是一稳定串流的熔化的材料从该施体结构300被转移至该工件100。图19是一范例的替代的LIFT制程的流程图，其展示一射束轴的连续相对的运动，以用于沉积一图案。参考图19，制程状况19A展示该镭射能量1900的射束的一"开通"状况，其中在制程步骤1912中，该些激光脉冲被容许传播通过该载体基板302以撞击该施体膜304，并且造成该施体膜材料至该工件100的转移。制程状况19B展示在该镭射仍然处于该"开通"状况下的施体材料的沉积的材料1902。在制程步骤1914中，该射束轴、施体结构300、及/或该工件100相对于彼此被移动，因此该镭射能量1900的射束被对准来撞击在该施体膜304上的一个新的位置。此射束对准在制程状况19C中被展示，其中额外的施体材料被加到该沉积的材料1902a。在制程步骤1916中，激光脉冲继续撞击在又一位置处的施体膜304，并且转移更多该施体膜304的材料以形成一连续细长的导电的特点。如先前所论述的，本领域的技术人员亦将会认识到施体材料的转移可被设置以在先前沉积的材料的顶端上增加施体膜材料，以增加其高度及横截面面积，而不是延伸其长度。
上述的QCW LIFT制程是可扩充至远高于利用具有在数十到数百kHz的领域中的PRF的镭射所可能有的射束定位速度。该QCW LIFT方法亦显露出使得相当厚的施体膜(例如，具有大于1μm的厚度)的使用变得容易，并且容许有较厚的沉积。平均功率在照射期间的动态控制提供该制程一种程度的控制，其利用单一脉冲的LIFT方法所不可得的。该QCWLIFT方法亦致能高于该施体膜的厚度的沉积的特点的形成，此似乎是(在不束缚至任何特定的理论下)当该熔体前缘到达该施体膜304的正面侧时，该熔化区域的独特的几何的一结果(由于来自多个脉冲的热能在该载体基板/施体膜界面处的累积)。
更多额外的讨论及实例
透明的导电电极(TCE)被使用在包含显示器、触控屏幕、太阳能电池、光检测器、以及防雾装置的各种电子应用中。最广泛使用的TCE是掺杂锡的铟氧化物(ITO)。该材料通常是被真空溅镀到一通常是玻璃的透明基板之上，并且此材料的流行由具有约10Ω□-1(奥姆每平方)的片电阻以及超过90％的透射率的ITO薄膜所引发的。该材料的价格受限于铟的价格、一种占地壳中0.05ppm的相当稀有的元素，并且2007年时只被生产约400吨/年。英国皇家化学学会已经声明铟的供应可能在本世纪末就枯竭。再者，该些膜是脆性的，因而无法修正来朝向挠性的应用。因此，一些研究团体目前正努力于用于产生透明的导电材料的替代的策略，其利用地球上丰富且挠性的材料。
有数种用于利用地球上更丰富的材料来取代ITO的策略：微米及纳米线金属(值得注意的是铜或银)的网格、石墨烯膜、纳米碳管网络、以及导电的聚合物膜(例如PEDOT：PSS)。在这些之中，金属网格以及纳米线膜(整体称为导电的网络)呈现最佳的透射率及片电阻值的某些个，同时提供最低的制程及材料成本。这些制程可被分成样版及非样版为基础的制程，其中该些样版为基础的方法依赖微影，而该些非样版的方法具有构成的部分的随机对准，其利用旋转涂覆、浸渍涂覆、或是喷雾涂覆。
数种镭射为基础的方法已经被采用于制备透明的导电网络。一种镭射直写的方法由Paeng等人所采用，以用于薄的铜透明的导体的制造(先进材料期刊2015年,27,2762)。一安装在玻璃或是挠性的基板之上的薄的铜膜的选择性的镭射剥蚀加以实行，其留下一具有83％透射率以及约17Ω□-1的片电阻的导线网格网络。Lee等人通过NiO纳米粒子的镭射为基础的还原的烧结来制备Ni网络，以制备约40nm深的镍的导线，其分别是10μm宽的(ACSNano期刊2014年,8,9807)。该图案的透射率可以藉由修改沉积的特点的间距来加以控制。
在此揭露的蚀刻、种晶、及/或电镀方法是非常适合来在刚性及挠性的基板上(或是在其中)建构透明的导电的特点。一用于建构透明的导电的特点的范例的制程可以是类似于那些在图5B、7、8、18及19中所示者。LIFT文献是广泛的，并且描述该制程可以用一些方式来加以控制所藉由的手段，以在变化的速度及温度下喷射具有变化的尺寸的液滴。在许多实施例中，在此所述的强化的LIFT程序可以使用远比那些常见于该文献者厚的施体膜304，其容许沉积较大量的材料，但是可能会显著地依赖较高的镭射能量密度及/或剂量。该些特点的几何及连接完全是藉由镭射处理参数来加以决定，此给予针对于调整该透明的导体的电性及光学性质的大的弹性。
在其中沉积的材料的熔滴404是过于稀疏的而无法制备一导电的图案的实施例中，它们可以通过典型的无电的沉积方法而被利用作为用于铜或其它金属材料的沉积的晶种。在电镀之后，过多的材料可被抛光掉，只留下凹陷的电镀的特点。在其它实施例中，例如是相关图18及19所论述的，该沉积的材料可以是足以形成所要的导电的特点。抛光可能是所期望的，以移除沉积超出该些凹陷的特点的任何过多的金属材料。
数种导线网格设计藉由一类似于在图5B中所示者的制程来加以建构。该些导线网格设计在玻璃基板上包含具有10μm宽的导线以及可变的间距的交叉线的图案。这些图案具有小于1Ω□-1(奥姆每平方)的片电阻以及超过90％的透射，其远超出针对于具有类似透射率的片电阻的典型的ITO的效能。微观的缺陷在该电镀之后被观察到，并且其代表富有成效的空间以用于该制程的进一步优化，其将会致能更小的导线尺寸。
图20A是该导线网格图案的一交叉的高度量测的一UV镭射扫描的显微照片。在该显微照片的边缘处的记号标记代表一100μm的间隔。图20B是展示和图20A相关的导线及交叉的轮廓量测的图。该导线的轮廓量测利用上方的实线来描绘，并且该些导线的交叉的轮廓量测利用下方的虚线来描绘。图20C及图20D是展示一导线网格设计的相对的通透性的照片影像。图21A及图21B是展示一沉积在一透明的玻璃基板的两侧上的导线网格设计的相对的通透性的照片影像，其中重叠的垫是在中间。
图22是藉由在此揭露的方法所产生的一触摸板的一显微照片，并且图23是藉由在此揭露的方法所产生的一导线网格设计的显微照片。参考图22及23，该些显微照片具有10倍的放大，并且展示具有200μm间距的导线网格设计，但是其在该些导线中具有一些微观的缺陷。
所述的制程提供一些优于现有的努力的优点，以制备下一代透明的导电材料。相较于纳米线的方法，其被发现有较高的导电度以及光透射，其全部同时都避免掉和这些方法相关的合成化学、湿式处理步骤、以及烧结。再者，有关铜纳米线的氧化的顾虑被消除。相较于ITO、石墨烯、导电的聚合物、纳米碳管、或是银基的方法(银纳米线膜、或是纳米粒子膏)，该制程具有非常低的材料成本。最后，并没有例如和薄膜的沉积方法相关的高度真空沉积、惰性气体、等等的特殊的环境状况是必须的。
结论
先前的内容是举例说明本发明的实施例，因而并不是欲被解释为其之限制。尽管一些特定的范例实施例已经参考该图式来加以叙述，但是本领域的技术人员将会轻易地认识到许多对于所揭露范例实施例及实例的修改以及其它实施例都是可能的，而不实质脱离本发明的新颖的教示及优点。
于是，所有的此种修改都欲被纳入在如同于权利要求书中所界定的本发明的范畴内。例如，本领域的技术人员将会认识到任何句子或段落的目标都可以和其它句子或段落的一些或是全部的目标组合，除非其中此种组合是相互互斥的。
因此，本发明的范畴应该藉由以下的权利要求来加以决定，其中该些权利要求的等同物被纳入于其中。

Claims (37)

1.一种在基板上形成导电金属结构的方法，其包括：
在第一镭射制程中，导引镭射能量的射束到工件上以形成在该工件内的凹陷，其中该工件包括主要表面，且其中该凹陷包括从该主要表面延伸的侧壁表面；
在第二镭射制程中，在该凹陷内形成晶种层，其中形成该晶种层包含导引镭射能量的射束到晶种材料之上，其中形成该晶种层包括：
设置施体结构，其包括对于该镭射能量的射束是通透的载体基板以及施体膜，其中该施体膜面向该工件；以及
导引该镭射能量的射束通过该载体基板以撞击该施体膜的部分，使得被该镭射能量的射束所撞击的该施体膜的至少一部分被转移离开该载体基板而作为复数个液滴且被转移到该工件之上，
其中在该第二镭射制程中，该晶种层形成在该凹陷的该侧壁表面上；以及
利用该晶种层作为晶种来执行电镀制程，以在该晶种层上形成导电的特点。
2.如权利要求1所述的方法，其中该工件包括玻璃基板。
3.如权利要求1所述的方法，其中该工件包含基板，该基板包含由以下所组成的群组所选出的至少一者：氧化铝、铝氮化物、铍氧化物、玻璃陶瓷、玻璃接合的陶瓷、聚合物、玻璃填充的聚合物以及玻璃纤维强化的聚合物。
4.如权利要求1所述的方法，其中该晶种层直接接触由该凹陷所暴露的该工件的部分。
5.如权利要求1所述的方法，其中该凹陷的表面的粗糙度是大于该凹陷外侧的该工件的表面的粗糙度。
6.如权利要求1或2所述的方法，其中该晶种层是无机的。
7.如权利要求1或2所述的方法，其中该晶种层包括铜。
8.如权利要求1或2所述的方法，其中形成该晶种层包括沉积晶种材料的熔滴，其中该熔滴具有小于10μm的直径。
9.如权利要求1或2所述的方法，其中执行该电镀包括执行无电的电镀制程。
10.如权利要求1或2所述的方法，其中该导电的特点包括铜。
11.如权利要求1所述的方法，其中该导电的特点被形成在该凹陷中，并且其中该导电的特点具有小于12μm的宽度。
12.如权利要求11所述的方法，其中该导电的特点被形成在该凹陷中，并且其中该导电的特点具有小于或等于5μm的宽度。
13.如权利要求1或2所述的方法，其中该工件包含工件基板，其中多个导电的特点在小于或等于12μm的间距下被形成在该工件基板中。
14.如权利要求1或2所述的方法，其中该导电的特点包括铜，并且其中该导电的特点的电阻率是小于或等于基体铜的电阻率的1.5倍。
15.如权利要求1或2所述的方法，其中该工件包含具有一厚度的工件基板，并且其中该导电的特点具有等于该工件基板的厚度的深度，以形成穿过该工件基板的导电的穿透孔洞。
16.如权利要求1或2所述的方法，其中该导电的特点的任何横截面当通过在150倍放大下的光学显微镜观看时呈现没有空孔的。
17.如权利要求1或2所述的方法，其中该镭射能量的射束具有短于550nm的波长。
18.如权利要求1或2所述的方法，其中该镭射能量的射束的特征是小于200kHz的脉冲重复速率以及小于20W的平均功率。
19.如权利要求1所述的方法，其中形成该晶种层包括通过将该镭射能量的射束导引到该晶种材料上而只在该凹陷中形成该晶种层。
20.如权利要求1所述的方法，其中该施体结构在该晶种层的形成期间接触该工件。
21.如权利要求1所述的方法，其中该施体结构在该晶种层的形成期间和该工件间隔开。
22.如权利要求1或2所述的方法，其中形成该凹陷包括将镭射能量的射束导引到该工件。
23.如权利要求1或2所述的方法，其中该施体膜具有从0.01μm到250μm的范围内的厚度。
24.如权利要求1或2所述的方法，其中该施体膜具有大于或等于1μm的厚度。
25.如权利要求1或2所述的方法，其中该镭射能量的射束是脉冲式镭射能量的射束。
26.如权利要求1或2所述的方法，其中准连续波(QCW)镭射被采用以提供该镭射能量的射束。
27.如权利要求1或2所述的方法，其中该导电的特点是导线网格。
28.如权利要求1或2所述的方法，其中该工件以及该导电的特点呈现大于或等于90％的光透射。
29.如权利要求1或2所述的方法，其中该工件是挠性的。
30.如权利要求1所述的方法，进一步包括在该工件内形成穿透贯孔，其中形成该晶种层包括在该穿透贯孔内形成该晶种层。
31.如权利要求30所述的方法，其中该导电的特点是在该穿透贯孔的一端处暴露。
32.一种在基板上形成导电金属结构的方法，其包括：
相邻工件来配置施体结构，该施体结构包括对于镭射能量的射束为通透的载体基板以及施体膜，其中该施体膜面向该工件；以及
执行镭射诱导向前转移(LIFT)制程，其藉由：
导引该镭射能量的射束通过该载体基板而到该施体膜的第一位置之上，其中该镭射能量的射束的特征足以在该施体膜的第一区域内产生熔体前缘，该熔体前缘从在该载体基板和该施体膜之间的接口延伸到该施体膜与该接口相对的一侧；以及
在该施体膜的该第一区域内产生该熔体前缘之后，导引该镭射能量的射束通过该载体基板以撞击该施体膜的第二位置，其中该镭射能量的射束的特征足以使该熔体前缘从该施体膜的该第一区域延伸到该施体膜的第二区域，
其中该镭射能量的射束具有大于10MHz的脉冲重复速率以及大于100W的平均功率。
33.一种在基板上形成导电金属结构的方法，其包括：
相邻工件来配置施体结构，该施体结构包括载体基板以及施体膜，其中該载体基板对于镭射能量的射束是通透的，以及其中该施体膜面向该工件；以及
藉由沿射束轴导引该镭射能量的射束使得该镭射能量的射束被传送通过该载体基板并到该施体膜之上，来执行镭射诱导向前转移制程以将该施体膜的部分转移到该工件上，
其中执行镭射诱导向前转移制程进一步包括在将该施体膜的该部分转移到该工件上时，在该施体结构以及该射束轴之间造成相对的移动，以使得：
该镭射能量的射束照射该施体膜的第一位置以在该施体膜的第一区域内产生熔体前缘，该熔体前缘从在该载体基板和该施体膜之间的接口延伸到该施体膜与该接口相对的一侧；以及
在该施体膜的该第一区域内产生该熔体前缘之后，该镭射能量的射束照射该施体膜的第二区域以使该熔体前缘从该施体膜的该第一区域延伸到该施体膜的该第二区域。
34.如权利要求33所述的方法，其中该施体膜的厚度大于1μm。
35.如权利要求33所述的方法，其中在该施体结构以及该射束轴之间造成相对的移动包括移动该射束轴。
36.如权利要求35所述的方法，其中移动该射束轴包括使用旋转的多边形反射镜偏转该镭射能量的射束。
37.如权利要求35所述的方法，其中移动该射束轴包括使用声光的偏转器偏转该镭射能量的射束。
CN201780011096.3A 2016-03-31 2017-03-31 用于导电电镀的镭射种晶 Active CN108604575B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662315913P 2016-03-31 2016-03-31
US62/315,913 2016-03-31
US201662407848P 2016-10-13 2016-10-13
US62/407,848 2016-10-13
PCT/US2017/025392 WO2017173281A1 (en) 2016-03-31 2017-03-31 Laser-seeding for electro-conductive plating

Publications (2)

Publication Number Publication Date
CN108604575A CN108604575A (zh) 2018-09-28
CN108604575B true CN108604575B (zh) 2023-05-26

Family

ID=59966483

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780011096.3A Active CN108604575B (zh) 2016-03-31 2017-03-31 用于导电电镀的镭射种晶

Country Status (7)

Country Link
US (1) US10957615B2 (zh)
EP (1) EP3437127A4 (zh)
JP (2) JP2019514207A (zh)
KR (1) KR102437034B1 (zh)
CN (1) CN108604575B (zh)
TW (2) TWI757279B (zh)
WO (1) WO2017173281A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102391800B1 (ko) * 2018-06-15 2022-04-29 주식회사 엘지화학 비정질 박막의 제조방법
US11167375B2 (en) 2018-08-10 2021-11-09 The Research Foundation For The State University Of New York Additive manufacturing processes and additively manufactured products
US11780210B2 (en) * 2019-09-18 2023-10-10 Intel Corporation Glass dielectric layer with patterning
DE102019133955B4 (de) * 2019-12-11 2021-08-19 Lpkf Laser & Electronics Aktiengesellschaft Verfahren zur Herstellung einer Verbundstruktur aus mindestens einer leitfähigen Struktur
EP4140042A4 (en) * 2020-04-23 2024-04-24 Akash Systems Inc HIGH-EFFICIENCY STRUCTURES FOR ENHANCED WIRELESS COMMUNICATIONS
LU102294B1 (en) * 2020-12-17 2022-06-21 Fyzikalni Ustav Av Cr V V I A method and a device for assembly of a nanomaterial structure
US11877398B2 (en) * 2021-02-11 2024-01-16 Io Tech Group Ltd. PCB production by laser systems
CN113410339B (zh) * 2021-06-18 2023-08-15 中科检测技术服务(重庆)有限公司 一种高稳定性纳米铜导电薄膜的制备及其应用
EP4201574A1 (en) * 2021-12-27 2023-06-28 Wuhan Dr Laser Technology Corp., Ltd. Pattern transfer printing of multi-layered features
KR20240031738A (ko) * 2022-09-01 2024-03-08 주식회사 익스톨 관통 비아 금속 배선 형성방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011129345A (ja) * 2009-12-17 2011-06-30 Fujifilm Corp 光熱変換シート、並びに、それを用いた有機電界発光素材シート、及び有機電界発光装置の製造方法
TW201525166A (zh) * 2013-10-14 2015-07-01 Orbotech Ltd 用於材料沈積之方法和裝置以及供體器件
CN104797087A (zh) * 2013-12-15 2015-07-22 奥宝科技有限公司 修复印刷电路迹线的方法和设备
WO2015181810A1 (en) * 2014-05-27 2015-12-03 Orbotech Ltd. Printing of 3d structures by laser-induced forward transfer

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5266446A (en) * 1990-11-15 1993-11-30 International Business Machines Corporation Method of making a multilayer thin film structure
US6805918B2 (en) * 1999-01-27 2004-10-19 The United States Of America As Represented By The Secretary Of The Navy Laser forward transfer of rheological systems
US6815015B2 (en) 1999-01-27 2004-11-09 The United States Of America As Represented By The Secretary Of The Navy Jetting behavior in the laser forward transfer of rheological systems
JP2001102724A (ja) * 1999-09-30 2001-04-13 Ngk Spark Plug Co Ltd 配線基板の製造方法
WO2003007370A1 (en) * 2001-07-12 2003-01-23 Hitachi, Ltd. Wiring glass substrate and method of manufacturing the wiring glass substrate, conductive paste and semiconductor module used for wiring glass substrate, and method of forming wiring substrate and conductor
GB2381274A (en) * 2001-10-29 2003-04-30 Qinetiq Ltd High resolution patterning method
CN1195397C (zh) * 2002-06-06 2005-03-30 华中科技大学 一种电路板制作和修复方法
JP4031704B2 (ja) * 2002-12-18 2008-01-09 東京エレクトロン株式会社 成膜方法
JP2007525011A (ja) * 2003-06-26 2007-08-30 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 基材上に充填誘電体材料のパターンを形成するための方法
JP4235945B2 (ja) * 2003-08-29 2009-03-11 独立行政法人理化学研究所 金属配線形成方法および金属配線形成装置
WO2006100790A1 (ja) * 2005-03-22 2006-09-28 Cluster Technology Co., Ltd. 配線基板の製造方法及び配線基板
US7358169B2 (en) * 2005-04-13 2008-04-15 Hewlett-Packard Development Company, L.P. Laser-assisted deposition
US7994021B2 (en) * 2006-07-28 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
CN101121575B (zh) 2007-07-06 2010-11-03 中国科学院上海光学精密机械研究所 利用飞秒激光实现玻璃表面选择性金属化的方法
US7927454B2 (en) * 2007-07-17 2011-04-19 Samsung Mobile Display Co., Ltd. Method of patterning a substrate
JP4682285B2 (ja) * 2007-08-30 2011-05-11 日立電線株式会社 配線及び層間接続ビアの形成方法
US7666568B2 (en) * 2007-10-23 2010-02-23 E. I. Du Pont De Nemours And Company Composition and method for providing a patterned metal layer having high conductivity
US7998857B2 (en) * 2007-10-24 2011-08-16 Intel Corporation Integrated circuit and process for fabricating thereof
US8017022B2 (en) * 2007-12-28 2011-09-13 Intel Corporation Selective electroless plating for electronic substrates
JP5238544B2 (ja) * 2008-03-07 2013-07-17 株式会社半導体エネルギー研究所 成膜方法及び発光装置の作製方法
EP2197253A1 (en) * 2008-12-12 2010-06-16 Nederlandse Organisatie voor toegepast-natuurwetenschappelijk Onderzoek TNO Method for electric circuit deposition
WO2011011764A2 (en) * 2009-07-23 2011-01-27 Gigasi Solar, Inc. Systems, methods and materials involving crystallization of substrates using a seed layer, as well as products produced by such processes
JP2011178642A (ja) 2010-03-03 2011-09-15 Nippon Sheet Glass Co Ltd 貫通電極付きガラス板の製造方法および電子部品
FR2957916B1 (fr) 2010-03-29 2018-02-09 Universite Des Sciences Et Technologies De Lille Procede de metallisation selective d'un monolithe de verre a base de silice, et produit obtenu par ce procede
TW201205761A (en) 2010-05-17 2012-02-01 Tno Through silicon via treatment device and method arranged for treatment of TSVs in a chip manufacturing process
US8552564B2 (en) * 2010-12-09 2013-10-08 Intel Corporation Hybrid-core through holes and vias
EP2660352A1 (en) 2012-05-02 2013-11-06 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Donor sheet and method for light induced forward transfer manufacturing
US9526184B2 (en) * 2012-06-29 2016-12-20 Viasystems, Inc. Circuit board multi-functional hole system and method
EP2685515A1 (en) 2012-07-12 2014-01-15 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Method and system for dividing a barrier foil
US10023955B2 (en) * 2012-08-31 2018-07-17 Fei Company Seed layer laser-induced deposition
JP2014165263A (ja) * 2013-02-22 2014-09-08 Seiren Co Ltd 透明電極材の製造方法
US9130016B2 (en) * 2013-04-15 2015-09-08 Schott Corporation Method of manufacturing through-glass vias
EP2824699A1 (en) 2013-07-08 2015-01-14 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Providing a chip die with electrically conductive elements
JP2015138921A (ja) * 2014-01-24 2015-07-30 日本ゼオン株式会社 電子材料用基板
US9646854B2 (en) * 2014-03-28 2017-05-09 Intel Corporation Embedded circuit patterning feature selective electroless copper plating
US20150309600A1 (en) * 2014-04-23 2015-10-29 Uni-Pixel Displays, Inc. Method of fabricating a conductive pattern with high optical transmission, low reflectance, and low visibility
JP5859075B1 (ja) * 2014-08-07 2016-02-10 株式会社 Ｍ＆Ｍ研究所 配線基板の製造方法、配線基板及び配線基板製造用の分散液

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011129345A (ja) * 2009-12-17 2011-06-30 Fujifilm Corp 光熱変換シート、並びに、それを用いた有機電界発光素材シート、及び有機電界発光装置の製造方法
TW201525166A (zh) * 2013-10-14 2015-07-01 Orbotech Ltd 用於材料沈積之方法和裝置以及供體器件
CN104797087A (zh) * 2013-12-15 2015-07-22 奥宝科技有限公司 修复印刷电路迹线的方法和设备
JP2015144252A (ja) * 2013-12-15 2015-08-06 オーボテック リミテッド プリント回路配線の修復
WO2015181810A1 (en) * 2014-05-27 2015-12-03 Orbotech Ltd. Printing of 3d structures by laser-induced forward transfer

Also Published As

Publication number Publication date
US10957615B2 (en) 2021-03-23
CN108604575A (zh) 2018-09-28
KR20180122462A (ko) 2018-11-12
JP2019514207A (ja) 2019-05-30
TW201737512A (zh) 2017-10-16
JP2023011656A (ja) 2023-01-24
TW202224211A (zh) 2022-06-16
WO2017173281A1 (en) 2017-10-05
EP3437127A4 (en) 2019-11-27
EP3437127A1 (en) 2019-02-06
TWI757279B (zh) 2022-03-11
KR102437034B1 (ko) 2022-08-29
US20190019736A1 (en) 2019-01-17

Similar Documents

Publication Publication Date Title
CN108604575B (zh) 用于导电电镀的镭射种晶
EP2150417B1 (en) Metallic ink
US8404160B2 (en) Metallic ink
CN103781285B (zh) 陶瓷基板表面导电线路的制作与修复方法
Min et al. Fabrication of 10 µm-scale conductive Cu patterns by selective laser sintering of Cu complex ink
US20060118233A1 (en) System and method for forming high resolution electronic circuits on a substrate
JP2017528902A (ja) レーザ誘起前方転写法による３ｄ構造印刷
CN104750311A (zh) 金属网格导电膜的制作方法、金属网格导电膜及触控面板
CN104105353B (zh) 一种高精度陶瓷电路板的制作方法
KR20150070028A (ko) 인쇄 회로 트레이스 수리
KR102345450B1 (ko) 펄스-모드 직접-기록 레이저 금속화
JP2014192465A (ja) 電気回路配線基板の製造方法
Hernandez-Castaneda et al. Laser sintering of Cu nanoparticles on PET polymer substrate for printed electronics at different wavelengths and process conditions
US20220266382A1 (en) Laser-seeding for electro-conductive plating
KR101808741B1 (ko) 잉크젯 프린팅에 의한 도전층 패턴 형성방법
Xu et al. Single-step selective metallization on insulating substrates by laser-induced molten transfer
KR101748105B1 (ko) 배선 형성 방법
Maekawa et al. Packaging of electronic modules through completely dry process
Schrauben Laser Ablation and Seeding for the Preparation of Highly Transparent Copper Conductive Networks on Glass
Schrauben et al. Laser-Based Methodology for the Application of Glass as a Dielectric and Cu Pattern Carrier for Printed Circuit Boards
Crozier Development of a novel series interconnect for thin-film photovoltaics
Vorobyev et al. Nanomaterials: Laser‐Induced Nano/Microfabrications
WO2022144608A1 (en) Lift printing of fine metal lines

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant