JP4448523B2 - ビルドアッププリント基板の製造方法 - Google Patents

ビルドアッププリント基板の製造方法 Download PDF

Info

Publication number
JP4448523B2
JP4448523B2 JP2007047671A JP2007047671A JP4448523B2 JP 4448523 B2 JP4448523 B2 JP 4448523B2 JP 2007047671 A JP2007047671 A JP 2007047671A JP 2007047671 A JP2007047671 A JP 2007047671A JP 4448523 B2 JP4448523 B2 JP 4448523B2
Authority
JP
Japan
Prior art keywords
layer
printed circuit
circuit board
metal
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007047671A
Other languages
English (en)
Other versions
JP2007305969A (ja
Inventor
ゾンソク ソン
テフン キム
ドンソン キム
ヘヨン チャ
Original Assignee
三星電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電機株式会社 filed Critical 三星電機株式会社
Publication of JP2007305969A publication Critical patent/JP2007305969A/ja
Application granted granted Critical
Publication of JP4448523B2 publication Critical patent/JP4448523B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/092—Particle beam, e.g. using an electron beam or an ion beam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1152—Replicating the surface structure of a sacrificial layer, e.g. for roughening
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/146—By vapour deposition
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、ビルドアッププリント基板の製造方法に係り、より詳しくは、イオンビーム表面処理及び真空蒸着法で構成される乾式金属シード層形成工程によってビルドアッププリント基板のコア層回路を形成することにより、高信頼性の微細回路を親環境的に実現できるビルドアッププリント基板の製造方法に関する。
現在、ビルドアッププリント基板（ＰＣＢ；Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）は、サブトラクティブ工法（Ｓｕｂｔｒａｃｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＭＳＡＰ（Ｍｏｄｉｆｉｅｄ Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）及びセミアディティブ（ＳＡＰ：Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）工法などを用いて製作している。
特に、高密度配線（ＨＤＩ：Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）製品はサブトラクティブ工法を適用し、極薄型のチップサイズパッケージであるＵＴ−ＣＳＰ（Ｕｌｔｒａ Ｔｈｉｎ−Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）、ボールグリッドアレイ（ＢＧＡ：Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）はサブトラクティブ及びＭＳＡＰ工法を適用し、フリップチップ式のＦＣＢＧＡ（Ｆｌｉｐ Ｃｈｉｐ ＢＧＡ）では、コア層はサブトラクティブ工法を、２Ｆ２Ｂ／３Ｆ３Ｂなどのビルドアップ外層はＳＡＰ工法を適用しており、無電解メッキ工程でシード層を形成して微細回路を実現している。
これに関連し、従来技術の一具体例によってビルドアッププリント基板のコア層（Ａ）及び外層（Ｂ）を製造する過程を図１（ａ）及び図１（ｂ）にフローチャートでそれぞれ示した。
以下、図１（ａ）及び図２Ａ〜図２Ｇを参照して、従来技術の一具体例によってサブトラクティブ工法を適用して、ビルドアッププリント基板のコア層を製造する過程を説明すれば次のようである。
まず、両面に金属層１２が積層されている樹脂基板１１に、通常のエッチング及びドリル工程によって導通孔１３を形成する（図２Ａ及び２Ｂ参照）。ついで、導通孔１３が形成された基板の表面をデスミア（Ｄｅｓｍｅａｒ）処理し、無電解メッキによって無電解金属層１４を形成した後（図２Ｃ参照）、電解メッキによって金属パネルメッキ層１５を形成する（図２Ｄ参照）。導通孔１３を導電性ペースト１６で充填した後（図２Ｅ参照）、導通孔１３を含んで回路パターンが形成される所定の領域にドライフィルム（Ｄ／Ｆ）１７を塗布し（図２Ｆ参照）、通常の露光／現像及びエッチング工程によって不要な部分の金属層を除去した後、ドライフィルム１７を除去してコア層回路形成過程を完成する（図２Ｇ参照）。ついで、後述する外層形成工程を実行するに先立ち、基板表面に、例えばＣＺ処理などの当業界にて周知の通常の表面処理を施して絶縁層を積層する（図示せず）。
以下、図１（ｂ）及び図３Ａ〜図３Ｆを参照して、従来技術の一具体例によってＭＳＡＰ工法を適用してビルドアッププリント基板の外層を製造する過程を説明する。説明の便宜上、コア層へのビルドアップ過程は略し、外層のみを別に示して説明する。
まず、両面に金属層２２が積層されている樹脂基板２１をハーフエッチング（Ｈａｌｆ−ｅｔｃｈｉｎｇ）した後、通常のエッチング及びドリル工程によってブラインドビアホール２３を形成する（図３Ａ及び図３Ｂ参照）。ついで、ブラインドビアホール２３が形成された基板の表面をデスミア処理し、無電解メッキによって無電解金属層２４を形成した後（図３Ｃ参照）、ビアホール２３を含んで回路パターンが形成される領域を除いた所定の領域にドライフィルム２６を塗布した後（図３Ｄ参照）、これをレジストにして電解メッキによって金属パターンメッキ層２７を形成する（図３Ｅ参照）。ついで、ドライフィルム２６を除去し、フラッシュエッチングで不要な部分の金属層を除去してパターニング過程を完成する（図３Ｆ参照）。
従来技術の他の具体例によってビルドアッププリント基板のコア層（Ａ）及び外層（Ｂ）を製造する過程を図４（ａ）及び図４（ｂ）にフローチャートでそれぞれ示した。
以下、図４（ａ）及び図５Ａ〜図５Ｇを参照して、従来技術の他の具体例によってサブトラクティブ工法を適用してビルドアッププリント基板のコア層を製造する過程を説明すれば次のようである。
まず、両面に約１２μｍの厚さを有する金属層３２が積層されている樹脂基板３１に、通常のエッチング及びドリル工程によって約３５０μｍの幅（孔径）を有する導通孔３３を形成する（図５Ａ及び５Ｂ参照）。ついで、導通孔３３が形成された基板の表面をデスミア処理し、無電解メッキによって約１〜３μｍの厚さで無電解金属層３４を形成した後（図５Ｃ参照）、電解メッキによって約１８μｍの厚さで金属パネルメッキ層３５を形成する（図５Ｄ参照）。電解金属層３５が形成された導通孔３３を導電性ペースト３６で充填した後（図５Ｅ参照）、導通孔３３を含んで回路パターンが形成される所定の領域にドライフィルム３７を塗布し（図５Ｆ参照）、通常の露光／現像及びエッチング工程によって不要な部分の金属層を除去した後、ドライフィルム３７を除去してコア層回路形成過程を完成する（図５Ｇ参照）。ついで、後述する外層形成工程を実行するに先立ち、基板表面に、例えばＣＺ処理などの当業界にて周知の通常の表面処理を施して絶縁層を積層する（図示せず）。
以下、図４（ｂ）及び図６Ａ〜図６Ｆを参照して、従来技術の他の具体例によってＳＡＰ工法を適用してビルドアッププリント基板の外層を製造する過程を説明する。説明の便宜上、コア層へのビルドアップ過程は省き、外層のみを別に示して説明する。
まず、両面に金属層４２が積層されている樹脂基板４１、例えば約３５μｍの厚さを有するＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄｕｐ Ｆｉｌｍ）に通常のエッチング及びドリル工程によって約７５μｍの幅（孔径）でブラインドビアホール４３を形成する（図６Ａ及び６Ｂ参照）。ついで、ブラインドビアホール４３が形成された基板の表面をデスミア処理し、無電解メッキによって約１±０．３μｍの厚さで無電解金属層４４を形成した後（図６Ｃ参照）、ブラインドビアホール４３を含んで回路パターンが形成される領域を除いた所定の領域にドライフィルム４５を塗布した後（図６Ｄ参照）、これをレジストにして電解メッキによって金属パターンメッキ層４６を形成する（図６Ｅ参照）。ついで、ドライフィルム４５を除去し、フラッシュエッチングによって不要な部分の金属層を除去してパターニング過程を完成する（図６Ｆ参照）。
一方、各製品別既存樹脂基板資材としては、一般にＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄｕｐ Ｆｉｌｍ）などのエポキシ系樹脂が使用されている。
例えば、ＢＴ絶縁資材を使用し、サブトラクティブ及びＭＳＡＰ工法を適用しているＢＧＡ、ＵＴ−ＣＳＰ製品の場合、原資材の粗さにつき表面プロファイルが１μｍ以上であり、サブトラクティブ工法では、ピッチ（Ｐｉｔｃｈ）が８０μｍ（Ｌｉｎｅ／Ｓｐａｃｅ＝４０／４０μｍ）以下の微細回路の実現に限界があり、ＭＳＡＰ工法でもハーフエッチングを行うため、金属層の厚さにバラツキが発生して、約５０μｍ（Ｌｉｎｅ／Ｓｐａｃｅ＝２５／２５μｍ）オーダーのピッチを有する微細回路が得られる程度である。
ＦＣＢＧＡ製品群では、通常、コア層は、ＦＲ−４樹脂基板を利用してサブトラクティブ工法でピッチが約１００μｍ（Ｌｉｎｅ／Ｓｐａｃｅ＝５０／５０μｍ）の回路を構成するように製作され、ビルドアップ外層は、ピッチが約３６μｍ（Ｌｉｎｅ／Ｓｐａｃｅ＝１８／１８μｍ）の微細回路を得るために、ＳＡＰ工法を通じてＡＢＦ樹脂基板を用いて準備される。しかし、コア層は、樹脂基板資材の表面粗度若しくは粗さ（Ｓｕｒｆａｃｅ ｒｏｕｇｈｎｅｓｓ）とサブトラクティブ工法そのものの限界によって、微細回路を実現することが困難である。
一方、ＡＢＦ絶縁資材を使用して多層基板をＳＡＰ工法で製作しているＦＣＢＧＡ製品群の場合には、図７に示すように、コア層（１層〜２層５２ａ、５２ｂで構成）にはサブトラクティブ工法を適用し、外層（３層〜６層５５ａ、５５ｂ、５７ａ、５７ｂで構成）にはＳＡＰ工法を適用している。特に、外層形成工程で、無電解メッキ工程で１〜３μｍ程度のシード層を形成し、メッキ、剥離、フラッシュエッチングなどの回路形成工程を２回繰り返して各樹脂基板５１、５４ａ、５４ｂ、５６ａ、５６ｂに、ビアホール５３を含めて回路パターン５２ａ、５２ｂ、５５ａ、５５ｂ、５７ａ、５７ｂを形成した後、ソルダレジスト５８ａ、５８ｂを塗布し、ソルダレジスト開放部５９ａ、５９ｂを形成して総計６層を有するＦＣＢＧＡ基板を製作している。
しかし、高価なＡＢＦ原資材を使用することによる工程単価の上昇によって生産単価が高く、前述したＳＡＰ工法を適用する場合、ＡＢＦ原資材の表面プロファイルが１μｍ以上であって、表面粗度が大きく、ピッチが３６μｍ（Ｌｉｎｅ／Ｓｐａｃｅ＝１８／１８μｍ）であり、湿式表面処理及び無電解化学メッキによって微細回路を実現するのに限界があった。
プリント基板の軽薄短小化の要望に伴って、多くの製造業者が、回路上の信号伝送速度を向上させるように、微細回路を実現し高機能化を図るための絶縁資材の開発を試みてきている。このような開発動向によると入出力信号数が増加するので、高信頼性の微細回路を実現する必要がある。しかし、従来のＳＡＰ工法は、湿式表面処理及び無電解メッキを適用した湿式工程によって金属シード層を形成するから、表面粗度が不所望に大きくなって微細回路の実現化に限界があるだけでなく、廃棄物が多量発生して環境に対し親和的ではない欠点がある。
そこで、本発明は、前記のような問題点を解決するために広範囲な研究を繰り返えした結果、ビルドアッププリント基板のコア層を、既存のサブトラクティブ工法の代わりに、両面に金属層が積層された樹脂基板にフルエッチングを施して、密着力向上のための表面粗度を形成させた後、ＳＡＰ工法で回路層を形成するが、既存の湿式エッチングと無電解メッキから構成される湿式工程の代わりに、乾式工程のイオンビーム表面処理と真空蒸着によって金属シード層を形成することにより、親環境的に高信頼性の微細回路の実現が可能なビルドアッププリント基板を製造することができ、本発明はこれを基にして完成された。
したがって、本発明の目的は、コア層及び外層を含むビルドアッププリント基板の全ての回路層を共にＳＡＰ工法で製作して微細回路を実現することができるビルドアッププリント基板の製造工程を提供することにある。
本発明の他の目的は、湿式金属シード層形成工程を乾式工程に取り替えて、親環境的で経済的な方法で回路層を形成することができるビルドアッププリント基板の製造工程を提供することにある。
本発明のさらに他の目的は、樹脂基板と金属層の界面密着力を向上させることができ、高信頼性で微細回路を実現することができるビルドアッププリント基板の製造工程を提供することにある。
前記目的及びその他の目的を達成するための本発明によるビルドアッププリント基板の製造方法は、コア層及び外層を含むビルドアッププリント基板の製造方法において、前記コア層が、（ａ）両面に金属層が積層された第１樹脂基板を提供する段階；（ｂ）前記第１樹脂基板の両面の金属層を除去する段階；（ｃ）前記金属層が除去された第１樹脂基板に層間電気的導通のための導通孔を形成する段階；（ｄ）前記導通孔が形成された第１樹脂基板の表面をイオンビームで表面処理する段階；（ｅ）前記表面処理された第１樹脂基板上に真空蒸着法によって第１金属シード層を形成する段階；（ｆ）前記第１金属シード層が形成された基板に電解メッキ法によって第１金属パターンメッキ層を形成する段階；（ｇ）前記第１金属パターンメッキ層が形成されなかった部位の第１金属シード層を除去する段階；及び（ｈ）前記導通孔の内部を導電性ペーストで充填してコア回路層を形成する段階；を含んで製造されることを特徴とする。
ここで、前記イオンビーム表面処理段階が、Ａｒ、Ｏ２、Ｎ２、Ｘｅ、ＣＦ４、Ｈ２、Ｎｅ、Ｋｒ及びこれらの混合ガスよりなる群から選択された不活性ガスの存在下で行われることが望ましい。
前記真空蒸着法は、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）法、熱蒸着（ｔｈｅｒｍａｌ ｅｖａｐｏｒａｔｉｏｎ）法またはイー−ビーム（ｅ−ｂｅａｍ）法であることができる。
前記第１金属シード層の厚さは、望ましくは０．０２〜４μｍ、より望ましくは０．０２〜１μｍである。
一方、前記外層は、（ｉ）前記コア回路層上に第２樹脂基板を積層する段階；（ｊ）前記第２樹脂基板に層間電気的導通のためのブラインドビアホールを形成する段階；（ｋ）前記ブラインドビアホールが形成された第２樹脂基板上に無電解メッキ法によって第２金属シード層を形成する段階；（ｌ）前記第２金属シード層が形成された基板に電解メッキ法によって第２金属パターンメッキ層を形成する段階；及び（ｍ）前記第２金属パターンメッキ層が形成されなかった部位の第２金属シード層を除去する段階；を含んで製造されることができる。
前記第１及び第２樹脂基板は互いに同じか異なるエポキシ系樹脂またはフッ素系樹脂からなった基板であることができる。
また、前記金属は望ましくは銅である。
このように、本発明によれば、両面に金属層が積層された樹脂基板をフルエッチングして、別途の表面処理過程なしに密着力向上のための表面粗度を付与した後、ＳＡＰ工法でコア層の金属回路層を形成し、既存の湿式エッチングと無電解メッキから構成される湿式工程の代わりに、乾式工程のイオンビーム表面処理と真空蒸着によって金属シード層を形成することにより、資材界面密着力を向上させることができる。
また、既存の無電解メッキを利用した金属シード層形成工程においては、その厚さが約３μｍと比較的厚いから、後続する金属シード層除去工程のフラッシュエッチング工程時間が長くなり、アンダーカットの問題が発生したが、本発明では、イオンビーム表面処理及び真空蒸着によってもっと薄い金属シード層を形成することにより、工程時間を短縮させて生産性を向上させるとともにアンダーカット問題を解決することができる。これにより、高密度微細回路パターンの形成が可能である。
同時に、既存の湿式表面処理と無電解メッキ工程を乾式イオンビーム表面処理と真空蒸着で取り替えることにより、親環境的であり、金属との密着力（Ｐｅｅｌ ｓｔｒｅｎｇｔｈ＞０．８Ｋｇｆ／ｃｍ）を向上させて、ピッチ４０μｍ（Ｌｉｎｅ／Ｓｐａｃｅ＝２０／２０μｍ）以下の微細回路の実現が可能である。
さらに、ビルドアップ基板のコア層も基板資材と金属回路層との密着力強化のためのＳＡＰ工法によって形成することにより、ビルドアップ基板の全層をＳＡＰ工法で製作して高信頼性の微細回路を実現することができる利点がある。
以下、本発明を添付図面に基づいてより具体的に説明する。
前述したように、既存のビルドアッププリント基板のコア層における工程は、両面に金属層が積層された樹脂基板を利用し、サブトラクティブ工法でドライフィルム積層し、露光／現像の後、湿式エッチングで回路を形成しているが、回路線幅をピッチ８０μｍ（Ｌｉｎｅ／Ｓｐａｃｅ＝４０／４０μｍ）以下にするのに限界がある。一方、このような微細回路具現の限界を克服するために、ＳＡＰ工法によって基板にビアホール加工、デスミア工程を施し、無電解メッキで金属シード層を形成した後、電解メッキ、フラッシュエッチングで回路を形成する方法が考慮できるが、ＳＡＰ工法を適用するにあたって、通常の湿式工程によって、無電解／電解メッキで回路層を形成する場合、樹脂基板と金属層との密着力が確保できなくて微細回路の実現が困難である。
本発明では、前述した問題点を改善するために、まず、ＳＡＰ工法を適用してコア層を製作し、コア層樹脂基板に積層された両面金属層をフルエッチングして、密着力向上のための表面粗度を付与した後、既存の湿式金属シード層形成工程のデスミア及び無電解メッキ工程を乾式工程のイオンビーム表面処理及び真空蒸着で取り替えることで、親環境的なＳＡＰ工法で金属との密着力（Ｐｅｅｌ ｓｔｒｅｎｇｔｈ＞０．８Ｋｇｆ／ｃｍ）を向上させて高密度の微細回路を実現することが可能である。一方、ビルドアップ外層では、既存の工法である湿式デスミア及び無電解／電解メッキを適用して回路層を形成することにより、全層にＳＡＰ工法を適用して高密度の微細回路を実現することができる。
図８（ａ）及び図８（ｂ）は、本発明の一具体例によるビルドアッププリント基板のコア層及び外層の製造工程をそれぞれフローチャートで示す。
以下、図８（ａ）及び図９Ａ〜９Ｈを参照して、本発明によるビルドアッププリント基板のコア層の製造工程を、その好適な具体例に基づいて説明する。
まず、両面金属積層板提供過程では、当業界で使用される、両面に金属層６２が積層された通常のエポキシ系樹脂またはフッ素系樹脂からなったプリント基板用樹脂基板６１を準備する（図９Ａ参照）。ここで、前記金属としては、回路形成に適用可能な伝導性金属であれば特別に制限されないが、経済性を考慮して銅を使用することが普通である。
ついで、フルエッチング過程では、樹脂基板６１の両面に積層された金属層６２を通常のフルエッチング法によって除去する。これにより、別途の特別な表面処理なしでも、基板に密着力向上のための表面粗度若しくは粗さを付与することができる（図９Ｂ参照）。
ついで、孔加工／イオンビーム表面処理過程では、樹脂基板６１に層間電気的導通のための少なくとも一つの内層ビア用導通孔６３を形成した後（図９Ｃ参照）、前記導通孔６３が形成された基板の表面をイオンビームで表面処理する。
望ましくは、前記イオンビーム表面処理過程は、Ａｒ、Ｏ２、Ｎ２、Ｘｅ、ＣＦ４、Ｈ２、Ｎｅ、Ｋｒ及びこれらの混合ガスよりなる群から選択される不活性ガスの存在下で１Ｅ１５〜１Ｅ１９（ｉｏｎｓ／ｃｍ２）のイオン注入量及び０．５〜２０ｋｅＶの加速電圧で実行できるが、特別にこれに制限されるものではなく、実際の工程条件は基板材料によって適宜調節できることは当業者に自明であろう。
このような乾式イオンビーム表面処理過程によって、樹脂基板と後続工程で形成される金属シード層との密着力を強化させることができる。すなわち、図１２に示すように、樹脂基板資材である高分子物質の表面にエネルギーを有する不活性または反応性イオンを照射して励起させて不安定な連結リンクを形成させ、反応ガス（例えば、酸素）を供給することで、化学反応を引き起こして疎水性から親水性の特性に表面を変化させて資材界面密着力を強化させることにより、微細回路の具現が可能なものである。
ついで、金属層真空蒸着過程では、前記イオンビーム表面処理された基板６１上に、真空蒸着法を利用して所望厚さの金属シード層６４を形成させる（図９Ｄ参照）。
前記真空蒸着法は、望ましくはスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）法、熱蒸着（ｔｈｅｒｍａｌ ｅｖａｐｏｒａｔｉｏｎ）法またはイー−ビーム（ｅ−ｂｅａｍ）法であることができるが、当業界にて周知のものであれば特別にこれらに限定されるものではない。
これにより形成される金属シード層の厚さは０．０２〜４μｍ、望ましくは０．０２〜１μｍ、より望ましくは０．０２〜０．５μｍであることが望ましい。特に、このように真空蒸着法にしたがい、既存の湿式無電解メッキ工程によって形成される金属シード層の厚さ（通常、２〜３μｍ）に比べ、選択的にもっと薄く金属シード層を形成することができるので、以後のフラッシュエッチング工程で作業時間を短縮させて生産性を向上させることができ、アンダーカットの発生を抑制することができるので、コア層での高密度微細回路配線が可能である。同時に、既存の金属シード層形成工程である無電解メッキ法を真空蒸着法で取り替えることで、湿式工程を乾式工程に転換することにより、廃液などが発生しないので、親環境的である。
ついで、Ｄ／Ｆ塗布、露光／現像、電解金属パターンメッキ、Ｄ／Ｆ除去各過程では、当業界にて周知のように、パターンメッキすべき部分を除いた所定の部位にメッキレジストとして作用するドライフィルム（Ｄ／Ｆ）６５を塗布し（図９Ｅ参照）、露光／現像されたドライフィルム６５をパターンマスクとして電解金属パターンメッキした後、ドライフィルム６５を除去して金属パターンメッキ層６６を形成させる（図９Ｆ参照）。
一方、フラッシュエッチング、孔充填過程では、パターンメッキ層６６が形成されなかった部位の金属シード層６４は通常のフラッシュエッチング法で除去し（図９Ｇ参照）、パターンメッキ層６６が形成された導通孔６３を当業界にて周知の通常の導電性金属ペースト６７で充填してコア回路層を完成する（図９Ｈ参照）。
ついで、図８（ｂ）及び図１０Ａ〜１０Ｆを参照して、本発明によってビルドアッププリント基板のコア層に外層をビルドアップする過程を、好適な具体例に基づいて説明する。
まず、ＣＺ処理、樹脂基板積層過程では、図９Ｈで形成されたコア回路層を通常の表面処理方法によって、例えばＣＺ処理（ＭＥＣ社のＣＺ８１００）によって回路層表面の粗さを増大させて樹脂基板資材との密着力を確保した後、その上に、コア層で使用したものと同じか異なるエポキシ樹脂系またはフッ素樹脂系基板７１を積層する（図１０Ａ参照）。
ついで、ブラインドビアホール加工、デスミア、無電解金属メッキ過程では、前記樹脂基板７１に層間電気的導通のためのブラインドビアホール７２を形成した後（図１０Ｂ参照）、通常のデスミア工程によって表面処理し、無電解メッキを行って、例えば約２〜３μｍの厚さを有する金属シード層７３を形成する（図１０Ｃ参照）。
ついで、Ｄ／Ｆ塗布、露光／現像、電解金属パターンメッキ過程では、ブラインドビアホール７２を含んで回路パターンが形成される領域を除いた所定の領域にドライフィルム７４を塗布した後（図１０Ｄ参照）、露光／現像されたドライフィルム７４をレジストパターン（マスク）にして電解メッキによって金属パターンメッキ層７５を形成する（図１０Ｅ参照）。
ついで、Ｄ／Ｆ除去、フラッシュエッチング過程では、ドライフィルム７４を除去し、金属パターンメッキ層７５が形成されなかった部位の金属シード層７３を通常のフラッシュエッチング工程で除去することで、外層回路層を完成する（図１０Ｆ参照）。
選択的に、図１０Ａ〜１０Ｆで前述したようなＳＡＰ工程を２回繰り返して３層から６層まで形成した後、例えばＦＣＢＧＡ基板の最外層に適用する場合、当業界にて周知のように、ソルダレジストを塗布し、通常のソルダレジストオープニング工程によってソルダレジスト開放部を形成した後、当業界にて周知の通常の無電解ニッケル／金メッキによってバンプを形成することができる。
このような工程によって形成された６層ＦＣＢＧＡ基板の一例を図１１に示す。
図１１を参照すれば、コア層として第１樹脂基板８１に第１回路層８２ａ、８２ｂとビアホール８３が形成されており、外層として第２樹脂基板８４ａ、８４ｂとブラインドビアホールとともに第２回路層８５ａ、８５ｂ、そして第３樹脂基板８６ａ、８６ｂとブラインドビアホールとともに第３回路層８７ａ、８７ｂが形成されている。また、最外層にソルダレジスト８８ａ、８８ｂが形成されており、所定のオープニング工程によってソルダレジスト開放部８９ａ、８９ｂが形成されている。
一方、このようなビルドアップ基板の使用目的に応じて、外層のビルドアップ工程がさらに数回繰り返し実行され、所定の後続工程がさらに実行できることはもちろんである。
このように製造されるビルドアッププリント基板は、前述のようなＨＤＩ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）、ＵＴ−ＣＳＰ（Ｕｌｔｒａ Ｔｈｉｎ−Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）、ＦＣＢＧＡ（Ｆｌｉｐ Ｃｈｉｐ ＢＧＡ）などに、特別に限定されず、微細回路を実現しようとするすべての製品に適用可能である。
前述したように、本発明のビルドアップ基板製造工程によれば、コア層基板資材として両面に金属層が積層された樹脂基板の金属層を除去して使用することにより、別途の表面処理なしに、樹脂基板に密着力向上のための表面粗度（Ｒａ＜０．８μｍ）を付与することができ、さらに、このように表面粗度が付与された基板表面をイオンビームで処理することで金属との密着力を向上させて（すなわち、接着強度：Ｐｅｅｌ ｓｔｒｅｎｇｔｈ＞０．８Ｋｇｆ／ｃｍ）微細回路の実現を可能にし、既存の湿式金属シード層形成工程を乾式工程と取り替えることで、親環境的な工程によって最小限の表面粗度（Ｒａ＜０．８μｍ）でコア層の微細回路の具現が可能である。また、コア層と外層を含むビルドアッププリント基板の全層にＳＡＰ工法によって回路を形成することにより、高密度の微細回路を高信頼性で形成することができる利点がある。
以下、実施例に基づいて本発明をより具体的に説明するが、これらによって本発明の範疇が限定されるものではない。
［実施例１］
Ａ．両面に銅箔層が積層された所謂両面銅張積層板（ＣＣＬ：ｃｏｐｐｅｒ ｃｌａｄ ｌａｍｉｎａｔｅ）として用いたＦＲ−４基板をＦｅＣｌ２エッチング液でフルエッチングして、両面の銅箔層を除去した。銅箔層が除去されたＦＲ−４基板に、機械的ドリル方法であるＣＮＣ（Ｃｏｍｐｕｔｅｒ Ｎｕｍｅｒｉｃａｌ Ｃｏｎｔｒｏｌ：コンピューター数値制御）ドリルを利用して径約１００〜３００μｍのビアホールを形成した後、加速電圧約１ＫｅＶ、イオン注入量１Ｅ１５の条件の下でＮ２ガスを利用してイオンビーム表面処理を行った。
ついで、前記表面処理された基板上に、ＤＣスパッタを利用して約０．３μｍの厚さでＣｕシード層を蒸着した。ついで、Ｈ２ＳＯ４（１２０〜１６０ｇｌ／Ｌ）、Ｃｕ（２０〜４０ｇ／Ｌ）、Ｃｌ−（２０〜５０ｐｐｍ）、クプラシド（Ｃｕｐｒａｃｉｄ）ＨＬレベラー（５〜１５ｍｌ／Ｌ）、空気対流（ａｉｒ ｆｌｏｗ ｖｏｌｕｍｅ ０．０５〜０．１５ｍ３／ｍｉｎ）、温度（２０〜２５℃）、電流密度（Ｆ／Ｂ１．５ＡＳＤ）で電解銅パターンメッキによって約１０〜２０μｍのパターン銅メッキ層を形成し、エッチング速度２ｍ／分の条件で、Ｈ２ＳＯ４／Ｈ２Ｏ２エッチング液を利用してフラッシュエッチングしてＣｕ−シード層を除去した。最後に、銅ペーストを、粘度３．０ｐａ．ｓ、予熱処理８０℃／６０ｍｉｎ、硬化１６０℃／６０ｍｉｎの条件で、ビアホールの内部に充填してコア回路層を完成した。
Ｂ．このように製作されたコア回路層をＣＺ処理（ＭＥＣ社のＣＺ８１００）して、銅表面の粗さを増大させて基板材料との密着力を確保した後、ＡＢＦを、１次真空ラミネーション装備で、温度１００℃、真空時間３０ｓｅｃ、圧力７（ｋｇｆ／ｃｍ２）、プレス時間６０ｓｅｃの条件で、仮接し、２次ホットプレスで、温度１００℃、圧力１０（ｋｇｆ／ｃｍ２）、プレス時間９０ｓｅｃの条件で、積層した。
ついで、ＣＯ２レーザーを利用して径約７０μｍのブラインドビアホールを形成した後、スウェラー（ｓｗｅｌｌｅｒ）工程で、ｐＨ１０〜１２の状態に、スミアを膨らんだ状態に作り、過マンガン酸（ＣＨ４＋１２ＭｎＯ４ −＋１４ＯＨ−→ＣＯ３ ２−＋１２ＭｎＯ４ ２−＋９Ｈ２Ｏ＋Ｏ２）で主目的であるスミアの除去を行い、表面に所望の粗度若しくは粗面を形成し、残留の二酸化マンガンを除去する中和工程（ＣＨ４＋１２ＭｎＯ４ −＋１４ＯＨ−→ＣＯ３ ２−＋１２ＭｎＯ４ ２−＋９Ｈ２Ｏ＋Ｏ２）を利用してデスミア処理し、ＣｕＳＯ４＋２ＨＣＨＯ＋４ＮａＯＨ⇔Ｃｕ＋２ＨＣＯ２Ｎａ＋Ｈ２＋２Ｈ２Ｏ＋Ｎａ２ＳＯ４の条件で無電解銅メッキ（アトテック、ＡＴＯＴＥＣＨ社）で約３μｍ厚さのＣｕシード層を形成した。
ついで、Ｈ２ＳＯ４（１２０〜１６０ｇ／Ｌ）、Ｃｕ（２０〜４０ｇ／Ｌ）、Ｃｌ−（２０〜５０ｐｐｍ）、クプラシドＨＬレベラー（５〜１５ｍｌ／Ｌ）、空気対流（ａｉｒ ｆｌｏｗ ｖｏｌｕｍｅ ０．０５〜０．１５ｍ３／ｍｉｎ）、温度（２０〜２５℃）、電流密度（Ｆ／Ｂ１．５ＡＳＤ）の条件で、電解銅パターンメッキ（エバラ、ＥＶＡＲＡ社）によって約１５μｍのパターン銅メッキ層を形成し、エッチング速度２ｍ／分の条件で、Ｈ２ＳＯ４／Ｈ２Ｏ２エッチング液でフラッシュエッチングしてＣｕ−シード層を除去した。
Ｃ．前記Ｂで得た基板に、Ｂ過程と同様に、ビルドアップを２回繰り返し行って３層から６層までの外層を形成した後、ロールピッチ（Ｒｏｌｌ Ｐｉｔｃｈ）：３７０μｍ、３５０μｍ、３２０μｍ、ロール間圧力（Ｒｏｌｌ Ｐｒｅｓｓ）、ドクターバー圧力、ロール回転速度（Ｒｏｌｌ Ｓｐｅｅｄ）：１．２〜１．６ｍ／ｍｉｎ、乾燥温度／時間：７８℃±２℃の条件でソルダレジストを塗布し、前硬化（ｐｒｅｃｕｒｅ）として、１次塗布後乾燥（ｔａｃｔ ｔｉｍｅ ３０秒）／２次塗布後乾燥（ｔａｃｔ ｔｉｍｅ ３０秒）を行い、塗布されたインクの表面半硬化のための工程によって、インクに含まれたソルバントを除去して、露光作業できるように乾燥させた。
露光工程において、ＵＶ強度はＳｐｅｃ：７００〜９００ｍＪ／ｃｍ２にし、既でに塗布されたインク表面にＵＶ光を照射して、作業フィルム／ガラスマスク（Ｗｏｒｋ Ｆｉｌｍ／Ｇｌａｓｓ Ｍａｓｋ）を通過させてインクの光硬化を誘導することにより、インクが現像液でレジストの役目をするようにした。現像工程は、光硬化が進んだ部分は炭酸ナトリウム（Ｎａ２ＣＯ３ １％）でレジストの役目をするが、光硬化が進まなかった部分は溶解して除去され、溶液はＮａ２ＣＯ３濃度：１１±１．０ｇ／Ｌ（ＳＰＥＣ：１０．５±２．０ｇ／ｌ）、Ｎａ２ＣＯ３ｐＨ：１０．０〜１２．５、Ｎａ２ＣＯ３温度：３０±３℃、現像圧力、現像速度、Ｎａ２ＣＯ３ １％溶液（１％炭酸ナトリウム）を使用し、ＵＶ硬化（現像が完了した状態で、インク表面に光硬化を加えて、ＵＶ露出時に微々たる光反応をさらに実施してＳＲ物性を向上させる）、後硬化（完全乾燥）インクとＣｕ界面との密着力向上及びインクの硬度（ｈａｒｄｎｅｓｓ）を増加させるために、インクの成分のうち、硬化剤成分の二重結合を活性化し、硬化剤で現れるすべての樹脂は後硬化で初めて反応して完全な高分子になる。
条件は、温度／時間：１２０℃３０分、１５０℃６０分にして、バンプが形成される領域の回路パターンをソルダオープニングによって開放した後、ホウ酸濃度：２２〜３８ｇ／Ｌ、ＰＨ：３．５〜４．５、スルファミン酸ニケル：４００〜５００ｇ／Ｌ、塩化ニッケル：８〜１６ｇ／Ｌ、Ｆｅ：２００ｐｐｍ以下、Ｃｕ：２００ｐｐｍ以下、温度：４５〜５５℃の条件で無電解ニッケルメッキを施し、そしてＡｕ濃度：５．５〜７．５ｇ／Ｌ、ｐＨ：６．１〜６．４、比重：１．０９〜１．２４、Ｆｅ：５０ｐｐｍ以下、Ｃｕ：１８ｐｐｍ以下、Ｎｉ：３５０ｐｐｍ以下、Ｚｎ：５ｐｐｍ以下、Ｔｌ：５〜１５ｐｐｍ、温度：６５〜７５℃の条件で無電解金メッキを施すことで、ＦＣＢＧＡ基板を製作した。
このように製作されたビルドアッププリント基板の接着強度及び絶縁資材の表面粗度を測定し、その結果を下記表１に示した。
［実施例２］
前記段階Ａで、ＤＣスパッタリングを用いる代わりに、イオンビームスパッタリングを利用したことを除き、前記実施例１と同様に実施してＦＣＢＧＡ基板を製作した。
このように製作されたビルドアッププリント基板の接着強度及び絶縁資材の表面粗度を測定し、その結果を下記表１に示した。
［比較例１］
前記段階Ａで、イオンビーム表面処理とＤＣスパッタリングを利用する蒸着過程を省き、次のような通常のデスミア及び無電解化学銅を利用した既存湿式工程を適用してＣｕシード層を形成したことを除き、実施例１と同様に実施してＦＣＢＧＡ基板を製作した。
このように製作されたビルドアッププリント基板の接着強度及び絶縁資材の表面粗度を測定し、その結果を下記表１に示した。
※デスミア；
スウェラー（ｐＨ１０〜１２で最適エッチングのためのコンディショナーの役目をする。すなわち、スミアを膨らんだ状態に作る）→３段水洗→過マンガン酸処理（主目的のスミア除去をし、樹脂表面に粗度若しくは粗面を形成する）→１段水洗→２段水洗→中和（残留の二酸化マンガンを除去する中和工程）→３段水洗→乾燥
※無電解銅メッキ；
クリーナー（密着力向上のためのアルカリ化学洗浄工程とＰｄ吸着のためのコンディショニング工程）→３段水洗→エッチクリーナー（Ｃｕ酸化層を除去し、Ｃｕ層間の密着力のための粗度を形成）→３段水洗→プレディップ（ｐｒｅ−ｄｉｐ：残留過硫酸塩（ｐｅｒｓｕｌｆａｔｅ ｒｅｓｉｄｕｅ）を除去し、プレ−アクチベーターの役目をする→アクチベーター（Ｐｄイオン（非コロイド型）が吸着される工程）→３段水洗→還元（触媒としての役目をするようにＰｄイオン→Ｐｄに還元する工程）→３段水洗→化学銅（ＣｕイオンがＰｄの触媒によってＣｕ層を形成する工程）→３段水洗→乾燥
Figure 0004448523
前記表１に示すように、既存の湿式工程を適用してビルドアップ基板を製作する場合（比較例１）、接着強度が約０．５ｋｇｆ／ｃｍ、表面粗度が１．０μｍであって、３６μｍ（Ｌｉｎｅ／Ｓｐａｃｅ＝１８／１８μｍ）のピッチが実現可能であるが、本発明による乾式工程を適用してビルドアップ基板を製作する場合（実施例１〜２）、接着強度が約０．９ｋｇｆ／ｃｍで、表面粗度が比較的に小さい０．９μｍ程度以下であるので、ピッチ２０μｍ（Ｌｉｎｅ／Ｓｐａｃｅ＝１０／１０μｍ）の微細回路の実現が可能であり、より速い信号伝送速度が達成され得ることが分かった。
以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのものであり、本発明によるビルドアッププリント基板の製造工程はこれらに限定されなく、本発明の技術的思想内で当業界の通常の知識を持った者によってその変形または改良が可能であろう。
本発明の単純な変形ないし変更はみんな本発明の領域に属するもので、本発明の具体的な保護範囲は特許請求の範囲によって明らかになる。
本発明は、イオンビーム表面処理及び真空蒸着法で構成される乾式金属シード層形成工程によってビルドアッププリント基板のコア層回路を形成して、高信頼性の微細回路を親環境的に実現するビルドアッププリント基板の製造工程に適用可能である。
従来技術の一具体例によるビルドアッププリント基板の製造方法を説明するための図であり、（ａ）及び（ｂ）はコア層及び外層の製造工程をそれぞれ概略的に示すフローチャートである。 従来技術の一具体例によるビルドアッププリント基板のコア層の製造工程を説明するための図であり、その一工程を概略的に示す断面図である。 従来技術の一具体例によるビルドアッププリント基板のコア層の製造工程を説明するための図であり、その一工程を概略的に示す断面図である。 従来技術の一具体例によるビルドアッププリント基板のコア層の製造工程を説明するための図であり、その一工程を概略的に示す断面図である。 従来技術の一具体例によるビルドアッププリント基板のコア層の製造工程を説明するための図であり、その一工程を概略的に示す断面図である。 従来技術の一具体例によるビルドアッププリント基板のコア層の製造工程を説明するための図であり、その一工程を概略的に示す断面図である。 従来技術の一具体例によるビルドアッププリント基板のコア層の製造工程を説明するための図であり、その一工程を概略的に示す断面図である。 従来技術の一具体例によるビルドアッププリント基板のコア層の製造工程を説明するための図であり、その一工程を概略的に示す断面図である。 従来技術の一具体例によるビルドアッププリント基板の外層の製造工程を説明するための図であり、その一工程を概略的に示す断面図である。 従来技術の一具体例によるビルドアッププリント基板の外層の製造工程を説明するための図であり、その一工程を概略的に示す断面図である。 従来技術の一具体例によるビルドアッププリント基板の外層の製造工程を説明するための図であり、その一工程を概略的に示す断面図である。 従来技術の一具体例によるビルドアッププリント基板の外層の製造工程を説明するための図であり、その一工程を概略的に示す断面図である。 従来技術の一具体例によるビルドアッププリント基板の外層の製造工程を説明するための図であり、その一工程を概略的に示す断面図である。 従来技術の一具体例によるビルドアッププリント基板の外層の製造工程を説明するための図であり、その一工程を概略的に示す断面図である。 従来技術の他の具体例によるビルドアッププリント基板の製造方法を説明するための図であり、（ａ）及び（ｂ）はコア層及び外層の製造工程をそれぞれ概略的に示すフローチャートである。 従来技術の他の具体例によるビルドアッププリント基板のコア層の製造工程を説明するための図であり、その一工程を概略的に示す断面図である。 従来技術の他の具体例によるビルドアッププリント基板のコア層の製造工程を説明するための図であり、その一工程を概略的に示す断面図である。 従来技術の他の具体例によるビルドアッププリント基板のコア層の製造工程を説明するための図であり、その一工程を概略的に示す断面図である。 従来技術の他の具体例によるビルドアッププリント基板のコア層の製造工程を説明するための図であり、その一工程を概略的に示す断面図である。 従来技術の他の具体例によるビルドアッププリント基板のコア層の製造工程を説明するための図であり、その一工程を概略的に示す断面図である。 従来技術の他の具体例によるビルドアッププリント基板のコア層の製造工程を説明するための図であり、その一工程を概略的に示す断面図である。 従来技術の他の具体例によるビルドアッププリント基板のコア層の製造工程を説明するための図であり、その一工程を概略的に示す断面図である。 従来技術の他の具体例によるビルドアッププリント基板外層の外層の製造工程を説明するための図であり、その一工程を概略的に示す断面図である。 従来技術の他の具体例によるビルドアッププリント基板外層の外層の製造工程を説明するための図であり、その一工程を概略的に示す断面図である。 従来技術の他の具体例によるビルドアッププリント基板外層の外層の製造工程を説明するための図であり、その一工程を概略的に示す断面図である。 従来技術の他の具体例によるビルドアッププリント基板外層の外層の製造工程を説明するための図であり、その一工程を概略的に示す断面図である。 従来技術の他の具体例によるビルドアッププリント基板外層の外層の製造工程を説明するための図であり、その一工程を概略的に示す断面図である。 従来技術の他の具体例によるビルドアッププリント基板外層の外層の製造工程を説明するための図であり、その一工程を概略的に示す断面図である。 従来技術の一具体例によって製作されたＦＣＢＧＡプリント基板構造を概略的に示す断面図である。 本発明の一具体例によるビルドアッププリント基板の製造方法を説明するための図であり、（ａ）及び（ｂ）はコア層及び外層の製造工程をそれぞれ概略的に示すフローチャートである。 本発明の一具体例によるビルドアッププリント基板のコア層の製造工程を説明するための図であり、その一工程を概略的に示す断面図である。 本発明の一具体例によるビルドアッププリント基板のコア層の製造工程を説明するための図であり、その一工程を概略的に示す断面図である。 本発明の一具体例によるビルドアッププリント基板のコア層の製造工程を説明するための図であり、その一工程を概略的に示す断面図である。 本発明の一具体例によるビルドアッププリント基板のコア層の製造工程を説明するための図であり、その一工程を概略的に示す断面図である。 本発明の一具体例によるビルドアッププリント基板のコア層の製造工程を説明するための図であり、その一工程を概略的に示す断面図である。 本発明の一具体例によるビルドアッププリント基板のコア層の製造工程を説明するための図であり、その一工程を概略的に示す断面図である。 本発明の一具体例によるビルドアッププリント基板のコア層の製造工程を説明するための図であり、その一工程を概略的に示す断面図である。 本発明の一具体例によるビルドアッププリント基板のコア層の製造工程を説明するための図であり、その一工程を概略的に示す断面図である。 図９Ｈのコア層上に第１外層を形成する製造工程を説明するための図であり、その一工程を概略的に示す断面図である。 図９Ｈのコア層上に第１外層を形成する製造工程を説明するための図であり、その一工程を概略的に示す断面図である。 図９Ｈのコア層上に第１外層を形成する製造工程を説明するための図であり、その一工程を概略的に示す断面図である。 図９Ｈのコア層上に第１外層を形成する製造工程を説明するための図であり、その一工程を概略的に示す断面図である。 図９Ｈのコア層上に第１外層を形成する製造工程を説明するための図であり、その一工程を概略的に示す断面図である。 図９Ｈのコア層上に第１外層を形成する製造工程を説明するための図であり、その一工程を概略的に示す断面図である。 図１０Ｆの第１外層上に第２外層を形成して製作したＦＣＢＧＡプリント基板構造を概略的に示す断面図である。 本発明の一具体例によるプリント基板のイオンビーム表面処理の原理を概略的に示す図である。
符号の説明
６１ 第１樹脂基板
６２ 金属層
６３ 導通孔
６４ 第１金属シード層
６５ ドライフィルム
６６ 第１金属パターンメッキ層
６７ 導電性ペースト
７１ 第２樹脂基板
７２ ブラインドビアホール
７３ 第２金属シード層
７４ ドライフィルム
７５ 第２金属パターンメッキ層
８１ 第１樹脂基板
８２ａ、８２ｂ 第１回路層
８３ ビアホール
８４ａ、８４ｂ 第２樹脂基板
８５ａ、８５ｂ 第２回路層
８６ａ、８６ｂ 第３樹脂基板
８７ａ、８７ｂ 第３回路層
８８ａ、８８ｂ ソルダレジスト層
８９ａ、８９ｂ ソルダレジスト開放部

Claims (8)

  1. コア層及び外層を含むビルドアッププリント基板の製造方法において、
    前記コア層が、
    （ａ）両面に金属層が積層された第１樹脂基板を提供する段階と、
    （ｂ）前記第１樹脂基板の両面の金属層を除去する段階と、
    （ｃ）前記金属層が除去された第１樹脂基板に層間電気的導通のための導通孔を形成する段階と、
    （ｄ）前記導通孔が形成された第１樹脂基板の表面をイオンビームで表面処理する段階と、
    （ｅ）前記表面処理された第１樹脂基板上に真空蒸着法によって第１金属シード層を形成する段階と、
    （ｆ）前記第１金属シード層が形成された基板に電解メッキ法によって第１金属パターンメッキ層を形成する段階と、
    （ｇ）前記第１金属パターンメッキ層が形成されなかった部位の第１金属シード層を除去する段階と、
    （ｈ）前記導通孔の内部を導電性ペーストで充填してコア回路層を形成する段階と、
    を含んで製造されることを特徴とするビルドアッププリント基板の製造方法。
  2. 前記イオンビーム表面処理段階が、Ａｒ、Ｏ２、Ｎ２、Ｘｅ、ＣＦ４、Ｈ２、Ｎｅ、Ｋｒ及びこれらの混合ガスよりなる群から選択された不活性ガスの存在下で行われることを特徴とする、請求項１に記載のビルドアッププリント基板の製造方法。
  3. 前記真空蒸着法がスパッタリング法、熱蒸着法またはイー−ビーム（ｅ−ｂｅａｍ）法であることを特徴とする請求項１に記載のビルドアッププリント基板の製造方法。
  4. 前記第１金属シード層の厚さが０．０２〜４μｍであることを特徴とする、請求項１に記載のビルドアッププリント基板の製造方法。
  5. 前記第１金属シード層の厚さが０．０２〜１μｍであることを特徴とする請求項１に記載のビルドアッププリント基板の製造方法。
  6. 前記外層は、
    （ｉ）前記コア回路層上に第２樹脂基板を積層する段階と、
    （ｊ）前記第２樹脂基板に層間電気的導通のためのブラインドビアホールを形成する段階と、
    （ｋ）前記ブラインドビアホールが形成された第２樹脂基板上に無電解メッキ法によって第２金属シード層を形成する段階と、
    （ｌ）前記第２金属シード層が形成された基板に電解メッキ法によって第２金属パターンメッキ層を形成する段階と、
    （ｍ）前記第２金属パターンメッキ層が形成されなかった部位の第２金属シード層を除去する段階と、
    を含んで製造されることを特徴とする請求項１に記載のビルドアッププリント基板の製造方法。
  7. 前記第１及び第２樹脂基板が互いに同じか異なるエポキシ系樹脂またはフッ素系樹脂からなった基板であることを特徴とする請求項１〜６のいずれか一つの請求項に記載のビルドアッププリント基板の製造方法。
  8. 前記金属は銅であることを特徴とする請求項１〜７のいずれか一つの請求項に記載のビルドアッププリント基板の製造方法。
JP2007047671A 2006-05-10 2007-02-27 ビルドアッププリント基板の製造方法 Expired - Fee Related JP4448523B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060042015A KR100797719B1 (ko) 2006-05-10 2006-05-10 빌드업 인쇄회로기판의 제조공정

Publications (2)

Publication Number Publication Date
JP2007305969A JP2007305969A (ja) 2007-11-22
JP4448523B2 true JP4448523B2 (ja) 2010-04-14

Family

ID=38608187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007047671A Expired - Fee Related JP4448523B2 (ja) 2006-05-10 2007-02-27 ビルドアッププリント基板の製造方法

Country Status (5)

Country Link
US (1) US7707716B2 (ja)
JP (1) JP4448523B2 (ja)
KR (1) KR100797719B1 (ja)
CN (1) CN101072474A (ja)
DE (1) DE102007008508A1 (ja)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7602062B1 (en) 2005-08-10 2009-10-13 Altera Corporation Package substrate with dual material build-up layers
KR100797692B1 (ko) 2006-06-20 2008-01-23 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR100797682B1 (ko) * 2007-02-07 2008-01-23 삼성전기주식회사 인쇄회로기판의 제조방법
DE102007033488A1 (de) * 2007-07-18 2009-04-30 Samsung Electro - Mechanics Co., Ltd., Suwon-shi Leiterplatte und ihr Fertigungsverfahren
CN101610646B (zh) * 2008-06-20 2012-05-30 欣兴电子股份有限公司 电性连接结构及其工艺与线路板结构
KR101019150B1 (ko) * 2008-06-30 2011-03-04 삼성전기주식회사 비아-온-패드 구조를 갖는 인쇄회로기판 제조방법
CN101677493B (zh) * 2008-09-19 2011-12-28 欣兴电子股份有限公司 线路板与线路结构的制作方法
EP2475234A3 (en) * 2009-04-24 2012-09-19 Sumitomo Electric Industries, Ltd. Substrate for printed wiring board, printed wiring board, and methods for producing same
CN101951733B (zh) * 2009-07-08 2013-09-11 三星电机株式会社 绝缘层、具有电子元件的印刷电路板及其制造方法
US9313900B2 (en) * 2010-04-02 2016-04-12 Inktec Co., Ltd. Method for manufacturing a double-sided printed circuit board
KR101108816B1 (ko) * 2010-04-05 2012-01-31 삼성전기주식회사 다층 인쇄회로기판 및 이의 제조방법
CN102163591B (zh) * 2010-12-02 2014-06-25 天水华天科技股份有限公司 一种球型光栅阵列ic芯片封装件及其生产方法
US8617990B2 (en) 2010-12-20 2013-12-31 Intel Corporation Reduced PTH pad for enabling core routing and substrate layer count reduction
KR101167464B1 (ko) * 2010-12-21 2012-07-26 삼성전기주식회사 인쇄회로기판의 제조방법
JP2012169600A (ja) * 2011-01-26 2012-09-06 Sumitomo Bakelite Co Ltd プリント配線板の製造方法
KR20120130515A (ko) * 2011-05-23 2012-12-03 삼성테크윈 주식회사 회로 기판 및 그의 제조 방법
CN102307437B (zh) * 2011-08-24 2012-12-12 上海美维科技有限公司 提高半加成工艺中积层基材与积层导体层的结合力的方法
US8780576B2 (en) 2011-09-14 2014-07-15 Invensas Corporation Low CTE interposer
US8904632B2 (en) 2011-09-23 2014-12-09 Harris Corporation Method to make a multilayer circuit board with intermetallic compound and related circuit boards
KR20130057314A (ko) 2011-11-23 2013-05-31 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
KR101321305B1 (ko) * 2011-11-25 2013-10-28 삼성전기주식회사 빌드업 인쇄회로기판 및 그의 제조방법
JP2013118370A (ja) * 2011-12-05 2013-06-13 Samsung Electro-Mechanics Co Ltd ビアホールめっき方法及びそれを用いて製造されたプリント回路基板
KR101324347B1 (ko) 2011-12-30 2013-10-31 영풍전자 주식회사 인쇄회로기판 제조방법
CN103209545A (zh) * 2012-01-13 2013-07-17 昆山允升吉光电科技有限公司 Smt掩膜版的显影方法及印刷电路板模板的生产方法
KR101332079B1 (ko) * 2012-03-29 2013-11-22 삼성전기주식회사 다층 인쇄회로기판 제조 방법 및 이에 따라 제조된 다층 인쇄회로기판
KR20130115410A (ko) * 2012-04-12 2013-10-22 삼성전기주식회사 프리프레그 및 이를 포함하는 인쇄회로기판 및 인쇄회로기판의 제조방법
US20140027163A1 (en) * 2012-07-30 2014-01-30 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
KR101201948B1 (ko) * 2012-08-06 2012-11-16 주식회사 에스아이 플렉스 인쇄회로기판 제조방법
CN102802366B (zh) * 2012-08-09 2015-07-29 皆利士多层线路版(中山)有限公司 印刷线路板的除胶方法
CN104272446B (zh) * 2012-08-30 2016-11-09 松下知识产权经营株式会社 电子部件封装体及其制造方法
US9449937B2 (en) 2012-09-05 2016-09-20 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method for manufacturing the same
US9368439B2 (en) * 2012-11-05 2016-06-14 Nvidia Corporation Substrate build up layer to achieve both finer design rule and better package coplanarity
CN103025070B (zh) * 2012-11-28 2015-07-01 深圳崇达多层线路板有限公司 一种带pth孔间夹线的pcb板外层线路蚀刻方法
US9161454B2 (en) * 2012-12-24 2015-10-13 Unimicron Technology Corp. Electrical device package structure and method of fabricating the same
KR101506794B1 (ko) * 2013-07-18 2015-03-27 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN104735927B (zh) * 2013-12-20 2017-10-10 深圳崇达多层线路板有限公司 一种pcb板垂直沉铜线的除胶方法
US10076032B2 (en) 2014-03-20 2018-09-11 Sumitomo Electric Industries, Ltd. Substrate for printed circuit board, printed circuit board, and method for producing substrate for printed circuit board
JP6585032B2 (ja) 2014-03-27 2019-10-02 住友電気工業株式会社 プリント配線板用基板、プリント配線板及びプリント配線板用基板の製造方法
JP2015213124A (ja) * 2014-05-02 2015-11-26 イビデン株式会社 パッケージ基板
CN107211537A (zh) 2015-01-22 2017-09-26 住友电气工业株式会社 印刷线路板用基材、印刷线路板以及印刷线路板的制造方法
CN105899003B (zh) 2015-11-06 2019-11-26 武汉光谷创元电子有限公司 单层电路板、多层电路板以及它们的制造方法
CN105517362A (zh) * 2015-11-24 2016-04-20 广州兴森快捷电路科技有限公司 线路板选择性沉金方法
TWI579938B (zh) * 2016-02-15 2017-04-21 欣興電子股份有限公司 封裝基板的線路製作方法
US20180184550A1 (en) 2016-12-28 2018-06-28 Microsoft Technology Licensing, Llc Metal additive structures on printed circuit boards
CN108738379B (zh) * 2017-02-22 2020-02-21 华为技术有限公司 金属化孔的形成方法、电路板的制造方法及电路板
KR102069659B1 (ko) * 2017-08-31 2020-01-23 해성디에스 주식회사 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR20190041215A (ko) * 2017-10-12 2019-04-22 주식회사 아모그린텍 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판
WO2019188836A1 (ja) * 2018-03-28 2019-10-03 三井金属鉱業株式会社 多層配線板の製造方法
US10643943B2 (en) * 2018-06-25 2020-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure, package-on-package structure and manufacturing method thereof
CN109411366B (zh) * 2018-09-17 2022-03-15 珠海欧比特电子有限公司 一种表面保护的三维立体封装方法
US10624213B1 (en) * 2018-12-20 2020-04-14 Intel Corporation Asymmetric electronic substrate and method of manufacture
CN111479391A (zh) * 2020-04-16 2020-07-31 广东通元精密电路有限公司 一种任意阶互联hdi板制作方法和hdi板
FR3112242A1 (fr) * 2020-07-03 2022-01-07 Stmicroelectronics (Crolles 2) Sas Isolation de photodiodes
CN114375097B (zh) * 2021-12-24 2023-08-22 江苏普诺威电子股份有限公司 传感器用封装基板的加工工艺
KR20230111540A (ko) 2022-01-18 2023-07-25 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지
CN117460154A (zh) * 2022-07-18 2024-01-26 奥特斯科技(重庆)有限公司 部件承载件、制造部件承载件的方法和设备
CN115474343A (zh) * 2022-09-15 2022-12-13 德中（天津）技术发展股份有限公司 用激光在掩膜上开口经化学镀制造导电图案的方法、软件及设备

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3673680A (en) * 1970-12-14 1972-07-04 California Computer Products Method of circuit board with solder coated pattern
US4383363A (en) * 1977-09-01 1983-05-17 Sharp Kabushiki Kaisha Method of making a through-hole connector
US4711822A (en) 1986-01-15 1987-12-08 Westinghouse Electric Corp. Metal core printed circuit boards
JPH01215034A (ja) 1988-02-24 1989-08-29 Matsushita Electric Ind Co Ltd 半導体装置
JP2707903B2 (ja) * 1992-01-28 1998-02-04 日本電気株式会社 多層プリント配線板の製造方法
JPH10135272A (ja) 1996-10-30 1998-05-22 Matsushita Electric Works Ltd フリップチップ実装方法
JPH11298120A (ja) 1998-04-15 1999-10-29 Hitachi Aic Inc プリント配線板の製造方法
US6711812B1 (en) * 1999-04-13 2004-03-30 Unicap Electronics Industrial Corporation Method of making metal core substrate printed circuit wiring board enabling thermally enhanced ball grid array (BGA) packages
JP2001085471A (ja) 1999-09-17 2001-03-30 Denso Corp 電子部品の実装方法
JP3429718B2 (ja) 1999-10-28 2003-07-22 新光電気工業株式会社 表面実装用基板及び表面実装構造
US7261957B2 (en) * 2000-03-31 2007-08-28 Carl Zeiss Smt Ag Multilayer system with protecting layer system and production method
US6309912B1 (en) * 2000-06-20 2001-10-30 Motorola, Inc. Method of interconnecting an embedded integrated circuit
FR2812515B1 (fr) 2000-07-27 2003-08-01 Kermel Procede de realisation d'une circuiterie comportant pistes, pastilles et microtraversees conductrices et utilisation de ce procede pour la realisation de circuits imprimes et de modules multicouches a haute densite d'integration
KR20020022477A (ko) * 2000-09-20 2002-03-27 정해원 물리적 기상 증착법을 이용한 빌드업 다층 인쇄회로판제조방법
KR20020028597A (ko) 2000-10-11 2002-04-17 이형도 다층인쇄회로기판의 제조방법, 이에 의해 제조되는 기판및 ｆｃｉｐ
WO2003009655A1 (en) * 2001-07-18 2003-01-30 Ajinomoto Co., Inc. Film for circuit board
US6810583B2 (en) * 2001-08-07 2004-11-02 International Business Machines Corporation Coupling of conductive vias to complex power-signal substructures
JP4060629B2 (ja) 2002-04-15 2008-03-12 デンカＡｇｓｐ株式会社 メッキスルーホールの形成方法、及び多層配線基板の製造方法
JP2004134679A (ja) 2002-10-11 2004-04-30 Dainippon Printing Co Ltd コア基板とその製造方法、および多層配線基板
US20040107569A1 (en) * 2002-12-05 2004-06-10 John Guzek Metal core substrate packaging
KR100455892B1 (ko) * 2002-12-30 2004-11-06 삼성전기주식회사 빌드업 인쇄회로기판 및 이의 제조방법
JP2005150554A (ja) * 2003-11-18 2005-06-09 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP4328196B2 (ja) 2003-12-24 2009-09-09 京セラ株式会社 配線基板及びその製造方法並びに電気装置

Also Published As

Publication number Publication date
KR20070109264A (ko) 2007-11-15
US20070261234A1 (en) 2007-11-15
US7707716B2 (en) 2010-05-04
DE102007008508A1 (de) 2007-11-22
CN101072474A (zh) 2007-11-14
KR100797719B1 (ko) 2008-01-23
JP2007305969A (ja) 2007-11-22

Similar Documents

Publication Publication Date Title
JP4448523B2 (ja) ビルドアッププリント基板の製造方法
KR100797691B1 (ko) 인쇄회로기판 및 그 제조방법
US10015889B2 (en) Method for constructing an external circuit structure
US20070141310A1 (en) Printed circuit board and method of manufacturing the same
KR20040033070A (ko) 다층 회로배선판, ｉｃ 패키지, 및 다층 회로배선판의 제조 방법
JP5580135B2 (ja) プリント配線板の製造方法及びプリント配線板
CN105075411A (zh) 多层配线基板的制造方法
WO2009110259A1 (ja) 多層プリント配線板の製造方法
KR101321305B1 (ko) 빌드업 인쇄회로기판 및 그의 제조방법
JP4862682B2 (ja) プリント配線基板及びその製造方法
CN105323953A (zh) 印刷线路板及其制造方法
KR100674316B1 (ko) 레이저드릴을 이용한 비아홀 형성방법
KR102412000B1 (ko) 동박적층판 및 이를 이용한 인쇄회로기판의 제조방법
JP5040346B2 (ja) プリント配線板の製造方法
KR100601468B1 (ko) 요철이 없는 블라인드 비아홀 형성 방법
JP2000036659A (ja) ビルドアップ多層配線板の製造方法
JP2000036661A (ja) ビルドアップ多層配線板の製造方法
TWI342179B (en) Method of manufacturing build-up printed circuit board
JP2000091750A (ja) スルーホールの形成方法、多層プリント配線板の製造方法、およびスルーホール形成基板、多層プリント配線板
JP2009147387A (ja) 多層プリント配線板および多層プリント配線板の製造方法
KR20090085406A (ko) 다층 회로기판 및 그 제조방법
JP2015222805A (ja) 印刷配線板およびその製造方法
JP2005191080A (ja) 積層板とそれを用いた多層配線板およびそれらの製造方法
JP2007299875A (ja) 多層プリント配線板の製造方法
CN118973140A (zh) 一种低成本制作微小pcb激光盲孔的加工方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140129

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees