CN112215359B - 一种耦合电路 - Google Patents

Abstract

本文公开一种耦合电路，由两个以上耦合单元组成，耦合单元包括：一个共面波导谐振腔(CPWR)，及与CPWR连接的预设数量个超导量子比特；相邻的耦合单元之间，各耦合单元中的一个以上与CPWR连接的超导量子比特共用；各耦合单元中的一个以上与CPWR连接的超导量子比特非共用。本发明实施例以超导量子比特和CPWR形成具有全连通性耦合的耦合单元，通过耦合单元的近邻耦合实现了耦合单元的拓展，提升了耦合电路量子计算的运算性能。

Description

一种耦合电路

技术领域

本文涉及但不限于量子计算机技术，尤指一种耦合电路。

背景技术

相比于传统的计算机计算，量子计算有望大幅提升一些问题的计算效率。根据估计，要实现有实用价值的通用量子算法，例如对RSA-2048加密方法中的大合数进行质因子分解，所需超导量子比特的数目大约在10⁷数量级，并且在超导量子比特之间要有相互作用，即耦合(coupling)。目前，研究人员可以实现的量子计算系统中，有耦合的超导量子比特的数目大约在10¹～10²数量级。如何构建超导量子比特数目可扩展的量子计算系统，是一个有待解决的问题。

超导量子计算芯片上，目前广泛采用电路量子电动力学(cQED，circuit quantumelectro-dynamics)体系：以超导量子比特作为人造原子，与共面波导谐振腔(CPWR，coplanar waveguide resonator)中的电磁场相互作用，实现量子态的相干调控；其中，超导量子比特包括：传输子(transmon)超导量子比特、磁通超导量子比特和相位超导量子比特等。该体系中，已实现的量子比特之间的耦合可以分为两类不同的结构，分别为近邻耦合(nearest-neighbour coupling)和总线耦合(bus coupling)，这两种耦合结构各有优缺点。以下通过可以作为近邻耦合和总线耦合基础组成的transmon超导量子比特和CPWR的简要介绍，对近邻耦合和总线耦合中的一些结构进行说明：transmon超导量子比特由一个大电容与一个超导量子干涉器(SQUID，superconducting quantum interference device)并联构成，SQUID可以等效为一个可调的非线性电感。电容与非线性电感并联，构成非线性振荡电路，其量子化能级是不等间距的，可以将电路状态限制在其能量最低的两个能级上，以构成transmon超导量子比特。同时，SQUID等效的非线性电感的值可以通过外加磁通来调节，因而超导量子比特的能级间距也就可以调节，亦即超导量子比特的工作频率可以调节。CPWR是利用共面波导传输线制成的传输线谐振腔。基本的传输线谐振腔有三种结构：两端开路的波长(λ)/2谐振腔、两端短路的λ/2谐振腔、一端短路一端开路的λ/4谐振腔。在cQED体系中，常用的是两端开路的λ/2谐振腔和一端短路一端开路的λ/4谐振腔，前者用于超导量子比特之间的耦合，后者用于超导量子比特的读取；其中，用于超导量子比特之间耦合的两端开路的λ/2谐振腔，其长度是其基模谐波波长的一半，因而得名。在基模谐振情况下，谐振腔内形成驻波，电场强度沿传输线的分布呈现半个余弦周期。在两个开路端口处，电场强度最强的是电压波腹；在传输线中间点是电压波节，电场强度为零。通常，transmon超导量子比特和CPWR都是工作在4～10吉赫兹(GHz)频率范围内。transmon超导量子比特的频率可调范围一般有几个GHz，CPWR的频率一般不可调；根据需要可以调节各个transmon超导量子比特的工作频率相同或不同；transmon超导量子比特的频率一般与CPWR的频率有一定的差别(频率差为数百兆赫兹(MHz)，通常在200MHz以上)。在超导量子比特数目较少、频带资源较富裕时，一般设计transmon超导量子比特的工作频率低于CPWR的频率。

近邻耦合和总线耦合作为已实现的超导量子比特之间耦合的两种结构，分别具有相应的优点和不足；其中，近邻耦合结构的可扩展性好，能够实现高速、高保真度的两比特门操作，但超导量子比特之间的连通性受限，在超导量子比特数目较多的情况下，非近邻的超导量子比特之间的门操作会非常复杂。总线耦合结构能够调控空间上相距较远的超导量子比特之间的耦合，超导量子比特之间可以充分连通。通过同一个总线产生耦合的多对超导量子比特之间只要频率互不相同，那么不同的超导量子比特对之间还可以互不影响地以频分复用的方式同时产生耦合。然而，一个总线所能够耦合的超导量子比特数目难以任意增加，不适应规模化扩展的量子计算的需要；同时总线耦合超导量子比特之间的耦合强度也会比近邻耦合的情况弱，影响两比特门操作的速度。

综上，近邻耦合结构或总线耦合难以兼顾量子比特的连通性与可扩展性，无法满足可规模化扩展的超导量子计算的需求，限制了超导量子计算芯片性能的提升。如何同时获得具有高连通性和可扩展性的超导量子计算芯片，是一个有待解决的问题。

发明内容

以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

本发明实施例提供一种耦合电路，能够提升耦合电路量子计算的运算性能。

本发明实施例提供了一种耦合电路，包括：两个以上耦合单元；其中，

耦合单元包括：一个共面波导谐振腔CPWR，及与CPWR连接的预设数量个超导量子比特；

相邻的耦合单元之间，部分数量的超导量子比特作为共用部分，与两个耦合单元的CPWR均连接；剩余数量的超导量子比特，仅与自身所属的耦合单元的CPWR连接；所述耦合单元的个数与CPWR的个数相同；所述耦合单元内的每一个超导量子比特与CPWR均满足大失谐条件；所述超导量子比特与所述CPWR采用电容耦合方式连接；所述超导量子比特的工作频率可调；所述相邻的耦合单元内包括的所述CPWR的谐振频率不同；所述CPWR工作频率固定；一个以上所述耦合单元内包括：通过所述CPWR形成虚光子耦合的一对工作频率相同的超导量子比特；不同所述耦合单元形成所述虚光子耦合的所述超导量子比特的工作频率不同。

在一种示例性实例中，所述超导量子比特包括两个以上。

在一种示例性实例中：

所述相邻的耦合单元中，各耦合单元内的一个以上非共用的所述超导量子比特，通过所述相邻的耦合单元中的一个共用的所述超导量子比特形成间接耦合。

在一种示例性实例中：

相连的两个以上所述耦合单元内属于共用的所述超导量子比特，通过相连的耦合单元的CPWR形成多模虚光子耦合；

其中，每一个所述相连的耦合单元的CPWR，与用于形成所述多模虚光子耦合的所述超导量子比特均满足大失谐条件；用于形成所述多模虚光子耦合的所述超导量子比特工作频率相同。

本发明实施例提供一种耦合电路，由两个以上耦合单元组成，耦合单元包括：一个共面波导谐振腔(CPWR)，及与CPWR连接的预设数量个超导量子比特；相邻的耦合单元之间，各耦合单元中的一个以上与CPWR连接的超导量子比特共用；各耦合单元中的一个以上与CPWR连接的超导量子比特非共用。本发明实施例以超导量子比特和CPWR形成具有全连通性耦合的耦合单元，通过耦合单元的近邻耦合实现了耦合单元的拓展，提升了耦合电路量子计算的运算性能。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。

图1为本发明实施例耦合电路的组成框图；

图2为本发明应用示例耦合电路的组成示意图；

图3为本发明应用示例另一耦合电路的组成示意图；

图4为本发明应用示例的再一耦合电路的组成示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。

在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行。并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

图1为本发明实施例耦合电路的组成框图，如图1所示，包括：两个以上耦合单元(图中仅示意两个耦合单元)；其中，

每一个耦合单元包括：一个共面波导谐振腔(CPWR)，及与CPWR连接的预设数量个超导量子比特；

其中，相邻的耦合单元之间，各耦合单元中的一个以上与CPWR连接的超导量子比特共用；各耦合单元中的一个以上与CPWR连接的超导量子比特非共用。

参见图1，本发明实施例耦合电路，包含两个以上耦合单元，每一个耦合单元分别包含相应数量的超导量子比特(不同耦合单元内包含的超导量子比特数数目可以相同，也可以不同)；其中，相邻的耦合单元，在构建耦合电路时，部分超导量子比特作为共用部分，与两个耦合单元的CPWR均连接；剩余部分的超导量子比特，仅与自身所属的耦合单元的CPWR连接。

本发明实施例以超导量子比特和CPWR形成具有全连通性耦合的耦合单元，通过耦合单元的近邻耦合实现了耦合单元的拓展，提升了耦合电路量子计算的运算性能。

本发明实施例，超导量子比特为共用时，可以与两个以上CPWR相连，超导量子比特与两个以上CPWR连接时，该超导量子比特同属于对应的多个耦合单元，此时，该超导量子比特为这多个耦合单元的共用超导量子比特。

在一种示例性实例中，本发明实施例超导量子比特和CPWR满足大失谐条件；满足大失谐条件包括：CPWR与超导量子比特的角度频率之差比二者的耦合强度高大约1个数量级；耦合强度的典型取值大约是g/2π～40MHz；其中，g表示耦合强度的角频度频率；在大失谐条件下，CPWR与超导量子比特的角度频率之差为Δ，CPWR与超导量子比特的角度频率之差一般满足Δ/2π＞200MHz。大失谐条件具体如何配置，可以由本领域技术人员根据相关理论实现。

在一种示例性实例中，本发明实施例耦合单元的个数与CPWR的个数相同；CPWR作为耦合电路中的总线，数目一般小于超导量子比特的数目，CPWR的工作频率一般在4～10吉赫兹(GHz)范围内，工作频率固定不可调；

在一种示例性实例中，本发明实施例耦合电路中超导量子比特数目不限，超导量子比特的工作频率一般在4～10GHz范围内，在几个GHz范围内可调；

在一种示例性实例中，超导量子比特与CPWR采用电容耦合方式连接。一般的，超导量子比特通过CPWR的电压端口与CPWR连接。

在一种示例性实例中，一个耦合单元内，包含的超导量子比特数目为：两个以上。

需要说明的是，本发明实施例与CPWR连接的超导量子比特数目，可以由本领域技术人员根据经验及量子计算的运算需求进行设定和调整。

在一种示例性实例中，相邻的耦合单元内包括的CPWR的谐振频率不同。这样避免由两个CPWR通过共用的超导量子比特形成耦合，造成的不可控的线路串扰。

在一种示例性实例中，不相邻的耦合单元的CPWR的谐振频率可以相同，也可以不同。

在一种示例性实例中，本发明实施例超导量子比特包括以下任意种类之一：

传输子(transmon)超导量子比特、磁通超导量子比特、相位超导量子比特和超级电感旁路磁通(fluxonium)超导量子比特。

在一种示例性实例中，一个以上耦合单元内包括：

通过CPWR形成虚光子耦合的一对工作频率相同的超导量子比特；

其中，不同耦合单元形成虚光子耦合的超导量子比特的工作频率不同。本发明实施例，一个耦合单元内的任意两个超导量子比特的工作频率相同时，通过CPWR可以形成虚光子耦合；一个耦合单元中可以形成多个虚光子耦合，形成不同虚光子耦合的超导量子比特，其工作频率不同；本发明实施例可以以频分复用的方式通过耦合单元的CPWR，同时形成多个虚光子耦合。形成虚光子耦合时，超导量子比特的工作频率的设置，可以由本领域技术人员根据相关技术中已有的原理设定。

在一种示例性实例中，本发明实施例相邻的耦合单元中，各耦合单元内的一个以上非共用的超导量子比特，通过相邻的耦合单元中的一个共用的超导量子比特形成间接耦合。

在一种示例性实例中，间接耦合通过以下处理实现：

由上述形成间接耦合的共用的超导量子比特与第一个非共用的超导量子比特执行态交换门；继续由该共用的超导量子比特与第二个非共用的超导量子比特进行虚光子耦合；最后由该共用的超导量子比特与第一个非共用的超导量子比特执行态交换门。

间接耦合是近邻耦合结构中的一种超导量子比特耦合方式，两个不直接相连的超导量子比特，中间间隔有若干个连续连接的超导量子比特，构成一个超导量子比特链；链两端不直接相连的超导量子比特逐次与中间直接相连的超导量子比特执行态交换门操作，将各自的量子状态传递给中间直接相连的某两个超导量子比特；这两个直接相连的超导量子比特产生直接耦合，各自量子状态按照量子力学规律发生一定演化以后，再逆向执行态交换门操作，将这两个直接相连的超导量子比特的量子状态回传给链两端不直接相连的超导量子比特，通过上述处理，链连两端不直接相连的超导量子比特就等效于产生了耦合。

在一种示例性实例中：

相连的两个以上耦合单元内属于共用的超导量子比特，通过相连的耦合单元的CPWR形成多模虚光子耦合；

其中，每一个相连的耦合单元的CPWR，与用于形成多模虚光子耦合的超导量子比特均满足大失谐条件；用于形成多模虚光子耦合的超导量子比特工作频率相同。

本发明实施例通过间接耦合、相邻的耦合单元的虚光子耦合，进一步提升了耦合电路的连通性与可扩展性。通过多模虚光子耦合，提高了超导量子比特之间的耦合强度。

在一种示例性实例中，本发明实施例耦合电路还可以包括：用于控制超导量子比特和CPWR的控制和信息读取的组成线路。组成线路的具体实现可以参照相关技术，这里不再赘述，具体实现也不用于限定本申请的保护范围。

在一种示例性实例中，本发明实施例耦合电路还可以包括：用于超导量子比特状态读取的CPWR、用于超导量子比特状态调控的X/Y控制线和Z控制线等。

本发明实施例耦合单元数目增多时，耦合单元可以以二维阵列方式分布设置在芯片上，与近邻耦合电路的结构类似。除了位于阵列外边缘的超导量子比特外，其他位于内层的众多超导量子比特的控制线路、读出线路无法直接在平面上引出，可以采用三维集成封装的方式引出。

以下通过应用示例对本发明实施例进行简要说明，应用示例仅用于陈述本发明，并不用于限定本发明的保护范围。

应用示例

图2为本发明应用示例耦合电路的组成示意图，如图2所示，耦合电路包括：两个作为总线的CPWR，在图2中记为总线B1、总线B2；6个超导量子比特，记为超导量子比特Q1～超导量子比特Q6；其中，超导量子比特Q1～超导量子比特Q4分别以电容耦合方式与总线B1连接，即以总线B1作为耦合电路的总线形成局域的全连通耦合，构成一个耦合单元，本应用示例将该耦合单元记为耦合单元G1；超导量子比特Q3～超导量子比特Q6分别以电容耦合方式与总线B2连接，即以总线B2为总线形成局域的全连通耦合，构成一个耦合单元，本应用示例将该耦合单元记为耦合单元G2；超导量子比特Q3、超导量子比特Q4是耦合单元G1、耦合单元G2所共用的超导量子比特。通过图2可知，耦合单元内的超导量子比特是全连通的，并且耦合单元内的超导量子比特之间可以以频分复用的方式共享总线，因此，耦合单元内的超导量子比特之间互不干扰，这是本应用示例总线耦合结构的特点。

本应用示例，在耦合单元G1与耦合单元G2之间，有2个共用的超导量子比特Q3和超导量子比特Q4，耦合单元G1、耦合单元G2内的非共用的超导量子比特(比如超导量子比特Q1和超导量子比特Q6)，可以通过共用的超导量子比特Q3或超导量子比特Q4来进行态交换，传递远端非共用超导量子比特之间的间接耦合，这一点与近邻耦合结构类似，是耦合单元扩展的基础。

本应用示例，在图2所示的耦合单元中，超导量子比特Q3与超导量子比特Q4之间，既可以通过总线B1形成虚光子耦合，也可以通过总线B2形成虚光子耦合，经过相关理论运算可知，在满足大失谐近似且超导量子比特Q3、超导量子比特Q4谐振的条件下，超导量子比特Q3与超导量子比特Q4之间的耦合强度是两个总线各自耦合强度的和，即可以将耦合单元的耦合强度提升至原来的2倍左右，从而实现了多比特量子芯片上的高速、低错误率的两比特门操作提供基础；因此，本应用示例的耦合单元的结构还可以增强相邻耦合单元的共用超导量子比特之间的耦合强度。

图3为本发明应用示例另一耦合电路的组成示意图，如图3所示，耦合电路包括6个总线，分别为总线B1～总线B6，12个超导量子比特Q1～超导量子比特Q12。每个总线都通过电容耦合方式连接了4个超导量子比特，构成6个耦合单元G1～耦合单元G6(图中并未标出全部的耦合单元)。图3可以理解为是基于图2结构实现的进一步扩展，且在扩展的结构中，分属不同耦合单元的超导量子比特之间仍然能够产生耦合。例如，总线B1耦合了超导量子比特Q1、超导量子比特Q2、超导量子比特Q5、超导量子比特Q6这4个超导量子比特，构成耦合单元G1；总线B2耦合了超导量子比特Q2、超导量子比特Q3、超导量子比特Q6和超导量子比特Q7这4个超导量子比特(超导量子比特Q2、超导量子比特Q3、超导量子比特Q6和超导量子比特Q7以电容耦合的方式与总线B2连接)，构成耦合单元G2；耦合单元G1与耦合单元G2共用了超导量子比特Q2、超导量子比特Q6；耦合单元G1内的非共用超导量子比特Q1、超导量子比特Q5经由超导量子比特Q2或超导量子比特Q6的态交换门，可以与耦合单元G2内的非共用超导量子比特Q3、超导量子比特Q7产生虚光子耦合。同样的，总线B6耦合了超导量子比特Q7、超导量子比特Q8、超导量子比特Q11、超导量子比特Q12这4个超导量子比特，构成耦合单元G6；耦合单元G2与耦合单元G6之间包含一个共用的超导量子比特Q7，耦合单元G2内的各个非共用超导量子比特，可经由超导量子比特Q7的态交换门与耦合单元G6内的各个非共用超导量子比特产生虚光子耦合。

本应用示例，对于不相邻的耦合单元，例如耦合单元G1与耦合单元G6，它们之间没有共用的超导量子比特，那么这两个耦合单元中的超导量子比特之间可以经过中间连接的耦合单元的多次态交换门来产生间接耦合。例如超导量子比特Q1与超导量子比特Q12，可以通过以下方式完成间接耦合：1、超导量子比特Q1与超导量子比特Q2通过总线B1实现态交换，把超导量子比特Q1态传递给超导量子比特Q2；2、超导量子比特Q12与超导量子比特Q7通过B6实现态交换，把超导量子比特Q12态传递给超导量子比特Q7；3、超导量子比特Q2与超导量子比特Q7通过总线B2产生耦合，耦合的结果存储为超导量子比特Q2与超导量子比特Q7的当前态；4、超导量子比特Q2与超导量子比特Q1通过总线B1实现态交换，把超导量子比特Q2态传递给超导量子比特Q1；5、超导量子比特Q7与超导量子比特Q12通过总线B6实现态交换，把超导量子比特Q7态传递给超导量子比特Q12；至此，超导量子比特Q1与超导量子比特Q12的态就是它们产生间接耦合后的状态了。

本应用示例对耦合单元内超导量子比特的数目可以灵活调整的特点进行示例说明，图4为本发明应用示例的再一耦合电路的组成示意图，如图4所示，总线B1～总线B5是耦合电路中的5个总线，与各自所连接的所有超导量子比特构成5个耦合单元G1～耦合单元G5(超导量子比特用标有字母Q的圆形表示，不同的超导量子比特的符号未做区分)。各个耦合单元内所包含的超导量子比特数目不尽相同；例如、耦合单元G1包含16个超导量子比特，耦合单元G5包含10个超导量子比特；各个耦合单元所共用的超导量子比特数目也不尽相同，例如耦合单元G1与耦合单元G2之间有5个共用的超导量子比特，耦合单元G1与耦合单元G3之间有4个共用的超导量子比特，耦合单元G2与耦合单元G4之间有3个共用的超导量子比特，耦合单元G1与耦合单元G4之间有2个共用的超导量子比特；相应地，不同的超导量子比特所属的耦合单元的数目也不尽相同。

“本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。”

Claims (4)

1.一种耦合电路，包括：两个以上耦合单元；其中，

耦合单元包括：一个共面波导谐振腔CPWR，及与CPWR连接的预设数量个超导量子比特；

其中，相邻的耦合单元之间，部分数量的超导量子比特作为共用部分，与两个耦合单元的CPWR均连接；剩余数量的超导量子比特，仅与自身所属的耦合单元的CPWR连接；所述耦合单元的个数与CPWR的个数相同；所述耦合单元内的每一个超导量子比特与CPWR均满足大失谐条件；所述超导量子比特与所述CPWR采用电容耦合方式连接；所述超导量子比特的工作频率可调；所述相邻的耦合单元内包括的所述CPWR的谐振频率不同；所述CPWR工作频率固定；一个以上所述耦合单元内包括：通过所述CPWR形成虚光子耦合的一对工作频率相同的超导量子比特；不同所述耦合单元形成所述虚光子耦合的所述超导量子比特的工作频率不同。

2.根据权利要求1所述的耦合电路，其特征在于，各耦合单元内的所述超导量子比特包括两个以上。

3.根据权利要求1～2任一项所述的耦合电路，其特征在于：

所述相邻的耦合单元中，各所述耦合单元内的一个以上非共用的所述超导量子比特，通过所述相邻的耦合单元中的一个共用的所述超导量子比特形成间接耦合。

4.根据权利要求1～2任一项所述的耦合电路，其特征在于：

相连的两个以上所述耦合单元内属于共用的所述超导量子比特，通过相连的耦合单元的CPWR形成多模虚光子耦合；

其中，每一个所述相连的耦合单元的CPWR，与用于形成所述多模虚光子耦合的所述超导量子比特均满足大失谐条件；用于形成所述多模虚光子耦合的所述超导量子比特工作频率相同。

Images