CN116847722A - 一种可扩展版图单元、多比特结构和倒装芯片 - Google Patents

Abstract

本申请公开了一种可扩展版图单元、多比特结构和倒装芯片，属于量子芯片制造领域。该可扩展版图单元包括彼此间隔开的第一电容极板和第二电容极板。并且该可扩展版图单元还可以包括并联在二者之间的两约瑟夫森结；而其中的约瑟夫森结可以配置与其耦合的读取腔，并且读取腔接近但是不接触地配置于第二电容极板。基于两个电容极板的设计，使得在将可扩展版图单元进行扩展时，可以将多个读取腔进行集中的布线，从而使得比特扩展时的布线难度被降低，进而提高设计和制造效率。

Description

一种可扩展版图单元、多比特结构和倒装芯片

技术领域

本申请属于量子信息领域，尤其是量子芯片制造领域，特别地，本申请涉及一种可扩展版图单元、多比特结构和倒装芯片。

背景技术

在超导量子芯片中，量子比特的数目决定了该芯片执行量子计算的性能。因此，增加芯片中的量子比特的数目可以提升芯片的能力。由于量子比特需要对应的多种操作结构，因此，当更多的量子比特被引入到芯片中时，则也需要配置更多的操作结构，从而使得有限的芯片空间更加的拥挤，从而有增加芯片尺寸的趋势。目前的超导量子芯片设计中，在进行量子比特扩展时，量子比特的各种操作结构的布局难度增加而难以高效地进一步提高芯片中的比特数目。

发明内容

本申请的示例提供了一种可扩展版图单元、多比特结构和倒装芯片。该方案通过将量子比特中的电容结构以两个分隔开的独立部分、并进行优化设计，使得所形成的可扩展版图单元可以对应地配置相应的读取结构。还因此，可扩展版图单元被利用以扩展形成多比特结构和倒装芯片，而且能够在集成更多量子比特的同时，还可以提供量子比特的如读取部件的操作结构的布线便利性。

本申请示例的方案，通过如下内容实施。

在第一方面，本申请的示例中提出了一种可扩展版图单元。

该可扩展版图单元定义有基准位置、且具有从基准位置呈放射状分散开的三个电容臂。

该可扩展版图单元包括：

第一电容极板，用于提供其中一个电容臂；

与第一电容极板间隔开的第二电容极板，第二电容极板彼此连接的两部分用于提供其中剩余两个电容臂。

该可扩展版图单元中，第一电容极板、第二电容极板，并且能够通过与二者连接的约瑟夫森结组能够构成量子比特。通过配置第一电容极板和第二电容极板各自提供的电容臂的分布方式，使得该可扩展版图单元能够通过电容臂进行量子比特的耦合扩展，以形成多比特结构。

将第一电容极板和第二电容极板间隔地配置，使得电容臂尺寸可以被优化，因此，在进行量子比特的耦合扩展时能够将相邻的多个量子比特的操作结构(如读取腔)一并集中地配置到扩展形成的多比特结构中，从而可以避免过度分散地布局读取腔，进而降低了在多比特结构中的各比特的读取腔的布线难度。

根据本申请的一些示例，可扩展版图单元还包括：约瑟夫森结组，或者，可扩展版图单元还包括约瑟夫森结和组读取腔。

其中的约瑟夫森结组并联于第一电容极板和第二电容极板之间。约瑟夫森结组包括位于基准位置的第一约瑟夫森结，第一约瑟夫森结的第一上层超导体与第一电容极板连接、并且第一下层超导体与第二电容极板连接；约瑟夫森结组还包括位于基准位置的第二约瑟夫森结，第二约瑟夫森结的第二上层超导体与第一电容极板连接、并且第二下层超导体与第二电容极板连接。

其中的读取腔接近而不接触地配置于其中剩余两个电容臂的连接处，且与约瑟夫森结组耦合。

在第二方面，本申请的示例提出了一种多比特结构。其包括至少两个前述的可扩展版图单元，并且相邻的两个可扩展版图单元彼此耦合，耦合包括第一耦合模式、第二耦合模式或第三耦合模式；

其中，第一耦合方式是通过可扩展版图单元中第二电容极板所提供的电容臂之间配合实现的；

其中，第二耦合方式是通过可扩展版图单元中第一电容极板所提供的电容臂之间配合实现的；

其中，第三耦合模式是通过可扩展版图单元中第一电容极板所提供的电容臂之间配合、以及第二电容极板提供的第二电容臂之间配合实现的。

在第三方面，本申请的示例提出了一种可扩展版图单元。

该可扩展版图单元包括按照六边形分布且分别位于六个顶点处的六个量子位，六个量子位依次相邻地耦合，以及位于六边形围合而成的内部区域之内的六个读取腔，六个量子位与六个读取腔一一对应耦合；

每个量子位包括超导量子干涉仪、以及彼此间隔开的第一电容岛和第二电容岛；

第二电容岛具有从第一电容岛延伸轨迹的两侧分散开且彼此连接的两个电容元件；

其中超导量子干涉仪的一端与第一电容岛连接、且另一端连接至两个电容元件的结合处；

其中相邻的两个量子位，通过彼此相邻的电容元件实现耦合。

在第四方面，本申请的示例提供的可扩展版图单元扩展而成的多比特结构，多比特结构包括至少三个可扩展版图单元；

全部的可扩展版图单元按照蜂窝状扩展，且相邻的可扩展版图单元通过各自的第一电容岛耦接，相邻的三个可扩展版图单元围合限定在内部区域之外的环形外部区域。

在第五方面，本申请的示例体出了一种倒装芯片。其包括：

第一芯片，具有上述的多比特结构；

第二芯片，具有通量控制线和驱动控制线，通量控制线被配置与超导量子干涉仪配合以控制量子位的频率，驱动控制线被配置为与第一电容岛配合以控制量子位的跃迁；

第二芯片与第一芯片层状对置并且被定位，以使控制线与外部区域对准。

在第六方面，本申请的示例提出了一种提高在芯片中的空间利用率的多比特结构的版图设计方法。

该版图设计方法包括：

配置量子比特，量子比特具有两个分离开的电容岛、以及通过两端连接至两个电容岛之间的超导量子干涉仪，其中量子比特具有由其中一个电容岛提供的一个电容臂、以及由其中另一个电容岛提供且一体构造的两个电容臂，从而使量子比特呈三叉状结构；

在邻近两个电容臂的连接处配置读取部件，读取部件与比特单元耦合；

以量子比特和读取部件作为基本单元，将至少两个基本单元进行扩展排布，并且相邻的两个基本单元中各自的量子比特通过一个电容臂实现耦合。

有益效果：

在本申请的示例中，可扩展版图单元通过配置电容极板的电容臂以界定量子比特的约瑟夫森结的基准位置为基础进行放射状分布，从而使得可扩张版图单元可以依据各电容臂的排列方式进行对应的扩展。并且构成量子比特的电容按照两个间隔开的第一电容极板和第二电容极板配置，因此，电容臂的尺寸可以被针对性地定制化设计。那么，在进行比特扩展时可以提供更充足的空间以便将相邻的多个可扩展版图单元中与其中的量子比特(通过电容极板和约瑟夫森结相应配置构成)对应的比特操作结构(例如用于读取比特状态的读取腔结构)一并集中地配置，使得这些比特操作结构如读取腔更容易进行布线、也便于后续进行制造。

附图说明

为了更清楚地说明，以下将对描述中所需要使用的附图作简单地介绍。

图1为相关技术中量子芯片上量子比特的结构示意图；

图2为一种示例性的具有六个比特(每比特具有单个的电容部件)的多比特体系的示例版图结构；

图3示出了图2的多比特体系中的比特结构的示例版图结构；

图4为本申请示例中的可扩展版图单元的示例版图结构；

图5示出了图4的可扩展版图单元中的比特结构的示例版图结构；

图6为基于图5的可扩展版图单元配置一个耦合器的示例版图结构；

图7为基于图5的可扩展版图单元配置两个耦合器的示例版图结构；

图8为本申请示例中的基于六个可扩展版图单元形成的多比特结构(具有六个比特)的示例版图结构；

图9为本申请示例中的基于六个可扩展版图单元形成的多比特结构(具有六个比特)、且配置有读取总线和耦合器的示例版图结构；

图10为本申请示例中的另一种多比特体系的示例版图结构；

图11为申请示例中的提高在芯片中的空间利用率的多比特结构的版图设计方法的流程示意图；

图12为申请示例中的提高在芯片中的空间利用率的多比特结构的版图的另一种设计方法的流程示意图。

附图标记说明：101-比特；102-第一耦合结构；103-读取结构；104-第二耦合结构；201-电容器；202-超导量子干涉器；300-可扩展版图单元；301-第一电容极板；3011-第一电容臂；302-第二电容极板；3021-第二电容臂；3022-第三电容臂；303-约瑟夫森结组；3031-第一约瑟夫森结；3032-第二约瑟夫森结；304-读取腔；305-耦合器；400-六比特结构；401-读取总线。

具体实施方式

正入前文所提及的那样，超导量子芯片中的量子比特/量子位的数量将直接地关联于芯片执行量子计算的性能。然而鉴于超导量子芯片的特点，在集成更多量子比特时，将不可避免地使得量子比特在芯片中所占用空间增大。并且，各个量子比特都需要相应的操作部件，例如读取结构和控制结构。因此，在有限的芯片尺寸条件下，集成更多的量子比特的将变得更加困难，例如使得多个量子比特进行有效关联，例如高可用性的耦合；例如，不显著地增加量子比特的操作部件的配置难度，如版图设计难度等等。

在超导量子芯片中，一种典型的量子比特扩展方式是：将多个量子比特按照一维链状地分布，并且，通过依次地使直接相邻的两个量子比特进行耦合，而实现各比特之间的有效关联。以图1中的Transmon量子比特(传输子量子比特)为例。当多个量子比特进行一维线性扩展时，相邻的两个量子比特通过各自的十字形的电容Cq的一个电容臂进行耦合。而弯曲的读取谐振腔结构与十字形的电容Cq的另一个电容臂配合，xyz控制线则与十字形的电容Cq的剩余电容臂进行配合。因此，这些操作结构可以在比特的一维链延伸轨迹的上下两个部分排布。

而如果将多个量子比特按照二维扩展时，可以将多个比特配置到纵横交错的网络中的格点。可以知晓，二维扩展量子比特时，会导致量子比特的各种操作结构的布局更加困难；因为芯片表面的可有效利用空间因为比特的基于二维扩展的复杂布局而被挤压。因此，可能需要优化量子比特的结构以及其扩展方式。

在图2所示的六比特单元中，六个比特101呈六边形结构排列，并且相邻的两个比特通过第一耦合结构102而彼此耦合。两个六比特单元之间则可以通过第二耦合结构104进行耦合。同时在该六比特单元中，配合有两个读取结构103。

其中单个比特101具有如图3所示的结构。其具有一个电容器201和与其连接的超导量子干涉器202。其中，电容器201为三叉状结构，因此具有彼此连接的三个分支。其中超导量子干涉仪202由两个约瑟夫森结(未标示)构成。超导量子干涉仪202的一端连接电容器201，并且另一端接地。

请再次参阅图2，在该六比特单元中，六个比特所形成的六边形区域中，配置了两个读取结构103。而其他四个比特的对应读取结构103则需要在以六比特单元为基本单元进行扩展后的其他空间中进行配置，或者通过其他方式予以配置。

因此，结合图2和图3所示结构进行比特扩展时，为这些比特分配读取结构103时将存在相当的难度，或者需要特别的结构设计而这可能带来额外的成本；虽然在这样的方案中，可以通过具有扩展的三个分支的电容器，从而使得比特扩展时比特间的连通性增加。

在这样的认识下，在本申请中，发明人提出了一种新的比特扩展方案。在该方案中，比特被扩展，并且因此具有改善的读取结构的配置便利性。

其中的一个重要改进是：调整电容器的结构。

以图3所示的比特而言，其具有一个彼此连接从而形成为一体结构的三叉状的电容器。并且，其中的超导量子干涉器一端与电容器连接，而另一端接地。

基于此，发明人将电容设计为两个独立的部分，而非图3中的一个独立部分方式构造的电容器201。此外，对应于此(电容设计为两个独立的部分)，发明人还可以对超导量子干涉器的配置方式进行调整，同时还对其他部分进行相关的适应调整。通过这样的调整，使得在比特进行扩展时，所配置用于实现量子计算时的比特状态获取的与比特对应的读取结构可以相对更集中地配置。即，芯片中比特扩展时，比特结构以及与其相关的操作结构具有更高的芯片空间利用率。此外，在实现这些收益之外，其还体现了一定抗噪声效果，因而利于进行比特操作和操作的保真度。

以下将结合附图，对本申请示例的方法进行详述。

如所知晓的，为了在超导量子芯片的制造过程中，会涉及到对版图结构的设计实现。并且考虑到超导量子芯片中的各种元器件，以及量子比特对应的各种操作结构，当集成的量子比特数量增加时，版图的设计更加复杂。鉴于此，在本申请的示例中，发明人提出了一种可用于通过扩展而在芯片中实现多个比特的集成的方案。

因此，对应地提供了可扩展版图单元。在芯片的设计版图中，该可扩展版图单元能够通过规则地排列，而实现比特的扩展，并且可以实现二维地扩展。

为了方面对可扩展版图单元中各种结构进行定位和清楚地阐述方案，设计该可扩展版图单元时，可以在可扩展版图单元中定义基准位置。在此基础上，该可扩展版图单元300整体上具有从基准位置呈放射状分散开的三个电容臂，参阅图4。三个电容臂可以大致呈环形地依照间隔120度地分布，即等角度间隔地分布在360度的范围；或者，还可以进行适当地角度调整，例如各相邻的两个电容臂之间的角度不相等。

示例中，参阅图4，可扩展版图单元包括第一电容极板301、第二电容极板302、约瑟夫森结组303以及读取腔304。其中，约瑟夫森结组可以形成超导量子干涉装置(能够通过通量控制比特)，而第一电容极板301、第二电容极板302和约瑟夫森结组303则能够组合构成量子比特。

在版图单元中，第一电容极板301能够提供该三个电容臂的其中一个电容臂，简称为第一电容臂3011。而第二电容极板302则能够提供该三个电容臂的剩余两个电容臂，简称为第二电容臂3021和第三电容臂3022；该剩余两个电容臂是彼此连接的，即二者是一体结构。并且，第一电容极板与第二电容极板彼此间隔开，因此二者是独立的两个部件，在不考虑与约瑟夫森结之外二者之间无物理结构上的直接连接，如图5所示。

在这样的示例中，第一电容极板提供的电容臂可以在竖直方向延伸，而第二电容极板提供的两个电容臂则大致在第一电容极板的电容臂的左右两侧分布延伸，则各自相邻地形成相等或不等的夹角。

如前述约瑟夫森结组(其大致地位于基准位置处)可以形成超导量子干涉装置，并且因此，其具有第一约瑟夫森结和第二约瑟夫森结(可以是各自一个；或者，数量相同或相异的两个以上)。第一约瑟夫森结和第二约瑟夫森结是并联于第一电容极板和第二电容极板之间的。

其中的约瑟夫森结是具有大致的三明治结构，其一般地具有两个超导体(可以分别描述为上层超导体和下层超导体)和位于该两个超导体之间的势垒层。因此，作为约瑟夫森结的并联的示例，位于基准位置的第一约瑟夫森结的第一上层超导体与第一电容极板连接、并且第一下层超导体与第二电容极板连接；同时，位于基准位置的第二约瑟夫森结的第二上层超导体与第一电容极板连接、并且第二下层超导体与第二电容极板连接。其中的连接例如是通过引线键合。

为了从比特读取量子芯片，读取腔接近第二电容极板，更进一步地而言是接近第二电容极板所提供的两个电容臂的连接处。并且，读取腔不接触这两个电容臂的连接处。因此，该读取腔能够与约瑟夫森结组耦合，即与量子比特进行电容性耦合。

基于图3所示的版图单元，可以通过不同的单元的第一电容极板和第一电容极板的耦合而实现比特扩展。或者，通过不同的单元的第二电容极板和第二电容极板的耦合而实现比特扩展。或者，通过不同的单元的第一电容极板和第二电容极板的耦合而实现比特扩展。

其中的除了通过电容极板而实现的比特的直接耦合，还可以选择通过其他的耦合结构实现耦合。例如，在比特扩展时，于两相互配合的电容极板之间配置诸如谐振腔、耦合器(也可以是量子比特)，以便进行耦合。

如图6和图7所示，耦合器305配选择为频率可调的量子比特。该频率可调的量子比特具有电容(图6中，电容具有彼此远离但是相互连接的两部分)，以及一端与电容连接，且另一端接地的超导量子干涉仪组成；即图6和图7中的耦合器的电容的结构可以参阅图2中的第一耦合结构102、或第二耦合结构104的类似结构。在不同的示例中，连接器可以被实现为频率固定的量子比特；或者，连接器也可以是频率可调的量子比特。图6和图7中，连接器是频率可调的量子比特。

对于版图单元中配置耦合器的方式，例如可以是在第一电容极板和第二电容极板中的任意一者或两者各设置一个耦合器；通常地，可以从版图单元的两个电容极板所形成的三个电容臂中的任意一个或两个或三个配置耦合器。

因此，由此可以理解，在版图单元的两个电容极板所形成的三个电容臂中，部分示例中，其中的一个电容臂在远离基准位置的端部耦合设置有连接器，并且该连接器被配置为与其他可扩展版图单元中的第一电容极板耦合。或者，在另一些示例中，其中剩余的两个电容臂中的任意一个或两个耦合设置有连接器，并且该连接器被配置为与其他可扩展版图单元中的第二电容极板耦合。

作为上述的可扩展版图单元的应用示例，还可以公开一种多比特结构。该多比特结构具有至少两个可扩展版图单元。结合前述，可以知晓，多比特结构中的比特数量是与可扩展版图单元的数量一致的，即相等。

其中根据实际的需要、可扩展版图单元的数量，可扩展版图单元的耦合方式可以自由地选择。并且示例性地，相邻的两个可扩展版图单元彼此耦合的模式包括第一耦合模式、第二耦合模式或第三耦合模式。其中，第一耦合方式是通过可扩展版图单元中第二电容极板所提供的电容臂之间配合实现的。其中，第二耦合方式是通过可扩展版图单元中第一电容极板所提供的电容臂之间配合实现的。其中，第三耦合模式是通过可扩展版图单元中第一电容极板所提供的电容臂之间配合、以及第二电容极板提供的第二电容臂之间配合实现的。

在图8中，采用六个可扩展版图单元(图6所示)构成的六个比特的多比特结构。其中，相邻的两个可扩展版图单元通过彼此由第二电容极板所提供的电容臂，并藉由频率可调的量子比特形式的耦合器实现耦合。

在其他的示例中，可扩展版图单元还可以被实现为图8所示的结构，并且因此，该可扩展版图单元包括按照六边形分布且分别位于六个顶点处的六个量子位，其中的六个量子位依次相邻地耦合。该可扩展版图单元具有位于六边形围合而成的内部区域之内的六个读取腔，且该六个量子位与六个读取腔一一对应耦合；

其中的每个量子位包括超导量子干涉仪、以及彼此间隔开的第一电容岛和第二电容岛。其中第二电容岛具有从第一电容岛延伸轨迹的两侧分散开且彼此连接的两个电容元件(如前述的两个电容臂)；而超导量子干涉仪的一端与第一电容岛连接、并且另一端连接至两个电容元件的结合处。在这样的结构的基础上，当六个量子位依次相邻地耦合时，相邻的两个量子位通过彼此相邻的电容元件实现耦合。

并且因此，该六个量子位中的相邻两个量子位通过耦合器实现相邻比特之间的耦合。换言之，可扩展版图单元还具有：通过电容元件与量子位耦合的耦合器。因此，耦合器位于相邻的两个电容元件之间。并且在一些示例中，耦合器是频率可调的，从而使得通过该耦合器彼此耦合的相邻两个量子位的耦合强度可调。

进一步地，当以图8示的六比特结构400作为可扩展版图单元，而进行比特扩展时，部分示例中，为了方便可扩展版图单元之间的耦合，还可以将第一电容岛配置耦合器。由于六比特结构的可扩展版图单元中，具有六个第一电容岛，因此，可以根据需要选择其中的一个，或两个，或三个以上的第一电容岛配置耦合器。进一步地，该可扩展版图单元还可以包括：位于内部区域之内的读取总线401，该读取总线与六个读取腔各自耦合，以便通过各个读取腔与各个比特交互。在图9中，示出的是选择其中的三个第一电容岛配置耦合器，并且具有读取总线401，可以是共面波导实现。

作为以上的六比特形式的可扩展版图单元的应用示例，可以使用例如至少两个进行扩展而成多比特结构。

特别地，该多比特结构可以包括至少三个可扩展版图单元。其中，全部的可扩展版图单元按照蜂窝状扩展，且相邻的可扩展版图单元通过各自的第一电容岛耦接，相邻的三个可扩展版图单元围合限定在内部区域之外的环形外部区域；例如图10所示。其中的环形外部区域内可以配置量子比特的其他操作结构(例如可以是非读取腔的控制结构)，例如磁通控制线、驱动控制线等。

在图10公开了基于以六比特构成的六边形的可扩展版图单元，通过使用三个可扩展版图单元配合形成的多比特结构。在其他示例中还可以选择以两个，或四个，或五个，或更多的数量来构建多比特结构。因此能够预见在足够多数量的可扩展版图单元进行扩展时，这样的多比特结构具有蜂窝状结构。

在这样或前述的多比特结构中，如前文描述的那样，可以提高多比特体系中的与量子比特关联的操作结构主要是指读取结构、控制结构的的配置集中度，从而可以更好地利用芯片的有限空间，且降低这些结构的配置难度。

因此，示例中也公开了一种提高在芯片中的空间利用率的多比特结构的版图设计方法。

参阅图11和图12，版图设计方法包括：

步骤S101、设计配置了读取腔的量子比特，其中的量子比特基于超导量子干涉器且具有两个电容元件的。

其中的量子比特例如具有在物理上分离开的两个电容岛、以及通过两端连接至该两个电容岛的超导量子干涉仪。因此，这样的比特例如被称为双岛比特。

并且其中的量子比特具有由其中一个电容岛提供的一个电容臂、以及由其中另一个电容岛提供且一体构造的两个电容臂，从而使量子比特呈三叉状结构。同时，在邻近两个电容臂的连接处配置读取部件，读取部件与比特单元耦合。

步骤S102、将量子比特和读取部件作为重复单元进行扩展。

示例中，以量子比特和读取部件作为基本单元，进行扩展时该基本单元被重复地使用和合理地排列布局。

例如，将至少两个基本单元进行扩展排布，并且相邻的两个基本单元中各自的量子比特通过一个电容臂实现耦合。

进一步地，基于读取操作的需要，为了传递读取信号，还可以配置读取总线，其与读取腔耦合。因此，以图9所示的六个比特结构为例，该设计方法中还可以包括配置读取总线的步骤S103。其中，将六个基本单元进行扩展排布，从而形成由六个量子比特和六个读取部件组成并限定六边形区域，即图10中的内部区域。因此，可以在六边形区域内配置与六个读取部件各自耦合的读取总线。

通过使用上文中的可扩展版图单元，或其扩展结构的多比特结构，可以构建一种倒装芯片，其同样具有由使用该可扩展版图单元的优势。并且。由于倒装芯片可以将不同的量子元器件或电路，配置到不同层的芯片中，因此在结合本申请示例中所记载的可扩展版图单元可以进进一步取得积极的效果，例如进一步降低量子元器件或电路的配置难度。

该倒装芯片包括第一芯片和第二芯片。

其中第一芯片具有前述的多比特结构。

其中的第二芯片具有通量控制线和驱动控制线。其中的通量控制线是被配置为使用与多比特结构中的超导量子干涉仪配合，从而通过磁场信号对应地控制量子位的频率。驱动控制线被配置为与第一电容岛配合，以通过电压信号对应地控制量子位的跃迁。

该第一芯片和第二芯片层状配置，并通过互联结构彼此连接，例如在超导量子芯片的场景中可以使用铟柱(表面可以配置氮化钛防止在互联时铟与铝的直接接触)进行彼此的互联。特别地，第二芯片与第一芯片层状彼此对置，并且两者被定位，从而使控制线与外部区域对准。

倒装芯片的具体制造工艺可以采用本领域内的已知工艺，例如可以借鉴微纳加工工艺以及半导体芯片、继承电路中的倒装工艺予以实施。本申请中为了避免赘述，不予详述。

上面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。

为使本申请实施例的目的、技术方案和优点更加清楚，前文参考附图描述一个或多个实施例。其中，贯穿全文相似的附图标记用于指代相似的组件。在上文的描述中，出于解释的目的，阐述了许多具体细节，以便提供对一个或多个实施例的更透彻的理解。然而，很明显，在各种情况下，可以在没有这些具体细节的情况下实践一个或多个实施例，各个实施例在不矛盾的前提下可以相互结合相互引用。

需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

以上依据图式所示的实施例详细说明了本申请的构造、特征及作用效果，以上所述仅为本申请的较佳实施例，但本申请不以图面所示限定实施范围，凡是依照本申请的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本申请的保护范围内。

Claims (10)

1.一种可扩展版图单元，其特征在于，可扩展版图单元定义有基准位置、且具有从所述基准位置呈放射状分散开的三个电容臂，所述可扩展版图单元包括：

第一电容极板，用于提供其中一个电容臂；

与第一电容极板间隔开的第二电容极板，第二电容极板彼此连接的两部分用于提供其中剩余两个电容臂。

2.根据权利要求1所述的可扩展版图单元，其特征在于，所述可扩展版图单元还包括：约瑟夫森结组，或者，所述可扩展版图单元还包括约瑟夫森结组和读取腔；

其中的约瑟夫森结组并联于第一电容极板和第二电容极板之间，可选地，约瑟夫森结组包括位于所述基准位置的第一约瑟夫森结，第一约瑟夫森结的第一上层超导体与第一电容极板连接、并且第一下层超导体与第二电容极板连接；约瑟夫森结组还包括位于所述基准位置的第二约瑟夫森结，第二约瑟夫森结的第二上层超导体与第一电容极板连接、并且第二下层超导体与第二电容极板连接；

其中的所述读取腔接近而不接触地配置于所述其中剩余两个电容臂的连接处，且与约瑟夫森结组耦合。

3.根据权利要求2所述的可扩展版图单元，其特征在于，所述其中一个电容臂远离所述基准位置的端部耦合设置有连接器，所述连接器被配置为与其他可扩展版图单元中的第一电容极板耦合；

和/或，所述其中剩余两个电容臂中的一个或两个耦合设置有连接器，所述连接器被配置为与其他可扩展版图单元中的第二电容极板耦合；

可选地，其中所述连接器是频率固定的量子比特，或者所述连接器是频率可调的量子比特。

4.一种多比特结构，其特征在于，包括至少两个如权利要求1或2或3所述的可扩展版图单元，并且相邻的两个可扩展版图单元彼此耦合，所述耦合包括第一耦合模式、第二耦合模式或第三耦合模式；

其中，第一耦合方式是通过可扩展版图单元中第二电容极板所提供的电容臂之间配合实现的；

其中，第二耦合方式是通过可扩展版图单元中第一电容极板所提供的电容臂之间配合实现的；

其中，第三耦合模式是通过可扩展版图单元中第一电容极板所提供的电容臂之间配合、以及第二电容极板提供的第二电容臂之间配合实现的。

5.一种可扩展版图单元，其特征在于，包括按照六边形分布且分别位于六个顶点处的六个量子位，六个量子位依次相邻地耦合，以及位于六边形围合而成的内部区域之内的六个读取腔，六个量子位与六个读取腔一一对应耦合；

每个量子位包括超导量子干涉仪、以及彼此间隔开的第一电容岛和第二电容岛；

第二电容岛具有从第一电容岛延伸轨迹的两侧分散开且彼此连接的两个电容元件；

超导量子干涉仪的一端与第一电容岛连接、且另一端连接至所述两个电容元件的结合处；

相邻的两个量子位，通过彼此相邻的电容元件实现耦合。

6.根据权利要求5所述的可扩展版图单元，其特征在于，可扩展版图单元还具有：通过电容元件与量子位耦合的耦合器，所述耦合器位于相邻的两个电容元件之间；

可选地，耦合器是频率可调的，从而使得通过该耦合器彼此耦合的相邻两个量子位的耦合强度可调；

可选地，可扩展版图单元还包括：位于所述内部区域之内的读取总线，且读取总线与所述六个读取腔各自耦合。

7.一种通过如权利要求5或6所述的可扩展版图单元扩展而成的多比特结构，其特征在于，所述多比特结构包括至少三个可扩展版图单元；

全部的可扩展版图单元按照蜂窝状扩展，且相邻的可扩展版图单元通过各自的第一电容岛耦接，相邻的三个可扩展版图单元围合限定在内部区域之外的环形外部区域。

8.一种倒装芯片，其特征在于，包括：

第一芯片，具有所述权利要求7所述的多比特结构；

第二芯片，具有通量控制线和驱动控制线，所述通量控制线被配置与超导量子干涉仪配合以控制量子位的频率，驱动控制线被配置为与第一电容岛配合以控制量子位的跃迁；

第二芯片与第一芯片层状对置并且被定位，以使所述控制线与外部区域对准。

9.一种提高在芯片中的空间利用率的多比特结构的版图设计方法，其特征在于，所述版图设计方法包括：

配置量子比特，所述量子比特具有两个分离开的电容岛、以及通过两端连接至两个电容岛之间的超导量子干涉仪，其中量子比特具有由其中一个电容岛提供的一个电容臂、以及由其中另一个电容岛提供且一体构造的两个电容臂，从而使量子比特呈三叉状结构；

在邻近所述两个电容臂的连接处配置读取部件，所述读取部件与比特单元耦合；

以所述量子比特和所述读取部件作为基本单元，将至少两个基本单元进行扩展排布，并且相邻的两个基本单元中各自的量子比特通过所述一个电容臂实现耦合。

10.根据权利要求9所述的提高在芯片中的空间利用率的多比特结构的版图设计方法，其特征在于，将至少两个基本单元进行扩展排布的步骤中，至少两个基本单元是六个，从而形成由六个量子比特和六个读取部件组成并限定六边形区域；

所述版图设计方法还包括：在所述六边形区域内配置与所述六个读取部件各自耦合的读取总线。