CN114077897B - 一种量子芯片耦合结构优化方法 - Google Patents
一种量子芯片耦合结构优化方法 Download PDFInfo
- Publication number
- CN114077897B CN114077897B CN202010818772.1A CN202010818772A CN114077897B CN 114077897 B CN114077897 B CN 114077897B CN 202010818772 A CN202010818772 A CN 202010818772A CN 114077897 B CN114077897 B CN 114077897B
- Authority
- CN
- China
- Prior art keywords
- parameter
- qubit
- coupling
- preset
- quantum bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000008878 coupling Effects 0.000 title claims abstract description 296
- 238000010168 coupling process Methods 0.000 title claims abstract description 296
- 238000005859 coupling reaction Methods 0.000 title claims abstract description 296
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000005457 optimization Methods 0.000 title claims abstract description 14
- 239000002096 quantum dot Substances 0.000 claims abstract description 358
- 238000005259 measurement Methods 0.000 claims abstract description 109
- 238000012360 testing method Methods 0.000 claims abstract description 23
- 239000003990 capacitor Substances 0.000 claims description 13
- 230000002829 reductive effect Effects 0.000 claims description 10
- 230000001939 inductive effect Effects 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 4
- 230000001808 coupling effect Effects 0.000 abstract description 15
- 230000003993 interaction Effects 0.000 description 11
- 230000001105 regulatory effect Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 230000001965 increasing effect Effects 0.000 description 5
- 230000004907 flux Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000033228 biological regulation Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009022 nonlinear effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Artificial Intelligence (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
本发明公开了一种量子芯片耦合结构优化方法,包括：基于第一量子比特、第二量子比特的非谐参数设置耦合结构预设参数；基于第一量子比特和第二量子比特之间的第一耦合度预设参数、第二耦合度预设参数，设置第一量子比特预设频率和第二量子比特预设频率；基于第一量子比特预设频率、第二量子比特预设频率，设置第一量子比特的第一约瑟夫森结环参数、第二量子比特的第二约瑟夫森结环参数；对量子芯片进行测试获得第一量子比特测量频率、第一耦合度测量参数、第二耦合度测量参数；并基于第一量子比特测量频率、第一耦合度测量参数、第二耦合度测量参数，优化耦合结构。本发明能够提高量子比特之间的第一耦合效果、降低量子比特之间的第二耦合影响。
Description
技术领域
本发明属于量子计算领域，特别是一种量子芯片耦合结构优化方法。
背景技术
随着量子计算技术的普及，实施量子计算的量子芯片，成为了研究的重点对象。量子芯片相对较传统的集成芯片，具有强大的并行计算能力，且并行计算能力随着量子芯片的位数(量子比特数)呈指数式提升。
量子芯片上设置有多个量子比特，为了实现量子芯片的高计算能力和效率，需要在多个量子比特之间设置耦合结构，以便在实施量子计算时施加相应的量子比特逻辑门，建立起多个量子比特之间的第一耦合(有效耦合作用)；但是在不施加量子比特逻辑门时，耦合连接依然存在，且会对相连接的其他量子比特上产生第二耦合影响(无效耦合影响)，影响其他量子比特的频率。量子芯片上的量子比特之间的耦合结构优化，是目前难以解决的问题。
发明内容
本发明的目的是提供一种量子芯片耦合结构优化方法，以解决现有技术中的不足，它不仅能够提高量子芯片上耦合连接的量子比特之间的第一耦合效果，还能降低相互耦合连接的量子比特之间的第二耦合影响，提高量子比特逻辑门的控制精度。
本申请采用的技术方案如下：
一种量子芯片耦合结构优化方法，所述量子芯片上设置有通过耦合结构连接的第一量子比特和第二量子比特，所述第一量子比特、所述第二量子比特均由依次连接的约瑟夫森结环和电容组成，所述方法包括：基于所述第一量子比特、所述第二量子比特的非谐参数设置耦合结构预设参数；基于所述耦合结构预设参数、所述第一量子比特和所述第二量子比特之间的第一耦合度预设参数、第二耦合度预设参数，设置第一量子比特预设频率和第二量子比特预设频率；其中，所述第一耦合度预设参数是所述第一量子比特和所述第二量子比特处于两比特工作点时的耦合强度；所述第二耦合度预设参数是所述第一量子比特和所述第二量子比特处于单比特工作点时的耦合强度；基于所述第一量子比特预设频率、所述第二量子比特预设频率，设置所述第一量子比特的第一约瑟夫森结环参数、所述第二量子比特的第二约瑟夫森结环参数；对所述量子芯片施加测试信号以获得第一量子比特测量频率、第二量子比特测量频率、第一耦合度测量参数、第二耦合度测量参数；并基于所述第一量子比特测量频率、所述第一耦合度测量参数、所述第二耦合度测量参数，优化所述耦合结构。
进一步的，基于所述第一量子比特、所述第二量子比特的非谐参数设置第一量子比特与第二量子比特的耦合结构预设之前，还包括：基于所述第一量子比特、所述第二量子比特的非谐参数预设所述第一量子比特的第一电容参数、所述第二量子比特的第二电容参数。
进一步的，依据所述第一量子比特的第一电容参数、所述第二量子比特的第二电容参数设置所述耦合结构预设参数；
进一步的，所述第一耦合度预设参数K1、所述第二耦合度预设参数K2分别设置为：
其中，Cg代表所述耦合结构预设参数；Cq1、Cq2分别代表所述第一电容参数、所述第二电容参数；fq1代表所述第一量子比特预设频率、fq2代表所述第二量子比特预设频率。
进一步的，所述第一耦合度预设参数设置为不小于10MHz、所述第二耦合度预设参数设置为不大于100kHz。
进一步的，所述第一量子比特预设频率以及第二量子比特预设频率均设置在4GHz-6GHz之间。
进一步的，基于所述第一量子比特预设频率、所述第二量子比特预设频率，设置所述第一量子比特的第一约瑟夫森结环参数、所述第二量子比特的第二约瑟夫森结环参数，具体包括：基于所述第一量子比特预设频率，设置所述第一约瑟夫森结环的阻值；基于所述第二量子比特预设频率，设置所述第二约瑟夫森结环的阻值；
进一步的，所述第一约瑟夫森结环、所述第二约瑟夫森结环均包括并联连接第一约瑟夫森结和第二约瑟夫森结，其中，所述第一约瑟夫森结和所述第二约瑟夫森结的阻值不同。
进一步的，所述耦合结构可以设置为电容耦合、电感耦合、共面波导谐振器耦合中的一种或多种。
进一步的，基于所述第一耦合度测量参数、所述第二耦合度测量参数，优化所述耦合结构，具体包括：当所述第一耦合度测量参数在所述第一耦合度预设参数范围以外，提升所述耦合结构预设参数，并重新对所述量子芯片施加测试信号以获得第一耦合度测量参数，直到所述第一耦合度测量参数符合结果；当所述第二耦合度测量参数在所述第二耦合度预设参数范围以外，提升所述第一量子比特预设频率，并重新对所述量子芯片施加测试信号以获得第一量子比特测量频率、第二耦合度测量参数，直到所述第二耦合度测量参数符合结果，或者直到所述第一量子比特测量频率高于6GHz；如果所述第一量子比特测量频率达到6GHz，但所述第二耦合度测量参数依然不符合结果，则需要降低所述耦合结构预设参数，并重复上述过程，直到所述第二耦合度测量参数、所述第一耦合度测量参数同时符合结果。
与现有技术相比，本申请通过基于所述第一量子比特、所述第二量子比特的非谐参数设置耦合结构预设参数；基于所述耦合结构预设参数、所述第一量子比特和所述第二量子比特之间的第一耦合度预设参数、第二耦合度预设参数，设置第一量子比特预设频率和第二量子比特预设频率；其中，所述第一耦合度预设参数是所述第一量子比特和所述第二量子比特处于两比特工作点时的耦合强度；所述第二耦合度预设参数是所述第一量子比特和所述第二量子比特处于单比特工作点时的耦合强度；基于所述第一量子比特预设频率、所述第二量子比特预设频率，设置所述第一量子比特的第一约瑟夫森结环参数、所述第二量子比特的第二约瑟夫森结环参数；对所述量子芯片施加测试信号以获得第一量子比特测量频率、第二量子比特测量频率、第一耦合度测量参数、第二耦合度测量参数；并基于所述第一量子比特测量频率、所述第一耦合度测量参数、所述第二耦合度测量参数，优化所述耦合结构，不仅能够提高量子芯片上耦合连接的量子比特之间的第一耦合效果，还能降低相互耦合连接的量子比特之间的第二耦合影响，进而提高量子比特逻辑门的控制精度。
附图说明
图1为本发明实施例提供的耦合结构优化方法流程图；
图2为本发明实施例提供的耦合结构优化方法过程图。
具体实施方式
下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
如图1所示，本发明的实施例提供了一种量子芯片耦合结构优化方法，量子芯片上设置有通过耦合结构连接的第一量子比特和第二量子比特，第一量子比特、第二量子比特均由依次连接的约瑟夫森结环和电容组成，方法包括：
步骤10：基于所述第一量子比特、所述第二量子比特的非谐参数设置耦合结构预设参数；
步骤20：基于所述耦合结构预设参数、所述第一量子比特和所述第二量子比特之间的第一耦合度预设参数、第二耦合度预设参数，设置第一量子比特预设频率和第二量子比特预设频率；其中，所述第一耦合度预设参数是所述第一量子比特和所述第二量子比特处于两比特工作点时的耦合强度；所述第二耦合度预设参数是所述第一量子比特和所述第二量子比特处于单比特工作点时的耦合强度；
步骤30：基于所述第一量子比特预设频率、所述第二量子比特预设频率，设置所述第一量子比特的第一约瑟夫森结环参数、所述第二量子比特的第二约瑟夫森结环参数；
步骤40：对所述量子芯片施加测试信号以获得第一量子比特测量频率、第二量子比特测量频率、所述第一量子比特和所述第二量子比特之间的第一耦合度测量参数、第二耦合度测量参数；基于所述第一耦合度测量参数、所述第二耦合度测量参数，优化所述耦合结构预设参数。
在量子计算领域，通过应用量子芯片可以实现数据并行计算的能力。具体的，量子芯片的并行计算能力取决于量子芯片内的量子比特的数量以及多个量子比特之间的互连结构，将多个量子比特通过耦合结构互连，并在量子比特上施加量子比特逻辑门，使得相互耦合连接的量子比特进行数据信息交互，实施并行计算。
具体的，量子比特的工作状态分为单比特工作点和两比特工作点。其中，单比特工作点是指任意一个量子比特与相连接的量子比特不进行信息交互的工作状态，此时不需要通过耦合结构产生相互作用；两比特工作点是指任意量子比特与相连接的其他量子比特之间进行信息交互的工作状态，需要借助耦合结构实现。
当量子比特均置于两比特工作点的时候，量子比特之间互连的耦合强度称之为第一耦合度，通过设置具体的耦合结构实现；互连的量子比特之间的信息交互速率和质量取决于量子比特之间的耦合强度即第一耦合度；因此，为了提高量子计算的能力，需要尽可能提高第一耦合度。
然而，当多个量子比特之间采用了耦合结构实现第一耦合时，即使量子比特处于单比特工作点时，量子比特之间依然会因为耦合结构的连接产生微小的信息交互，对相连接的其他量子比特的频率产生影响，进而干扰施加在相邻量子比特上的量子比特逻辑门的调控效果，称之为第二耦合度，因此，需要尽可能降低第二耦合度。
例如有通过耦合结构连接的第一量子比特和第二量子比特，第一量子比特和第二量子比特均处于两比特工作点时，第一量子比特和第二量子比特之间的耦合强度需要达到预设的值，即针对第一耦合度进行设定，才能保证第一量子比特和第二量子比特之间可以高效的进行信息交互，保证在量子比特的退相干时间内，施加更多量子比特逻辑门。
另一种情况，当第一量子比特和第二量子比特上均处于单比特工作点时，依然会因为耦合结构产生的第二耦合作用，使得第一量子比特、第二量子比特的频率发生变化，影响第一量子比特、第二量子比特的量子态信息。为了确保量子比特逻辑门的操作精度，不仅需要对第一耦合度进行设定，还需要对第二耦合度进行限制，这样才能保证第一量子比特和第二量子比特在施加量子比特逻辑门时均实现精准操作，提高量子比特逻辑门的保真度。
以上举例仅针对两个量子比特而言，当对于多个量子比特施加量子比特逻辑门操作时，就不在这里赘述了。可以想象的是，互连的量子比特数量越多，对同一个量子比特的第二耦合影响会叠加，大幅度降低对该量子比特的调控效果。因此，对于量子芯片上耦合结构的合理优化，是实现量子计算的必要前提。
具体的，量子比特结构可以为基于半导材料制备、也可以基本超导材料制备。相对于通过半导体材料制备的量子比特，采用超导材料制备的量子比特具有更低的功耗和热辐射。本申请在具体设计时采用Transmon量子比特，由依次连接的约瑟夫森结环和电容组成，构成LC振荡电路，其中，约瑟夫森结环等同电感的效果。
其中，上面公式1中f01为量子比特频率，EJ为约瑟夫森能，EC为充电能，公式4中η为非谐参数，即相邻能级系统的跃迁频率差值。C为电容的参数。
对于由Transmon量子比特构成的量子芯片，量子比特具有多个能级，相邻能级系统的跃迁频率差值即是量子芯片的非谐参数(公式2和公式3中的η)。量子比特的能级结构，取决于量子比特的频率，参考上述公式1,可以发现，量子比特的能级结构与约瑟夫森能和充电能也有关系。特别是量子比特的能级结构的稳定性，与约瑟夫森能和充电能的比例具有直接的关系。将充电能设置较小，而约瑟夫森能设置较大时，可以降低电容的电荷变化引起的量子比特的能级系统不稳定，进而使得量子比特具有精确的跃迁频率参数。在对耦合结构进行优化时，可以先依据量子比特的非谐参数预设耦合结构的预设参数。
对于通过耦合结构连接的第一量子比特和第二量子比特而言，为了保证施加在量子比特上的量子比特逻辑门的调控精度，需要对第一耦合度和第二耦合度进行设定，即确定第一耦合度预设参数和第二耦合度预设参数。
如前面所述，频率是量子芯片的一个重要参数，具体的，量子芯片上的量子比特频率参数是施加量子比特逻辑门、实施量子计算时极为重要的一个参数。相互连接的量子比特之间通过耦合结构进行信息交互时，相连的量子比特的频率需要相近或者相同，才能通过微波共振进行信息交互，即第一耦合度预设参数和第二耦合度预设参数均与量子比特频率直接相关。
因此，当针对第一耦合度预设参数和第二耦合度预设参数进行设定后，再结合预设的耦合结构预设参数，即可设计出与第一耦合度预设参数和第二耦合度预设参数匹配的第一量子比特频率和第二量子比特频率，即第一量子比特预设频率和第二量子比特预设频率。
进而，当第一量子比特预设频率和第二量子比特预设频率确定之后，再结合第一量子比特和第二量子比特的组成结构，即可设计出对应的第一量子比特结构参数、第二量子比特结构参数；其中，第一量子比特结构参数、第二量子比特结构参数均包括约瑟夫森结环的参数和电容的参数。
具体的，如公式3，量子比特的电容参数可以通过非谐参数进行设定，进而仅需要依据第一量子比特预设频率和第二量子比特预设频率，对第一量子比特和第二量子比特的约瑟夫森结环的参数进行设定，至此，量子芯片的组成结构和参数可以确定。
通过对由第一量子比特、第二量子比特和耦合结构组成的量子芯片施加测试信号，即可以获得第一量子比特测量频率、第二量子比特测量频率、第一耦合度测量参数、第二耦合度测量参数。
其中，经过测试得到的第一量子比特测量频率、第二量子比特测量频率、第一耦合度测量参数、第二耦合度测量参数均为实际测量值，需要将实际测量值与预设值进行对比验证，进而调整第一量子比特预设参数、耦合结构预设参数，以保证第一耦合度测量参数和第二耦合度测量参数达到预设范围。
本申请通过基于所述第一量子比特、所述第二量子比特的非谐参数设置耦合结构预设参数；基于所述耦合结构预设参数、所述第一量子比特和所述第二量子比特之间的第一耦合度预设参数、第二耦合度预设参数，设置第一量子比特预设频率和第二量子比特预设频率；其中，所述第一耦合度预设参数是所述第一量子比特和所述第二量子比特处于两比特工作点时的耦合强度；所述第二耦合度预设参数是所述第一量子比特和所述第二量子比特处于单比特工作点时的耦合强度；基于所述第一量子比特预设频率、所述第二量子比特预设频率，设置所述第一量子比特的第一约瑟夫森结环参数、所述第二量子比特的第二约瑟夫森结环参数；对所述量子芯片施加测试信号以获得第一量子比特测量频率、第二量子比特测量频率、所述第一量子比特和所述第二量子比特之间的第一耦合度测量参数、第二耦合度测量参数；并基于所述第一量子比特测量频率、所述第一耦合度测量参数、所述第二耦合度测量参数，优化所述耦合结构；不仅能够提高量子芯片上耦合连接的量子比特之间的第一耦合效果，还能降低相互耦合连接的量子比特之间的第二耦合影响，进而提高量子比特逻辑门的控制精度。
如前文所述，第一量子比特和第二量子比特通过耦合结构相连接，且第一量子比特和第二量子比特均是由依次连接的约瑟夫森结环和电容组成。因此，基于第一量子比特和第二量子比特之间的第一耦合度预设参数、第二耦合度预设参数设置第一量子比特预设频率和第二量子比特预设频率之前，还包括：基于所述第一量子比特、所述第二量子比特的非谐参数预设所述第一量子比特的第一电容参数、所述第二量子比特的第二电容参数。具体的，如上面公式3所示，当量子比特的非谐参数确定时，即可确定组成量子比特结构的电容的参数。
当第一量子比特的第一电容参数、所述第二量子比特的第二电容参数确定之后，即可设置所述耦合结构预设参数。具体的，当量子芯片的非谐参数确定时，并依据公式3，可以获得电容的具体参数。例如非谐参数设置为220MHz，即可得到电容的参数为88fF。其中，此电容为谐振器电容，是与约瑟夫森结环构成量子比特结构的组成部分，通过公式1可以看出，电容的充电能与约瑟夫森结的约瑟夫森能是决定量子比特频率的重要影响因素。在量子芯片结构中，第一量子比特与第二量子比特之间的耦合结构会对电容的充电能产生影响，进而影响量子比特的频率。因此在设置时，需要对耦合结构预设参数进行约束，具体约束为耦合结构预设参数需要远小于电容参数，例如，当依据非谐参数确定电容的参数为88fF时，可以将耦合结构预设参数设置为0.3fF左右，远远小于电容参数；避免对量子比特的频率产生影响。
需要说明的是，第一耦合度预设参数、第二耦合度预设参数不仅与第一量子比特预设频率和第二量子比特预设频率有关，还与耦合结构预设参数有关；具体的，对于通过耦合结构相连第一量子比特与第二量子比特而言，第一量子比特与第二量子比特之间的第一耦合度预设参数K1、第二耦合度预设参数K2分别设置为：
其中，Cg代表耦合结构预设参数；Cq1、Cq2分别代表第一电容参数、第二点电容参数；fq1代表第一量子比特预设频率、fq2代表第二量子比特预设频率。
对第一耦合度参数、第二耦合度参数进行预设时，参考上述公式4和公式5,第一量子比特和第二量子比特之间的第一耦合度预设参数、第二耦合度预设参数，可以通过对第一量子比特预设频率和第二量子比特预设频率进行设置，达到预设值。
反之，当预设了第一耦合度预设参数、第二耦合度预设参数，并且通过量子比特的非谐参数获得了耦合结构预设参数、第一量子比特的第一电容参数、第二量子比特的第二电容参数，即可以设置出对应的第一量子比特预设频率和第二量子比特预设频率。
具体的，第一耦合度预设参数设置为不小于10MHz、第二耦合度预设参数设置为不大于100kHz。其中，耦合结构可以理解为第一量子比特和第二量子比特之间的一个耦合开关，具有打开和关闭的状态；第一耦合对应耦合开关的打开；第二耦合对应耦合开关的关闭。第一耦合度预设参数可以理解为对第一量子比特和第二量子比特均处于两比特工作点、施加两量子比特逻辑门的耦合开关打开时的耦合强度，第二耦合度预设参数可以理解第一量子比特和第二量子比特均处于单比特工作点、施加量子比特逻辑门的耦合开关关闭时的耦合强度。通过对第一耦合度预设参数和第二耦合度预设参数进行设置，保证耦合开关的打开/关闭的比值不小于100，进而提升施加在量子比特上的量子逻辑门保真度上限。同时第一耦合度预设参数预设不小于为10MHz，即施加在量子比特上的量子比特逻辑门速度在100ns以内，可以在量子比特的退相干时间内，施加更多数量的量子比特逻辑门，实现更多次的信息交互，以达到更好的量子计算效果。
基于预设的第一耦合度预设参数、第二耦合度预设参数，可以对第一量子比特和第二量子比特的预设频率进行设置，通常设置为4GHz-6GHz之间。
结合上面公式1和公式2，可以发现当非谐参数η确定时，通过对约瑟夫森结的约瑟夫森能与电容的充电能进行约束，达到对量子比特预设频率进行设置的目的.例如，当非谐参数η预设为220MHz时，可以得到量子比特预设频率为4.6GHz；当非谐参数η预设为300MHz时，可以得到量子比特预设频率为6GHz。进一步的，可以将第一量子比特预设频率设置为5.8GHz，将第二量子比特预设频率设置为4.76GHz。
需要补充说明的是，量子比特的频率有本征频率、工作频率、闲置频率三种模式。其中，本征频率取决于量子比特的物理结构特性，是不可调的，仅可以通过设计不同的物理结构参数进行改变；工作频率是指量子比特参与量子计算，施加量子比特逻辑门时的频率，工作频率可以通过量子比特上连接的控制信号线进行调控；工作频率又可以分为单比特工作点频率和两比特工作点频率；具体的，单比特工作点频率是指对单个量子比特进行调控，施加单量子比特逻辑门时的工作频率，此时单比特工作频率可以等于本征频率；而两比特工作点频率是指对耦合连接的两个量子比特进行调控，均施加两量子比特逻辑门时的工作频率，可以等于本征频率、也可以设置为其他频率。此外，闲置频率是指量子比特上不施加量子比特逻辑门时，需要达到的频率，也是通过量子比特上连接的控制信号线进行调控，且闲置频率与工作频率通常是差值很大的，这样可以保证不工作的量子比特对相连接的其他量子比特的第二耦合影响尽可能的小。
前面描述的第一量子比特预设频率设置为5.8GHz和第二量子比特预设频率设置为4.76GHz，均是指第一量子比特和第二量子比特的本征频率；也是指第一量子比特和第二量子比特的单比特点工作频率；当第一量子比特和第二量子比特均施加两量子比特逻辑门时，第一量子比特的工作频率和第二量子比特的工作频率均会被调控到两比特点工作频率。
当第一量子比特预设频率、第二量子比特预设频率均设置之后，即可设置第一量子比特的第一约瑟夫森结环参数、第二量子比特的第二约瑟夫森结环参数，具体的，基于第一量子比特预设频率，设置第一约瑟夫森结环的阻值；基于第二量子比特预设频率，设置第二约瑟夫森结环的阻值。
约瑟夫森结环的电感参数可以通过控制信号线施加的磁通调制信号进行调制，第一约瑟夫森结环、第二约瑟夫森结环均包括并联连接第一约瑟夫森结和第二约瑟夫森结，其中，第一约瑟夫森结和第二约瑟夫森结的阻值不同；通过对第一约瑟夫森结和第二约瑟夫森结的阻值进行具体设置，使得由第一约瑟夫森结和第二约瑟夫森结构成的约瑟夫森结环的电感参数达到非线性的效果，即约瑟夫森结环的电感参数随着磁通调制信号呈现非线性的变化，在电容参数固定的情况下，可以降低量子比特的频率与磁通调制信号的变化曲线的斜率，达到抑制磁通噪声的效果。
确定第一量子比特预设频率和第二量子比特预设频率之后，对耦合结构进行设置时，耦合结构可以设置为电容耦合、电感耦合、共面波导谐振器耦合中的一种或多种。电容耦合、电感耦合、共面波导谐振器耦合结构比较容易实现，且在量子芯片上容易制备；共面波导谐振器耦合适合长距离的信息交互，当对相邻的距离近的两个量子比特设计耦合结构时，优先选择电容耦合和/或电感耦合结构。此外，电容耦合还具有隔直流的效果，可以第一的降低相互连接的两个量子比特之间的信号串扰影响。本申请在具体实施时，优先选择电容耦合方式。
其中，电容耦合结构的结构参数为电容值；电感耦合结构的结构参数为电感值；共面波导谐振器耦合结构设置为共面波导传输线，共面波导传输线的结构参数为等效电容值。
当对由第一量子比特结构、第二量子比特结构和耦合结构组成的量子芯片的整体结构确定后，即可以针对量子芯片施加测试信号，分别测量第一量子比特测量频率、第二量子比特测量频率、第一量子比特和第二量子比特之间的第一耦合度测量参数、第二耦合度测量参数。
当获得了测试结果之后，即依据测试结果对耦合结构进行优化，使得第一耦合度测量参数和第二耦合度测量参数均达到预设值。如图2所示，具体的优化步骤为：
步骤S410：当所述第一耦合度测量参数在所述第一耦合度预设参数范围以外，提升所述耦合结构预设参数，并重新对所述量子芯片施加测试信号以获得第一耦合度测量参数，直到所述第一耦合度测量参数符合结果。
当第一耦合度测量参数无法达到预设值(不小于10MHz)时，如公式4所示，可以通过量子比特的频率、耦合结构预设参数对第一耦合度进行调控；相比于通过量子比特的频率进行调控，通过增大耦合结构预设参数的值，对有效耦合度的提升效果更好果。
步骤S420：当所述第二耦合度测量参数在所述第二耦合度预设参数范围以外，提升所述第一量子比特预设频率，并重新对所述量子芯片施加测试信号以获得第一量子比特测量频率、第二耦合度测量参数，直到所述第二耦合度测量参数符合结果，或者直到所述第一量子比特测量频率高于6GHz；
当第二耦合度测量参数无法达到预设值(不大于100KHz)时，如公式5所示，可以通过加大第一量子比特预设频率和第二量子比特预设频率的差值，即提高第一量子比特预设频率或降低第二量子比特预设频率；结合公式4可以发现，降低第二量子比特预设频率会使得第一耦合度测量参数减小；因此本发明在具体实施时，采用提高第一量子比特预设频率的方式。具体的，通过调整第一量子比特的约瑟夫森结的参数来实现。
通过调整第一量子比特的约瑟夫森结的参数来提高一量子比特预设频率之后，需要对量子芯片重复测试，以获得调整之后的第二耦合度测量参数，并与第二耦合度预设参数进行对比。
步骤S430：如果所述第一量子比特测量频率达到6GHz，但所述第二耦合度测量参数依然不符合结果，则需要降低所述耦合结构预设参数，并重复上述过程，直到所述第二耦合度测量参数、所述第一耦合度测量参数同时符合结果。
如前文所述，量子比特预设频率与非谐参数直接相关，非谐参数具有设定范围，相应的，第一量子比特的预设频率也具有范围限制，具体的如前文中描述当非谐参数η预设为300MHz时，可以得到量子比特预设频率为6GHz。因此当第一量子比特测量频率达到6GHz之后，不能继续采取步骤S420的方法对第二耦合度测量参数进行优化；需要通过降低耦合结构预设参数的方法进行优化。
需要注意的是，如步骤S410中描述，耦合结构预设参数会直接影响到第一耦合度预设参数，因此在降低了耦合度预设参数之后，需要重复步骤S410-S430，直到第一耦合度测量参数和第二耦合度测量参数同时达到预设范围。
与现有技术相比，本申请通过基于所述第一量子比特、所述第二量子比特的非谐参数设置耦合结构预设参数；基于所述耦合结构预设参数、所述第一量子比特和所述第二量子比特之间的第一耦合度预设参数、第二耦合度预设参数，设置第一量子比特预设频率和第二量子比特预设频率；其中，所述第一耦合度预设参数是所述第一量子比特和所述第二量子比特处于两比特工作点时的耦合强度；所述第二耦合度预设参数是所述第一量子比特和所述第二量子比特处于单比特工作点时的耦合强度；基于所述第一量子比特预设频率、所述第二量子比特预设频率，设置所述第一量子比特的第一约瑟夫森结环参数、所述第二量子比特的第二约瑟夫森结环参数；对所述量子芯片施加测试信号以获得第一量子比特测量频率、第二量子比特测量频率、第一耦合度测量参数、第二耦合度测量参数；并基于所述第一量子比特测量频率、所述第一耦合度测量参数、所述第二耦合度测量参数，优化所述耦合结构，不仅能够提高量子芯片上耦合连接的量子比特之间的第一耦合效果，还能降低相互耦合连接的量子比特之间的第二耦合影响，进而提高量子比特逻辑门的控制精度。
以上依据图式所示的实施例详细说明了本发明的构造、特征及作用效果，以上仅为本发明的较佳实施例，但本发明不以图面所示限定实施范围，凡是依照本发明的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本发明的保护范围内。
Claims (10)
1.一种量子芯片耦合结构优化方法，其特征在于，所述量子芯片上设置有通过耦合结构连接的第一量子比特和第二量子比特，所述第一量子比特、所述第二量子比特均由依次连接的约瑟夫森结环和电容组成，所述方法包括：
基于所述第一量子比特、所述第二量子比特的非谐参数设置耦合结构预设参数；
基于所述耦合结构预设参数、所述第一量子比特和所述第二量子比特之间的第一耦合度预设参数、第二耦合度预设参数，设置第一量子比特预设频率和第二量子比特预设频率；其中，所述第一耦合度预设参数是所述第一量子比特和所述第二量子比特处于两比特工作点时的耦合强度；所述第二耦合度预设参数是所述第一量子比特和所述第二量子比特处于单比特工作点时的耦合强度；
基于所述第一量子比特预设频率、所述第二量子比特预设频率，设置所述第一量子比特的第一约瑟夫森结环参数、所述第二量子比特的第二约瑟夫森结环参数；
在所述第一约瑟夫森结环参数和所述第二约瑟夫森结环参数设置完成后，对所述量子芯片施加测试信号，得到测试结果，所述测试结果包括获得的第一量子比特测量频率、第二量子比特测量频率、第一耦合度测量参数、第二耦合度测量参数；
当所述测试结果中的第一耦合度测量参数在所述第一耦合度预设参数范围以外时，提升所述耦合结构预设参数，并重新对所述量子芯片施加测试信号以获得第一耦合度测量参数，直到所述第一耦合度测量参数符合结果；
当所述测试结果中的第二耦合度测量参数在所述第二耦合度预设参数范围以外，提升所述第一量子比特预设频率，并重新对所述量子芯片施加测试信号以获得第一量子比特测量频率、第二耦合度测量参数，直到所述第二耦合度测量参数符合结果，或者直到所述第一量子比特测量频率高于量子比特预设频率；
如果所述测试结果中的第一量子比特测量频率达到量子比特预设频率，但所述第二耦合度测量参数依然不符合结果，则需要降低所述耦合结构预设参数，并重复上述过程，直到所述第二耦合度测量参数、所述第一耦合度测量参数同时符合结果。
2.根据权利要求1所述的量子芯片耦合结构优化方法，其特征在于，基于所述第一量子比特、所述第二量子比特的非谐参数设置第一量子比特与第二量子比特的耦合结构预设之前，还包括：
基于所述第一量子比特、所述第二量子比特的非谐参数预设所述第一量子比特的第一电容参数、所述第二量子比特的第二电容参数。
3.根据权利要求2所述的量子芯片耦合结构优化方法，其特征在于，依据所述第一量子比特的第一电容参数、所述第二量子比特的第二电容参数设置所述耦合结构预设参数。
4.根据权利要求3所述的量子芯片耦合结构优化方法，其特征在于，所述第一耦合度预设参数、所述第二耦合度预设参数/>分别设置为：
其中，代表所述耦合结构预设参数；/>、/>分别代表所述第一电容参数、所述第二电容参数；/>代表所述第一量子比特预设频率、/>代表所述第二量子比特预设频率。
5.根据权利要求4所述的量子芯片耦合结构优化方法，其特征在于，所述第一耦合度预设参数设置为不小于10MHz、所述第二耦合度预设参数设置为不大于100kHz。
6.根据权利要求1所述的量子芯片耦合结构优化方法，其特征在于，所述第一量子比特预设频率以及第二量子比特预设频率均设置在4GHz-6GHz之间。
7.根据权利要求1所述的量子芯片耦合结构优化方法，其特征在于，基于所述第一量子比特预设频率、所述第二量子比特预设频率，设置所述第一量子比特的第一约瑟夫森结环参数、所述第二量子比特的第二约瑟夫森结环参数，具体包括：
基于所述第一量子比特预设频率，设置所述第一约瑟夫森结环的阻值；
基于所述第二量子比特预设频率，设置所述第二约瑟夫森结环的阻值。
8.根据权利要求7所述的量子芯片耦合结构优化方法，其特征在于，所述第一约瑟夫森结环、所述第二约瑟夫森结环均包括并联连接第一约瑟夫森结和第二约瑟夫森结，其中，所述第一约瑟夫森结和所述第二约瑟夫森结的阻值不同。
9.根据权利要求1所述的量子芯片耦合结构优化方法，其特征在于，所述耦合结构设置为电容耦合、电感耦合、共面波导谐振器耦合中的一种或多种。
10.根据权利要求1所述的量子芯片耦合结构优化方法，其特征在于，所述量子比特预设频率为6GHz。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010818772.1A CN114077897B (zh) | 2020-08-14 | 2020-08-14 | 一种量子芯片耦合结构优化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010818772.1A CN114077897B (zh) | 2020-08-14 | 2020-08-14 | 一种量子芯片耦合结构优化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114077897A CN114077897A (zh) | 2022-02-22 |
| CN114077897B true CN114077897B (zh) | 2023-11-03 |
Family
ID=80279521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010818772.1A Active CN114077897B (zh) | 2020-08-14 | 2020-08-14 | 一种量子芯片耦合结构优化方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114077897B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115329977B (zh) * | 2022-08-08 | 2023-09-26 | 北京百度网讯科技有限公司 | 应用于量子芯片中的耦合组件、量子芯片和量子计算设备 |
| CN115267326B (zh) * | 2022-08-09 | 2024-06-14 | 本源量子计算科技（合肥）股份有限公司 | 一种互连件性能测试组件 |
| WO2024032484A1 (zh) * | 2022-08-09 | 2024-02-15 | 本源量子计算科技（合肥）股份有限公司 | 超导量子芯片的测试结构和超导量子芯片的测试方法 |
| CN115267607B (zh) * | 2022-08-09 | 2024-06-14 | 本源量子计算科技（合肥）股份有限公司 | 一种空气桥测试组件 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107994307A (zh) * | 2017-11-17 | 2018-05-04 | 合肥本源量子计算科技有限责任公司 | 一种使用可调量子数据总线耦合多量子比特的量子芯片和方法 |
| CN109376870A (zh) * | 2018-10-18 | 2019-02-22 | 清华大学 | 一种超导量子比特芯片 |
| CN109784492A (zh) * | 2018-11-19 | 2019-05-21 | 中国科学技术大学 | 可扩展的超导量子比特结构 |
| CN110383485A (zh) * | 2017-03-07 | 2019-10-25 | 国际商业机器公司 | 基于两个耦合的不同transmon的弱可调的量子比特 |
| CN110494870A (zh) * | 2017-03-29 | 2019-11-22 | 国际商业机器公司 | 在容错量子计算中优化物理参数以减少频率拥挤 |
| CN110782035A (zh) * | 2019-09-12 | 2020-02-11 | 华东计算技术研究所（中国电子科技集团公司第三十二研究所） | 多耦合腔超导量子比特的版图结构及量子芯片 |
| CN111222644A (zh) * | 2018-11-26 | 2020-06-02 | 华为技术有限公司 | 一种超导芯片中量子比特的控制方法及其相关设备 |
| CN111369004A (zh) * | 2020-04-17 | 2020-07-03 | 合肥本源量子计算科技有限责任公司 | 量子逻辑门的优化方法、存储介质和计算机设备 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8102185B2 (en) * | 2008-01-28 | 2012-01-24 | D-Wave Systems Inc. | Systems, devices, and methods for controllably coupling qubits |
| US11895931B2 (en) * | 2017-11-28 | 2024-02-06 | International Business Machines Corporation | Frequency tuning of multi-qubit systems |
-
2020
- 2020-08-14 CN CN202010818772.1A patent/CN114077897B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110383485A (zh) * | 2017-03-07 | 2019-10-25 | 国际商业机器公司 | 基于两个耦合的不同transmon的弱可调的量子比特 |
| CN110494870A (zh) * | 2017-03-29 | 2019-11-22 | 国际商业机器公司 | 在容错量子计算中优化物理参数以减少频率拥挤 |
| CN107994307A (zh) * | 2017-11-17 | 2018-05-04 | 合肥本源量子计算科技有限责任公司 | 一种使用可调量子数据总线耦合多量子比特的量子芯片和方法 |
| CN109376870A (zh) * | 2018-10-18 | 2019-02-22 | 清华大学 | 一种超导量子比特芯片 |
| CN109784492A (zh) * | 2018-11-19 | 2019-05-21 | 中国科学技术大学 | 可扩展的超导量子比特结构 |
| CN111222644A (zh) * | 2018-11-26 | 2020-06-02 | 华为技术有限公司 | 一种超导芯片中量子比特的控制方法及其相关设备 |
| CN110782035A (zh) * | 2019-09-12 | 2020-02-11 | 华东计算技术研究所（中国电子科技集团公司第三十二研究所） | 多耦合腔超导量子比特的版图结构及量子芯片 |
| CN111369004A (zh) * | 2020-04-17 | 2020-07-03 | 合肥本源量子计算科技有限责任公司 | 量子逻辑门的优化方法、存储介质和计算机设备 |
Non-Patent Citations (1)
| Title |
|---|
| 基于约瑟夫森结的超导量子芯片进展概述;余玄;陆新;奚军;邵培南;;计算机工程(第12期);第39-44页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114077897A (zh) | 2022-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114077897B (zh) | 一种量子芯片耦合结构优化方法 | |
| CN112331693B (zh) | 一种易拓展的、高保真度的超导量子芯片结构及操作方法 | |
| CN112397862B (zh) | 一种基于多模式谐振腔的全连通架构量子芯片 | |
| CN107994307B (zh) | 一种使用可调量子数据总线耦合多量子比特的量子芯片和方法 | |
| KR100745475B1 (ko) | 외부환경으로부터 큐비트를 격리시키기 위한 구조물 및방법 | |
| CN113206364B (zh) | 一种量子信号环形器和量子芯片 | |
| AU2011261643B2 (en) | Quantum logic gates utilizing resonator mediated coupling | |
| CN111598248B (zh) | 实现控制相位门的超导量子芯片和方法 | |
| US20230068284A1 (en) | Current biased tunable qubit | |
| CN113934680A (zh) | 一种片上两比特门系统及其实现方法 | |
| WO2022236992A1 (zh) | 一种超导量子比特读取脉冲的优化方法 | |
| CN112215359B (zh) | 一种耦合电路 | |
| CN212302532U (zh) | 一种量子芯片结构 | |
| Taranko et al. | Influence of microwave fields on electron transport through a quantum dot in the presence of direct tunneling between leads | |
| CN115438794B (zh) | 一种量子计算电路及一种量子计算机 | |
| WO2023142388A1 (zh) | 微波脉冲优化方法 | |
| CN102542075B (zh) | 一种基于AnsoftHFSS制备微波混合集成电路的方法 | |
| CN217386814U (zh) | 磁通调控结构、测试装置 | |
| CN116151379A (zh) | 一种量子电路、量子计算方法及量子计算机 | |
| Shen et al. | Machine learning model for high-frequency magnetic loss predictions based on loss map by a measurement kit | |
| CN115356852A (zh) | 一种任意分光比光分路器的实现方法 | |
| CN108448897A (zh) | 用于llc谐振变换器的高动态性能模糊pid控制方法 | |
| CN114386611A (zh) | 一种量子比特读出谐振腔腔频的确定方法 | |
| CN115238898B (zh) | 一种超导量子电路操控方法、装置、及量子计算机 | |
| López-Urıas et al. | Calculation of finite temperature magnetic properties of clusters |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 230088 6th floor, E2 building, phase II, innovation industrial park, 2800 innovation Avenue, Hefei high tech Zone, Hefei City, Anhui Province Applicant after: Benyuan Quantum Computing Technology (Hefei) Co.,Ltd. Address before: 230088 6th floor, E2 building, phase II, innovation industrial park, 2800 innovation Avenue, Hefei high tech Zone, Hefei City, Anhui Province Applicant before: ORIGIN QUANTUM COMPUTING COMPANY, LIMITED, HEFEI |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |