CN113934680A - 一种片上两比特门系统及其实现方法 - Google Patents
一种片上两比特门系统及其实现方法 Download PDFInfo
- Publication number
- CN113934680A CN113934680A CN202111192941.6A CN202111192941A CN113934680A CN 113934680 A CN113934680 A CN 113934680A CN 202111192941 A CN202111192941 A CN 202111192941A CN 113934680 A CN113934680 A CN 113934680A
- Authority
- CN
- China
- Prior art keywords
- sfq
- qubit
- bit
- pulse sequence
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000002096 quantum dot Substances 0.000 claims abstract description 220
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 claims abstract description 140
- 238000010168 coupling process Methods 0.000 claims abstract description 67
- 238000005859 coupling reaction Methods 0.000 claims abstract description 67
- 230000008878 coupling Effects 0.000 claims abstract description 66
- 230000001105 regulatory effect Effects 0.000 claims abstract description 17
- 230000000737 periodic effect Effects 0.000 claims abstract description 3
- 230000009466 transformation Effects 0.000 claims abstract description 3
- 230000004907 flux Effects 0.000 claims description 13
- 230000005281 excited state Effects 0.000 claims description 12
- 230000001276 controlling effect Effects 0.000 claims description 7
- 230000010355 oscillation Effects 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 230000008569 process Effects 0.000 claims description 4
- 230000009471 action Effects 0.000 claims description 3
- 230000005283 ground state Effects 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 description 28
- 230000005540 biological transmission Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 2
- 241000510097 Megalonaias nervosa Species 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- MRMBZHPJVKCOMA-YJFSRANCSA-N biapenem Chemical compound C1N2C=NC=[N+]2CC1SC([C@@H]1C)=C(C([O-])=O)N2[C@H]1[C@@H]([C@H](O)C)C2=O MRMBZHPJVKCOMA-YJFSRANCSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Artificial Intelligence (AREA)
- Computational Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Software Systems (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
本发明提供一种片上两比特门系统及其实现方法，包括两比特门、DC/SFQ转换器、分路器、控制单元和模计数单元；DC/SFQ转换器将微波信号转换输出为SFQ脉冲序列；分路器将SFQ脉冲序列复制成两路SFQ子脉冲序列；控制单元包括两个逻辑与门，逻辑与门根据偏置电流控制SFQ子脉冲序列的输出；模计数单元包括两个模N计数器，每个模N计数器接收SFQ子脉冲序列并对SFQ子脉冲序列进行周期变换输出SFQ输出脉冲序列；两比特门的第一量子比特和第二量子比特分别基于SFQ输出脉冲序列被调控，再通过调节耦合量子比特的频率进行两比特耦合强度调控，从而实现可集成于片上的两比特门操作。本发明能够降低微波线路的硬件消耗。
Description
技术领域
本发明涉及一种两比特门，特别是涉及一种片上两比特门系统及其实现方法。
背景技术
超导量子电路因为具有高于基于拓扑表面编码实现量子计算容错阈值的门操作和测量保真度，而且其设计和制造过程和集成电路有较高的高兼容性，从而在大规模量子计算中有很高的应用潜力。
两比特门的实现是实现普适量子门集，从而进行通用量子计算的必须条件，目前主流两比特门实现方法，主要通过2路微波源、任意波形发生器、混频器等微波器件产生一定频率和时间长度的微波信号，再通过微波连线输入至在极低温中的超导量子器件，耦合到超导量子比特，从而对量子比特的状态进行操控，加以对两比特间的耦合进行设计和调节得以实现。同时为了提高控制信号的信噪比，每路线路中需要设置若干衰减器、滤波器等微波器件。因此，随着量子电路规模扩大，需要操控的量子比特数量增加，超导量子比特控制部分中的微波器件和连线数量也会相应增长，其热承、物理尺寸、连接延时成为制约其规模进一步扩大的重要因素。因此，减少控制多量子比特进行门操作时的微波线路和微波器件的硬件消耗，减少控制系统的热承，是实现进一步可拓展量子计算的关键。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种片上两比特门系统及其实现方法，用于解决现有技术中多量子比特门实现时微波线路和微波器件硬件损耗大的问题。
为实现上述目的及其他相关目的，本发明提供一种片上两比特门系统，包括两比特门，所述两比特门包括第一量子比特、第二量子比特和耦合量子比特；所述片上两比特门电路至少包括DC/SFQ转换器、分路器、控制单元和模计数单元；
所述DC/SFQ转换器的第一输入端连接微波信号，所述DC/SFQ转换器的第二输入端连接直流电；用于在所述直流电的偏置作用下，将所述微波信号转换输出为SFQ脉冲序列；
所述分路器的输入端连接所述DC/SFQ转换器的输出端；所述分路器的输出端包括两路，所述分路器用于将所述SFQ脉冲序列复制成两路SFQ子脉冲序列，所述SFQ子脉冲序列与所述SFQ脉冲序列相同；
所述控制单元包括两个逻辑与门，每个所述逻辑与门的第一输入端分别连接所述分路器的一路输出端，每个逻辑与门的第二输入端连接偏置电流；逻辑与门根据偏置电流控制所述SFQ子脉冲序列的输出；
模计数单元包括两个模N计数器，各个模N计数器的输入端连接一个逻辑与门的输出端，各个模N计数器的输出端分别连接所述第一量子比特的输入端和第二量子比特的输入端；每个所述模N计数器接收所述SFQ子脉冲序列，并对所述SFQ子脉冲序列进行周期变换，输出SFQ输出脉冲序列；
所述两比特门的第一量子比特和第二量子比特分别基于所述SFQ输出脉冲序列被调控，再通过调节所述耦合量子比特的频率从而实现片上两比特门系统的两比特门操作。
优选地，所述逻辑与门根据偏置电流控制所述SFQ子脉冲序列的输出包括：
当有偏置电流时，所述SFQ子脉冲序列输出至所述模计数单元；
当无偏置电流时，所述SFQ子脉冲序列输出传入地。
优选地，所述DC/SFQ转换器将周期为T1的微波信号转换输出为周期为T1的SFQ脉冲序列。
优选地，所述模N计数器是将周期为T的SFQ子脉冲信号进行周期变换，输出周期为NT的SFQ输出脉冲序列。
优选地，所述第一量子比特包括约瑟夫森结和第一一电容，所述约瑟夫森结和所述第一一电容并联；所述第二量子比特包括约瑟夫森结和第一二电容，所述约瑟夫森结和所述第一二电容并联。
优选地，所述耦合量子比特包括两个约瑟夫森结和一个电容，两个约瑟夫森结与所述电容并联，其中，所述两个约瑟夫森结连接形成环路。
优选地，所述DC/SFQ转换器包括第一电感、第二电感、第三电感、第一约瑟夫森结、第二约瑟夫森结和第三约瑟夫森结；所述第一电感的一端连接所述微波信号，所述第一电感的另一端连接所述第二电感的一端和所述第一约瑟夫森结的一端，所述第二电感的另一端接地；所述第一约瑟夫森结的另一端和所述第二约瑟夫森结的一端、所述第三电感的一端连接，且连接所述直流电信号；所述第三电感的另一端连接所述第三约瑟夫森结的一端，所述第二约瑟夫森结的另一端和所述第三约瑟夫森结的另一端都接地。
为实现上述目的，本发明还提出一种片上两比特门系统的实现方法，所述实现方法适用于上述片上两比特门系统，所述实现方法包括：
步骤S1，选定两比特门的操作对象，所述操作对象为满足设定条件的第一量子比特和第二量子比特；
步骤S2，调节耦合量子比特的频率，使第一量子比特和第二量子比特之间处于弱耦合；当处于弱耦合时，将通过一个微波信号得到的两路SFQ输出脉冲序列分别输入第一量子比特和第二量子比特，使第一量子比特和第二量子比特状态改变，制备出两比特门系统的第二状态；
步骤S3，调节耦合量子比特的频率，使第一量子比特和第二量子比特之间处于强耦合；当处于强耦合时，片上两比特门系统的所述第二状态与第三状态进行共振，经过设定时间的振荡，片上两比特门系统的状态和相位达到设定要求，实现片上两比特门系统的两比特门操作。
优选地，步骤S1中，所述设定条件为第二量子比特的基态和第一激发态所在能级的能级差值等于第一量子比特的第一激发态和第二激发态所在能级的能级差值。
优选地，步骤S2中，所述调节耦合量子比特的频率，使第一量子比特和第二量子比特之间处于弱耦合的过程包括以下步骤：
调节控制电流，以调节耦合量子比特中两个约瑟夫森结环路中的磁通量；
根据磁通量改变耦合量子比特中两个约瑟夫森结并联结构的临界电流；
通过临界电流对耦合量子比特的频率进行调节；
根据调节后的耦合量子比特的频率，使第一量子比特和第二量子比特之间处于弱耦合。
优选地，所述弱耦合为耦合量子比特的频率与所述第一量子比特、所述第二量子比特的频率差大于设定值。
优选地，所述强耦合为耦合量子比特的频率接近或者等于第一量子比特的频率和第二量子比特的频率。
优选地，在步骤S3中，通过一个微波信号得到的两路SFQ输出脉冲序列过程包括：
微波信号驱动DC/SFQ转换器输出SFQ脉冲序列；
通过分路器将SFQ脉冲序列复制为两路SFQ子脉冲序列，所述SFQ子脉冲序列与所述SFQ脉冲序列相同；
控制单元控制两路SFQ子脉冲序列分别输出至对应连接的模N计数器，模N计数器输出SFQ输出脉冲序列。
如上所述，本发明的一种片上两比特门系统及其实现方法，具有以下有益效果：
本发明提出一种片上两比特门系统及其实现方法，通过分路器将利用一个微波信号转换得到的SFQ脉冲序列复制成两路SFQ子脉冲序列，两路SFQ子脉冲序列分别在控制单元和模N计数器的处理得到SFQ输出脉冲序列，通过SFQ输出脉冲序列对第一量子比特和第二量子比特进行调控，然后通过调节耦合量子比特的控制电流实现片上两比特门系统的状态，该片上两比特门系统利用分路器、控制单元和模N计数器就能仅通过一个微波信号实现片上两比特门的状态调控，能够避免使用两路微波线路和微波器件的硬件消耗，达到减少成本、物理空间占用、热承、减少连接延时的效果。
附图说明
图1显示为本发明两比特门系统实现的控制原理图。
图2显示为本发明中量子比特状态矢量在SFQ脉冲序列作用下在布洛赫球上演化示意图。
图3显示为本发明两比特门的结构示意图。
图4显示为本发明DC/SFQ转换器的结构示意图。
图5显示为本发明两比特门系统的结构示意图。
元件标号说明
1 两比特门
11 第一量子比特
12 第二量子比特
13 耦合量子比特
2 控制单元
21 第一逻辑与门
22 第二逻辑与门
3 DC/SFQ转换器
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1-5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
首先需要说明的是，对约瑟夫森结施加电流，这个系统可等价为一个搓衣板势阱中运动的粒子，当偏置电流加上输入电流超过约瑟夫森结的临界电流时，粒子在势阱中滚动，在输出端输出一个电压脉冲，这个电压脉冲的时间积分等于一个磁通量子Φ0(约2.07×10-15Wb)，即所谓的SFQ(Signle Flux Quantum)脉冲。
对于典型的超导量子比特结构，约瑟夫森结和电容并联，因为约瑟夫森结的非线性电感，可以将其等效为能级差不等的谐振子。取其最低两个能级作为量子比特的|0>态和|1>态，并通过电容与控制信号耦合，可以将其系统的哈密顿量为
其中，
为系统的电荷算符，CC为耦合电容大小，V(t)为耦合的控制信号，C为量子比特等效电容，
为磁通算符，L为量子比特等效电感。那么，将一个SFQ脉冲序列耦合一个角频率为ω10的量子比特，则SFQ脉冲耦合到量子比特对应的哈密顿量为
其对于量子比特状态的改变，可以等效为使量子比特的状态矢量在布洛赫球上作了绕Y轴的一个角度为θ的旋转，其中
基于此，如图2所示为量子比特状态矢量在SFQ脉冲序列作用下在布洛赫球上演化示意图，对于一个频率为ω10的量子比特，只要对其通过电容耦合进π/θ个时间间隔为2π/ω10的SFQ脉冲组成的序列，就可以使量子比特的状态矢量绕Y轴旋转角度π，实现量子比特从|0>态到|1>态的激发。相类似的，通过改变耦合的量子比特的SFQ脉冲序列的数量和间隔时间，也可以实现对量子比特状态的其他操作。例如，对输入的数量为π/2θ且相对第一个脉冲序列滞后π/2ω10的脉冲序列，可实现量子比特状态矢量绕X轴旋转π/2的门操作。
系统实施例：
基于上述原理，要实现片上两比特门的状态调控，本发明提出一种片上两比特门系统，其系统的原理图如图1所示，两比特门系统包括两比特门，两比特门包括第一量子比特、第二量子比特和耦合量子比特；片上两比特门电路至少包括DC/SFQ转换器、分路器、控制单元和模计数单元；
DC/SFQ转换器的第一输入端连接微波信号，DC/SFQ转换器的第二输入端连接直流电信号；用于根据直流电信号，将微波信号转换输出为SFQ脉冲序列；
分路器的输入端连接DC/SFQ转换器的输出端，分路器的输出端包括两路；分路器用于将SFQ脉冲序列复制成两路SFQ子脉冲序列，SFQ子脉冲序列与SFQ脉冲序列相同；
控制单元包括两个逻辑与门，每个逻辑与门的第一输入端分别连接分路器的一路输出端，每个逻辑与门的第二输入端连接偏置电流；逻辑与门根据偏置电流控制SFQ子脉冲序列的输出；
模计数单元包括两个模N计数器，每个模N计数器的输入端连接一个逻辑与门的输出端，两个模N计数器的输出端分别连接第一量子比特的输入端和第二量子比特的输入端；每个模N计数器接收SFQ子脉冲序列，并对SFQ子脉冲序列进行周期变换，输出SFQ输出脉冲序列，SFQ输出脉冲序列的周期为SFQ子脉冲序列周期的Ni倍，其中Ni为大于1的自然数；
两比特门的第一量子比特和第二量子比特分别基于所述SFQ输出脉冲序列被调控，再通过调节所述耦合量子比特的控制电流实现片上两比特门系统的两比特门操作。
本发明通过分路器将利用一个微波信号转换得到的SFQ脉冲序列复制成两路SFQ子脉冲序列，两路SFQ子脉冲序列分别在控制单元和模N计数器的处理得到SFQ输出脉冲序列，通过SFQ输出脉冲序列对第一量子比特和第二量子比特进行调控，然后通过调节耦合量子比特的控制电流实现片上两比特门系统的状态，可见，该片上两比特门系统利用分路器、控制单元和模N计数器就能仅通过一个微波信号实现片上两比特门系统的两比特门，能够避免使用两路微波线路和微波器件的硬件消耗，达到减少成本、热承的效果。
本发明实施例中两比特门1的结构如图3所示，包括第一量子比特11、第二量子比特12和耦合量子比特13；第一量子比特是11由一个约瑟夫森结和电容并联组成的频率为ω1的量子比特，具体的，第一量子比特由约瑟夫森结和第一一电容C11并联；第一量子比特11的第一端连接第一电容C1的上极板，第一电容C1的下极板连接输入的SFQ输出脉冲序列SFQ Pulse-1，通过第一电容C1与接收的SFQ输出脉冲序列SFQ Pulse-1耦合，进行单磁通比特门操作，即实现第一量子比特11的状态调控(对频率ω1进行调节)；第二量子比特12也是由一个约瑟夫森结和电容并联组成的频率为ω2的量子比特，具体的，第二量子比特由约瑟夫森结和第一二电容C12并联；第二量子比特12的第一端连接第二电容C2的上极板，第二电容C2的下极板连接输入的SFQ输出脉冲序列SFQ Pulse-2，通过第二电容C2与接收的SFQ脉冲序列SFQ Pulse-2耦合，进行单磁通比特门操作，即实现第二子比特12的状态调控(对频率ω21进行调节)；耦合量子比特13是由两个约瑟夫森结和电容并联组成的频率为ωc的量子比特，具体的，两个约瑟夫森结与所述电容并联，其中，所述两个约瑟夫森结连接形成环路；耦合量子比特13连接在第一量子比特11和第二量子比特12之间，具体的，第一量子比特11的第一端连接电容C1c的上极板，电容C1c的下极板连接耦合量子比特13的第一端和电容C2c的上极板，电容C2c的下极板连接第二量子比特12的第一端，电容C3c的上极板连接第一量子比特11的第一端，电容C3c的下极板连接第二量子比特12的第一端；耦合量子比特13通过Z线的控制电流调节第一量子比特11和第二量子比特12之间的耦合强度，从而实现两比特门的状态调控。在此需要说明的是，在本实施例中，控制电流的实现是通过Z线实现，作为其他实施方式，也可以根据实际情况选择，只要能满足输入合适的控制电流以调整耦合量子比特的频率即可。
在本发明实施例中，耦合量子比特13通过Z线的控制电流实现两比特门的状态调控具体为：
首先，通过Z线施加控制电流调节耦合量子比特13中两个约瑟夫森结环路中的磁通量，进而改变耦合量子比特13中两个约瑟夫森结并联结构的临界电流；
其次，通过临界电流对耦合量子比特的频率ωc进行调节；
最后，根据调节后的耦合量子比特的频率ωc，对第一量子比特11和第二量子比特12之间的耦合强度进行调节，从而实现对两比特门的状态调控。
需要说明的是，在本发明实施例中，第一量子比特11和第二量子比特12均是由一个约瑟夫森结和电容并联组成，但本发明不对两比特门的结构做具体的限定，实际中可根据需要进行一定的修改，作为其他实施方式，若为了调整第一量子比特或第二量子比特的频率，可将单个约瑟夫森结与电容并联结构中的单约瑟夫森结替换成两个约瑟夫森结并联且引入Z线。
在本发明实施例中，DC/SFQ转换器的结构如图4所示，DC/SFQ转换器是由三个约瑟夫森结和三个电感组成，DC/SFQ转换器的第一输入端连接微波信号，微波信号的频率为ωd，DC/SFQ转换器的第二输入端连接直流电信号，因此，DC/SFQ转换器接收一定周期的微波信号，并根据微波信号输出周期相等的SFQ脉冲信号。具体的，DC/SFQ转换器包括第一电感、第二电感、第三电感、第一约瑟夫森结、第二约瑟夫森结和第三约瑟夫森结；所述第一电感的一端连接所述微波信号，所述第一电感的另一端连接所述第二电感的一端和所述第一约瑟夫森结的一端，所述第二电感的另一端接地；所述第一约瑟夫森结的另一端和所述第二约瑟夫森结的一端、所述第三电感的一端连接，且连接所述直流电信号；所述第三电感的另一端连接所述第三约瑟夫森结的一端，所述第二约瑟夫森结的另一端和所述第三约瑟夫森结的另一端都接地。需要说明的是，所述SFQ脉冲信号与所述微波信号周期相等的意思为相邻两个SFQ脉冲的时间间隔为微波信号的周期。
对于本发明实施例中的DC/SFQ转换器，当DC/SFQ转换器的第二输入端给定适当大小的直流电信号，且DC/SFQ转换器的第一输入端接频率为ωd的微波信号(微波脉冲)，就会在DC/SFQ转换器的输出端输出时间间隔为2π/ωd的SFQ脉冲序列。
为此，本发明实施例中具体给出一种片上两比特门电路的结构示意图，如图5所示，片上两比特门系统的DC/SFQ转换器3的第一输入端接收频率为ωd的微波信号，DC/SFQ转换器3的第二输入端连接直流电信号，因此，DC/SFQ转换器3是通过频率为ωd的微波信号驱动DC/SFQ转换器3，输出周期与微波信号的周期相同且脉冲间隔为2π/ωd的SFQ脉冲序列。
在本发明实施例中，分路器的输入端连接DC/SFQ转换器的输出端，用于接收SFQ脉冲序列；分路器的输出端包括两路，即第一输出端和第二输出端，分路器用于将SFQ脉冲序列复制为两路SFQ子脉冲序列，复制是指SFQ子脉冲序列与SFQ脉冲序列相同；也就是说，第一输出端输出的SFQ子脉冲序列和第二输出端输出的SFQ子脉冲序列均与SFQ脉冲序列相同。
本发明中通过使用分路器能够将DC/SFQ转换器对微波信号处理后输出的一路SFQ脉冲序列变成两路，利于片上两比特门通过一个微波信号实现状态调整或者实现门操作。
在本发明实施例中，控制单元2包括两个逻辑与门，分别为第一逻辑与门21和第二逻辑与门22，每个逻辑与门基于约瑟夫森结传输线实现与门功能，每个逻辑与门的第一输入端分别连接分路器的一路输出端，每个逻辑与门的第二输入端分别连接一路偏置电流；逻辑与门根据偏置电流控制SFQ子脉冲序列的输出；
基于约瑟夫森传输线的控制单元，当约瑟夫森结的Control端有适当的电流偏置时，SFQ脉冲可以通过约瑟夫森传输线输入模Ni计数器，当Control端没有电流偏置时，SFQ脉冲不能通过，会经由约瑟夫森传输线中处于超导状态的约瑟夫森结传入地，基于这一特点，本发明实施例中的控制单元在实现控制时，第一逻辑与门21的第一输入端连接分路器的第一输出端，第一逻辑与21的第二输入端连接偏置电流(Control-1)，第一逻辑与门31根据偏置电流(Control-1)控制SFQ子脉冲序列的输出；当偏置电流(Control-1)有适当电流时，SFQ子脉冲序列通过第一逻辑与门21输入模计数单元，当没有偏置电流(Control-1)时，SFQ子脉冲序列通过处于超导状态的约瑟夫森结传入地；第二逻辑与门22的第二输入端连接分路器的第二输出端，第二逻辑与的第二输入端22连接偏置电流(Control-2)，第二逻辑与门22根据偏置电流(Control-2)控制SFQ子脉冲序列的输出；当偏置电流(Control-2)有适当电流时，SFQ子脉冲序列通过第二逻辑与门22输入模计数单元，当没有偏置电流(Control-2)时，SFQ子脉冲序列通过处于超导状态的约瑟夫森结传入地；
在本发明实施例中，模计数单元包括两个模Ni计数器，其中，i为自然数，代表模Ni计数器的个数，即为1和2，那么，两个模Ni计数器分别为模N1计数器和模N2计数器；模Ni计数器是每输入Ni个SFQ脉冲，输出1个SFQ脉冲，即将周期为T的SFQ子脉冲信号转换为周期为NiT的SFQ输出脉冲序列，其中，Ni为大于1的自然数。对于本发明的每个模Ni计数器基于周期为T的SFQ子脉冲信号进行周期变换，输出周期为NiT的SFQ输出脉冲序列，每个SFQ输出脉冲序列的周期分别为SFQ子脉冲信号周期的N倍。具体的，模N1计数器是将周期为T的SFQ子脉冲信号变换输出周期为N1T的SFQ输出脉冲序列，模N2计数器是将周期为T的SFQ子脉冲信号变换输出周期为N2T的SFQ输出脉冲序列。在本发明实施例中，两比特门分别接收输入的周期为N1T的SFQ输出脉冲序列和周期为N2T的SFQ输出脉冲序列，并分别通过第一电容C1和第二电容C2实现第一量子比特11和第二量子比特12的单比特门操作，然后调节耦合量子比特的频率ωc实现第一量子比特11和第二量子比特12之间的强度耦合调节，从而实现两比特门的状态调控(两比特门操作)。
具体的，第一电容C1与周期为N1T的SFQ输出脉冲序列进行耦合实现第一量子比特11的单比特门操作，第二电容C2与周期为N2T的SFQ输出脉冲序列进行耦合实现第二量子比特12的单比特门操作；然后，调节控制电流调节耦合量子比特的频率ωc来调节耦合强度，根据调节后的耦合强度，实现两比特门的状态调控。
本发明片上两比特门系统，由频率为ωd的微波信号驱动DC/SFQ转换器3，输出脉冲间隔为2π/ωd的SFQ脉冲序列，随后通过分路器复制到两路进行输出；然后两路分别输入基于约瑟夫森传输线的控制单元，通过控制调节第一逻辑与门21的第一输入端Control-1的偏置电流，可以调节将要耦合到第一量子比特11的SFQ输出脉冲序列在时域上的长度，通过控制调节第二逻辑与门的第二输入端Control-2的偏置电流，可以调节将要耦合到第二量子比特12的输出脉冲序列在时域上的长度；控制单元的逻辑与门根据偏置电流控制SFQ子脉冲序列的输出时，当有M个SFQ子脉冲输入模Ni计数器时，就会输出
个脉冲，所以当M个脉冲间隔为2π/ωd的SFQ子脉冲序列输入模Ni计数器时，会将其转换为总序列时间长度不变但脉冲间隔变为
的SFQ输出脉冲序列，具体的当M个脉冲间隔为2π/ωd的SFQ子脉冲序列输入模Ni计数器时，会将其转换为总序列时间长度不变但脉冲间隔变为
的SFQ输出脉冲序列；最后将模N1计数器输出的SFQ输出脉冲序列分别耦合到实际频率为
(
匹配第一量子比特的频率ω1)的第一量子比特11、实际频率为
(
匹配第一量子比特的频率ω1)的第二量子比特12，实现对两个量子比特的状态调控(单比特门操作)。再通过调节耦合量子比特的频率ωc，可以实现对第一量子比特11和第二量子比特12之间的耦合强度的调节，基于此可以实现两比特门操作。
方法实施例：
基于本发明中片上两比特门系统的结构，本发明还提出适用于片上两比特门系统的实现方法，即一种片上两比特门实现方法，至少包括以下步骤：
步骤S1，选定两比特门的操作对象，所述操作对象为满足设定条件的第一量子比特和第二量子比特；所述设定条件为第二量子比特所在能级的能级差值等于第一量子比特所在能级的能级差值；
在本发明实施例中，以实现CZ门为例进行更加详细的说明，CZ门操作为当两比特系统处于|11>态时，将其相位改变π。作为其他实施方式，也可以进行其他门的操作，也可采用本发明的方法，改变后续控制电流和偏置电流即可实现。
具体的选定满足第二量子比特的基态和第一激发态所在能级的能级差值等于第一量子比特的第一激发态和第二激发态所在能级的能级差的两个量子比特作为两比特门的操作对象(即ω2＝ω1+η1，其中η1为第一量子比特的失谐量)。
步骤S2，调节耦合量子比特的频率，使第一量子比特和第二量子比特处于弱耦合；当处于弱耦合时，将通过一个微波信号得到的两路SFQ输出脉冲序列分别输入第一量子比特和第二量子比特，使第一量子比特和第二量子比特状态改变，从而制备出片上两比特门系统的第二状态；
在本发明中，弱耦合为耦合量子比特的频率与所述第一量子比特和所述第二量子比特的频率差大于设定值；具体为耦合量子比特的频率与所述第一量子比特和第二量子比特的频率差远大于耦合量子比特与第一量子比特和第二量子比特的耦合强度。
在步骤S2中，通过一个微波信号得到的两路SFQ输出脉冲序列过程包括如下步骤：
步骤S211，微波信号驱动DC/SFQ转换器输出SFQ脉冲序列；
步骤S212，通过分路器将SFQ脉冲序列复制为两路SFQ子脉冲序列，所述SFQ子脉冲序列与所述SFQ脉冲序列相同；
步骤S213，控制单元控制两路SFQ子脉冲序列分别输出至对应连接的模N计数器，模N计数器输出SFQ输出脉冲序列。
在本实施例的步骤中，是在处于第一量子比特和第二量子比特之间处于弱耦合时，将通过一个微波信号得到的两路SFQ输出脉冲序列分别输入第一量子比特和第二量子比特，使第一量子比特和第二量子比特激发到第一激发态，进而使片上两比特门系统制备出第二状态为|101>态；
具体的，在本发明实施例中，调节Z线施加的控制电流，使第一量子比特11和第二量子比特处于弱耦合；具体包括以下步骤：
步骤S221，调节Z线的控制电流，以调节耦合量子比特13中两个约瑟夫森结环路中的磁通量；
步骤S222，根据磁通量改变耦合量子比特13中两个约瑟夫森结并联结构的临界电流；
步骤S223，通过临界电流对耦合量子比特的频率进行调节；
步骤S224，根据调节后的耦合量子比特的频率，使第一量子比特和第二量子比特之间处于弱耦合。当处于弱耦合时，将通过一个微波信号得到的两路SFQ输出脉冲序列分别输入第一量子比特和第二量子比特，制备出片上两比特门系统的第二状态；
具体的，向与第一量子比特并联的第一电容C1输入π/θ个时间间隔为2π/ω1的SFQ输出脉冲序列，使第一量子比特激发到第一激发态，同时，向与第二量子比特并联的第二电容输入时间间隔为2π/ω2的SFQ输出脉冲序列，使第二量子比特激发到第一激发态；此时，片上两比特门系统制备出第二状态，将第二状态记为|101>态，其中，
本发明中，当调控耦合量子比特使两比特门处于弱耦合时，系统状态在|101>态和|200>态之间的振荡周期远大于量子门操作周期，可近似认为在操作过程中系统状态不变。
步骤S3，根据控制电流再调节耦合量子比特，使第一量子比特和第二量子比特之间处于强耦合；在所述强耦合时，片上两比特门系统的所述第二状态与第三状态进行共振，经过设定时间的振荡，使片上两比特门系统的状态和相位发生改变达到设定要求，实现片上两比特门系统的两比特门操作。
在本步骤中，当耦合量子比特的频率ωC接近或者等于第一量子比特的频率ω1和第二量子比特的频率ω2时，第一量子比特和第二量子比特之间处于强耦合。
对于本发明实施例来讲，本步骤调节耦合强度的目的是使片上两比特门系统能够实现快速门操作的|101>态和|200>态振荡周期缩短，使片上两比特门系统的|101>态和|200>态进入快速共振，经过一个振荡周期，系统回到|101>态时，获得了π相位变化，从而实现了一个CZ门操作。
作为其他实施方式，例如，iSwap门，是希望从|100>到|001>的变化，那么设定时间就是0.5个周期。
在本步骤中，两比特门基于SFQ输出脉冲序列进行被调控是指通过第一电容C1与第一量子比特11耦合和通过第二电容C2与第二量子比特12耦合；通过控制调节耦合量子比特的控制电流，实现两比特门的状态调控的步骤，至少包括：首先，通过Z线施加控制电流调节耦合量子比特13中两个约瑟夫森结环路中的磁通量，进而改变耦合量子比特13中两个约瑟夫森结并联结构的临界电流；其次，通过临界电流对耦合量子比特的频率ωc进行调节；最后，根据调节后的耦合量子比特的频率ωc，对第一量子比特11和第二量子比特12之间的耦合强度进行调节，从而实现对两比特门的状态调控。
基于这种方法所实现的两比特门，只需要1路微波驱动输入信号作为驱动，按现行的主流的基于微波的控制方案，需要2路独立的微波线路进行两个量子比特的状态调控，所以对于单个的两比特门，此方法减少了50％的微波线路以及线路上所对应的微波器件所带来的硬件消耗。而且当量子计算规模继续扩大，所需要控制的量子比特数进一步增加时，按主流的微波控制方案，每个量子比特都需要单独的控制线路；而本发明的技术构思，只需要在片上相应增加分路器分路出相应数量的SFQ脉冲序列的路数以及相应的约瑟夫森传输线和模Ni计数器的数量，无须增加微波输入的数量。所以对于包含X个量子比特的量子系统，此控制方法可以将微波线路的硬件消耗缩减至基于微波控制方案的1/X。
综上所述，本发明通过分路器将利用一个微波信号转换得到的SFQ脉冲序列复制成两路SFQ子脉冲序列，两路SFQ子脉冲序列分别在控制单元和模N计数器的处理得到SFQ输出脉冲序列，通过SFQ输出脉冲序列对第一量子比特和第二量子比特进行调控，然后通过调节耦合量子比特的控制电流实现片上两比特门系统的状态，可见，该片上两比特门系统利用分路器、控制单元和模Ni计数器就能仅通过一个微波信号实现片上两比特门的状态调控，能够避免使用两路微波线路和微波器件的硬件消耗，达到减少成本、热承的效果。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (13)
1.一种片上两比特门系统，包括两比特门，所述两比特门包括第一量子比特、第二量子比特和耦合量子比特；其特征在于，所述片上两比特门电路至少包括DC/SFQ转换器、分路器、控制单元和模计数单元；
所述DC/SFQ转换器的第一输入端连接微波信号，所述DC/SFQ转换器的第二输入端连接直流电；用于在所述直流电的偏置作用下，将所述微波信号转换输出为SFQ脉冲序列；
所述分路器的输入端连接所述DC/SFQ转换器的输出端；所述分路器的输出端包括两路，所述分路器用于将所述SFQ脉冲序列复制成两路SFQ子脉冲序列，所述SFQ子脉冲序列与所述SFQ脉冲序列相同；
所述控制单元包括两个逻辑与门，每个所述逻辑与门的第一输入端分别连接所述分路器的一路输出端，每个逻辑与门的第二输入端连接偏置电流；逻辑与门根据偏置电流控制所述SFQ子脉冲序列的输出；
模计数单元包括两个模Ni计数器，各个模Ni计数器的输入端连接一个逻辑与门的输出端，各个模Ni计数器的输出端分别连接所述第一量子比特的输入端和第二量子比特的输入端；每个所述模Ni计数器接收所述SFQ子脉冲序列，并对所述SFQ子脉冲序列进行周期变换，输出SFQ输出脉冲序列；
所述两比特门的第一量子比特和第二量子比特分别基于所述SFQ输出脉冲序列被调控，再通过调节所述耦合量子比特的频率实现片上两比特门系统的两比特门操作。
2.根据权利要求1所述的片上两比特门系统，其特征在于：所述逻辑与门根据偏置电流控制所述SFQ子脉冲序列的输出包括：
当有偏置电流时，所述SFQ子脉冲序列输出至所述模计数单元；
当无偏置电流时，所述SFQ子脉冲序列输出传入地。
3.根据权利要求1所述的片上两比特门系统，其特征在于：所述DC/SFQ转换器将周期为T1的微波信号转换输出为周期为T1的SFQ脉冲序列。
4.根据权利要求1所述的片上两比特门系统，其特征在于：所述模N计数器是将周期为T的SFQ子脉冲信号进行周期变换，输出周期为NT的SFQ输出脉冲序列。
5.根据权利要求1所述的片上两比特门系统，其特征在于：所述第一量子比特包括约瑟夫森结和第一一电容，所述约瑟夫森结和所述第一一电容并联；所述第二量子比特包括约瑟夫森结和第一二电容，所述约瑟夫森结和所述第一二电容并联。
6.根据权利要求1所述的片上两比特门系统，其特征在于：所述耦合量子比特包括两个约瑟夫森结和一个电容，两个约瑟夫森结与所述电容并联，其中，所述两个约瑟夫森结连接形成环路。
7.根据权利要求1所述的片上两比特门系统，其特征在于：所述DC/SFQ转换器包括第一电感、第二电感、第三电感、第一约瑟夫森结、第二约瑟夫森结和第三约瑟夫森结；所述第一电感的一端连接所述微波信号，所述第一电感的另一端连接所述第二电感的一端和所述第一约瑟夫森结的一端，所述第二电感的另一端接地；所述第一约瑟夫森结的另一端和所述第二约瑟夫森结的一端、所述第三电感的一端连接，且连接所述直流电信号；所述第三电感的另一端连接所述第三约瑟夫森结的一端，所述第二约瑟夫森结的另一端和所述第三约瑟夫森结的另一端都接地。
8.一种片上两比特门系统的实现方法，所述实现方法适用于上述权利要求1-7任一项所述的片上两比特门系统，其特征在于，所述实现方法包括：
步骤S1，选定两比特门的操作对象，所述操作对象为满足设定条件的第一量子比特和第二量子比特；
步骤S2，调节耦合量子比特的频率，使第一量子比特和第二量子比特之间处于弱耦合；当处于弱耦合时，将通过一个微波信号得到的两路SFQ输出脉冲序列分别输入第一量子比特和第二量子比特，使第一量子比特和第二量子比特状态改变，从而+制备出片上两比特门系统的第二状态；
步骤S3，调节耦合量子比特的频率，使第一量子比特和第二量子比特之间处于强耦合；当处于强耦合时，片上两比特门系统的所述第二状态与第三状态进行共振，经过设定时间的振荡，使片上两比特门系统的状态和相位发生改变达到设定要求，实现片上两比特门系统的两比特门操作。
9.根据权利要求8所述的片上两比特门系统的实现方法，其特征在于，步骤S1中，所述设定条件为第二量子比特的基态和第一激发态所在能级的能级差值等于第一量子比特的第一激发态和第二激发态所在能级的能级差值。
10.根据权利要求9所述的片上两比特门系统的实现方法，其特征在于，步骤S2中，所述调节耦合量子比特的频率，使第一量子比特和第二量子比特之间处于弱耦合的过程包括以下步骤：
调节控制电流，以调节耦合量子比特中两个约瑟夫森结环路中的磁通量；
根据磁通量改变耦合量子比特中两个约瑟夫森结并联结构的临界电流；
通过临界电流对耦合量子比特的频率进行调节；
根据调节后的耦合量子比特的频率，使第一量子比特和第二量子比特之间处于弱耦合。
11.根据权利要求9所述的片上两比特门系统的实现方法，其特征在于，所述弱耦合为耦合量子比特的频率与所述第一量子比特、所述第二量子比特的频率差大于设定值。
12.根据权利要求9所述的片上两比特门系统的实现方法，其特征在于，所述强耦合为耦合量子比特的频率接近或者等于第一量子比特的频率和第二量子比特的频率。
13.根据权利要求9所述的片上两比特门系统的实现方法，其特征在于，在步骤S2中，通过一个微波信号得到的两路SFQ输出脉冲序列过程包括：
微波信号驱动DC/SFQ转换器输出SFQ脉冲序列；
通过分路器将SFQ脉冲序列复制为两路SFQ子脉冲序列，所述SFQ子脉冲序列与所述SFQ脉冲序列相同；
控制单元控制两路SFQ子脉冲序列分别输出至对应连接的模Ni计数器，两个模Ni计数器分别输出得到所述两路SFQ输出脉冲序列。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111192941.6A CN113934680B (zh) | 2021-10-13 | 2021-10-13 | 一种片上两比特门系统及其实现方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111192941.6A CN113934680B (zh) | 2021-10-13 | 2021-10-13 | 一种片上两比特门系统及其实现方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113934680A true CN113934680A (zh) | 2022-01-14 |
| CN113934680B CN113934680B (zh) | 2024-03-01 |
Family
ID=79278896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111192941.6A Active CN113934680B (zh) | 2021-10-13 | 2021-10-13 | 一种片上两比特门系统及其实现方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113934680B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114492820A (zh) * | 2022-01-28 | 2022-05-13 | 中国科学技术大学 | 微波脉冲优化方法 |
| CN114692884A (zh) * | 2022-05-31 | 2022-07-01 | 浙江大学杭州国际科创中心 | 实现抗噪声的超导量子比特控制方法、系统及装置 |
| CN116722931A (zh) * | 2023-08-10 | 2023-09-08 | 中国科学技术大学 | 一种基于超导单磁通脉冲序列调控量子比特的方法 |
Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5629889A (en) * | 1995-12-14 | 1997-05-13 | Nec Research Institute, Inc. | Superconducting fault-tolerant programmable memory cell incorporating Josephson junctions |
| WO1999017449A1 (fr) * | 1997-09-30 | 1999-04-08 | Yoichi Okabe | Circuit supraconducteur et systeme de circuits supraconducteurs |
| US5936458A (en) * | 1997-07-21 | 1999-08-10 | Hypres, Inc. | Superconducting analog amplifier circuits |
| JPH11261384A (ja) * | 1998-03-12 | 1999-09-24 | Nec Corp | 超伝導磁束量子回路 |
| US20040022332A1 (en) * | 2002-08-02 | 2004-02-05 | Deepnarayan Gupta | Digital RF correlator for multipurpose digital signal processing |
| US20040232405A1 (en) * | 2003-03-28 | 2004-11-25 | Masahiro Horibe | High-temperature superconducting device and manufacturing method thereof |
| US20050078022A1 (en) * | 2003-08-29 | 2005-04-14 | Fujitsu Limited | Superconducting circuit |
| US20060290553A1 (en) * | 2005-06-22 | 2006-12-28 | Hitachi, Ltd. | Current steering type single flux quantum circuit |
| US20090192041A1 (en) * | 2008-01-28 | 2009-07-30 | Jan Johansson | Systems, devices, and methods for controllably coupling qubits |
| US20100148853A1 (en) * | 2005-04-26 | 2010-06-17 | Harris Richard G | Systems, devices, and methods for controllably coupling qubits |
| CN107924489A (zh) * | 2015-09-30 | 2018-04-17 | 谷歌有限责任公司 | 共面波导通量量子比特设备 |
| US20180260729A1 (en) * | 2017-03-07 | 2018-09-13 | International Business Machines Corporation | Weakly tunable qubit based on two coupled disparate transmons |
| WO2019047189A1 (zh) * | 2017-09-08 | 2019-03-14 | 广东欧珀移动通信有限公司 | 消息显示方法、装置及终端 |
| CN111260068A (zh) * | 2020-01-17 | 2020-06-09 | 中国科学院物理研究所 | 超导量子比特和超导量子电路 |
| CN113037294A (zh) * | 2021-03-04 | 2021-06-25 | 中国科学院上海微系统与信息技术研究所 | 基于超导电子学的多量子比特控制装置和方法 |
| CN113447795A (zh) * | 2021-06-28 | 2021-09-28 | 中国科学院上海微系统与信息技术研究所 | 超导单磁通量子电路的测试系统及方法 |
-
2021
- 2021-10-13 CN CN202111192941.6A patent/CN113934680B/zh active Active
Patent Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5629889A (en) * | 1995-12-14 | 1997-05-13 | Nec Research Institute, Inc. | Superconducting fault-tolerant programmable memory cell incorporating Josephson junctions |
| US5936458A (en) * | 1997-07-21 | 1999-08-10 | Hypres, Inc. | Superconducting analog amplifier circuits |
| WO1999017449A1 (fr) * | 1997-09-30 | 1999-04-08 | Yoichi Okabe | Circuit supraconducteur et systeme de circuits supraconducteurs |
| JPH11261384A (ja) * | 1998-03-12 | 1999-09-24 | Nec Corp | 超伝導磁束量子回路 |
| US20040022332A1 (en) * | 2002-08-02 | 2004-02-05 | Deepnarayan Gupta | Digital RF correlator for multipurpose digital signal processing |
| US20040232405A1 (en) * | 2003-03-28 | 2004-11-25 | Masahiro Horibe | High-temperature superconducting device and manufacturing method thereof |
| US20050078022A1 (en) * | 2003-08-29 | 2005-04-14 | Fujitsu Limited | Superconducting circuit |
| US20100148853A1 (en) * | 2005-04-26 | 2010-06-17 | Harris Richard G | Systems, devices, and methods for controllably coupling qubits |
| US20060290553A1 (en) * | 2005-06-22 | 2006-12-28 | Hitachi, Ltd. | Current steering type single flux quantum circuit |
| US20090192041A1 (en) * | 2008-01-28 | 2009-07-30 | Jan Johansson | Systems, devices, and methods for controllably coupling qubits |
| CN107924489A (zh) * | 2015-09-30 | 2018-04-17 | 谷歌有限责任公司 | 共面波导通量量子比特设备 |
| US20180260729A1 (en) * | 2017-03-07 | 2018-09-13 | International Business Machines Corporation | Weakly tunable qubit based on two coupled disparate transmons |
| WO2019047189A1 (zh) * | 2017-09-08 | 2019-03-14 | 广东欧珀移动通信有限公司 | 消息显示方法、装置及终端 |
| CN111260068A (zh) * | 2020-01-17 | 2020-06-09 | 中国科学院物理研究所 | 超导量子比特和超导量子电路 |
| CN113037294A (zh) * | 2021-03-04 | 2021-06-25 | 中国科学院上海微系统与信息技术研究所 | 基于超导电子学的多量子比特控制装置和方法 |
| CN113447795A (zh) * | 2021-06-28 | 2021-09-28 | 中国科学院上海微系统与信息技术研究所 | 超导单磁通量子电路的测试系统及方法 |
Non-Patent Citations (2)
| Title |
|---|
| VASILI K. SEMENOV等: "SFQ Bias for SFQ Digital Circuits", 《IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY 》, vol. 31, no. 5, pages 1 - 7, XP011852799, DOI: 10.1109/TASC.2021.3067231 * |
| 李刚: "用于量子比特控制的超导RSFQ 电路研究", 《中国优秀博士学位论文全文数据库 信息科技辑》, pages 137 - 7 * |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114492820A (zh) * | 2022-01-28 | 2022-05-13 | 中国科学技术大学 | 微波脉冲优化方法 |
| WO2023142388A1 (zh) * | 2022-01-28 | 2023-08-03 | 中国科学技术大学 | 微波脉冲优化方法 |
| CN114692884A (zh) * | 2022-05-31 | 2022-07-01 | 浙江大学杭州国际科创中心 | 实现抗噪声的超导量子比特控制方法、系统及装置 |
| CN114692884B (zh) * | 2022-05-31 | 2022-10-28 | 浙江大学杭州国际科创中心 | 实现抗噪声的超导量子比特控制方法、系统及装置 |
| CN116722931A (zh) * | 2023-08-10 | 2023-09-08 | 中国科学技术大学 | 一种基于超导单磁通脉冲序列调控量子比特的方法 |
| CN116722931B (zh) * | 2023-08-10 | 2023-10-31 | 中国科学技术大学 | 一种基于超导单磁通脉冲序列调控量子比特的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113934680B (zh) | 2024-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113934680A (zh) | 一种片上两比特门系统及其实现方法 | |
| CA2882109C (en) | Systems and methods for applying flux to a quantum-coherent superconducting circuit | |
| CA2801351C (en) | Quantum logic gates utilizing resonator mediated coupling | |
| JP5520939B2 (ja) | 単一磁束量子論理で量子ビットを制御するための方法および装置 | |
| JP7060696B2 (ja) | チューナブル結合による量子ビットアセンブリの状態の制御 | |
| WO2015183535A1 (en) | Hybrid quantum circuit assembly | |
| CA2662604A1 (en) | Quantum bit variable coupling method, quantum computing circuit using the method, and variable coupler | |
| Song et al. | Quantum computation and W-state generation using superconducting flux qubits coupled to a cavity without geometric and dynamical manipulation | |
| DE19502035A1 (de) | Frequenzvervielfacherschaltung | |
| CN110649976A (zh) | 适用于多量子计算机芯片的位态测量读取装置及方法 | |
| CN111598248A (zh) | 实现控制相位门的超导量子芯片和方法 | |
| Zheng et al. | Fractional stochastic resonance multi-parameter adaptive optimization algorithm based on genetic algorithm | |
| JPH11508747A (ja) | ディジタル情報に関する装置および方法 | |
| CN109389223B (zh) | 一种通用量子计算机中央处理器及其操纵方法 | |
| CN113037294B (zh) | 基于超导电子学的多量子比特控制装置和方法 | |
| CN112418429A (zh) | 一种实现cz门的方法及系统 | |
| Kaminsky et al. | Scalable superconducting architecture for adiabatic quantum computation | |
| Filippov et al. | The Josephson balanced comparator and its gray zone measurements | |
| JP7193654B2 (ja) | 超伝導伝送線ドライバシステム | |
| Takeuchi et al. | Reversible computing using adiabatic superconductor logic | |
| Yang et al. | Realization of universal quantum cloning with superconducting quantum-interference device qubits in a cavity | |
| CN118100859A (zh) | 频率可调谐振器、微波脉冲发生器及微波脉冲生成与幅度调控方法 | |
| Rakitin et al. | The reactance-less two-memristor based oscillator for signal processing | |
| Chen et al. | Analysis and modelling of the steady-state and dynamic-state discharge in SMES system | |
| CN116722931B (zh) | 一种基于超导单磁通脉冲序列调控量子比特的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |