CN114692884B - 实现抗噪声的超导量子比特控制方法、系统及装置 - Google Patents
实现抗噪声的超导量子比特控制方法、系统及装置 Download PDFInfo
- Publication number
- CN114692884B CN114692884B CN202210606753.1A CN202210606753A CN114692884B CN 114692884 B CN114692884 B CN 114692884B CN 202210606753 A CN202210606753 A CN 202210606753A CN 114692884 B CN114692884 B CN 114692884B
- Authority
- CN
- China
- Prior art keywords
- coupler
- unit
- control signal
- control
- superconducting qubit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Artificial Intelligence (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
本发明公开一种实现抗噪声的超导量子比特控制方法、系统及装置,方法包括在每个预设门周期内,基于控制周期模型对耦合器单元的耦合器控制线施加控制信号来调整耦合器单元的频率;当对耦合器控制线施加的正向控制信号及反向控制信号达到最大值时,耦合器单元的频率达到最小值,第一超导量子比特单元和所述第二超导量子比特单元之间的等效耦合强度达到最大值;当控制信号为0时,耦合器单元的频率达到最大值区间,第一超导量子比特单元和所述第二超导量子比特单元之间的等效耦合强度接近于零。通过控制施加到耦合器单元上控制信号以调整耦合器单元的频率实现,引入反向控制信号,使得整体电压在门时间内的积分为零,以抑制低频噪声。
Description
技术领域
本发明涉及量子计算技术领域,尤其涉及一种实现抗噪声的超导量子比特控制方法、系统及装置。
背景技术
与经典计算机相比,量子计算机在解决某些问题时具有明显的优势。使用量子计算机求解问题的前提是有一套量子算法来正确地描述这个问题,而在实现算法时,最重要的就是构建操作时间短、保真度高的逻辑门。受控Z门是一种重要的两比特门,理论上可以用单比特门与两比特受控Z门的组合实现任意逻辑门操作。除了受控Z门,有时还需要实现受控相位门、虚交换门等两比特门。目前在超导量子计算领域,实现两比特门所需的时间较长,保真度也并不能达到容错量子计算所需的水准,导致这些问题的原因有很多,首先,环境噪声对量子比特的干扰难以排除,尤其是低频磁通噪声,这些噪声将导致量子比特更快地退相干、使量子态更易泄漏至高能态等问题;其次,对量子比特的控制是借助可编程逻辑门阵列(FPGA,Field Programmable Gate Array)在微波层面实现的,这意味着对量子比特施加的磁通与理想化的磁通并不相同,即波形会产生畸变,波形的畸变一方面会导致对量子比特的操控不完美,另一方面也使得数值模拟更加困难,尽管已有完善的方法矫正这种畸变,但仍无法产生完美的磁通波形。因此,在通往更快、更高保真度的两比特门的道路上仍有诸多挑战,而完成高保真度的两比特门是实现超导量子计算不可或缺的一环,提出一种抗噪声两比特逻辑门的操控方案对实现超导量子计算具有重要意义。
发明内容
本发明针对现有技术中的缺点,提供了一种实现抗噪声的超导量子比特控制方法、系统及装置。
为了解决上述技术问题,本发明通过下述技术方案加以解决:
一种实现抗噪声的超导量子比特控制方法,基于第一超导量子比特单元、第二超导量子比特单元及耦合器单元实现,所述耦合器单元分别连接第一超导量子比特单元及第二超导量子比特单元,所述耦合器单元包括耦合器及连接的耦合器控制线,包括以下步骤:
在每个预设门周期内,基于控制周期模型对耦合器单元的耦合器控制线施加控制信号来调整耦合器单元的频率;
当对耦合器控制线施加的正向控制信号及反向控制信号达到最大值时,所述耦合器单元的频率达到最小值,所述第一超导量子比特单元和所述第二超导量子比特单元之间的等效耦合强度达到最大值;
当对耦合器控制线施加的控制信号为0时,所述耦合器单元的频率处于最大值区间内,所述第一超导量子比特单元和所述第二超导量子比特单元之间的等效耦合强度接近于零。
作为一种可实施方式,所述基于控制周期模型对耦合器单元的耦合器控制线施加控制信号,包括以下步骤:
基于预设门周期,按照控制周期模型通过对耦合器单元的耦合器控制线施加正向控制信号和反向控制信号进行调整,使得通过耦合器单元的磁通量发生变化,以调整耦合器单元的频率,其中,在所述控制周期模型对应的磁通量波形图中,磁通量的积分为0。
作为一种可实施方式,所述耦合器单元的频率与磁通量的关系为:
作为一种可实施方式,所述对耦合器单元的耦合器控制线按照控制周期模型施加控制信号,包括以下步骤:
在预设门周期的前四分之一时段内,对所述耦合器单元施加的正向控制信号逐渐增大,当门时间达到预设门周期的四分之一时,对所述耦合器单元的耦合器控制线施加的正向控制信号达到最大值,所述耦合器单元的正向磁通量达到最大值,频率达到最小值;
在预设门周期的四分之一至二分之一时段内,对所述耦合器单元的耦合器控制线施加的正向控制信号从最大值逐渐减小至0,当门时间达到预设门周期的二分之一时,对所述耦合器单元的耦合器控制线施加的控制信号为0,所述耦合器单元的磁通量为0,频率达到最大值;
在预设门周期的二分之一至四分之三时段内,对所述耦合器单元的耦合器控制线施加的反向控制信号逐渐增大,当门时间达到预设门周期的四分之三时,对所述耦合器单元的耦合器控制线的控制信号达到反向控制信号的最大值,所述耦合器单元的反向磁通量达到最大值,频率达到最小值;
在预设门周期的四分之三及以后的预设门周期时段内,对所述耦合器单元的耦合器控制线施加的负向控制信号从最大电压值逐渐减小至0,当门时间达到预设门周期时,对所述耦合器单元的耦合器控制线施加的控制信号为0,所述耦合器单元的磁通量为0,频率达到最大值,其中,当耦合器单元的操作时间接近预设门周期时,将第一超导量子比特单元的频率及第二超导量子比特单元的频率调整至闲置频率。
作为一种可实施方式,所述对耦合器单元的耦合器控制线按照控制周期模型施加控制信号,还包括以下步骤:
在预设门周期内,按照控制周期模型施加多次控制信号。
作为一种可实施方式,还包括以下步骤:
通过第一控制信号对第一超导量子比特单元进行同步调整,以调整第一超导量子比特单元的频率,使得第一超导量子比特单元及第二超导量子比特单元相应的态所对应的能级处于所需的状态。
作为一种可实施方式,所述控制信号为电压信号。
作为一种可实施方式,所述调整耦合器单元的频率后,还包括以下步骤:
获取第一超导量子比特单元及第二超导量子比特单元形成的两比特门,并对两比特门进行随机基准测试,得到两比特门对应的保真度;
若保真度不是最高值,则基于保真度对控制周期模型的相关参数进行优化,直至得到最高保真度及最优控制周期模型,以替换控制周期模型。
一种实现抗噪声的超导量子比特控制系统,包括控制实现模块及调整模块;
所述控制实现模块,包括第一超导量子比特单元、第二超导量子比特单元及耦合器单元,所述耦合器单元分别连接第一超导量子比特单元及第二超导量子比特单元,所述耦合器单元包括耦合器及连接的耦合器控制线;
所述调整模块,用于在每个预设门周期内,基于控制周期模型对耦合器单元的耦合器控制线施加控制信号来调整耦合器单元的频率;
当对耦合器控制线施加的正向控制信号及反向控制信号达到最大值时,所述耦合器单元的频率达到最小值,所述第一超导量子比特单元和所述第二超导量子比特单元之间的等效耦合强度达到最大值;
当对耦合器控制线施加的控制信号为0时,所述耦合器单元的频率处于最大值区间内,所述第一超导量子比特单元和所述第二超导量子比特单元之间的等效耦合强度接近于零。
作为一种可实施方式,所述耦合器包括至少一个约瑟夫森结,通过施加控制信号于耦合器控制线来调节所述约瑟夫森结的等效电感值。
一种计算机可读存储介质,所述计算机可读存储介质存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现如上所述的方法步骤。
一种实现抗噪声的超导量子比特控制装置,包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序,其特征在于,所述处理器执行所述计算机程序时实现如上所述的方法步骤。
本发明由于采用了以上技术方案,具有显著的技术效果:
本发明提出了一种新型实现量子比特逻辑门的方案,由于在控制门周期的二分之一及以后将磁通向反方向偏置,其噪声与控制门周期的前二分之一的正向噪声抵消,从而抑制低频噪声;同时,磁通在整个周期内积分为零,这大大抑制了波形畸变带来的影响,使得两比特门对长时间尺度上的微波波形畸变不敏感,增加了两比特门的稳定性;此外,在控制门周期的二分之一时刻,耦合器单元的频率达到最大值,第一超导量子比特单元和所述第二超导量子比特单元之间的等效耦合强度接近于零,在两比特接近解耦的情况下,可以引入其他操作,如微调第一量子比特的频率,以修正受控相位不准、量子态向高能态泄漏等问题。与在相同时间内用其他方案实现的逻辑门相比,本发明实现的逻辑门对噪声、波形畸变更不敏感,从而使得参数空间易调节,装置更稳定,逻辑门的保真度更高。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明的整体流程示意图;
图2为本发明的整体系统示意图;
图3为现有技术中调整耦合器磁通的波形示意图;
图4为本发明的调整耦合器磁通的波形示意图;
图5为现有技术调整比特与耦合器频率的波形示意图;
图6为本发明的调整比特与耦合器频率的波形示意图;
图7为采用现有技术实现受控Z门时不存在噪声时的随机基准测试示意图;
图8为采用现有技术实现受控Z门时存在噪声时的随机基准测试示意图;
图9为采用本发明提供技术实现受控Z门时的随机基准测试示意图(无噪声);
图10为采用本发明提供技术实现受控Z门时的随机基准测试示意图(有噪声);
图11为本发明的一具体结构示意图。
具体实施方式
下面结合实施例对本发明做进一步的详细说明,以下实施例是对本发明的解释而本发明并不局限于以下实施例。
实施例1:
一种实现抗噪声的超导量子比特控制方法,基于第一超导量子比特单元、第二超导量子比特单元及耦合器单元实现,所述耦合器单元分别连接第一超导量子比特单元及第二超导量子比特单元,所述耦合器单元包括耦合器及连接的耦合器控制线,如图1所示,包括以下步骤:
S100、在每个预设门周期内,基于控制周期模型对耦合器单元的耦合器控制线施加控制信号来调整耦合器单元的频率;
S200、当对耦合器控制线施加的正向控制信号及反向控制信号达到最大值时,所述耦合器单元的频率达到最小值,所述第一超导量子比特单元和所述第二超导量子比特单元之间的等效耦合强度达到最大值;
S300、当对耦合器控制线施加的控制信号为0时,所述耦合器单元的频率处于最大值区间内,所述第一超导量子比特单元和所述第二超导量子比特单元之间的等效耦合强度接近于零。
需要说明的是,当对耦合器控制线施加的控制信号为0时,所述耦合器单元的频率处于最大值区间内,最大值区间说的是在此区间包括了频率的最大值,简单的来讲,就是在最大值附近,当施加的控制信号为0时,耦合器的频率可以为最大值,可以在频率最大值的附近。
在一个实施例中,所述基于控制周期模型对耦合器单元的耦合器控制线施加控制信号,包括以下步骤:
基于预设门周期,按照控制周期模型通过对耦合器单元的耦合器控制线施加正向控制信号和反向控制信号进行调整,使得通过耦合器单元的磁通量发生变化,以调整耦合器单元的频率,其中,在所述控制周期模型对应的磁通量波形图中,参照附图4所示,磁通量的积分为0。具体地,所述耦合器单元的频率与磁通量的关系为:
可以参照附图4来详细说明,所述对耦合器单元的耦合器控制线按照控制周期模型施加的控制信号为电压时,包括以下步骤:
在预设门周期的前四分之一时段内,对所述耦合器单元施加的正向控制信号逐渐增大,当门时间达到预设门周期的四分之一时,对所述耦合器单元的耦合器控制线施加的正向控制信号达到最大值,所述耦合器单元的正向磁通量达到最大值,频率达到最小值;
在预设门周期的四分之一至二分之一时段内,对所述耦合器单元的耦合器控制线施加的正向控制信号从最大值逐渐减小至0,当门时间达到预设门周期的二分之一时,对所述耦合器单元的耦合器控制线施加的控制信号为0,所述耦合器单元的磁通量为0,频率达到最大值,其中,当开始对耦合器单元进行操作时,将第一超导量子比特单元的频率及第二超导量子比特单元的频率调整至工作频率;
在预设门周期的二分之一至四分之三时段内,对所述耦合器单元的耦合器控制线施加的反向控制信号逐渐增大,当门时间达到预设门周期的四分之三时,对所述耦合器单元的耦合器控制线的控制信号达到反向控制信号的最大值,所述耦合器单元的反向磁通量达到最大值,频率达到最小值;
在预设门周期的四分之三及以后的预设门周期时段内,对所述耦合器单元的耦合器控制线施加的负向控制信号从最大电压值逐渐减小至0,当门时间达到预设门周期时,对所述耦合器单元的耦合器控制线施加的控制信号为0,所述耦合器单元的磁通量为0,频率达到最大值,其中,当耦合器单元的操作时间接近预设门周期时,将第一超导量子比特单元的频率及第二超导量子比特单元的频率调整至闲置频率,亦或者对第一超导量子比特单元的频率及第二超导量子比特单元的频率不进行调整。
在此实施例中,施加的控制信号可以为电压信号,当然,在其他实施例中控制周期模型可以为其他模型,控制信号也可以为其他信号,只要施加的信号能使得耦合器单元的磁通量符合控制周期模型即可。当然,在一个预设门周期内,还可以按照控制周期模型施加多次控制信号,即将多个控制信号整体视作一个控制信号。另外,当施加的控制信号接近于0时,所述耦合器单元的磁通量接近于0,频率处于频率最大值附近,磁通并不是一定要等于0,接近0也是可以的,频率亦是如此,并不是一定为最大值,只要在最大值附近即可。
需要注意的是,预设门周期是两个超导量子比特单元的门周期,亦或者是两个超导量子比特单元和耦合器单元组成的整体的门周期。
在一个实施例中,还包括以下步骤:
在通过控制信号调整耦合器单元时,还需要通过第一控制信号对第一超导量子比特单元进行同步调整,以调整第一超导量子比特单元的频率,使得第一超导量子比特单元及第二超导量子比特单元相应的态所对应的能级处于所需的状态。在此,第一控制信号是满足第一超导量子比特单元自身的磁通周期关系的。
所述调整耦合器单元的频率后,通过以上控制方法可以得到第一超导量子比特单元及第二超导量子比特单元形成的两比特门,并对两比特门进行随机基准测试,得到两比特门对应的保真度;
若保真度不是最高值,则基于保真度对控制周期模型的相关参数进行优化,直至得到最高保真度及最优控制周期模型,以替换控制周期模型。也就是说,再下次施加控制信号时可以采用此次最优控制周期模型来对耦合器单元施加控制信号。
实施例2:
一种实现抗噪声的超导量子比特控制系统,如图2所示,包括控制实现模块100及调整模块200;
所述控制实现模块100,基于第一超导量子比特单元、第二超导量子比特单元及耦合器单元实现,所述耦合器单元分别连接第一超导量子比特单元及第二超导量子比特单元,所述耦合器单元包括耦合器及连接的耦合器控制线;
所述调整模块200被设置为:S100、在每个预设门周期内,基于控制周期模型对耦合器单元的耦合器控制线施加控制信号来调整耦合器单元的频率;
S200、当对耦合器控制线施加的正向控制信号及反向控制信号达到最大值时,所述耦合器单元的频率达到最小值,所述第一超导量子比特单元和所述第二超导量子比特单元之间的等效耦合强度达到最大值;
S300、当对耦合器控制线施加的控制信号为0时,所述耦合器单元的频率处于最大值区间内,所述第一超导量子比特单元和所述第二超导量子比特单元之间的等效耦合强度接近于零。
在一个实施例中,具体地,所述耦合器包括至少一个约瑟夫森结,通过施加控制信号于耦合器控制线来调节所述约瑟夫森结的等效电感值。
另外,如图11所示,图11是本申请方法所采用的控制实现模块,当然在其他实施例中,控制实现模块并不限于此,也可以是其他经过改进或者等效的控制实现模块。
当然,在第一超导量子比特单元和第二超导量子比特单元都可以单独设置磁通控制线,将对应的控制信号施加于相应的磁通控制线即可调整第一超导量子比特单元和第二超导量子比特单元的磁通量。
通过本发明提出的方法,以下为对应的实现过程:
首先,制备具有最近邻耦合效应的三个超导量子比特,依次为第一超导量子比特单元、耦合器单元、第二超导量子比特单元,三个超导量子比特各有一根磁通控制线独立控制。磁通控制线的作用是提供不同大小的磁通,从而达成调节比特频率的目的。另外,还要求三个比特的频率大小关系为耦合器单元大于第一超导量子比特单元大于第二超导量子比特单元。
通过比特的磁通与比特频率之间的关系来纠正近邻比特之间磁通的相互干扰,以便能精确控制每个比特的频率。
选择合适的波形,如误差函数下降沿,并且在实际操作的过程中,控制信号为电压信号,因此,对耦合器单元的磁通控制线施加正向电压,在相应比特上就会产生与电压成正比的磁通,设CZ门时间为T,则在T/4时刻,对耦合器单元的磁通控制线施加控制信号达到最大,耦合器单元的频率也被调至设定的最低点,此时第一超导量子比特单元、第二超导量子比特单元之间的等效耦合强度达到最大值,|11>和|20>态之间的相互作用使得|11>态快速积累相位。而后对称调高电压,并在后T/2时间内重复前T/2时间的操作,不同的是,后T/2时间内由于施加的是反向电压信号,即磁通的偏置方向与前T/2时间相反,如图4、图6所示。
通过以上控制方法可以得到第一超导量子比特单元及第二超导量子比特单元形成的两比特门,并对两比特门进行随机基准测试,得到两比特门对应的保真度;基于保真度的不同对参数进行优化,直至保真度达到最高,比如调整波形的斜率,改变加在耦合器单元、第一超导量子比特单元的磁通控制线上电压信号的最大值,调整控制门周期。当参数优化完毕后,可以得到保真度0.99以上的CZ门,具体效果可以参见附图9及附图10所示。
本发明不仅近邻比特间耦合强度可调,还能实现对噪声的抑制,并且对微波波形畸变不敏感,这进一步推动了在实验装置上高质量实现量子算法。
此外,需要说明的是,本说明书中所描述的具体实施例,其零、部件的形状、所取名称等可以不同。凡依本发明专利构思所述的构造、特征及原理所做的等效或简单变化,均包括于本发明专利的保护范围内。本发明所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代,只要不偏离本发明的结构或者超越本权利要求书所定义的范围,均应属于本发明的保护范围。
Claims (11)
1.一种实现抗噪声的超导量子比特控制方法,基于第一超导量子比特单元、第二超导量子比特单元及耦合器单元实现,所述耦合器单元分别连接第一超导量子比特单元及第二超导量子比特单元,所述耦合器单元包括耦合器及连接的耦合器控制线,其特征在于,包括以下步骤:
在每个预设门周期内,基于控制周期模型对耦合器单元的耦合器控制线施加控制信号来调整耦合器单元的频率;
当对耦合器控制线施加的正向控制信号及反向控制信号达到最大值时,所述耦合器单元的频率达到最小值,所述第一超导量子比特单元和所述第二超导量子比特单元之间的等效耦合强度达到最大值;
当对耦合器控制线施加的控制信号为0时,所述耦合器单元的频率处于最大值区间内,所述第一超导量子比特单元和所述第二超导量子比特单元之间的等效耦合强度接近于零;
其中,所述对耦合器单元的耦合器控制线按照控制周期模型施加控制信号,包括以下步骤:
在预设门周期的前四分之一时段内,对所述耦合器单元施加的正向控制信号逐渐增大,当门时间达到预设门周期的四分之一时,对所述耦合器单元的耦合器控制线施加的正向控制信号达到最大值,所述耦合器单元的正向磁通量达到最大值,频率达到最小值;
在预设门周期的四分之一至二分之一时段内,对所述耦合器单元的耦合器控制线施加的正向控制信号从最大值逐渐减小至0,当门时间达到预设门周期的二分之一时,对所述耦合器单元的耦合器控制线施加的控制信号为0,所述耦合器单元的磁通量为0,频率达到最大值;
在预设门周期的二分之一至四分之三时段内,对所述耦合器单元的耦合器控制线施加的反向控制信号逐渐增大,当门时间达到预设门周期的四分之三时,对所述耦合器单元的耦合器控制线的控制信号达到反向控制信号的最大值,所述耦合器单元的反向磁通量达到最大值,频率达到最小值;
在预设门周期的四分之三及以后的预设门周期时段内,对所述耦合器单元的耦合器控制线施加的负向控制信号从最大电压值逐渐减小至0,当门时间达到预设门周期时,对所述耦合器单元的耦合器控制线施加的控制信号为0,所述耦合器单元的磁通量为0,频率达到最大值,其中,当耦合器单元的操作时间接近预设门周期时,将第一超导量子比特单元的频率及第二超导量子比特单元的频率调整至闲置频率。
2.根据权利要求1所述的实现抗噪声的超导量子比特控制方法,其特征在于,所述基于控制周期模型对耦合器单元的耦合器控制线施加控制信号,包括以下步骤:
基于预设门周期,按照控制周期模型通过对耦合器单元的耦合器控制线施加正向控制信号和反向控制信号进行调整,使得通过耦合器单元的磁通量发生变化,以调整耦合器单元的频率,其中,在所述控制周期模型对应的磁通量波形图中,磁通量的积分为0。
4.根据权利要求1所述的实现抗噪声的超导量子比特控制方法,其特征在于,所述对耦合器单元的耦合器控制线按照控制周期模型施加控制信号,还包括以下步骤:
在预设门周期内,按照控制周期模型施加多次控制信号。
5.根据权利要求1所述的实现抗噪声的超导量子比特控制方法,其特征在于,还包括以下步骤:
通过第一控制信号对第一超导量子比特单元进行同步调整,以调整第一超导量子比特单元的频率,使得第一超导量子比特单元及第二超导量子比特单元相应的态所对应的能级处于所需的状态。
6.根据权利要求1所述的实现抗噪声的超导量子比特控制方法,其特征在于,所述控制信号为电压信号。
7.根据权利要求1所述的实现抗噪声的超导量子比特控制方法,其特征在于,所述调整耦合器单元的频率后,还包括以下步骤:
获取第一超导量子比特单元及第二超导量子比特单元形成的两比特门,并对两比特门进行随机基准测试,得到两比特门对应的保真度;
若保真度不是最高值,则基于保真度对控制周期模型的相关参数进行优化,直至得到最高保真度及最优控制周期模型,以替换控制周期模型。
8.一种实现抗噪声的超导量子比特控制系统,其特征在于,包括控制实现模块及调整模块;
所述控制实现模块,包括第一超导量子比特单元、第二超导量子比特单元及耦合器单元,所述耦合器单元分别连接第一超导量子比特单元及第二超导量子比特单元,所述耦合器单元包括耦合器及连接的耦合器控制线;
所述调整模块,用于在每个预设门周期内,基于控制周期模型对耦合器单元的耦合器控制线施加控制信号来调整耦合器单元的频率;
当对耦合器控制线施加的正向控制信号及反向控制信号达到最大值时,所述耦合器单元的频率达到最小值,所述第一超导量子比特单元和所述第二超导量子比特单元之间的等效耦合强度达到最大值;
当对耦合器控制线施加的控制信号为0时,所述耦合器单元的频率处于最大值区间内,所述第一超导量子比特单元和所述第二超导量子比特单元之间的等效耦合强度接近于零;
其中,所述对耦合器单元的耦合器控制线按照控制周期模型施加控制信号,包括以下步骤:
在预设门周期的前四分之一时段内,对所述耦合器单元施加的正向控制信号逐渐增大,当门时间达到预设门周期的四分之一时,对所述耦合器单元的耦合器控制线施加的正向控制信号达到最大值,所述耦合器单元的正向磁通量达到最大值,频率达到最小值;
在预设门周期的四分之一至二分之一时段内,对所述耦合器单元的耦合器控制线施加的正向控制信号从最大值逐渐减小至0,当门时间达到预设门周期的二分之一时,对所述耦合器单元的耦合器控制线施加的控制信号为0,所述耦合器单元的磁通量为0,频率达到最大值;
在预设门周期的二分之一至四分之三时段内,对所述耦合器单元的耦合器控制线施加的反向控制信号逐渐增大,当门时间达到预设门周期的四分之三时,对所述耦合器单元的耦合器控制线的控制信号达到反向控制信号的最大值,所述耦合器单元的反向磁通量达到最大值,频率达到最小值;
在预设门周期的四分之三及以后的预设门周期时段内,对所述耦合器单元的耦合器控制线施加的负向控制信号从最大电压值逐渐减小至0,当门时间达到预设门周期时,对所述耦合器单元的耦合器控制线施加的控制信号为0,所述耦合器单元的磁通量为0,频率达到最大值,其中,当耦合器单元的操作时间接近预设门周期时,将第一超导量子比特单元的频率及第二超导量子比特单元的频率调整至闲置频率。
9.根据权利要求8所述的实现抗噪声的超导量子比特控制系统,其特征在于,所述耦合器包括至少一个约瑟夫森结,通过施加控制信号于耦合器控制线来调节所述约瑟夫森结的等效电感值。
10.一种计算机可读存储介质,所述计算机可读存储介质存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现如权利要求1至7任意一项所述的方法。
11.一种实现抗噪声的超导量子比特控制装置,包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序,其特征在于,所述处理器执行所述计算机程序时实现如权利要求1至7任意一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210606753.1A CN114692884B (zh) | 2022-05-31 | 2022-05-31 | 实现抗噪声的超导量子比特控制方法、系统及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210606753.1A CN114692884B (zh) | 2022-05-31 | 2022-05-31 | 实现抗噪声的超导量子比特控制方法、系统及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114692884A CN114692884A (zh) | 2022-07-01 |
CN114692884B true CN114692884B (zh) | 2022-10-28 |
Family
ID=82131423
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210606753.1A Active CN114692884B (zh) | 2022-05-31 | 2022-05-31 | 实现抗噪声的超导量子比特控制方法、系统及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114692884B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113037294A (zh) * | 2021-03-04 | 2021-06-25 | 中国科学院上海微系统与信息技术研究所 | 基于超导电子学的多量子比特控制装置和方法 |
CN113934680A (zh) * | 2021-10-13 | 2022-01-14 | 中国科学院上海微系统与信息技术研究所 | 一种片上两比特门系统及其实现方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3785186A1 (en) * | 2018-08-30 | 2021-03-03 | Google LLC | Two-qubit gates implemented with a tunable coupler |
WO2020231795A1 (en) * | 2019-05-10 | 2020-11-19 | Google Llc | Frequency tunable qubit control strategy |
CN112397862B (zh) * | 2019-08-16 | 2021-11-23 | 浙江大学 | 一种基于多模式谐振腔的全连通架构量子芯片 |
WO2021178562A1 (en) * | 2020-03-03 | 2021-09-10 | Rigetti & Co., Inc. | Controlling a tunable floating coupler device in a superconducting quantum processing unit |
CN111523672B (zh) * | 2020-04-21 | 2021-11-05 | 北京百度网讯科技有限公司 | 一种包含多个耦合器件的超导电路架构及超导量子芯片 |
CN112331693B (zh) * | 2020-11-02 | 2023-08-29 | 深圳市福田区南科大量子技术与工程研究院 | 一种易拓展的、高保真度的超导量子芯片结构及操作方法 |
CN113206364B (zh) * | 2021-04-29 | 2022-03-25 | 浙江大学 | 一种量子信号环形器和量子芯片 |
CN114037085A (zh) * | 2021-11-04 | 2022-02-11 | 材料科学姑苏实验室 | 一种量子操控反馈系统和方法 |
CN114118429A (zh) * | 2021-11-29 | 2022-03-01 | 北京百度网讯科技有限公司 | 量子电路及其控制方法、超导量子芯片和超导量子计算机 |
CN114429215A (zh) * | 2022-01-28 | 2022-05-03 | 中国科学技术大学 | 基于超导量子耦合器实现双比特量子门的方法 |
-
2022
- 2022-05-31 CN CN202210606753.1A patent/CN114692884B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113037294A (zh) * | 2021-03-04 | 2021-06-25 | 中国科学院上海微系统与信息技术研究所 | 基于超导电子学的多量子比特控制装置和方法 |
CN113934680A (zh) * | 2021-10-13 | 2022-01-14 | 中国科学院上海微系统与信息技术研究所 | 一种片上两比特门系统及其实现方法 |
Also Published As
Publication number | Publication date |
---|---|
CN114692884A (zh) | 2022-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Zhou et al. | Robust H∞ control of an observer-based repetitive-control system | |
Murphy et al. | Communication at the quantum speed limit along a spin chain | |
JP2023501857A (ja) | 量子ビットの周波数制御信号の処理方法、超伝導量子チップ | |
JP2021512396A (ja) | 量子ゲートを実現するための万能制御 | |
CN111598248B (zh) | 实现控制相位门的超导量子芯片和方法 | |
Li et al. | A heuristic approach to static output-feedback controller synthesis with restricted frequency-domain specifications | |
KR20100061753A (ko) | 수신기에서 기준 전압 레벨 및 데이터 샘플 타이밍을 트레이닝하기 위한 방법 및 장치 | |
Wu et al. | Indirect adaptive robust control of nonlinear systems with time‐varying parameters in a strict feedback form | |
WO2023142324A1 (zh) | 基于超导量子耦合器实现双比特量子门的方法 | |
JP2021175178A (ja) | 複数のカップリング素子を備える超伝導回路アーキテクチャ及び超伝導量子チップ | |
CN105871356A (zh) | 基于最大混合互相关熵准则的自适应滤波方法 | |
Puthawala et al. | Globally injective relu networks | |
CN114692884B (zh) | 实现抗噪声的超导量子比特控制方法、系统及装置 | |
CN109067232B (zh) | 基于递归神经网络的并网逆变器电流控制方法 | |
WO2024022280A1 (zh) | 实现双量子位门的方法和电路 | |
Yi | Success of digital adiabatic simulation with large Trotter step | |
Yu et al. | Exponential Antisynchronization Control of Stochastic Memristive Neural Networks with Mixed Time‐Varying Delays Based on Novel Delay‐Dependent or Delay‐Independent Adaptive Controller | |
US20230254187A1 (en) | Method for designing complex-valued channel equalizer | |
WO2023142388A1 (zh) | 微波脉冲优化方法 | |
CN108111448A (zh) | 预失真查找表的生成方法、装置与预失真校准设备 | |
Ochoa et al. | Model-Free Optimization on Smooth Compact Manifolds: Overcoming Topological Obstructions using Zeroth-Order Hybrid Dynamics | |
CN113219832A (zh) | 一种自适应迭代学习非一致目标跟踪控制器设计方法 | |
Verriest et al. | Maximally smooth transfers: Gluskabi raccordation | |
Leboeuf et al. | Performance analysis of table-based approximations of the hyperbolic tangent activation function | |
CN110120799A (zh) | 一种二能级系统中高保真布居数反转的绝热捷径方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |