CN111523672B - 一种包含多个耦合器件的超导电路架构及超导量子芯片 - Google Patents

一种包含多个耦合器件的超导电路架构及超导量子芯片 Download PDF

Info

Publication number
CN111523672B
CN111523672B CN202010318557.5A CN202010318557A CN111523672B CN 111523672 B CN111523672 B CN 111523672B CN 202010318557 A CN202010318557 A CN 202010318557A CN 111523672 B CN111523672 B CN 111523672B
Authority
CN
China
Prior art keywords
qubit
coupling
coupling device
superconducting
qubits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010318557.5A
Other languages
English (en)
Other versions
CN111523672A (zh
Inventor
晋力京
段润尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Baidu Netcom Science and Technology Co Ltd
Original Assignee
Beijing Baidu Netcom Science and Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Baidu Netcom Science and Technology Co Ltd filed Critical Beijing Baidu Netcom Science and Technology Co Ltd
Priority to CN202010318557.5A priority Critical patent/CN111523672B/zh
Publication of CN111523672A publication Critical patent/CN111523672A/zh
Priority to US17/036,352 priority patent/US20210326737A1/en
Priority to AU2020256387A priority patent/AU2020256387B2/en
Priority to JP2020203998A priority patent/JP7104131B2/ja
Application granted granted Critical
Publication of CN111523672B publication Critical patent/CN111523672B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computing Systems (AREA)
  • Evolutionary Computation (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Logic Circuits (AREA)

Abstract

本申请公开了一种包含多个耦合器件的超导电路架构、超导量子芯片及超导量子计算机，涉及量子计算技术领域。包括：第一量子比特和第二量子比特，以及第一耦合器件和第二耦合器件；第一耦合器件，分别通过第一连接件与第一量子比特和第二量子比特耦合；第二耦合器件，分别通过第二连接件与第一量子比特和第二量子比特耦合；第一量子比特和第二量子比特的频率处于第一耦合器件的频率和第二耦合器件的频率之间，第一耦合器件的非线性强度与第二耦合器件的非线性强度的符号相反。根据本申请的技术方案，能够消除超导电路中量子比特之间的寄生耦合，提高在超导电路中实现的单比特量子门和两比特量子门的保真度。

Description

一种包含多个耦合器件的超导电路架构及超导量子芯片
技术领域
本申请涉及计算机领域，尤其涉及量子计算技术领域，具体涉及一种包含多个耦合器件的超导电路架构、超导量子芯片及超导量子计算机。
背景技术
在超导电路中，量子比特按照特定的方式耦合在一起，并通过向量子比特施加微波脉冲，可实现单比特或两比特量子门。
通常，将量子比特耦合在一起的耦合类型有多种，往往除了量子比特之间所设计的耦合之外，可能还会产生一些无法避免的寄生耦合；这些寄生耦合会严重影响到量子门的保真度，从而会限制整个量子芯片的性能。
发明内容
本申请提供了一种包含多个耦合器件的超导电路架构、超导量子芯片及超导量子计算机。
根据第一方面，本申请提供了一种包含多个耦合器件的超导电路架构，包括：第一量子比特和第二量子比特，以及第一耦合器件和第二耦合器件；
所述第一耦合器件，分别通过第一连接件与所述第一量子比特和所述第二量子比特耦合；
所述第二耦合器件，分别通过第二连接件与所述第一量子比特和所述第二量子比特耦合；
其中，所述第一量子比特和所述第二量子比特的频率处于所述第一耦合器件的频率和所述第二耦合器件的频率之间，所述第一耦合器件的非线性强度与所述第二耦合器件的非线性强度的符号相反。
根据第二方面，本申请提供了一种超导量子芯片，所述超导量子芯片包括第一方面中任一项的包含多个耦合器件的超导电路架构。
根据第三方面，本申请提供了一种超导量子计算机，所述超导量子计算机包括第二方面中的超导量子芯片。
根据本申请的技术方案，通过引入多个耦合器件，并设置这些耦合器件的频率和非线性强度，可以使得量子比特之间不同类型的耦合被独立调控，从而可以消除超导电路中量子比特之间的寄生耦合，提高在超导电路中实现的单比特量子门和两比特量子门的保真度，进而提高整个量子芯片的性能。本申请解决了现有技术中由于量子比特之间的寄生耦合，而影响在超导电路中实现的单比特量子门和两比特量子门的保真度的问题。
应当理解，本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征，也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。
附图说明
附图用于更好地理解本方案，不构成对本申请的限定。其中：
图1是根据本申请第一实施例的包含多个耦合器件的超导电路架构示意图；
图2是根据本申请第一实施例的超导电路架构中量子比特之间的耦合关系示意图之一；
图3是根据本申请第一实施例在一具体示例中的超导电路的结构示意图；
图4是根据本申请第一实施例的超导电路架构中量子比特之间的耦合关系示意图之二。
具体实施方式
以下结合附图对本申请的示范性实施例做出说明，其中包括本申请实施例的各种细节以助于理解，应当将它们认为仅仅是示范性的。因此，本领域普通技术人员应当认识到，可以对这里描述的实施例做出各种改变和修改，而不会背离本申请的范围和精神。同样，为了清楚和简明，以下的描述中省略了对公知功能和结构的描述。
第一实施例
参见图1，图1是根据本申请第一实施例的包含多个耦合器件的超导电路架构示意图，如图1所示，包含多个耦合器件的超导电路架构100包括：第一量子比特101和第二量子比特102，以及第一耦合器件103和第二耦合器件104；
所述第一耦合器件103，分别通过第一连接件105与所述第一量子比特101和所述第二量子比特102耦合；
所述第二耦合器件104，分别通过第二连接件106与所述第一量子比特101和所述第二量子比特102耦合；
其中，所述第一量子比特101和所述第二量子比特102的频率处于所述第一耦合器件103的频率和所述第二耦合器件104的频率之间，所述第一耦合器件103的非线性强度与所述第二耦合器件104的非线性强度的符号相反。
所述第一量子比特101和所述第二量子比特102。其中，所述第一量子比特101的结构和第二量子比特102的结构可以相同，也可以不同，这里不做具体限定。
本实施例中，所述第一量子比特101和第二量子比特102均以transmon量子比特为例进行详细说明。其中，在超导电路架构中，transmon量子比特之间常常会产生两种不同类型的耦合，分别可以定义为XY耦合和ZZ耦合，其中，XY耦合指的是量子比特之间通过交换一个虚光子实现耦合，而ZZ耦合指的是一个量子比特状态的变化会影响到另一个量子比特的频率。
所述第一耦合器件103，分别通过第一连接件105与所述第一量子比特101和第二量子比特102耦合，从而产生两个量子比特之间的间接耦合。并且，这两个量子比特之间的耦合强度随着第一耦合器件103的频率变化而变化，如此，通过改变第一耦合器件103的频率，可以实现对这两个量子比特之间的耦合强度进行调控。
具体的，在超导电路架构中，第一耦合器件103相当于创造了一条两个transmon量子比特之间的耦合路径，这样，会使得transmon量子比特之间产生有效的XY耦合和ZZ耦合，且耦合强度可以通过改变第一耦合器件103的频率来调控。
所述第二耦合器件104，分别通过第二连接件106与所述第一量子比特101和第二量子比特102耦合，从而也产生两个量子比特之间的间接耦合。并且，这两个量子比特之间的耦合强度随着第二耦合器件104的频率变化而变化，如此，可以通过改变第二耦合器件104的频率，可以实现对这两个量子比特之间的耦合强度进行调控。
具体的，在超导电路架构中，第二耦合器件104也相当于创造了一条两个transmon量子比特之间的耦合路径，这样，会使得transmon量子比特之间也会产生有效的XY耦合和ZZ耦合，且耦合强度可以通过改变第二耦合器件104的频率来调控。
这样，引入了两个调节自由度，即通过调节第一耦合器件103和第二耦合器件104的频率，这两个transmon量子比特之间的XY耦合和ZZ耦合的耦合强度都可以被调控。因此，通过引入第一耦合器件103和第二耦合器件104，且分别调节第一耦合器件103和第二耦合器件104的频率，可以对这两个transmon量子比特之间的XY耦合和ZZ耦合的耦合强度进行独立调控。
在调控过程中，其目的通常是为了消除两个transmon量子比特之间的寄生耦合，且根据超导电路所要实现的功能，其寄生耦合可以不同。比如，若要在该超导电路中实现单比特量子门，transmon量子比特之间的XY耦合和ZZ耦合均为量子比特之间的寄生耦合。又比如，若要在该超导电路中实现两比特量子门，transmon量子比特之间的XY耦合或ZZ耦合为量子比特之间的寄生耦合，例如iSWAP门中ZZ耦合即为量子比特之间的寄生耦合。
此外，若要利用该超导电路对诸如凝聚态物理的Bose-Hubbard模型进行模拟，则调控的目的是需要量子比特之间的XY耦合和ZZ耦合均可以被独立地调控。
为了实现由第一耦合器件103产生的耦合和第二耦合器件104产生的耦合可以被有效抵消，以消除寄生耦合，如针对单比特量子门消除XY耦合和ZZ耦合，针对两比特量子门iSWAP门消除ZZ耦合。通常需要满足第一耦合器件103产生的耦合和第二耦合器件104产生的耦合强度相反。
由于transmon量子比特之间的XY耦合与第一耦合器件103和第二耦合器件104的频率有关，因此，需要限定第一耦合器件103和第二耦合器件104的频率，使得一耦合器件诱导的XY耦合强度为正值，而另一耦合器件诱导的XY耦合强度为负值。
又由于transmon量子比特之间的ZZ耦合与第一耦合器件103和第二耦合器件104的非线性强度有关，因此，需要限定第一耦合器件103和第二耦合器件104的非线性强度，使得一耦合器件诱导的ZZ耦合强度为正值，而另一耦合器件诱导的ZZ耦合为负值。
具体的，所述第一量子比特101和所述第二量子比特102的频率处于所述第一耦合器件103的频率和所述第二耦合器件104的频率之间，同时，所述第一耦合器件103的非线性强度与所述第二耦合器件104的非线性强度的符号相反。
在一实施方式中，第一耦合器件103的频率可以均大于所述第一量子比特101和所述第二量子比特102的频率，第二耦合器件104的频率可以均小于所述第一量子比特101和所述第二量子比特102的频率。此时，由第一耦合器件103诱导的transmon量子比特之间的XY耦合为负值，由第二耦合器件104诱导的transmon量子比特之间的XY耦合为正值，通过独立调节第一耦合器件103和第二耦合器件104的频率，可以使transmon量子比特之间的XY耦合有望被消除。
同时，在该实施方式中，第一耦合器件103的非线性强度可以为正值，第二耦合器件104的非线性强度可以为负值。此时，由第一耦合器件103诱导的transmon量子比特之间的ZZ耦合为正值，由第二耦合器件104诱导的transmon量子比特之间的ZZ耦合为负值，通过独立调节第一耦合器件103和第二耦合器件104的频率，可以使transmon量子比特之间的ZZ耦合有望被消除。
当然，在实际应用中，还有其他的实施方式设置第一耦合器件103和第二耦合器件104的频率和非线性强度，只需要满足所述第一量子比特101和所述第二量子比特102的频率处于所述第一耦合器件103的频率和所述第二耦合器件104的频率之间，同时，所述第一耦合器件103的非线性强度与所述第二耦合器件104的非线性强度的符号相反即可。
本实施例中，通过引入了两个调节自由度，即引入第一耦合器件103和第二耦合器件104，且分别调节第一耦合器件103和第二耦合器件104的频率，可以对两个transmon量子比特之间的XY耦合和ZZ耦合的耦合强度进行独立调控。并且，通过限定第一耦合器件103和第二耦合器件104的频率和非线性强度，使得所述第一量子比特101和所述第二量子比特102的频率处于所述第一耦合器件103的频率和所述第二耦合器件104的频率之间，所述第一耦合器件103的非线性强度与所述第二耦合器件104的非线性强度的符号相反，可以有望消除XY耦合和/或ZZ耦合，从而可以消除通过该超导电路实现的单比特量子门和两比特量子门的寄生耦合，提高量子门的保真度，进而提高整个量子芯片的性能。
由于超导电路架构中transmon量子比特之间的XY耦合和ZZ耦合的耦合强度可以进行独立调控，在完全消除transmon量子比特之间的XY耦合和ZZ耦合的情况下，该超导电路可以实现高保真度的单比特量子门。在仅消除transmon量子比特之间的ZZ耦合的情况下，该超导电路可以实现高保真度的两比特量子门，并且transmon量子比特之间的XY耦合强度还可以根据需求被自由调控。且该超导电路还可以对诸如凝聚态物理的Bose-Hubbard模型进行模拟。因此，该超导电路可以根据调控的实际情况，实现多种应用，从而提高了该超导电路的应用范围。
另外，由于超导电路架构中量子比特之间的不同类型的耦合都可以被独立调控乃至消除，整个超导电路的可扩展性和脉冲校准过程不会再受串扰的影响，从而变得更加简单。
实际应用中，所述第一耦合器件103可以为谐振腔，也可以为量子比特。所述第二耦合器件104可以为谐振腔，也可以为量子比特。为了便于集成，优选的，所述第一耦合器件103和第二耦合器件104均可以为量子比特。
为了使第一耦合器件103分别与第一量子比特101和第二量子比特102产生有效的耦合，第一连接件105可以包括以下组件中的至少一种：电容器、约瑟夫森结、谐振腔。为了使第二耦合器件104分别与第一量子比特101和第二量子比特102产生有效的耦合，第二连接件102也可以包括以下组件中的至少一种：电容器、约瑟夫森结、谐振腔。本实施例中，所述第一连接105和第二连接件106均以电容器为例进行详细说明。
需要注意的是，本申请的超导电路架构指采用超导器件所实现的电路，即超导电路中所用元器件均由超导材料制备而成。并且，本申请中的量子比特，以及参数区间都是基于现有的超导电路技术，因此其可实现性可以保证。
可选的，所述第一耦合器件103和第二耦合器件104均为制备到基态的量子比特。
本实施方式中，所述第一耦合器件103和第二耦合器件104也为量子比特。其中，可以将第一量子比特101所实现的量子比特称之为计算量子比特q1，将第二量子比特102所实现的量子比特称之为计算量子比特q2；同时，将第一耦合器件103所实现的量子比特称之为耦合量子比特c1，将第二耦合器件104所实现的量子比特称之为耦合量子比特c2。
参见图2，图2是根据本申请第一实施例的超导电路架构中量子比特之间的耦合关系示意图之一，如图2所示，计算量子比特用实心圆标识，耦合量子比特用点心圆标识。
具体的，耦合量子比特c1分别与计算量子比特q1和计算量子比特q2实现耦合，从而产生了计算量子比特q1和计算量子比特q2之间的间接耦合，并且，通过调节耦合量子比特c1的频率，可以调节计算量子比特q1和计算量子比特q2之间的耦合强度。同时，耦合量子比特c2也分别与计算量子比特q1和计算量子比特q2实现耦合，从而也产生了计算量子比特q1和计算量子比特q2之间的间接耦合，并且，通过调节耦合量子比特c2的频率，也可以调节计算量子比特q1和计算量子比特q2之间的耦合强度。
如此，通过引入了两个调节自由度，即引入耦合量子比特c1和耦合量子比特c2，且分别调节耦合量子比特c1和耦合量子比特c2的频率，可以对两个transmon量子比特之间的XY耦合和ZZ耦合的耦合强度进行独立调控。并且，通过限定耦合量子比特c1和耦合量子比特c2的频率和非线性强度，使得计算量子比特q1和计算量子比特q2的频率处于耦合量子比特c1的频率和耦合量子比特c2的频率之间，耦合量子比特c1的非线性强度与耦合量子比特c2的非线性强度的符号相反，可以有望消除XY耦合和/或ZZ耦合，从而可以消除通过该超导电路架构实现的单比特量子门和两比特量子门的寄生耦合，提高量子门的保真度，进而提高整个量子芯片的性能。
需要说明的是，耦合量子比特c1和耦合量子比特c2均为制备到基态的量子比特，作为辅助量子比特，尽量需要避免耦合量子比特发生高能级泄露，以免影响到量子门的保真度。
另外，在该超导电路架构中，要求计算量子比特与耦合量子比特间的耦合均是弥散耦合，弥散耦合指的是计算量子比特与耦合量子比特之间的耦合强度远远小于二者的频率差，如此可以抑制来自耦合量子比特的噪声，使其仅作为辅助量子比特。
本实施方式中，通过将耦合器件设计成与量子比特相似的结构，从而使得超导电路架构更便于集成。
参见图3，图3是根据本申请第一实施例在一具体示例中的超导电路的结构示意图，如图3所示，由于第一耦合器件103和第二耦合器件104的非线性强度符号相反，因此，其设计结构也有所不同。在一具体示例中，第一耦合器件103的非线性强度为负值，其可以由transmon量子比特实现，第二耦合器件104的非线性强度为正值，其可以由另一种量子比特实现，比如名称为capacitive-shunted flux qubit的量子比特。
具体的，所述第一耦合器件103包括第一超导量子干涉装置1031，以及与所述第一超导量子干涉装置并联的第一电容器1032；其中，所述第一超导量子干涉装置1031包括并联的两个约瑟夫森结，用于通过外加磁通对所述第一耦合器件103的频率进行调节；
所述第二耦合器件104包括第二超导量子干涉装置1041，以及与所述第二超导量子干涉装置1041并联的第二电容器1042；其中，所述第二超导量子干涉装置1041由两个串联的约瑟夫森结与另一约瑟夫森结并联而成，用于通过外加磁通对所述第二耦合器件104的频率进行调节。
本实施方式中，通过将第一耦合器件103和第二耦合器件104设计成不同的结构，从而可以实现所述第一耦合器件103的非线性强度与所述第二耦合器件104的非线性强度的符号相反。并且，通过对第一超导量子干涉装置1031和第二超导量子干涉装置1041外加磁通，使得该外加的磁通直接影响耦合量子比特的约瑟夫森能量，从而可以改变耦合量子比特的频率，进而可以便捷地通过调节通过超导量子干涉装置的磁通来调节耦合量子比特的频率。
可选的，所述第一量子比特101包括第三超导量子干涉装置1011，用于通过外加磁通对所述第一量子比特101的频率进行调节；
所述第二量子比特102包括第四超导量子干涉装置1021，用于通过外加磁通对所述第二量子比特102的频率进行调节。
本实施方式中，通过第三超导量子干涉装置1011和第四超导量子干涉装置1021，从而可以分别通过外加磁通对第一量子比特101和第二量子比特102的频率进行调节。
可选的，所述第三超导量子干涉装置1011和所述第四超导量子干涉装置1021均包括并联的两个约瑟夫森结。
本实施方式中，通过对第三超导量子干涉装置1011和第四超导量子干涉装置1021外加磁通，使得该外加的磁通直接影响计算量子比特的约瑟夫森能量，从而可以改变计算量子比特的频率，进而可以便捷地通过调节通过超导量子干涉装置的磁通来调节计算量子比特的频率，为实现耦合量子比特与计算量子比特间的耦合奠定基础。
可选的，所述第一量子比特101和第二量子比特102均包括降噪件，用于对量子比特所处环境的电荷涨落进行降噪。如图3所示，第一量子比特101包括降噪件1012，第二量子比特102包括降噪件1022。
可选的，所述第一量子比特101还包括与所述第三超导量子干涉装置1011并联的第三电容器，用于对量子比特所处环境的电荷涨落进行降噪；
所述第二量子比特102还包括与所述第四超导量子干涉装置1021并联的第四电容器，用于对量子比特所处环境的电荷涨落进行降噪。
如图3所示，降噪件1012可以为第三电容器，降噪件1022可以为第四电容器。
可选的，所述超导电路架构中还包括：第三耦合器件；其中，
所述第三耦合器件，分别通过第三连接件与所述第一量子比特101和所述第二量子比特102耦合。
本实施方式中，可以对上述实施方式的超导电路架构进行扩展，具体的，在第一量子比特101和第二量子比特102即两个计算量子比特之间存在N种不同类型的耦合时，其N大于2，则可以引入至少一个第三耦合器件，加上第一耦合器件103和第二耦合器件104，总共可以引入N个耦合器件。
第三耦合器件与第一耦合器件103以及第二耦合器件104，分别与第一量子比特101和第二量子比特102的耦合方式类似，这里不再对其赘述。
由于每引入一个耦合器件，均可以产生两个计算量子比特之间的一条耦合路径，且均可以通过调节耦合器件的频率，独立来调控两个计算量子比特之间的耦合强度。因此，通过引入N个耦合器件，使得该超导电路可以从N个自由度独立去调控两个计算量子比特之间的耦合强度，如此，使得两个计算量子比特之间的N种不同类型的耦合均可以被独立调控，必要时可以完全消除一种、或几种甚至全部耦合，从而可以消除两个计算量子比特之间的寄生耦合，提高在超导电路中实现的单比特量子门和两比特量子门的保真度，进而提高整个量子芯片的性能。
可选的，所述超导电路架构中还包括：第三量子比特、第四耦合器件和第五耦合器件；其中，
所述第四耦合器件，分别通过第四连接件与目标计算量子比特和所述第三量子比特耦合；
所述第五耦合器件，分别通过第五连接件与所述目标计算量子比特和所述第三量子比特耦合；
其中，所述目标计算量子比特为所述第一量子比特101和所述第二量子比特102中的一个。
本实施方式中，可以对上述实施方式中的超导电路架构进行扩展，具体的，以上述实施方式中的超导电路架构为基本单元进行扩展，以期支撑更为复杂的任务。
其中，第三量子比特的数量可以包括至少一个，每个第三量子比特可以与目标计算量子比特成对，所述目标计算量子比特为第一量子比特101或第二量子比特102。同时，通过第四耦合器件分别与这两个计算量子比特进行耦合，并通过第五耦合器件也分别与这两个计算量子比特进行耦合，可以使这两个计算量子比特之间的XY耦合和ZZ耦合被独立调控，以期消除这两个计算量子比特之间的寄生耦合。
如此，本实施方式中的超导电路架构中每相邻两个计算量子比特之间均会引入两个耦合量子比特，且通过独立地调节耦合量子比特的频率，可以实现对计算量子比特间XY耦合和ZZ耦合的调控，以期消除每相邻两个计算量子比特之间的寄生耦合，这样可以在该超导电路中实现多个高保真度的量子门，从而支撑更为复杂的任务。
参见图4，图4是根据本申请第一实施例的超导电路架构中量子比特之间的耦合关系示意图之二，其中，图4中计算量子比特用实心圆标识，耦合量子比特用点心圆标识。如图4所示，该超导电路架构中包括九个计算量子比特架构，每相邻两个计算量子比特之间均有两个耦合量子比特，由此使每相邻两个计算量子比特之间产生两条耦合路径。
每个计算量子比特与临近八个耦合量子比特相连，相邻两个计算量子比特之间可实现量子门操作。相邻两个计算量子比特之间的XY耦合和ZZ耦合可以通过调节其之间设置的两个耦合量子比特的频率来独立调控，以期消除每相邻两个计算量子比特之间的寄生耦合，这样可以在该超导电路中实现多个高保真度的量子门，从而支撑更为复杂的任务。
需要说明的是，本申请中的超导电路架构中的多种可选的实施方式，彼此可以相互结合实现，也可以单独实现，对此本申请不作限定。
以下将详细介绍包含多个耦合器件的超导电路的工作原理。
为了能够清晰地理解上述技术方案的工作原理，我们从所设计的超导电路的哈密顿量出发并加以分析。以图2所描述的量子比特架构为例，描述该超导电路的哈密顿量如下式(1)所示：
Figure BDA0002460442510000111
上式(1)中，量子比特均用Duffing谐振子模型来刻画，其中，前面两项描述的是计算量子比特的项，第三项和第四项描述的是耦合量子比特的项，最后一项描述的是第i个计算量子比特和第j个耦合量子比特间的耦合，gij为对应的耦合强度。
具体的，ωqi为第i个计算量子比特的频率，ωci表示第i个耦合量子比特的频率，αqi为第i个计算量子比特的非线性强度，αci为第i个耦合量子比特的非线性强度，
Figure BDA0002460442510000121
和
Figure BDA0002460442510000122
是描述第i个计算量子比特的升降算符，
Figure BDA0002460442510000123
和
Figure BDA0002460442510000124
是描述第i个耦合量子比特的升降算符。
需要说明的是，在该超导电路中，要求计算量子比特与耦合量子比特间的耦合均是弥散耦合，弥散耦合指的是计算量子比特与耦合量子比特之间的耦合强度远远小于二者的频率差，如此可以抑制来自耦合量子比特的噪声，使其仅作为辅助量子比特。
基于上述条件，对上式(1)进行Schrieffer-Wolff变换，目的是把目标量子门耦合项与寄生耦合项分离，得到下式(2)所示：
Figure BDA0002460442510000125
在公式(2)中，
Figure BDA0002460442510000126
表示量子比特的频率和非线性强度都发生了改变。为了简洁，用括号内的H.c.表示其复共轭。
经过Schrieffer-Wolff变换之后，计算量子比特与耦合量子比特之间的相互作用被消除掉，取而代之产生了计算量子比特之间的等效耦合，即
Figure BDA0002460442510000127
型耦合，该耦合为上述提到的XY耦合，以及由量子比特高能级诱发的
Figure BDA0002460442510000128
型耦合，当采用绝热调控时，这些耦合都可以等效为上述提到的ZZ耦合。
从公式(2)可以看出，引入两个耦合量子比特之后，除了计算量子比特自身频率对XY耦合和ZZ耦合的影响外，通过改变耦合量子比特的频率ωc1和ωc2，计算量子比特之间的XY耦合以及ZZ耦合都可以被调控。
进一步的，为了能够消除计算量子比特之间的寄生耦合，需要满足以下几个条件：
第一个条件为：若要消除计算量子比特之间的XY耦合，要求对耦合量子比特的频率做一些限制，具体的，可以限制其中一个耦合量子比特的频率均大于两个计算量子比特的频率，而另外一个耦合量子比特的频率均小于两个计算量子比特的频率。比如，限制耦合量子比特c1的频率，使得ωc1＞ωq1,ωq2，且同时限制耦合量子比特c2的频率，使得ωc2＜ωq1,ωq2。如此，当ωc1＞ωq1,ωq2，且ωc2＜ωq1,ωq2时，由耦合量子比特c1诱发的计算量子比特之间的XY耦合为负值；由耦合量子比特c2诱发的为正值；此时，通过独立地调节ωc1和ωc2，计算量子比特之间的XY耦合可以被消除。
第二个条件为：若要消除计算量子比特之间的ZZ耦合，要求对耦合量子比特的非线性强度做一些限制，具体的，可以限制其中一个耦合量子比特的非线性强度为正值，而另一个耦合量子比特的非线性强度为负值。比如，限制耦合量子比特c1的非线性强度，使得αc1＜0为负值，且同时限制耦合量子比特c2的非线性强度，使得αc2＞0。当αc1＜0且αc2＞0时，由耦合量子比特c1诱导的ZZ耦合为负值，由耦合量子比特c2诱导的ZZ耦合为正值；基于此，通过独立地调节ωc1和ωc2，计算量子比特之间的ZZ耦合可以被消除。
第三个条件为：作为辅助量子比特，耦合量子比特c1和耦合量子比特c2要求制备到基态，以避免耦合量子比特发生高能级泄漏，从而影响到量子门的保真度。
由超导电路的工作原理可知，在满足上述三个条件的前提下，有望将计算量子比特之间的XY耦合和ZZ耦合都消除掉，从而可以实现计算量子比特之间的无串扰，为实现高保真度的单比特量子门创造条件。此外，如果将ZZ耦合消除掉，只保留XY耦合，则可以用来实现高保真度的iSWAP门。具体而言，通过调控两个计算量子比特的有效频率使其共振，然后让系统动力学演化一段时间t，系统的演化算符U为下式(3)所示：
Figure BDA0002460442510000131
将上式(3)改写成矩阵形式为下式(4)所示：
Figure BDA0002460442510000141
当演化时间
Figure BDA0002460442510000142
时，可以获得iSWAP门。另外，当演化时间
Figure BDA0002460442510000143
时，便可实现
Figure BDA0002460442510000144
由于超导电路中计算量子比特之间的ZZ耦合可以通过调制耦合量子比特得以消除，iSWAP门和
Figure BDA0002460442510000145
门的保真度都会得以提升。进一步地，将iSWAP门和
Figure BDA0002460442510000146
门与单比特旋转门组合起来，便可构成量子计算的通用量子门组。
除此之外，由于该超导电路中计算量子比特之间的XY耦合和ZZ耦合都可以被独立地调控，因此，该超导电路还可以用来研究诸如Bose-Hubbard物理模型的模拟。
第二实施例
本申请提供一种超导量子芯片，所述超导量子芯片包括第一实施例中的包含多个耦合器件的超导电路架构，所述超导电路架构包括：第一量子比特和第二量子比特，以及第一耦合器件和第二耦合器件；
所述第一耦合器件，分别通过第一连接件与所述第一量子比特和所述第二量子比特耦合；
所述第二耦合器件，分别通过第二连接件与所述第一量子比特和所述第二量子比特耦合；
其中，所述第一量子比特和所述第二量子比特的频率处于所述第一耦合器件的频率和所述第二耦合器件的频率之间，所述第一耦合器件的非线性强度与所述第二耦合器件的非线性强度的符号相反。
可选的，所述第一耦合器件和第二耦合器件均为制备到基态的量子比特。
可选的，所述第一耦合器件包括第一超导量子干涉装置，以及与所述第一超导量子干涉装置并联的第一电容器；其中，所述第一超导量子干涉装置包括并联的两个约瑟夫森结，用于通过外加磁通对所述第一耦合器件的频率进行调节；
所述第二耦合器件包括第二超导量子干涉装置，以及与所述第二超导量子干涉装置并联的第二电容器；其中，所述第二超导量子干涉装置由两个串联的约瑟夫森结与另一约瑟夫森结并联而成，用于通过外加磁通对所述第二耦合器件的频率进行调节。
可选的，所述第一量子比特包括第三超导量子干涉装置，用于通过外加磁通对所述第一量子比特的频率进行调节；
所述第二量子比特包括第四超导量子干涉装置，用于通过外加磁通对所述第二量子比特的频率进行调节。
可选的，所述第三超导量子干涉装置和所述第四超导量子干涉装置均包括并联的两个约瑟夫森结。
可选的，所述第一量子比特和第二量子比特均包括降噪件，用于对量子比特所处环境的电荷涨落进行降噪。
可选的，所述第一量子比特还包括与所述第三超导量子干涉装置并联的第三电容器，用于对量子比特所处环境的电荷涨落进行降噪；
所述第二量子比特还包括与所述第四超导量子干涉装置并联的第四电容器，用于对量子比特所处环境的电荷涨落进行降噪。
可选的，所述超导电路架构中还包括：第三耦合器件；其中，
所述第三耦合器件，分别通过第三连接件与所述第一量子比特和所述第二量子比特耦合。
所述超导电路架构中还包括：第三量子比特、第四耦合器件和第五耦合器件；其中，
所述第四耦合器件，分别通过第四连接件与目标计算量子比特和所述第三量子比特耦合；
所述第五耦合器件，分别通过第五连接件与所述目标计算量子比特和所述第三量子比特耦合；
其中，所述目标计算量子比特为所述第一量子比特和所述第二量子比特中的一个。
需要说明的是，以上超导量子芯片中的超导电路架构与第一实施例中的超导电路架构的结构类似，且具有同第一实施例中超导电路架构相同的有益效果，因此不做赘述。对于本申请超导量子芯片实施例中未披露的技术细节，本领域的技术人员请参照第一实施例中超导电路架构的描述而理解，为节约篇幅，这里不再赘述。
第三实施例
本申请提供一种超导量子计算机，所述超导量子计算机包括超导量子芯片，还可以包括与超导量子芯片连接的操控和读取装置。其中，超导量子芯片包括第一实施例中的包含多个耦合器件的超导电路架构，所述超导电路架构包括：第一量子比特和第二量子比特，以及第一耦合器件和第二耦合器件；
所述第一耦合器件，分别通过第一连接件与所述第一量子比特和所述第二量子比特耦合；
所述第二耦合器件，分别通过第二连接件与所述第一量子比特和所述第二量子比特耦合；
其中，所述第一量子比特和所述第二量子比特的频率处于所述第一耦合器件的频率和所述第二耦合器件的频率之间，所述第一耦合器件的非线性强度与所述第二耦合器件的非线性强度的符号相反。
可选的，所述第一耦合器件和第二耦合器件均为制备到基态的量子比特。
可选的，所述第一耦合器件包括第一超导量子干涉装置，以及与所述第一超导量子干涉装置并联的第一电容器；其中，所述第一超导量子干涉装置包括并联的两个约瑟夫森结，用于通过外加磁通对所述第一耦合器件的频率进行调节；
所述第二耦合器件包括第二超导量子干涉装置，以及与所述第二超导量子干涉装置并联的第二电容器；其中，所述第二超导量子干涉装置由两个串联的约瑟夫森结与另一约瑟夫森结并联而成，用于通过外加磁通对所述第二耦合器件的频率进行调节。
可选的，所述第一量子比特包括第三超导量子干涉装置，用于通过外加磁通对所述第一量子比特的频率进行调节；
所述第二量子比特包括第四超导量子干涉装置，用于通过外加磁通对所述第二量子比特的频率进行调节。
可选的，所述第三超导量子干涉装置和所述第四超导量子干涉装置均包括并联的两个约瑟夫森结。
可选的，所述第一量子比特和第二量子比特均包括降噪件，用于对量子比特所处环境的电荷涨落进行降噪。
可选的，所述第一量子比特还包括与所述第三超导量子干涉装置并联的第三电容器，用于对量子比特所处环境的电荷涨落进行降噪；
所述第二量子比特还包括与所述第四超导量子干涉装置并联的第四电容器，用于对量子比特所处环境的电荷涨落进行降噪。
可选的，所述超导电路架构中还包括：第三耦合器件；其中，
所述第三耦合器件，分别通过第三连接件与所述第一量子比特和所述第二量子比特耦合。
可选的，所述超导电路架构中还包括：第三量子比特、第四耦合器件和第五耦合器件；其中，
所述第四耦合器件，分别通过第四连接件与目标计算量子比特和所述第三量子比特耦合；
所述第五耦合器件，分别通过第五连接件与所述目标计算量子比特和所述第三量子比特耦合；
其中，所述目标计算量子比特为所述第一量子比特和所述第二量子比特中的一个。
需要说明的是，以上超导量子计算机中的超导电路架构与第一实施例中的超导电路架构的结构类似，且具有同第一实施例中超导电路架构相同的有益效果，因此不做赘述。对于本申请超导量子计算机实施例中未披露的技术细节，本领域的技术人员请参照第一实施例中超导电路架构的描述而理解，为节约篇幅，这里不再赘述。
上述具体实施方式，并不构成对本申请保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本申请的精神和原则之内所作的修改、等同替换和改进等，均应包含在本申请保护范围之内。

Claims (12)

1.一种包含多个耦合器件的超导电路架构，其特征在于，包括：第一量子比特和第二量子比特，以及第一耦合器件和第二耦合器件；
所述第一耦合器件，分别通过第一连接件与所述第一量子比特和所述第二量子比特耦合；
所述第二耦合器件，分别通过第二连接件与所述第一量子比特和所述第二量子比特耦合；
其中，所述第一量子比特和所述第二量子比特的频率处于所述第一耦合器件的频率和所述第二耦合器件的频率之间，所述第一耦合器件的非线性强度与所述第二耦合器件的非线性强度的符号相反；
所述第一耦合器件为谐振腔或量子比特，所述第二耦合器件为谐振腔或量子比特。
2.根据权利要求1所述的超导电路架构，其特征在于，所述第一耦合器件和第二耦合器件均为制备到基态的量子比特。
3.根据权利要求2所述的超导电路架构，其特征在于，所述第一耦合器件包括第一超导量子干涉装置，以及与所述第一超导量子干涉装置并联的第一电容器；其中，所述第一超导量子干涉装置包括并联的两个约瑟夫森结，用于通过外加磁通对所述第一耦合器件的频率进行调节；
所述第二耦合器件包括第二超导量子干涉装置，以及与所述第二超导量子干涉装置并联的第二电容器；其中，所述第二超导量子干涉装置由两个串联的约瑟夫森结与另一约瑟夫森结并联而成，用于通过外加磁通对所述第二耦合器件的频率进行调节。
4.根据权利要求1所述的超导电路架构，其特征在于，所述第一量子比特包括第三超导量子干涉装置，用于通过外加磁通对所述第一量子比特的频率进行调节；
所述第二量子比特包括第四超导量子干涉装置，用于通过外加磁通对所述第二量子比特的频率进行调节。
5.根据权利要求4所述的超导电路架构，其特征在于，所述第三超导量子干涉装置和所述第四超导量子干涉装置均包括并联的两个约瑟夫森结。
6.根据权利要求4或5所述的超导电路架构，其特征在于，所述第一量子比特和第二量子比特均包括降噪件，用于对量子比特所处环境的电荷涨落进行降噪，所述降噪件为电容器。
7.根据权利要求4或5所述的超导电路架构，其特征在于，所述第一量子比特还包括与所述第三超导量子干涉装置并联的第三电容器，用于对量子比特所处环境的电荷涨落进行降噪；
所述第二量子比特还包括与所述第四超导量子干涉装置并联的第四电容器，用于对量子比特所处环境的电荷涨落进行降噪。
8.根据权利要求1所述的超导电路架构，其特征在于，所述超导电路架构中还包括：第三耦合器件；其中，
所述第三耦合器件，分别通过第三连接件与所述第一量子比特和所述第二量子比特耦合。
9.根据权利要求1所述的超导电路架构，其特征在于，所述超导电路架构中还包括：第三量子比特、第四耦合器件和第五耦合器件；其中，
所述第四耦合器件，分别通过第四连接件与目标计算量子比特和所述第三量子比特耦合；
所述第五耦合器件，分别通过第五连接件与所述目标计算量子比特和所述第三量子比特耦合；
其中，所述目标计算量子比特为所述第一量子比特。
10.根据权利要求1所述的超导电路架构，其特征在于，所述超导电路架构中还包括：第三量子比特、第四耦合器件和第五耦合器件；其中，
所述第四耦合器件，分别通过第四连接件与目标计算量子比特和所述第三量子比特耦合；
所述第五耦合器件，分别通过第五连接件与所述目标计算量子比特和所述第三量子比特耦合；
其中，所述目标计算量子比特为所述第二量子比特。
11.一种超导量子芯片，其特征在于，所述超导量子芯片包括权利要求1至10任一项所述的包含多个耦合器件的超导电路架构。
12.一种超导量子计算机，其特征在于，所述超导量子计算机包括权利要求11所述的超导量子芯片。
CN202010318557.5A 2020-04-21 2020-04-21 一种包含多个耦合器件的超导电路架构及超导量子芯片 Active CN111523672B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202010318557.5A CN111523672B (zh) 2020-04-21 2020-04-21 一种包含多个耦合器件的超导电路架构及超导量子芯片
US17/036,352 US20210326737A1 (en) 2020-04-21 2020-09-29 Superconducting circuit architecture and superconducting quantum chip including a plurality of coupling devices
AU2020256387A AU2020256387B2 (en) 2020-04-21 2020-10-15 Superconducting circuit architecture and superconducting quantum chip including a plurality of coupling devices
JP2020203998A JP7104131B2 (ja) 2020-04-21 2020-12-09 複数のカップリング素子を備える超伝導回路アーキテクチャ及び超伝導量子チップ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010318557.5A CN111523672B (zh) 2020-04-21 2020-04-21 一种包含多个耦合器件的超导电路架构及超导量子芯片

Publications (2)

Publication Number Publication Date
CN111523672A CN111523672A (zh) 2020-08-11
CN111523672B true CN111523672B (zh) 2021-11-05

Family

ID=71903914

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010318557.5A Active CN111523672B (zh) 2020-04-21 2020-04-21 一种包含多个耦合器件的超导电路架构及超导量子芯片

Country Status (4)

Country Link
US (1) US20210326737A1 (zh)
JP (1) JP7104131B2 (zh)
CN (1) CN111523672B (zh)
AU (1) AU2020256387B2 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112331693B (zh) * 2020-11-02 2023-08-29 深圳市福田区南科大量子技术与工程研究院 一种易拓展的、高保真度的超导量子芯片结构及操作方法
CN114613758A (zh) * 2020-11-25 2022-06-10 华为技术有限公司 一种量子芯片和量子计算机
CN115271077A (zh) * 2021-04-30 2022-11-01 华为技术有限公司 超导量子芯片
CN113517040B (zh) * 2021-07-12 2022-03-15 北京百度网讯科技有限公司 量子本征求解器的实现方法、装置及电子设备
CN114692884B (zh) * 2022-05-31 2022-10-28 浙江大学杭州国际科创中心 实现抗噪声的超导量子比特控制方法、系统及装置
CN115329973B (zh) * 2022-08-04 2023-09-26 北京百度网讯科技有限公司 仿真方法、装置、设备及存储介质
CN115438794B (zh) * 2022-09-30 2023-09-05 本源量子计算科技（合肥）股份有限公司 一种量子计算电路及一种量子计算机
CN115511095B (zh) * 2022-10-11 2023-04-18 北京百度网讯科技有限公司 含耦合器超导量子比特结构的设计信息输出方法及装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109784492A (zh) * 2018-11-19 2019-05-21 中国科学技术大学 可扩展的超导量子比特结构
CN110738320A (zh) * 2019-10-11 2020-01-31 北京百度网讯科技有限公司 一种超导电路结构及超导量子芯片、超导量子计算机

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7613764B1 (en) * 2004-03-26 2009-11-03 D-Wave Systems Inc. Methods for quantum processing
US10037493B2 (en) * 2013-10-22 2018-07-31 D-Wave Systems Inc. Universal adiabatic quantum computing with superconducting qubits
US9344092B2 (en) 2014-08-07 2016-05-17 International Business Machines Corporation Tunable superconducting notch filter
US10134972B2 (en) 2015-07-23 2018-11-20 Massachusetts Institute Of Technology Qubit and coupler circuit structures and coupling techniques
US10467544B2 (en) * 2015-12-31 2019-11-05 International Business Machines Corporation Multi-qubit tunable coupling architecture using fixed-frequency superconducting qubits
KR20180104005A (ko) 2016-01-15 2018-09-19 예일 유니버시티 2-큐비트 양자 상태의 조작을 위한 기술 및 관련 시스템 및 방법
US10354198B1 (en) * 2018-03-21 2019-07-16 International Business Machines Corporation Fast quantum gates with first-order transitions via frequency-modulated tunable coupling element
US10879446B2 (en) * 2018-08-14 2020-12-29 Intel Corporation Vertical flux bias lines coupled to vertical squid loops in superconducting qubits
US11417822B2 (en) * 2019-12-17 2022-08-16 International Business Machines Corporation Frequency multiplexing for qubit readout
CN111931941B (zh) 2020-07-15 2021-09-17 北京百度网讯科技有限公司 高保真度超导电路结构及超导量子芯片、超导量子计算机

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109784492A (zh) * 2018-11-19 2019-05-21 中国科学技术大学 可扩展的超导量子比特结构
CN110738320A (zh) * 2019-10-11 2020-01-31 北京百度网讯科技有限公司 一种超导电路结构及超导量子芯片、超导量子计算机

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
High-contrast ZZ interaction using multi-type superconducting qubits;Peng Zhao等;《arxiv》;20200219;全文 *

Also Published As

Publication number Publication date
AU2020256387A1 (en) 2021-11-04
AU2020256387B2 (en) 2021-12-09
JP7104131B2 (ja) 2022-07-20
CN111523672A (zh) 2020-08-11
JP2021175178A (ja) 2021-11-01
US20210326737A1 (en) 2021-10-21

Similar Documents

Publication Publication Date Title
CN111523672B (zh) 一种包含多个耦合器件的超导电路架构及超导量子芯片
CN110738320B (zh) 一种超导电路结构及超导量子芯片、超导量子计算机
Callan et al. Vertex operators in background fields
CN111091195B (zh) 一种超导电路结构及超导量子芯片、超导量子计算机
Foerster et al. Algebraic properties of the Bethe ansatz for an spl (2, 1)-supersymmetric t− J model
CN111931940B (zh) 高保真度超导电路结构及超导量子芯片、超导量子计算机
Mahmoud et al. Passive control synthesis for uncertain systems with multiple-state delays
Wang et al. CFT approach to constraint operators for (β-deformed) hermitian one-matrix models
US20180181540A1 (en) Systems and methods for distributed solution of optimization problems
JP2023123337A (ja) 量子システムのシミュレーション方法、コンピューティングデバイス、コンピューティング装置、及びコンピュータプログラム
Li et al. Finite‐time stabilisation for a class of nonlinear descriptor systems
Moon Risk‐sensitive maximum principle for stochastic optimal control of mean‐field type Markov regime‐switching jump‐diffusion systems
Ma et al. Dynamics of soliton resonances and soliton moleculesfor the AB system in two-layer fluids
Liu et al. An integrable lattice hierarchy for Merola–Ragnisco–Tu lattice: N-fold Darboux transformation and conservation laws
Moosavian et al. Optimal design of truss structures with frequency constraints: a comparative study of DE, IDE, LSHADE, and CMAES algorithms
Ling et al. Eleven-dimensional supergravity as a constrained topological field theory
Ahmedov et al. Type N spacetimes as solutions of extended new massive gravity
Zou et al. Experimental simulation of topological quantum computing with classical circuits
Shi et al. Robust stabilisation for a class of stochastic T–S fuzzy descriptor systems via dynamic sliding‐mode control
Tao et al. Robust iterative learning control in finite frequency ranges for differential spatially interconnected systems
Hong et al. Nabla fractional distributed optimization algorithm with directed communication topology
Tovar et al. Hybrid cellular automata with local control rules: a new approach to topology optimization inspired by bone functional adaptation
Gu et al. Controllability results for quasi‐linear systems: Standard and descriptor cases
Lu et al. Control and synchronization of Julia sets of discrete fractional Ising models
Wesley New no-go theorems for cosmic acceleration with extra dimensions

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant