CN111091195B - 一种超导电路结构及超导量子芯片、超导量子计算机 - Google Patents

一种超导电路结构及超导量子芯片、超导量子计算机 Download PDF

Info

Publication number
CN111091195B
CN111091195B CN201911346962.1A CN201911346962A CN111091195B CN 111091195 B CN111091195 B CN 111091195B CN 201911346962 A CN201911346962 A CN 201911346962A CN 111091195 B CN111091195 B CN 111091195B
Authority
CN
China
Prior art keywords
qubit
quantum
superconducting
bus
coupling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911346962.1A
Other languages
English (en)
Other versions
CN111091195A (zh
Inventor
晋力京
段润尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Baidu Netcom Science and Technology Co Ltd
Original Assignee
Beijing Baidu Netcom Science and Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Baidu Netcom Science and Technology Co Ltd filed Critical Beijing Baidu Netcom Science and Technology Co Ltd
Priority to CN201911346962.1A priority Critical patent/CN111091195B/zh
Publication of CN111091195A publication Critical patent/CN111091195A/zh
Priority to AU2020230228A priority patent/AU2020230228B2/en
Priority to JP2020153054A priority patent/JP7322351B2/ja
Priority to US17/022,175 priority patent/US11769069B2/en
Application granted granted Critical
Publication of CN111091195B publication Critical patent/CN111091195B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/20—Models of quantum computing, e.g. quantum circuits or universal quantum computers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/38—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of superconductive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Mathematics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Computer Hardware Design (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Logic Circuits (AREA)

Abstract

本申请公开了一种超导电路结构及超导量子芯片、超导量子计算机，涉及量子计算领域。具体实现方案为：一种超导电路结构，包括：至少三个计算量子比特；总线量子比特，与计算量子比特进行连接，其中，通过所述总线量子比特连接的任意两个计算量子比特之间产生等效耦合；耦合量子比特，设置于计算量子比特和总线量子比特之间，将计算量子比特与总线量子比特进行连接，用于调控计算量子比特与总线量子比特之间的耦合强度；能够实现任意两计算量子比特之间的耦合，进而实现任意两计算量子比特间的量子门操作，同时又可以有效地抑制计算量子比特间的串扰。

Description

一种超导电路结构及超导量子芯片、超导量子计算机
技术领域
本申请涉及计算机领域，尤其涉及量子计算领域。
背景技术
量子计算，作为一种有望在某些问题上超越经典计算的新型计算模式，有多种潜在的硬件实现方式。目前，比较热门且已具有一定性能的量子硬件候选者主要有离子阱平台和超导电路平台。受益于成熟的半导体集成电路互补金属氧化物半导体(ComplementaryMetal Oxide Semiconductor，CMOS)技术，超导电路平台因具有更好的可扩展性而得到工业界的青睐。近日，Google在53个超导量子比特的芯片上实现了量子霸权。尽管如此，不可忽略的一点是，超导电路平台中量子比特间的连通性并不好，量子比特只能与相邻的量子比特耦合。受此限制，两量子比特门只能在相邻量子比特间实现，但是，在很多实际任务中，不仅需要相邻量子比特之间的耦合，而且还需要非相邻量子比特之间的耦合，即很多实际任务中需要实现任意两量子比特间的量子门操作。
因此，亟需一种超导电路结构，在超导电路平台中能够实现非相邻量子比特间的操作，同时又可以有效地抑制量子比特间的串扰。
发明内容
本发明实施例提供一种超导电路结构及超导量子芯片、超导量子计算机，能够实现任意两计算量子比特之间的耦合，进而实现任意两计算量子比特间的量子门操作，同时又可以有效地抑制计算量子比特间的串扰。
第一方面，本发明实施例提供了一种超导电路结构，包括：
至少三个计算量子比特；
总线量子比特，与计算量子比特进行连接，其中，通过总线量子比特连接的任意两个计算量子比特之间产生等效耦合；
耦合量子比特，设置于计算量子比特和总线量子比特之间，将计算量子比特与总线量子比特进行连接，用于调控计算量子比特与总线量子比特之间的耦合强度。
本申请实施例中，由于引入了总线量子比特，利用总线量子比特间接将各计算量子比特进行耦合，如此，实现了任意两计算量子比特之间的耦合，实现了计算量子比特的全连通，进而为实现任意两计算量子比特间的量子门操作奠定了基础；又由于本申请实施例引入了耦合量子比特，且耦合量子比特设置于总线量子比特和计算量子比特之间，如此，可以利用耦合量子比特来调控计算量子比特与总线量子比特之间的耦合强度，甚至利用耦合量子比特可以关掉任意两计算量子比特之间的耦合，因此，有效避免了计算量子比特之间发生串扰。
综上，本申请实施例为在超导电路平台中能够实现非相邻量子比特间的操作，同时又可以有效地抑制计算量子比特间的串扰提供了解决方案。
在一种实施方式中，计算量子比特、总线量子比特以及耦合量子比特具有相同或者不相同的电路结构。
本申请实施例中，为了最小化引入不同类型的器件，计算量子比特、总线量子比特以及耦合量子比特可以具有相同的结构，比如具有相同的量子比特结构，当然，为了实际功能需求或其他需要，计算量子比特、总线量子比特以及耦合量子比特三者的结构也可以不相同，如此，为工程化应用奠定了基础。
在一种实施方式中，总线量子比特为谐振器。
在一种实施方式中，总线量子比特包括超导量子干涉装置；和/或，计算量子比特包括超导量子干涉装置；和/或，耦合量子比特包括超导量子干涉装置。
在一种实施方式中，超导量子干涉装置包括并联的两个约瑟夫森结。
本申请实施例中，通过流过超导量子干涉装置中约瑟夫森结链的电流产生的磁场，即可改变穿过计算量子比特或总线量子比特或者耦合量子比特的磁通，进而改变计算量子比特或总线量子比特或耦合量子比特的频率，实现计算量子比特与总线量子比特、耦合量子比特之间的耦合，如此，为实现任意两计算量子比特之间的耦合奠定了基础。
在一种实施方式中，总线量子比特还包括第一降噪结构，用于对总线量子比特所处环境的电荷涨落进行降噪；和/或，
计算量子比特还包括第二降噪结构，用于对计算量子比特所处环境的电荷涨落进行降噪；和/或，
耦合量子比特还包括第三降噪结构，用于对耦合量子比特所处环境的电荷涨落进行降噪。
在一种实施方式中，总线量子比特还包括与超导量子干涉装置并联的电容器，用于对总线量子比特所处环境的电荷涨落进行降噪；和/或，
计算量子比特还包括与超导量子干涉装置并联的电容器，用于对计算量子比特所处环境的电荷涨落进行降噪；和/或，
耦合量子比特还包括与超导量子干涉装置并联的电容器，用于对耦合量子比特所处环境的电荷涨落进行降噪。
在一种实施方式中，超导电路结构还包括：第一连接件、第二连接件和第三连接件；其中，
总线量子比特的第一端通过第一连接件与计算量子比特的第一端连接，总线量子比特的第二端通过第二连接件与耦合量子比特的第一端连接；计算量子比特的第二端通过第三连接件与耦合量子比特的第二端连接。
在一种实施方式中，第一连接件、第二连接件和第三连接件为以下器件的其中一种：电容器、约瑟夫森结、谐振器；
其中，第一连接件、第二连接件和第三连接件所选用的器件相同或者不相同。
第二方面，本发明实施例提供了一种超导量子芯片，超导量子芯片上至少形成有超导电路结构，超导电路结构包括：
至少三个计算量子比特；
总线量子比特，与计算量子比特进行连接，其中，通过总线量子比特连接的任意两个计算量子比特之间产生等效耦合；
耦合量子比特，设置于计算量子比特和总线量子比特之间，将计算量子比特与总线量子比特进行连接，用于调控计算量子比特与总线量子比特之间的耦合强度。
第三方面，本发明实施例提供了一种超导量子计算机，至少设置有超导量子芯片以及与超导量子芯片连接的操控和读取装置；其中，超导量子芯片上至少形成有超导电路结构，超导电路结构包括：
至少三个计算量子比特；
总线量子比特，与计算量子比特进行连接，其中，通过总线量子比特连接的任意两个计算量子比特之间产生等效耦合；
耦合量子比特，设置于计算量子比特和总线量子比特之间，将计算量子比特与总线量子比特进行连接，用于调控计算量子比特与总线量子比特之间的耦合强度。
上述申请中的一个实施例具有如下优点或有益效果：
由于引入了总线量子比特，利用总线量子比特间接将各计算量子比特进行耦合，如此，实现了任意两计算量子比特之间的耦合，实现了计算量子比特的全连通，进而为实现任意两计算量子比特间的量子门操作奠定了基础；又由于本申请实施例引入了耦合量子比特，且耦合量子比特设置于总线量子比特和计算量子比特之间，如此，可以利用耦合量子比特来调控计算量子比特与总线量子比特之间的耦合强度，甚至利用耦合量子比特可以关掉任意两计算量子比特之间的耦合，因此，有效避免了计算量子比特之间发生串扰，为在超导电路平台中能够实现非相邻量子比特间的操作，同时又可以有效地抑制计算量子比特间的串扰提供了解决方案。
上述可选方式所具有的其他效果将在下文中结合具体实施例加以说明。
附图说明
附图用于更好地理解本方案，不构成对本申请的限定。其中：
图1A示出量子比特(Q0-Q7)呈一维线状结构排列示意图；
图1B示出量子比特(Q0-Q15)呈二维棋盘状结构排列示意图；
图1C示出对图1所示结构进行分解得到七个相邻量子比特门的结构示意图；
图2示出量子比特(Q0-Q7)通过一个公共的谐振器耦合的示意图；
图3示出根据本发明实施例的超导电路结构示意图；
图4示出对本发明实施例超导电路结构进行扩展后得到扩展结构示意图；
图5示出根据本申请实施例超导电路结构在一具体示例中的结构示意图。
具体实施方式
以下结合附图对本申请的示范性实施例做出说明，其中包括本申请实施例的各种细节以助于理解，应当将它们认为仅仅是示范性的。因此，本领域普通技术人员应当认识到，可以对这里描述的实施例做出各种改变和修改，而不会背离本申请的范围和精神。同样，为了清楚和简明，以下的描述中省略了对公知功能和结构的描述。
超导量子芯片的基本单元是超导量子比特(本申请实施例称为量子比特)。在现有的技术实现方案中，大多采用的是transmon量子比特，不同的只是量子比特的架构，即量子比特间的排列和耦合方式不同。根据应用场景的不同，量子比特的架构可以粗略地分为以下两类：第一类：量子比特通过直接或者间接的方式与相邻的量子比特耦合；第二类：多个量子比特通过一个谐振器(也可称为量子总线(quantum bus))连接在一起。这两种方案，虽然存在各自优势，但又各自存在不足。具体地，
针对第一类而言，相邻的量子比特通过一个电容器(如文献Julian Kelly，RamiBarends，Austin G Fowler，Anthony Megrant，Evan Je_rey,Theodore C.White，DanielSank，Josh Y Mutus，Brooks Campbell，Yu Chen，et al；State preservation byrepetitive error detection in a superconducting quantum circuit；Nature 519，66(2015))，或是一个谐振器(如文献Córcoles，Antonio D.，et al；Demonstration of aquantum error detection code using a square lattice of four superconductingqubits；Nature communications 6,6979(2015))，抑或是一个耦合器(coupler)(如文献Frank Arute，Kunal Arya，Ryan Babbush，Dave Bacon，Joseph C Bardin，Rami Barends，Rupak.Biswas，Sergio Boixo，Fernando GSL Brandao，David A Buell，et al；Quantumsupremacy using a programmable superconducting processor；Nature 574,505(2019))耦合在一起，多个量子比特可以呈一维线状的排列，如图1A所示，量子比特(Q0-Q7)呈一维线状结构排列，每一个量子比特只与相邻的量子比特耦合；这里，图1C是基于图1A的一维线状量子比特架构，实际应用中，欲在量子比特Q0和Q7之间实现量子门，则需要分解成七个相邻量子比特门来实现。进一步地，该类中，也可以呈二维棋盘状结构，如图1B所示，量子比特(Q0-Q15)呈二维棋盘状结构排列，每一个量子比特只与相邻的量子比特耦合。该类中，无论是一维结构还是二维结构，量子比特只能和相邻的量子比特相互作用，而不能与其它量子比特耦合，即两量子比特门必须是在相邻的量子比特间产生，因此，采用这种方案，量子比特间的连通性并不好。
实际应用中，针对第一类方案，欲在非相邻量子比特之间实现两量子比特门，则须通过分解的方式进行。举例来说，如果想在图1A所示的量子比特Q0和量子比特Q7之间实现两量子比特门，则需要依次在Q0和Q1之间、Q1和Q2之间、Q2和Q3之间、Q3和Q4之间、Q4和Q5之间、Q5和Q6之间，以及Q6和Q7之间实现量子门，实现架构如图1C所示。这样，由于不可避免增加了量子线路的深度，整个计算的保真度便会大大降低。此外，鉴于超导量子比特的相干时间是有限的，也不允许电路深度太大。
针对第二类而言，多个量子比特通过一个公共的谐振器耦合在一起，每个量子比特分别与谐振器耦合，形成一个星状的拓扑结构(如文献Song，Chao，et al；10-qubitentanglement and parallel logic operations with a superconducting.Circuit；Physical review letters 119，180511(2017))，如图2所示，这样一来，每两个量子比特之间都存在着等效的耦合。如此的设计，通常是为了实现多量子比特间的量子纠缠，比如形成Greenberger-Horne-Zeilinger态。该方案引入一个公共谐振器，固然可以实现任意量子比特之间的等效耦合，从而在任意量子比特之间实现两量子比特门，量子比特间的连通性较好，但是，不可忽略的一个客观事实是量子比特间的串扰是非常大的，也就是说，当操控其中一个量子比特时，另外的量子比特都会受到影响。
因此，亟需一种超导电路结构，能够实现非相邻量子比特间的操作，同时又可以有效地抑制量子比特间的串扰。
基于此，本申请实施例提供了一种超导电路结构及超导量子芯片、超导量子计算机，能够在超导电路平台中实现非相邻计算量子比特间的操作，同时又可以有效地抑制计算量子比特间的串扰。具体地，本申请实施例引入总线量子比特(bus qubit)和耦合量子比特(coupler qubit)，如此，来兼顾超导量子比特间连通性(connectivity)和串扰性(crosstalk)，进而实现多量子比特间高保真度的全连通量子门。
这里，需要注意的是，本发明实施例的超导电路结构指采用超导器件所实现的电路，即超导电路结构中所用器件均由超导材料制备而成。
图3示出根据本发明实施例的超导电路架构示意图；图5示出根据本申请实施例超导电路架构在一具体示例中的电路实现示意图，如图3和图5所示，超导电路结构包括：
至少三个计算量子比特，如图3所示的Q0-Q7均为计算量子比特；
总线量子比特，如图3所示，总线量子比特Bus与计算量子比特Q0-Q7进行连接，其中，通过总线量子比特Bus连接的任意两个计算量子比特之间产生等效耦合；
耦合量子比特，如图3所示的c0-c7均为耦合量子比特，设置于计算量子比特和总线量子比特之间，将计算量子比特与总线量子比特进行连接，用于调控计算量子比特与总线量子比特之间的耦合强度。
这里，如图3所示，在一具体示例中，总线量子比特连接有至少三个计算量子比特，而耦合量子比特的数量与计算量子比特的数量相同，即一个耦合量子比特对应一个计算量子比特，如此，利用耦合量子比特才能实现调控计算量子比特与总线量子比特之间的耦合强度的目的。
在一具体示例中，为了最小化引入不同类型的器件，计算量子比特、总线量子比特以及耦合量子比特可以具有相同的结构，比如具有相同的量子比特结构，当然，为了实际功能需求或其他需要，计算量子比特、总线量子比特以及耦合量子比特三者的结构也可以不相同，如此，为工程化应用奠定了基础。
实际应用中，总线量子比特可以为谐振器，比如，在一具体示例中，谐振器包括：电感，及与电感并联的电容器所形成的谐振结构。或者，谐振器包括：可调控等效电感，以及与可调控等效电感并联的电容器。
在一具体示例中，总线量子比特包括超导量子干涉装置；和/或，计算量子比特包括超导量子干涉装置；和/或，耦合量子比特包括超导量子干涉装置。这里，超导量子干涉装置包括并联的两个约瑟夫森结，通过流过超导量子干涉装置中约瑟夫森结链的电流产生的磁场，即可改变穿过计算量子比特或总线量子比特或者耦合量子比特的磁通，进而改变计算量子比特或总线量子比特或耦合量子比特的频率，实现频率可调。
在一具体示例中，总线量子比特还包括第一降噪结构，用于对总线量子比特所处环境的电荷涨落进行降噪；和/或，计算量子比特还包括第二降噪结构，用于对计算量子比特所处环境的电荷涨落进行降噪；和/或，耦合量子比特还包括第三降噪结构，用于对耦合量子比特所处环境的电荷涨落进行降噪。
在另一具体示例中，总线量子比特还包括与超导量子干涉装置并联的电容器，用于对总线量子比特所处环境的电荷涨落进行降噪；和/或，计算量子比特还包括与超导量子干涉装置并联的电容器，用于对计算量子比特所处环境的电荷涨落进行降噪；和/或，耦合量子比特还包括与超导量子干涉装置并联的电容器，用于对耦合量子比特所处环境的电荷涨落进行降噪。
实际应用中，如图5所示，为实现本申请实施例的超导电路结构，还包括：第一连接件、第二连接件和第三连接件；其中，总线量子比特的第一端通过第一连接件与计算量子比特的第一端连接，总线量子比特的第二端通过第二连接件与耦合量子比特的第一端连接；计算量子比特的第二端通过第三连接件与耦合量子比特的第二端连接。
在一具体示例中，第一连接件、第二连接件和第三连接件为以下器件的其中一种：电容器、约瑟夫森结、谐振器；其中，第一连接件、第二连接件和第三连接件所选用的器件相同或者不相同。
根据本申请实施例的技术方案，由于引入了总线量子比特，利用总线量子比特间接将各计算量子比特进行耦合，如此，实现了任意两计算量子比特之间的耦合，实现了计算量子比特的全连通，进而为实现任意两计算量子比特间的量子门操作奠定了基础；又由于本申请实施例引入了耦合量子比特，且耦合量子比特设置于总线量子比特和计算量子比特之间，如此，可以利用耦合量子比特来调控计算量子比特与总线量子比特之间的耦合强度，甚至利用耦合量子比特可以关掉任意两计算量子比特之间的耦合，因此，有效避免了计算量子比特之间发生串扰，为在超导电路平台中能够实现非相邻量子比特间的操作，同时又可以有效地抑制计算量子比特间的串扰提供了解决方案。
以下从三个部分来对本申请实施例做进一步详细说明，首先描述本申请方案中超导电路结构的架构，然后，分析本申请方案超导电路结构的工作原理，最后，给出如何用超导电路基本元件来实现本申请方案的超导电路结构。具体地，
第一部分：超导电路结构的架构，本示例中，基本元件均是量子比特。根据本申请方案中量子比特的功能，将量子比特分为三类，如图3所示，分别为：用来计算的量子比特，称为计算量子比特(computational qubits)，用Q来表示，如图3所示的Q0-Q7均为计算量子比特；用来连接不同计算量子比特的量子比特，称为总线量子比特(bus qubits)，用Bus来表示；用来调节计算量子比特和总线量子比特间耦合强度的量子比特，称为耦合量子比特(coupler qubit)，用c来表示，如图3所示的c0-c7均为耦合量子比特。实际应用中，耦合量子比特和总线量子比特可以统称为耦合器模块，比如，如图3所示，耦合器模块包括一个总线量子比特Bus，以及八个耦合量子比特(c0-c7)。进一步地，在每个独立的量子比特中，计算量子比特间通过一个共同的总线量子比特连接，这样，任意两个计算量子比特之间便可产生等效的耦合。然后，在每一个计算量子比特与总线量子比特之间插入一个耦合量子比特，其目的是调节计算量子比特与总线量子比特间的耦合强度，必要时甚至可以关掉二者之间的耦合，如此，来有效避免两计算量子比特之间的串扰。这里，值得注意的是，总线量子比特可以用一个谐振器来替代，也可以实现同样的功能。只是在本申请方案中为了尽可能少地使用不种类型的基本单元，所以基本单元均采用了量子比特。
基于上述框架，任意两个计算量子比特，即Q0-Q7之间能够实现两量子比特门，并且可以很好地控制计算量子比特之间的串扰。举例来说，如图3所示，若想实现计算量子比特Q1与Q6之间的耦合进而实现量子门操作，则可调节耦合量子比特c1和c6使其与总线量子比特耦合，同时调节其余耦合量子比特使得关闭其它计算量子比特与总线量子比特间的耦合，这样，当实现计算量子比特Q1与Q6之间的量子门时，并不会影响到其它计算量子比特，从而实现了高保真度的量子门操作。
值得注意的是，图3所示方案可以根据实际任务的需求，来选择总线量子比特所耦合的计算量子比特的数目。此外，图3所示的超导电路结构可以仅为一个基本单元，实际应用中，还可以在此基本单元的基础上进行扩展，以期支撑更为复杂的任务。举例来说，图4是将图3展示的基本单元扩展至一个包含四十个计算量子比特Q0-Q39架构的超导电路结构，包括九个基本单元组成的超导量子比特架构，其中，包含了四十个计算量子比特Q0-Q39，九个总线量子比特，而且，每个计算量子比特与总线量子比特之间通过一个耦合量子比特连接，共四十个耦合量子比特。与前面类似，每一个计算量子比特都可以通过耦合器模块与其它计算量子比特产生等效的耦合。其中，对于某一些计算量子比特，比如Q9，可以与附近的12个计算量子比特耦合，实现两量子比特门操作。对于另一些计算量子比特，比如Q13，则可以与附近20个计算量子比特耦合，实现两量子比特门操作。更具体一点，欲在任意两个计算量子比特间实现量子门操作，可以在图4所示结构中选择一条最短的路径，其中，量子门的数量刚好与路径中总线量子比特的数量一致。例如，若想在Q6和Q33之间实现两量子比特门，其最短的路径刚好是连接Q6和Q33的对角线，并且会经过三个总线量子比特；基于此，可以依次在Q6和Q15间、Q15和Q24间，以及Q24和Q33间进行两量子比特门操作。显然，本申请方案中计算量子比特间的连通性得到了很大的提升。同时，由于耦合量子比特的存在，可以通过调节耦合量子比特的特征频率来关掉某些耦合，因此，并不会在单量子比特门和两量子比特门操作中引入额外的串扰，从而实现了高保真度的量子门。当然，图4所示的扩展方式可以仅为一示例，实际应用中，还可以根据实际需求将超导电路结构扩展下去。
第二部分，超导电路工作原理；
为了能够更清晰地理解上述超导电路结构的工作原理，本申请方案给出超导电路结构的哈密顿量并加以分析。以图3所描述的超导电路结构为例，其哈密顿量为：
其中，前三项分别对应计算量子比特，总线量子比特，耦合量子比特，ωb，/>为相应的量子比特频率，/>为描述第i个计算(或耦合)量子比特的泡利算符，/>则为描述总线量子比特的泡利算符；后面三项依次代表每个计算量子比特与总线量子比特间的耦合(耦合强度为/>)，每个耦合量子比特与总线量子比特的耦合(耦合强度为/>)，以及每个计算量子比特与对应的耦合量子比特的耦合(耦合强度为/>)，此处耦合强度均为正值，而且在实验中通常满足/>
对(1)式做Schrieffer–Wolff变换，目的是求得引入耦合器模块后计算量子比特间产生的新的等效耦合。具体而言，采用此处s1可写为以下形式：
在超导电路实验中，可以实现以及弥散耦合条件(dispersive coupling)/>基于此，可以求得：
其中相关参数，
可见，经过Schrieffer–Wolff变换，量子比特与耦合器件间的相互作用(即(1)式中的最后两项)可以被消除掉，取而代之产生了计算量子比特与总线量子比特之间等效的耦合，即型耦合。通过对比(1)式和(3)式，可以发现在计算量子比特和总线量子比特之间引入耦合量子比特后，除了对量子比特自身的频率有了一定的修正之外，各个计算量子比特与总线量子间的有效耦合还可以被调控。更重要的一点，通过独立地调节每个耦合量子比特的频率/>且要求/>(即每一个耦合量子比特的频率都要大于总线量子比特的频率，同时也要大于与其相耦合的计算量子比特的频率)，甚至可以关掉每个计算量子比特与总线量子比特间的耦合。
最后，再进行第二次Schrieffer–Wolff变换，来获得任意两个计算量子比特间的等效耦合，从而在其之间实现两量子比特门的操作。具体而言，采用此处s2可写为以下形式：
在超导电路实验中，可以实现弥散耦合条件基于此，我们可以求得：
其中相关参数，
如(6)式所示，经过变换，最终获得了任意两个计算量子比特间的等效耦合(即(6)中最后一项)。从其耦合形式来看，可以直接用来实现两量子比特iSWAP门。具体而言，通过调控两个计算量子比特的有效频率使其共振，即然后让系统动力学演化一段时间t，系统的演化算符U为：
将(8)式改写成矩阵形式为：
当演化时间时，可以获得iSWAP门。另外，当演化时间时，便可实现/>门。由于超导电路中量子比特间的串扰可以通过调制耦合器模块得以消除，iSWAP门或/>门的保真度都会得以提升。进一步地，将iSWAP门或/>门与单比特旋转门组合起来，便可构成量子计算的通用量子门组。
第三部分，超导电路结构的实现方案；
最后，来阐述如何用超导电路基本元件(比如电容器，电感，约瑟夫森结等)来实现本申请方案超导电路结构。鉴于最终超导电路结构是基本单元的组合，因此，只需给出图3所对应的超导电路结构。对于扩展的方案(比如图4)，则可以很自然地得到，此处不再赘述。
图5为图3所展示的超导电路结构的实现方案，如图5所示，共包括17个量子比特。每个量子比特均包括一个超导量子干涉装置(通常包括两个并联的约瑟夫森结(用X号表示)，其作用时通过外加磁通可以调节量子比特的频率)与一个电容器并联而成。如图5所述，其中，最上面一行为计算量子比特Q0-Q7，虚线方框的部分对应的是耦合器模块，在耦合器模块中，包含一个总线量子比特和8个耦合量子比特c0-c7。通过调节该耦合器模块中耦合量子比特的频率，可以实现任意两个计算量子比特的耦合，进而实现高保真度的两量子比特门。此外，总线量子比特分别与各个计算量子比特，以及与耦合量子比特均通过一个独立的电容器连接，而且，计算量子比特与耦合量子比特也通过电容器耦合在一起。该超导电路结构可以用前面(1)式哈密顿量来描述，因此也遵循上面所论述的超导电路工作原理。
运用本本申请方案，能够在超导电路平台中实现量子比特间的全连通量子计算，这无疑会大大提升量子计算的效率。在该优点的基础上，本申请方案还具有如下优点：
第一，有效地解决了超导量子比特间的连通性和串扰性问题。即通过引入总线量子比特和耦合量子比特，可以在实现计算量子比特全连通的同时，有效地避免计算量子比特之间发生串扰。
第二，简易性和可扩展性强。即无论是超导电路结构的架构本身还是其电路实现方案，都非常简单。而且，本申请方案中基本组件可以全部采用超导量子比特，只需区分量子比特的功能，这样，使得超导电路芯片的制备和研发更加简易和高效。
第三，由于多量子比特间的连通性问题和串扰性问题都得以解决，所以，预期一个量子算法(任务)可以更高效地实现，从而大大提高求解问题的能力。
本发明实施例提供了一种超导量子芯片，超导量子芯片上至少形成有超导电路结构，超导电路结构包括：
至少三个计算量子比特；
总线量子比特，与计算量子比特进行连接，其中，通过总线量子比特连接的任意两个计算量子比特之间产生等效耦合；
耦合量子比特，设置于计算量子比特和总线量子比特之间，将计算量子比特与总线量子比特进行连接，用于调控计算量子比特与总线量子比特之间的耦合强度。
这里需要指出的是：以上超导量子芯片中的超导电路结构与上述结构类似，且具有同上述超导电路结构实施例相同的有益效果，因此不做赘述。对于本发明超导量子芯片实施例中未披露的技术细节，本领域的技术人员请参照上述超导结构的描述而理解，为节约篇幅，这里不再赘述。
本发明实施例提供了一种超导量子计算机，至少设置有超导量子芯片以及与超导量子芯片连接的操控和读取装置；其中，超导量子芯片上至少形成有超导电路结构，超导电路结构包括：
至少三个计算量子比特；
总线量子比特，与计算量子比特进行连接，其中，通过总线量子比特连接的任意两个计算量子比特之间产生等效耦合；
耦合量子比特，设置于计算量子比特和总线量子比特之间，将计算量子比特与总线量子比特进行连接，用于调控计算量子比特与总线量子比特之间的耦合强度。
这里需要指出的是：以上超导量子计算机中的超导电路结构与上述结构类似，且具有同上述超导电路结构实施例相同的有益效果，因此不做赘述。对于本发明超导量子计算机实施例中未披露的技术细节，本领域的技术人员请参照上述超导结构的描述而理解，为节约篇幅，这里不再赘述。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发申请中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本申请公开的技术方案所期望的结果，本文在此不进行限制。
上述具体实施方式，并不构成对本申请保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本申请的精神和原则之内所作的修改、等同替换和改进等，均应包含在本申请保护范围之内。

Claims (10)

1.一种超导电路结构，其特征在于，包括：
至少三个计算量子比特；
总线量子比特，与计算量子比特进行连接，其中，通过所述总线量子比特连接的任意两个计算量子比特之间产生等效耦合；
耦合量子比特，设置于计算量子比特和总线量子比特之间，将计算量子比特与总线量子比特进行连接，用于调控计算量子比特与总线量子比特之间的耦合强度；一个耦合量子比特对应一个计算量子比特；
所述超导电路结构还包括：第一连接件、第二连接件和第三连接件；其中，
所述总线量子比特的第一端通过所述第一连接件与计算量子比特的第一端连接，所述总线量子比特的第二端通过第二连接件与耦合量子比特的第一端连接；所述计算量子比特的第二端通过第三连接件与耦合量子比特的第二端连接。
2.根据权利要求1所述的超导电路结构，其特征在于，所述计算量子比特、总线量子比特以及耦合量子比特具有相同或者不相同的电路结构。
3.根据权利要求1或2所述的超导电路结构，其特征在于，所述总线量子比特为谐振器。
4.根据权利要求1所述的超导电路结构，其特征在于，所述总线量子比特包括超导量子干涉装置；和/或，所述计算量子比特包括超导量子干涉装置；和/或，所述耦合量子比特包括超导量子干涉装置。
5.根据权利要求4所述的超导电路结构，其特征在于，所述超导量子干涉装置包括并联的两个约瑟夫森结。
6.根据权利要求4或5所述的超导电路结构，其特征在于，
所述总线量子比特还包括第一降噪结构，用于对所述总线量子比特所处环境的电荷涨落进行降噪；和/或，
所述计算量子比特还包括第二降噪结构，用于对所述计算量子比特所处环境的电荷涨落进行降噪；和/或，
所述耦合量子比特还包括第三降噪结构，用于对所述耦合量子比特所处环境的电荷涨落进行降噪。
7.根据权利要求4或5所述的超导电路结构，其特征在于，
所述总线量子比特还包括与所述超导量子干涉装置并联的电容器，用于对所述总线量子比特所处环境的电荷涨落进行降噪；和/或，
所述计算量子比特还包括与所述超导量子干涉装置并联的电容器，用于对所述计算量子比特所处环境的电荷涨落进行降噪；和/或，
所述耦合量子比特还包括与所述超导量子干涉装置并联的电容器，用于对所述耦合量子比特所处环境的电荷涨落进行降噪。
8.根据权利要求1所述的超导电路结构，其特征在于，所述第一连接件、第二连接件和第三连接件为以下器件的其中一种：电容器、约瑟夫森结、谐振器；
其中，所述第一连接件、第二连接件和第三连接件所选用的器件相同或者不相同。
9.一种超导量子芯片，其特征在于，所述超导量子芯片上至少形成有超导电路结构，其中，所述超导电路结构包括权利要求1至8任一项所述的超导电路结构。
10.一种超导量子计算机，其特征在于，所述超导量子计算机至少设置有超导量子芯片以及与所述超导量子芯片连接的操控和读取装置；其中，所述超导量子芯片上至少形成有权利要求1至8任一项所述的超导电路结构。
CN201911346962.1A 2019-12-24 2019-12-24 一种超导电路结构及超导量子芯片、超导量子计算机 Active CN111091195B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201911346962.1A CN111091195B (zh) 2019-12-24 2019-12-24 一种超导电路结构及超导量子芯片、超导量子计算机
AU2020230228A AU2020230228B2 (en) 2019-12-24 2020-09-07 Superconducting circuit structure, superconducting quantum chip and superconducting quantum computer
JP2020153054A JP7322351B2 (ja) 2019-12-24 2020-09-11 超伝導回路構造、超伝導量子チップ及び超伝導量子コンピュータ
US17/022,175 US11769069B2 (en) 2019-12-24 2020-09-16 Superconducting circuit structure, superconducting quantum chip and superconducting quantum computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911346962.1A CN111091195B (zh) 2019-12-24 2019-12-24 一种超导电路结构及超导量子芯片、超导量子计算机

Publications (2)

Publication Number Publication Date
CN111091195A CN111091195A (zh) 2020-05-01
CN111091195B true CN111091195B (zh) 2023-11-10

Family

ID=70396772

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911346962.1A Active CN111091195B (zh) 2019-12-24 2019-12-24 一种超导电路结构及超导量子芯片、超导量子计算机

Country Status (4)

Country Link
US (1) US11769069B2 (zh)
JP (1) JP7322351B2 (zh)
CN (1) CN111091195B (zh)
AU (1) AU2020230228B2 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111931941B (zh) * 2020-07-15 2021-09-17 北京百度网讯科技有限公司 高保真度超导电路结构及超导量子芯片、超导量子计算机
CN111931350B (zh) * 2020-07-15 2021-09-07 北京百度网讯科技有限公司 超导电路中量子门的评估方法及装置、设备、存储介质
CN114720763B (zh) * 2021-01-06 2023-03-28 合肥本源量子计算科技有限责任公司 可调耦合器及其校准方法和装置、量子测控系统
CN115146778A (zh) * 2021-03-31 2022-10-04 合肥本源量子计算科技有限责任公司 待运行量子线路确定方法、装置及量子计算机操作系统
CN113033812B (zh) * 2021-04-01 2022-03-18 腾讯科技（深圳）有限公司 量子操作执行方法、装置及量子操作芯片
CN115271077A (zh) * 2021-04-30 2022-11-01 华为技术有限公司 超导量子芯片
EP4352664A1 (en) 2021-06-11 2024-04-17 Seeqc Inc. System and method of flux bias for superconducting quantum circuits
CN113642279B (zh) * 2021-10-18 2022-02-18 阿里巴巴达摩院(杭州)科技有限公司 量子比特处理方法、装置及计算机设备
CN116258112A (zh) * 2021-12-10 2023-06-13 华为技术有限公司 一种耦合器、超导量子芯片及超导量子芯片控制方法
US12118433B2 (en) 2021-12-15 2024-10-15 International Business Machines Corporation Space-saving coupler arm arrangement for superconducting qubits
EP4246384A1 (en) * 2022-03-14 2023-09-20 IQM Finland Oy Quantum processing unit
CN114943199B (zh) * 2022-05-24 2023-04-18 北京百度网讯科技有限公司 连通特征确定方法、装置、设备及存储介质
CN114938279A (zh) * 2022-06-16 2022-08-23 浪潮集团有限公司 一种基于云平台带安全认证的量子芯片eda设计方法
US12015397B2 (en) * 2022-08-18 2024-06-18 International Business Machines Corporation High connectivity parametric gate
US20240086751A1 (en) * 2022-09-09 2024-03-14 International Business Machines Corporation Multi-mode couplers for enhanced connectivity
WO2024121971A1 (ja) * 2022-12-07 2024-06-13 富士通株式会社 量子ビットデバイス、量子ビットデバイスの製造方法、および量子ビットデバイスの測定方法
CN115988952B (zh) * 2023-02-23 2024-07-05 北京百度网讯科技有限公司 远距离的超导量子比特耦合结构和超导量子芯片
CN116341454B (zh) * 2023-03-31 2024-05-28 北京百度网讯科技有限公司 超导量子芯片的耦合关断点信息生成方法、装置和介质
CN117669755B (zh) * 2024-01-31 2024-05-14 山东云海国创云计算装备产业创新中心有限公司 超导量子芯片及控制cz门保真度的方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015165623A (ja) * 2014-03-03 2015-09-17 日本電信電話株式会社 イジング型相互作用発生装置
CN108038549A (zh) * 2017-12-05 2018-05-15 姜年权 一种通用量子计算机中央处理器及其操纵方法
US10235635B1 (en) * 2017-10-19 2019-03-19 International Business Machines Corporation Capacitively-shunted asymmetric DC-SQUID for qubit readout and reset
CN109784493A (zh) * 2018-11-19 2019-05-21 中国科学技术大学 相邻比特耦合强度可调的超导量子比特结构
CN109784492A (zh) * 2018-11-19 2019-05-21 中国科学技术大学 可扩展的超导量子比特结构
CN109840596A (zh) * 2018-11-19 2019-06-04 中国科学技术大学 可扩展的超导量子比特结构
WO2019179741A1 (en) * 2018-03-23 2019-09-26 International Business Machines Corporation Reducing qubit frequency collisions through lattice design
CN110383485A (zh) * 2017-03-07 2019-10-25 国际商业机器公司 基于两个耦合的不同transmon的弱可调的量子比特
CN110472740A (zh) * 2019-08-13 2019-11-19 北京百度网讯科技有限公司 一种超导电路结构及超导量子芯片、超导量子计算机

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7613764B1 (en) * 2004-03-26 2009-11-03 D-Wave Systems Inc. Methods for quantum processing
US10037493B2 (en) * 2013-10-22 2018-07-31 D-Wave Systems Inc. Universal adiabatic quantum computing with superconducting qubits
US9501748B2 (en) * 2014-11-04 2016-11-22 Northrop Grumman Systems Corporation Mixed coupling between a qubit and resonator
US10042805B2 (en) 2016-01-21 2018-08-07 Northrop Grumman Systems Corporation Tunable bus-mediated coupling between remote qubits
US10074792B1 (en) * 2017-03-10 2018-09-11 Northrop Grumman Systems Corporation ZZZ coupler for superconducting qubits
US10540604B1 (en) * 2018-05-15 2020-01-21 Rigetti & Co, Inc. Operating a quantum processor having a three-dimensional device topology
US10423888B1 (en) * 2018-06-07 2019-09-24 International Business Machines Corporation Frequency allocation in multi-qubit circuits
US10997520B2 (en) * 2019-03-05 2021-05-04 International Business Machines Corporation Single-cycle operations using controllably mediated exchange-type interactions between qubits

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015165623A (ja) * 2014-03-03 2015-09-17 日本電信電話株式会社 イジング型相互作用発生装置
CN110383485A (zh) * 2017-03-07 2019-10-25 国际商业机器公司 基于两个耦合的不同transmon的弱可调的量子比特
US10235635B1 (en) * 2017-10-19 2019-03-19 International Business Machines Corporation Capacitively-shunted asymmetric DC-SQUID for qubit readout and reset
CN108038549A (zh) * 2017-12-05 2018-05-15 姜年权 一种通用量子计算机中央处理器及其操纵方法
WO2019179741A1 (en) * 2018-03-23 2019-09-26 International Business Machines Corporation Reducing qubit frequency collisions through lattice design
CN109784493A (zh) * 2018-11-19 2019-05-21 中国科学技术大学 相邻比特耦合强度可调的超导量子比特结构
CN109784492A (zh) * 2018-11-19 2019-05-21 中国科学技术大学 可扩展的超导量子比特结构
CN109840596A (zh) * 2018-11-19 2019-06-04 中国科学技术大学 可扩展的超导量子比特结构
CN110472740A (zh) * 2019-08-13 2019-11-19 北京百度网讯科技有限公司 一种超导电路结构及超导量子芯片、超导量子计算机

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Device challenges for near term superconducting quantum processors: frequency collisions;Markus Brink 等;《 2018 IEEE International Electron Devices Meeting (IEDM)》;20190117;第1-3页 *
利用耦合超导量子比特实现受控U门;郑海兰等;《长沙理工大学学报(自然科学版)》;20100628;第07卷(第02期);第69-74页 *
基于约瑟夫森结的超导量子芯片进展概述;余玄等;《计算机工程》;20181215(第12期);第39-44+51页 *

Also Published As

Publication number Publication date
JP2021103510A (ja) 2021-07-15
AU2020230228A1 (en) 2021-07-08
JP7322351B2 (ja) 2023-08-08
US20210192380A1 (en) 2021-06-24
AU2020230228B2 (en) 2021-09-30
US11769069B2 (en) 2023-09-26
CN111091195A (zh) 2020-05-01

Similar Documents

Publication Publication Date Title
CN111091195B (zh) 一种超导电路结构及超导量子芯片、超导量子计算机
CN110738320B (zh) 一种超导电路结构及超导量子芯片、超导量子计算机
US10353844B2 (en) Tunable bus-mediated coupling between remote qubits
CN111523672B (zh) 一种包含多个耦合器件的超导电路架构及超导量子芯片
DE112019005335T5 (de) Gestapelte 3d-integrierte schaltkreise mit funktionsblöcken, konfiguriert zum beschleunigen des rechnens in einem künstlichen neuronalen netz (knn)
KR20170044137A (ko) 조정가능한 트랜스몬 회로 어셈블리
CN104077427A (zh) 跨时钟域的时钟树构建方法和系统、集成电路及制造方法
CN103582949A (zh) 用于量子信息处理的固定耦合量子系统的模块化阵列
CN108038549B (zh) 一种通用量子计算机中央处理器及其操纵方法
Bajec et al. The ternary quantum-dot cell and ternary logic
Lawler Covering problems: Duality relations and a new method of solution
Su et al. Flexspin: A scalable CMOS Ising machine with 256 flexible spin processing elements for solving complex combinatorial optimization problems
CN109583133B (zh) 一种x结构下基于多阶段转换和遗传操作的粒子群优化斯坦纳最小树构造方法
Zhao et al. Analog integrated circuit topology synthesis with deep reinforcement learning
JP2023531861A (ja) ２接合超伝導キュービット間のｚｚ相互作用の抑制を容易にする量子デバイス
US11429887B2 (en) Tunable current-mirror qubit system
CN116579434B (zh) 一种双量子比特大范围可调耦合结构、方法及存储介质
CN109740763B (zh) 一种量子线路近邻化二维网格形态选择方法
Xu et al. Universal computation in a simplified brownian cellular automaton with von neumann neighborhood
Chen et al. Recursive methods for synthesizing permutations on limited-connectivity quantum computers
CN115934032B (zh) 行波进位加法器、进位选择加法器及多级进位选择加法器
Bajec et al. Towards multi-state based computing using quantum-dot cellular automata
US11664804B1 (en) XX coupler for persistent current qubits
Benschop Associative digital network theory: an associative algebra approach to logic, arithmetic and state machines
CN116155335A (zh) 一种波束赋形的数据处理系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant