CN116258112A - 一种耦合器、超导量子芯片及超导量子芯片控制方法 - Google Patents
一种耦合器、超导量子芯片及超导量子芯片控制方法 Download PDFInfo
- Publication number
- CN116258112A CN116258112A CN202111505490.7A CN202111505490A CN116258112A CN 116258112 A CN116258112 A CN 116258112A CN 202111505490 A CN202111505490 A CN 202111505490A CN 116258112 A CN116258112 A CN 116258112A
- Authority
- CN
- China
- Prior art keywords
- qubit
- coupling strength
- nanowire
- frequency
- coupler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/14—Details relating to CAD techniques related to nanotechnology
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2113/00—Details relating to the application field
- G06F2113/18—Chip packaging
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Artificial Intelligence (AREA)
- Geometry (AREA)
- Computational Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Data Mining & Analysis (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
本申请实施例提供一种耦合器、超导量子芯片及超导量子芯片控制方法,涉及量子计算技术领域。超导量子芯片包括第一量子比特、第二量子比特和耦合器;耦合器中的纳米线跨子与控制单元耦合;纳米线跨子与第一量子比特之间存在第一耦合强度,纳米线跨子与第二量子比特之间存在第二耦合强度;第一量子比特与第二量子比特之间存在第四耦合强度;耦合器中的纳米线跨子可以基于电压信号调节纳米线跨子的频率,以使第三耦合强度(即第一耦合强度与第二耦合强度形成的耦合强度)与第四耦合强度形成的总耦合强度为零。如此,可以实现灵活控制相邻量子比特之间的耦合关断。同时,电压调节频率的操控方式还可以减少超导量子芯片的片上直流串扰。
Description
技术领域
本申请实施例涉及量子计算技术领域,尤其涉及一种耦合器、超导量子芯片及超导量子芯片控制方法。
背景技术
量子计算是一种遵循量子力学规律调控量子信息单元进行计算的新型计算模式。由于量子力学叠加性的存在,某些已知的量子算法在处理问题时速度要快于传统的通用计算机,在国防、金融等领域都有巨大的应用潜力。
超导量子计算的核心部件是超导量子芯片。如图1所示。当前主流的超导量子芯片一般由控制线XY、读出(readout)线、读出腔(resonator)及量子比特(例如图1中的Q1-Q5)构成。量子比特排布在芯片平面内,相邻的量子比特(例如,量子比特Q1和量子比特Q2)由于位置比较靠近,所以会存在一定的耦合无法关断,这样会造成能量泄露,导致量子比特保存量子信息的时间减少,影响超导量子芯片的性能。
有鉴于此,如何控制超导量子芯片中相邻的量子比特之间耦合的关断,以减小能量泄露,提升超导量子芯片的性能,是一个亟待解决的问题。
发明内容
本申请提供一种耦合器、超导量子芯片及超导量子芯片控制方法,用以对超导量子芯片中的相邻量子比特间的耦合进行关断控制。
第一方面,本申请实施例提供一种耦合器,应用于超导量子芯片,该超导量子芯片包括第一量子比特和第二量子比特,该超导量子芯片还包括该耦合器;其中,耦合器包括纳米线跨子和控制单元,纳米线跨子与控制单元耦合;纳米线跨子与第一量子比特之间存在第一耦合强度,纳米线跨子与第二量子比特之间存在第二耦合强度,第一耦合强度与第二耦合强度形成第三耦合强度;第一量子比特与第二量子比特之间存在第四耦合强度;控制单元可以用于向纳米线跨子输入电压信号;纳米线跨子可以用于接收电压信号,并基于电压信号调节纳米线跨子的频率,以使第三耦合强度与第四耦合强度形成的总耦合强度为零。
在本申请实施例中,通过在超导量子芯片中的两个量子比特中设置耦合器,且该耦合器包括纳米线跨子和控制单元,耦合器可以通过控制单元输入的电压信号调节纳米线跨子的频率,从而实现灵活控制相邻量子比特之间的耦合关断,可以减少超导量子芯片的片上直流串扰。并且,纳米线跨子受外界电荷噪声的影响较小,性能更加稳定、可靠性更高,从而使得耦合器对相邻量子比特之间的耦合关断的控制更可靠。
在一种可能的设计中,上述第三耦合强度的大小可以是根据第一量子比特的频率、第二量子比特的频率以及纳米线跨子的频率确定的。在该设计中,由于第三耦合强度的大小是根据第一量子比特的频率、第二量子比特的频率以及纳米线跨子的频率确定的,因而可以通过调节第一量子比特的频率、第二量子比特的频率以及纳米线跨子的频率中的至少一项,来控制第一量子比特和第二量子比特之间耦合关断,有效实现对相邻量子比特间的耦合关断灵活控制。
在一种可能的设计中,纳米线跨子包括纳米线结和第一电容Cc,纳米线结与第一电容Cc并联。在该设计中,通过将纳米线结和电容并联,得到纳米线跨子,使得纳米线跨子受外界电荷噪声的影响较小,从而使得纳米线跨子的性能稳定,进而使得耦合器对相邻量子比特之间的耦合关断的控制更可靠。
在一种可能的设计中,上述耦合器还包括耦合结构,纳米线跨子可通过耦合结构与第一量子比特和第二量子比特分别耦合;其中,耦合结构包括电容器件、电感器件和谐振腔器件中的至少一项。
在该设计中,纳米线跨子通过耦合结构与第一量子比特和第二量子比特分别耦合,可以实现对相邻量子比特间的耦合强度关断的灵活调节,且可以实现对相邻量子比特间的耦合强度完全关断。
在一种可能的设计中,纳米线跨子用于基于电压信号调节纳米线跨子的频率时,具体用于:基于电压信号调节纳米线跨子的频率,以使纳米线跨子的频率达到稳定点,稳定点为纳米线跨子的频率随电压信号变化的拐点。
在该设计中,纳米线跨子基于电压信号调节纳米线跨子的频率,可以使纳米线跨子的频率达到纳米线跨子的频率随电压信号变化的拐点,在拐点处纳米线跨子的频率和性能较稳定,使得对相邻量子比特间的耦合强度关断控制更加可靠。
需要说明的是,上述耦合结构可以有多种实施方式,包括但不限于以下方式:
实施方式1,耦合结构包括第二电容C12、第三电容C1c和第四电容C2c;其中,第一量子比特和第二量子比特通过第二电容C12耦合;纳米线跨子通过第三电容C1c与第一量子比特耦合;纳米线跨子通过第四电容C2c与第二量子比特耦合。
相应的,在实施方式1中,第三耦合强度与第四耦合强度形成的总耦合强度可以满足如下公式:
1/Δ=(1/Δ1+1/Δ2)/2;
1/∑=(1/∑1+1/∑2)/2;
Δ1=ω1-ωc,Δ2=ω2-ωc;
∑1=ω1+ωc,∑2=ω2+ωc;
η=(C1c*C2c)/(C12*Cc);
其中,g1为第三耦合强度与第四耦合强度形成的总耦合强度,ωc为纳米线跨子的频率,ω1为第一量子比特的频率,ω2为第二量子比特的频率,C12为第二电容C12的电容值,C1c为第三电容C1c的电容值,C2c为第四电容C2c的电容值;Cc为第一电容Cc的电容值。
在实施方式1中,第一量子比特和第二量子比特通过第二电容C12间接耦合;以及纳米线跨子通过第三电容C1c与第一量子比特耦合,纳米线跨子通过第四电容C2c与第二量子比特耦合。第二电容C12、第三电容C1c和第四电容C2c构成的耦合结构,可以使得相邻量子比特间的耦合完全关断。并且使得耦合结构的结构简单,可以有效降低耦合器的电路复杂度。
实施方式2,耦合结构包括第三电容C1c、第四电容C2x、第一谐振腔、第五电容C3c和第六电容C4c;其中,第一谐振腔的一端与第五电容C3c连接,另一端与第六电容C4c连接;第一量子比特通过第五电容C3c与第一谐振腔耦合,形成第五耦合强度;第二量子比特通过第六电容C4c与第一谐振腔耦合,形成第六耦合强度;第五耦合强度和第六耦合强度形成第四耦合强度;纳米线跨子通过第三电容C1c与第一量子比特耦合;纳米线跨子通过第四电容C2c与第二量子比特耦合。
相应的,在实施方式2中,第四耦合强度的大小可以是根据第一量子比特的频率、第二量子比特的频率以及第一谐振腔的频率确定的。
示例性的,在实施方式2中,第三耦合强度与第四耦合强度形成的总耦合强度可以满足如下公式:
其中,g2为第三耦合强度与第四耦合强度形成的总耦合强度,g1+为第五耦合强度,g2+为第六耦合强度,g1-为第一耦合强度,g2-为第二耦合强度;ω1为第一量子比特的频率,ω2为第二量子比特的频率,ω+为第一谐振腔的频率,ω-为纳米线跨子的频率。
在实施方式2中,耦合结构包括谐振腔器件,即使相邻量子比特相隔较远,通过该耦合结构,仍能实现量子比特间的间接耦合,从而可以实现对相邻量子比特间的耦合完全关断控制。并且谐振腔器件的形状与尺寸的设计较为灵活,有效提升耦合器设计的灵活度。
一种可能的实现方式中,上述第一量子比特和/或第二量子比特可以包括第七电容和超导量子干涉仪SQUID,第七电容与SQUID并联。相应的,第一量子比特的频率可随第一量子比特中的SQUID的磁场能量变化,第二量子比特的频率可随第二量子比特中的SQUID的磁场能量变化。
在该设计中,可以通过调节量子比特中的SQUID的磁场能量,来调节量子比特的频率,从而实现对相邻量子比特间的耦合关断控制。
在一种可能的设计中,耦合器还包括第八电容,纳米线跨子通过第八电容与控制单元耦合。在该设计中,纳米线跨子和控制单元通过电容间接耦合,从而可以解决超导量子芯片的电流串扰的问题,有效提升超导量子芯片的性能。
在一种可能的设计中,控制单元为电压源。在该设计中,将控制单元设计为可输出电压信号的电压源,使得控制单元实现简单,从而有效降低耦合器的电路实现的复杂度。
第二方面,本申请实施例还提供了一种超导量子芯片控制方法,该方法可以应用于超导量子芯片中的耦合器,超导量子芯片还包括第一量子比特、第二量子比特;其中,耦合器包括纳米线跨子;纳米线跨子与第一量子比特之间存在第一耦合强度,纳米线跨子与第二量子比特之间存在第二耦合强度,第一耦合强度与第二耦合强度形成第三耦合强度;第一量子比特与第二量子比特之间存在第四耦合强度;在该方法中:耦合器可以确定电压信号,并基于电压信号调节纳米线跨子的频率,以使第三耦合强度与第四耦合强度形成的总耦合强度为零。
通过上述方法,超导量子芯片中的耦合器可以基于电压信号调节其包含的纳米线跨子的频率,以使耦合器中的纳米线跨子与相邻量子比特之间耦合最终形成的第三耦合强度(即第一耦合强度和第二耦合强度形成的第三耦合强度)与相邻量子比特间存在的第四耦合强度形成的总耦合强度为零,从而实现灵活控制相邻量子比特之间的耦合关断,可以减少超导量子芯片的片上直流串扰。并且,纳米线跨子受外界电荷噪声的影响较小,性能更加稳定、可靠性更高,从而使得耦合器对相邻量子比特之间的耦合关断的控制更可靠。
在一种可能的设计中,耦合器基于电压信号调节纳米线跨子的频率,包括:基于电压信号调节纳米线跨子的频率,以使纳米线跨子的频率达到稳定点,稳定点为纳米线跨子的频率随电压信号变化的拐点。
在该设计中,耦合器基于电压信号调节纳米线跨子的频率,可以使纳米线跨子的频率达到纳米线跨子的频率随电压信号变化的拐点,在拐点处纳米线跨子的频率和性能较稳定,使得对相邻量子比特间的耦合强度关断控制更加可靠。
第三方面,本申请实施例还提供了一种超导量子芯片。示例性的,该超导量子芯片包括第一量子比特、第二量子比特和如上述第一方面或第一方面中任一项可能的设计所述的耦合器。由于耦合器具有上述第一方面中任一可能设计可以带来的技术效果,因此这里的超导量子芯片也具有上述第一方面中任一可能设计可以带来的技术效果。
附图说明
图1为一种超导量子芯片的结构示意图;
图2为另一种超导量子芯片的结构示意图;
图3为另一种超导量子芯片的结构示意图;
图4A为另一种超导量子芯片的结构示意图;
图4B为超导量子芯片中相邻量子比特的耦合开关示意图;
图5为本申请实施例适用的一种可能的系统架构示意图;
图6为本申请实施例提供的一种超导量子芯片的结构示意图;
图7为本申请实施例提供的耦合器和量子比特的排列情况示意图;
图8为本申请实施例提供的量子比特的结构示意图;
图9为本申请实施例提供的耦合器中的纳米线跨子的结构示意图;
图10为本申请实施例提供的另一种超导量子芯片的结构示意图;
图11为本申请实施例提供的耦合器与量子比特的耦合情况的示意图之一;
图12为本申请实施例中第三耦合强度和第四耦合强度形成的总耦合强度随量子比特的频率变化的趋势示意图之一;
图13为本申请实施例提供的耦合器与量子比特的耦合情况的示意图之二;
图14为本申请实施例中第三耦合强度和第四耦合强度形成的总耦合强度随量子比特的频率变化的趋势示意图之二;
图15为本申请实施例提供的一种超导量子芯片的控制方法的流程示意图。
具体实施方式
首先,对本申请实施例中涉及的部分用语进行解释说明,以便于理解。
1)约瑟夫森结(Josephson Junction),或称为超导隧道结,约瑟夫森结由二个互相微弱连接的超导体组成,而这个微弱连接的组成结构可以是一个薄的绝缘层、一小段非超导金属或者是可弱化接触点超导性的狭窄部分。
2)超导量子干涉仪(Superconducting Quantum Interference Devices,SQUID),SQUID由两个约瑟夫森结并联组成,实质是一种将磁通转化为电压的磁通传感器。
3)跨子(Transmon)量子比特:是通过电容与SQUID并联形成的量子比特,下文简称“量子比特”。
4)纳米线结(Nanowire Junction),在纳米线表层生长一层金属铝膜,然后把铝膜中间完全刻断分割成两块,两块铝之间互相只能通过纳米线连接起来。由于低温下铝会变成超导体,所以这种特殊结构等效于一个约瑟夫森结。
5)纳米线跨子(Nanowire Transmon),是将纳米线结与电容并联形成的结构。
6)可调耦合器(Tunable Coupler),在超导量子芯片中,相邻的量子比特由于位置比较靠近,所以存在一定的耦合无法关断。为了完全关闭这种残余耦合,会在量子比特之间加入一个可调耦合器,可调耦合器充当“开关”的作用,可通过信号控制打开或关断相邻比特的耦合,下文简称“耦合器”。
7)本申请实施例中的术语“多个”是指两个或两个以上。“和/或”,描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B的情况,其中A,B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达,是指的这些项中的任意组合,包括单项(个)或复数项(个)的任意组合。例如,a,b,或c中的至少一项(个),可以表示:a,b,c,a和b,a和c,b和c,或a和b和c。
以及,在本申请实施例的描述中,以下,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。
为了实现对超导量子芯片中相邻量子比特之间耦合的关断控制,一些实施方案中,可通过在相邻量子比特间设置一个可调耦合器来控制相邻量子比特之间耦合的关断。
图2示出了一种可调耦合器在超导量子芯片中的设置示意图,在图2中可调耦合器C可以通过直流偏置(Flux Bias)线接收控制信号,并根据控制信号控制量子比特Q1和量子比特Q2之间的耦合关断。
图3示出了另一种可调耦合器在超导量子芯片中的设置示意图,在图3中可调耦合器C可以通过直流控制(fc)线接收控制信号,并根据控制信号控制量子比特Q1和量子比特Q2之间的耦合关断。
其中,图2和图3使用的可调耦合器C本质就是一个Transmon量子比特,所以量子比特Q1和量子比特Q2与耦合器之间也存在一定的耦合强度。因此,图2和图3中是利用各量子比特与耦合器之间的耦合与相邻量子比特间直接的耦合相互抵消,从而实现控制相邻量子比特间耦合的关断。但是,该方案中需要用直流偏置线控制频率从而操控耦合,在量子比特数量较多的情况下,会存在直流串扰。
请参见图4A,另一些技术方案中,采用纳米线结作为耦合器,通过调节纳米线结的频率,来控制量子比特Q1与量子比特Q2之间的耦合关断。但纳米线结受电荷噪声影响较大,容易造成退相干可靠性差(即使量子比特失去量子特征),且耦合无法完全关断(如图4B所示)。
综上所述,上述技术方案中,耦合器采用直流偏置线控制相邻量子比特间的耦合关断,会导致超导量子芯片存在较大的直流串扰,或者,耦合器受电荷噪声影响大,存在退相干可靠性差,耦合无法完全关断的问题。
有鉴于此,本申请实施例提供一种耦合器,该耦合器可以应用于超导量子芯片,该超导量子芯片包括第一量子比特和第二量子比特,该超导量子芯片还包括该耦合器;其中,耦合器包括纳米线跨子和控制单元,纳米线跨子与控制单元耦合;纳米线跨子与第一量子比特之间存在第一耦合强度,纳米线跨子与第二量子比特之间存在第二耦合强度,第一耦合强度与第二耦合强度形成第三耦合强度;第一量子比特与第二量子比特之间存在第四耦合强度;控制单元可以用于向纳米线跨子输入电压信号;纳米线跨子可以用于接收电压信号,并基于电压信号调节纳米线跨子的频率,以使第三耦合强度与第四耦合强度形成的总耦合强度为零。如此,该耦合器可以通过控制单元输入的电压信号调节纳米线跨子的频率,从而实现灵活控制相邻量子比特之间的耦合关断,可以减少超导量子芯片的片上直流串扰。并且,纳米线跨子受外界电荷噪声的影响较小,性能更加稳定、可靠性更高,从而使得耦合器对相邻量子比特之间的耦合关断的控制更可靠。
下面介绍本申请实施例适用的系统架构。
图5示出了本申请实施例可适用的一种超导量子计算系统,该系统包括微波测控仪器、微波线缆、制冷机和封装盒。其中,封装盒用于封装超导量子芯片。制冷机用于产生低温环境,从而可以将封装盒放在制冷机产生的低温环境中,从而减少温度造成的超导量子芯片中的量子比特失效的情况。微波测控仪器用于通过微波线缆向超导量子芯片传递能量,实现对量子比特的控制;或者发射相应的控制信号,控制制冷机调节温度。示例性的,微波测控仪器可以是室温测控系统。
图6示出了本申请实施例提供的超导量子芯片的一种可能的结构示意图,该超导量子芯片600包括第一量子比特601、第二量子比特602和耦合器603。
其中,耦合器603包括纳米线跨子6031和控制单元6032,纳米线跨子6031与控制单元6032耦合;纳米线跨子6031与第一量子比特601之间存在第一耦合强度,纳米线跨子6031与第二量子比特602之间存在第二耦合强度,第一耦合强度与第二耦合强度形成第三耦合强度。且第一量子比特601和第二量子比特602是超导量子芯片600中相邻的量子比特,第一量子比特与第二量子比特之间存在第四耦合强度。
控制单元6032可以向纳米线跨子6031输入电压信号;从而纳米线跨子6031接收到该电压信号,可以基于电压信号调节纳米线跨子6031的频率,以使第三耦合强度与第四耦合强度形成的总耦合强度为零。如此,可以实现灵活控制相邻量子比特之间的耦合关断,可以减少超导量子芯片的片上直流串扰。并且,纳米线跨子受外界电荷噪声的影响较小,性能更加稳定、可靠性更高,从而使得耦合器对相邻量子比特之间的耦合关断的控制更可靠。
需要说明的是,上述耦合器603、第一量子比特601和第二量子比特602之间的耦合方式有多种,包括但不限于以下方式:
方式1,一维结构。
如图7中的(a)所示,耦合器603为椭圆形,量子比特为圆形。耦合器603仅与左右相邻的量子比特耦合,形成一维结构。
方式2,二维结构。
如图7中的(b)所示,耦合器603为椭圆形,量子比特为圆形。耦合器603与四周的量子比特均有耦合,形成二维结构。
下面介绍超导量子芯片600中的各个元件的可能的结构。
1、第一量子比特601和/或第二量子比特602。
图8示出了第一量子比特601可能的结构示意图。在图8中,上述第一量子比特601包括第七电容和SQUID,第七电容与SQUID并联。也就是说,第一量子比特601是第七电容与SQUID并联得到的。
需要说明的是,第一量子比特601和第二量子比特602的结构相同,第二量子比特602的结构请参见第一量子比特601的结构,这里不再重复赘述。
2、耦合器603。
(1)耦合器603中的控制单元6032。
需要说明的是,控制单元6032是用于输出电压信号的元件。
在一种可能的实施方式中,控制单元6032可以为电压源。如此,使得控制单元实现简单,从而有效降低耦合器的电路实现的复杂度。
(2)耦合器603中的纳米线跨子6031。
图9示出了纳米线跨子6031可能的一种结构示意图。在图9中,上述纳米线跨子6031包括纳米线结和第一电容Cc,纳米线结与第一电容Cc并联。也就是说,纳米线跨子6031是通过将纳米线结和电容并联得到的。其中,第一电容Cc的电容值可以大于预设值。如此,纳米线结和电容值较大的电容并联得到纳米线跨子,受外界电荷噪声的影响较小,性能稳定,进而使得耦合器对相邻量子比特之间的耦合关断的控制更可靠。
在一种可能的实施方式中,耦合器603还可以包括第八电容,从而纳米线跨子6031可以通过第八电容与控制单元6032耦合。如此,纳米线跨子和控制单元通过电容间接耦合,从而可以解决超导量子芯片的电流串扰的问题,有效提升超导量子芯片的性能。
可选的,请参见图10,上述耦合器603还可以包括耦合结构6033,纳米线跨子6031可以通过耦合结构6033与第一量子比特601和第二量子比特602分别耦合;且第一量子比特601和第二量子比特602也可以通过耦合结构6033间接耦合。如此,可以实现对相邻量子比特间的耦合强度关断的灵活调节,且可以实现对相邻量子比特间的耦合强度完全关断。
其中,耦合结构6033可以包括电容器件、电感器件和谐振腔器件中的至少一项,本申请实施例不作具体的限制。其中,谐振腔器件可以由电容器件和/或电感器件组成,本申请实施例不作具体的限制。
需要说明的是,上述耦合结构6033有多种实施方式,下面结合具体的示例进行说明。
实施例1
请参见图11,耦合结构6033包括第二电容C12、第三电容C1c和第四电容C2c;其中,第一量子比特601和第二量子比特602通过第二电容C12耦合,形成第四耦合强度;纳米线跨子6031通过第三电容C1c与第一量子比特601耦合,形成第一耦合强度;纳米线跨子6031通过第四电容C2c与第二量子比特602耦合,形成第二耦合强度;第一耦合强度和第二耦合强度形成第三耦合强度。
由于第一耦合强度和第二耦合强度可以形成第三耦合强度,因此,第三耦合强度的大小可以根据第一量子比特601的频率、第二量子比特602的频率以及纳米线跨子6031的频率确定。
在图11中,示例性的,第三耦合强度可以满足如下公式:
g3=g1*g2/2*(1/Δ1+1/Δ2);
Δ1=ω1-ωc;
Δ2=ω1-ωc;
其中,ω1是第一量子比特601的频率,ω2是第二量子比特602的频率,ωc是纳米线跨子6031的频率;g1是第一耦合强度的大小,g2是第二耦合强度大小,g3是第三耦合强度大小。
相应的,第三耦合强度与第四耦合强度形成的总耦合强度可以满足如下公式:
1/Δ=(1/Δ1+1/Δ2)/2;
1/∑=(1/∑1+1/∑2)/2;
Δ1=ω1-ωc,Δ2=ω2-ωc;
∑1=ω1+ωc,∑2=ω2+ωc;
η=(C1c*C2c)/(C12*Cc);
其中,gf1为第三耦合强度与第四耦合强度形成的总耦合强度,ωc为纳米线跨子6031的频率,ω1为第一量子比特601的频率,ω2为第二量子比特602的频率,C12为第二电容C12的电容值,C1c为第三电容C1c的电容值,C2c为第四电容C2c的电容值;Cc为第一电容Cc的电容值。
由上述公式可知,第三耦合强度是根据纳米线跨子6031的频率ωc、第一量子比特601的频率ω1和第二量子比特602的频率ω2确定的,因此可以通过调节纳米线跨子6031的频率ωc、第一量子比特601的频率ω1和第二量子比特602的频率ω2中,来控制第三耦合强度与第四耦合强度形成的总耦合强度为零,从而有效实现对相邻量子比特间的耦合关断灵活控制。
请继续参见图11,控制单元6032以电压源Vg为例,电压源Vg通过第八电容与纳米线跨子6031间接耦合,进而电压源Vg可以向纳米线跨子6031输入电压信号,从而纳米线跨子6031可以基于该电压信号,调节纳米线跨子6031的频率,以使第三耦合强度与第四耦合强度形成的总耦合强度为零,实现对相邻量子比特间的耦合关断灵活控制。
在一种可能的实施方式中,纳米线跨子6031可以基于电压信号调节纳米线跨子6031的频率,在纳米线跨子6031的频率达到稳定点之后,再调节第一量子比特601的频率ω1和第二量子比特602的频率ω2,以使第三耦合强度与第四耦合强度形成的总耦合强度为零。其中,稳定点即为纳米线跨子6031的频率随上述电压信号变化的拐点。如此,在拐点处纳米线跨子6031的频率和性能较稳定,使得对相邻量子比特间的耦合强度关断控制更加可靠。
在一种可能的实施方式中,第一量子比特601的频率可以随第一量子比特601中的SQUID的磁场能量变化,第二量子比特602的频率可以随第二量子比特602中的SQUID的磁场能量变化。其中,磁场能量可以是等效约瑟夫能。相应的,可以将第一量子比特601和第二量子比特602分别连接磁通控制线,通过磁通控制线调节第一量子比特601中的SQUID的等效约瑟夫能,改变第一量子比特601的能量,从而调节第一量子比特601的频率;以及,通过磁通控制线调节第二量子比特602中的SQUID的等效约瑟夫能,改变第二量子比特602的能量,从而调节第二量子比特602的频率。如此,通过调节第一量子比特601的频率或第二量子比特602的频率,可以实现对相邻量子比特间的耦合关断控制。其中,磁通控制线例如可以是图2中的直流偏置(Flux Bias)线,或者,可以是图3中的直流控制(fc)线。
示例性的,纳米线跨子6031中的第一电容Cc、第一量子比特601中的电容C1和第二量子比特602中的电容C2均以100fF为例,耦合结构6033中的第二电容C12以0.02fF为例,耦合结构6033中的第三电容C1c和第四电容C2c以1fF为例,纳米线跨子6031对应的稳定点的频率ωc以5.1GHz为例,且第一量子比特601的频率ω1与第二量子比特602的频率ω2相等。第三耦合强度与第四耦合强度形成的总耦合强度g1随第一量子比特601的频率ω1或第二量子比特602的频率ω2的变化趋势可以如图12所示,由图12可知,通过将第一量子比特601的频率ω1和第二量子比特602的频率ω2调节为4.16GHz,就可以使第三耦合强度与第四耦合强度形成的总耦合强度g1为零,从而实现相邻量子比特之间的耦合完全关断。
需要说明的是,第一量子比特601的频率ω1和第二量子比特602的频率ω2的具体取值可以相同或不同,上述示例仅仅是举例,并非限定。也就是说,在调节第一量子比特601的频率ω1和第二量子比特602的频率ω2时,可以将第一量子比特601的频率ω1和第二量子比特602的频率ω2调节为相同或不同,本申请实施例不作具体的限定。
在实施例1中,第二电容C12、第三电容C1c和第四电容C2c构成了耦合结构6033,进而第一量子比特601和第二量子比特602可以通过第二电容C12间接耦合;以及纳米线跨子6031通过第三电容C1c与第一量子比特601耦合,纳米线跨子6031通过第四电容C2c与第二量子比特602耦合。如此,可以使得相邻量子比特间的耦合完全关断。并且耦合结构的结构简单,有效降低耦合器的电路复杂度。
实施例2
请参见图13,耦合结构6033可以包括第三电容C1c、第四电容C2c、第一谐振腔、第五电容C3c和第六电容C4c;其中,第一谐振腔的一端与第五电容C3c连接,另一端与第六电容C4c连接;第一量子比特601通过第五电容C3c与第一谐振腔耦合,形成第五耦合强度;第二量子比特602通过第六电容C4c与第一谐振腔耦合,形成第六耦合强度;第五耦合强度和第六耦合强度形成第四耦合强度;纳米线跨子6031通过第三电容C1c与第一量子比特601耦合,形成第一耦合强度;纳米线跨子6031通过第四电容C2c与第二量子比特602耦合,形成第二耦合强度;第一耦合强度和第二耦合强度形成第三耦合强度。
图13中,第四耦合强度的大小可以是根据第一量子比特601的频率、第二量子比特602的频率以及第一谐振腔的频率确定的。示例性的,第四耦合强度可以满足如下公式:
其中,ω1为所述第一量子比特601的频率,ω2为所述第二量子比特602的频率,ω+为所述谐振腔的频率,g1+为所述第五耦合强度,g2+为所述第六耦合强度,g4为所述第四耦合强度。
相应的,第三耦合强度与第四耦合强度形成的总耦合强度可以满足如下公式:
其中,gf2为第三耦合强度与第四耦合强度形成的总耦合强度,g1+为第五耦合强度,g2+为第六耦合强度,g1-为第一耦合强度,g2-为第二耦合强度;ω1为第一量子比特601的频率,ω2为第二量子比特602的频率,ω+为第一谐振腔的频率,ω-为纳米线跨子6031的频率。
示例性的,第一谐振腔的频率ω+以7GHz为例,第五耦合强度g1+和第六耦合强度g2+以135MHz为例,第一耦合强度g1-和第二耦合强度g2-以95MHz为例,纳米线跨子6031对应的稳定点的频率ωc以5.1GHz为例,且第一量子比特601的频率ω1以5.5GHz为例。第三耦合强度与第四耦合强度形成的总耦合强度g2随第二量子比特602的频率ω2的变化趋势可以如图14所示,由图14可知,通过将第二量子比特602的频率ω2调节为6.07GHz,就可以使第三耦合强度与第四耦合强度形成的总耦合强度g2为零,从而实现相邻量子比特之间的耦合完全关断。
在实施例2中,通过在耦合结构中设置谐振腔器件,即使相邻量子比特相隔较远,通过该耦合结构,仍能实现量子比特间的间接耦合,从而可以实现对相邻量子比特间的耦合完全关断控制。并且谐振腔器件的形状与尺寸的设计较为灵活,有效提升耦合器设计的灵活度。
下面介绍本申请实施例提供的超导量子芯片控制方法。
图15示出了本申请实施例提供的一种超导量子芯片控制方法的流程示意图,该方法可以应用于图6所示的超导量子芯片600中的耦合器603,超导量子芯片600还包括第一量子比特601、第二量子比特602;其中,耦合器包括纳米线跨子6031;纳米线跨子6031与第一量子比特601之间存在第一耦合强度,纳米线跨子6031与第二量子比特602之间存在第二耦合强度,第一耦合强度与第二耦合强度形成第三耦合强度;第一量子比特601与第二量子比特602之间存在第四耦合强度;该方法具体包括以下步骤:
S1501:耦合器603确定电压信号。
在一种可能的实施方式中,耦合器603可以从其内部的控制系统(例如,控制单元6032)获取电压信号。在另一种可能的实施方式中,耦合器603可以从外部的控制系统获取电压信号。本申请实施例不作具体的限制。
S1502:耦合器603基于该电压信号调节纳米线跨子6031的频率,以使第三耦合强度与第四耦合强度形成的总耦合强度为零。
在一种可能的实施方式中,耦合器603基于电压信号调节纳米线跨子6031的频率时,基于电压信号调节纳米线跨子6031的频率,以使纳米线跨子6031的频率达到稳定点,在纳米线跨子6031的频率达到稳定点之后,再调节第一量子比特601的频率ω1和/或第二量子比特602的频率ω2,以使第三耦合强度与第四耦合强度形成的总耦合强度为零。其中,稳定点即为纳米线跨子6031的频率随上述电压信号变化的拐点。如此,在拐点处纳米线跨子6031的频率和性能较稳定,使得对相邻量子比特间的耦合强度关断控制更加可靠。
示例1,第二量子比特602的频率ω2是预设的,在纳米线跨子6031的频率达到稳定点之后,再调节第一量子比特601的频率ω1,以使第三耦合强度与第四耦合强度形成的总耦合强度为零。
示例2,第一量子比特601的频率ω1是预设的,在纳米线跨子6031的频率达到稳定点之后,再调节第二量子比特602的频率ω2,以使第三耦合强度与第四耦合强度形成的总耦合强度为零。
示例3,在纳米线跨子6031的频率达到稳定点之后,再调节第一量子比特601的频率ω1和第二量子比特602的频率ω2,以使第三耦合强度与第四耦合强度形成的总耦合强度为零。其中,第一量子比特601的频率ω1和第二量子比特602的频率ω2的具体取值可以相同或不同。
通过上述方法,超导量子芯片中的耦合器可以基于电压信号调节其包含的纳米线跨子6031的频率,以使耦合器中的纳米线跨子6031与相邻量子比特之间耦合最终形成的第三耦合强度(即第一耦合强度和第二耦合强度形成的第三耦合强度)与相邻量子比特间存在的第四耦合强度形成的总耦合强度为零,从而实现灵活控制相邻量子比特之间的耦合关断,可以减少超导量子芯片的片上直流串扰。并且,纳米线跨子6031受外界电荷噪声的影响较小,性能更加稳定、可靠性更高,从而使得耦合器对相邻量子比特之间的耦合关断的控制更可靠。
本领域内的技术人员应明白,本申请的实施例可提供为方法、系统、或计算机程序产品。因此,本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
显然,本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样,倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内,则本申请也意图包含这些改动和变型在内。
Claims (17)
1.一种耦合器,应用于超导量子芯片,所述超导量子芯片包括第一量子比特和第二量子比特,其特征在于,所述耦合器包括纳米线跨子和控制单元,所述纳米线跨子与所述控制单元耦合;
所述纳米线跨子与所述第一量子比特之间存在第一耦合强度,所述纳米线跨子与所述第二量子比特之间存在第二耦合强度,所述第一耦合强度与所述第二耦合强度形成第三耦合强度;所述第一量子比特与所述第二量子比特之间存在第四耦合强度;
所述控制单元,用于向所述纳米线跨子输入电压信号;
所述纳米线跨子,用于接收所述电压信号,基于所述电压信号调节所述纳米线跨子的频率,以使所述第三耦合强度与所述第四耦合强度形成的总耦合强度为零。
2.根据权利要求1所述的耦合器,其特征在于,所述第三耦合强度的大小是根据所述第一量子比特的频率、所述第二量子比特的频率以及所述纳米线跨子的频率确定的。
3.根据权利要求1或2所述的耦合器,其特征在于,所述纳米线跨子包括纳米线结和第一电容Cc,所述纳米线结与所述第一电容Cc并联。
4.根据权利要求3所述的耦合器,其特征在于,所述耦合器还包括耦合结构,所述纳米线跨子通过所述耦合结构与所述第一量子比特和所述第二量子比特分别耦合;其中,所述耦合结构包括电容器件、电感器件和谐振腔器件中的至少一项。
5.根据权利要求1-4任一项所述的耦合器,其特征在于,所述纳米线跨子用于基于所述电压信号调节所述纳米线跨子的频率时,具体用于:
基于所述电压信号调节所述纳米线跨子的频率,以使所述纳米线跨子的频率达到稳定点,所述稳定点为所述纳米线跨子的频率随所述电压信号变化的拐点。
6.根据权利要求4所述的耦合器,其特征在于,所述耦合结构包括第二电容C12、第三电容C1c和第四电容C2c;所述第一量子比特和所述第二量子比特通过所述第二电容C12耦合;
所述纳米线跨子通过第三电容C1c与所述第一量子比特耦合;所述纳米线跨子通过第四电容C2c与所述第二量子比特耦合。
8.根据权利要求4所述的耦合器,其特征在于,所述耦合结构包括第三电容C1c、第四电容C2c、第一谐振腔、第五电容C3c和第六电容C4c;所述第一谐振腔的一端与所述第五电容C3c连接,另一端与所述第六电容C4c连接;
所述第一量子比特通过所述第五电容C3c与所述第一谐振腔耦合,形成第五耦合强度;所述第二量子比特通过所述第六电容C4c与所述第一谐振腔耦合,形成第六耦合强度;所述第五耦合强度和所述第六耦合强度形成所述第四耦合强度;
所述纳米线跨子通过第三电容C1c与所述第一量子比特耦合;所述纳米线跨子通过第四电容C2c与所述第二量子比特耦合。
9.根据权利要求8所述的耦合器,其特征在于,所述第四耦合强度的大小是根据所述第一量子比特的频率、第二量子比特的频率以及所述第一谐振腔的频率确定的。
11.根据权利要求1-10任一项所述的耦合器,其特征在于,所述第一量子比特和/或所述第二量子比特包括第七电容和超导量子干涉仪SQUID,所述第七电容与所述SQUID并联。
12.根据权利要求11所述的耦合器,其特征在于,所述第一量子比特的频率随所述第一量子比特中的所述SQUID的磁场能量变化,所述第二量子比特的频率随所述第二量子比特中的所述SQUID的磁场能量变化。
13.根据权利要求1-12任一项所述的耦合器,其特征在于,所述耦合器还包括第八电容,所述纳米线跨子通过所述第八电容与所述控制单元耦合。
14.根据权利要求1-13任一项所述的耦合器,其特征在于,所述控制单元为电压源。
15.一种超导量子芯片,其特征在于,包括第一量子比特、第二量子比特和如权利要求1至14中任一项所述的耦合器。
16.一种超导量子芯片控制方法,应用于超导量子芯片中的耦合器,所述超导量子芯片包括第一量子比特和第二量子比特,其特征在于,所述超导量子芯片还包括耦合器,所述耦合器包括纳米线跨子;所述纳米线跨子与所述第一量子比特之间存在第一耦合强度,所述纳米线跨子与所述第二量子比特之间存在第二耦合强度,所述第一耦合强度与所述第二耦合强度形成第三耦合强度;所述第一量子比特与所述第二量子比特之间存在第四耦合强度;
所述方法包括:
所述耦合器确定电压信号;
所述耦合器基于所述电压信号调节所述纳米线跨子的频率,以使所述第三耦合强度与所述第四耦合强度形成的总耦合强度为零。
17.根据权利要求16所述的方法,其特征在于,所述耦合器基于所述电压信号调节所述纳米线跨子的频率,包括:
基于所述电压信号调节所述纳米线跨子的频率,以使所述纳米线跨子的频率达到稳定点,所述稳定点为所述纳米线跨子的频率随所述电压信号变化的拐点。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111505490.7A CN116258112A (zh) | 2021-12-10 | 2021-12-10 | 一种耦合器、超导量子芯片及超导量子芯片控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111505490.7A CN116258112A (zh) | 2021-12-10 | 2021-12-10 | 一种耦合器、超导量子芯片及超导量子芯片控制方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116258112A true CN116258112A (zh) | 2023-06-13 |
Family
ID=86677981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111505490.7A Pending CN116258112A (zh) | 2021-12-10 | 2021-12-10 | 一种耦合器、超导量子芯片及超导量子芯片控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116258112A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117808109A (zh) * | 2024-02-29 | 2024-04-02 | 山东云海国创云计算装备产业创新中心有限公司 | 一种超导量子芯片及量子计算机 |
-
2021
- 2021-12-10 CN CN202111505490.7A patent/CN116258112A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117808109A (zh) * | 2024-02-29 | 2024-04-02 | 山东云海国创云计算装备产业创新中心有限公司 | 一种超导量子芯片及量子计算机 |
CN117808109B (zh) * | 2024-02-29 | 2024-05-10 | 山东云海国创云计算装备产业创新中心有限公司 | 一种超导量子芯片及量子计算机 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10374612B1 (en) | Ancilla qubit devices in a superconducting quantum processor | |
US20190044668A1 (en) | Quantum circuit assemblies with on-chip demultiplexers | |
US10467544B2 (en) | Multi-qubit tunable coupling architecture using fixed-frequency superconducting qubits | |
WO2018035448A1 (en) | Flux-tunable qubit device with multiple josephson junctions | |
JP2012502563A (ja) | 量子プロセッサ素子の能動的補償のためのシステム、方法および装置 | |
WO2019117930A1 (en) | Improved qubit designs for quantum circuits | |
US20220384930A1 (en) | Hybrid kinetic inductance devices for superconducting quantum computing | |
JP2009194646A (ja) | マイクロ波スイッチ回路 | |
JP2009225213A (ja) | パラメトリック増幅器 | |
CN116258112A (zh) | 一种耦合器、超导量子芯片及超导量子芯片控制方法 | |
US20220261676A1 (en) | Resonator, oscillator, and quantum computer | |
CN109389223A (zh) | 一种通用量子计算机中央处理器及其操纵方法 | |
Pomorski et al. | Relaxation method in description of ram memory cell in rsfq computer | |
CN115186822A (zh) | 一种控制超导量子比特的量子芯片、方法及量子计算机 | |
WO2022261523A1 (en) | System and method of flux bias for superconducting quantum circuits | |
US11112842B1 (en) | Resetting qubits in a superconducting quantum processor | |
CN117575034A (zh) | 量子芯片的耦合强度控制方法、装置和量子芯片 | |
AU2017443043B2 (en) | Transmission line resonator coupling | |
CN116151379A (zh) | 一种量子电路、量子计算方法及量子计算机 | |
WO2018226586A1 (en) | Magnetic flux control in superconducting devices | |
US20220246677A1 (en) | Single line qubit control | |
CN116415675B (zh) | 一种用于调制超导量子比特跃迁频率的系统及方法 | |
ElBidweihy | Preisach-type modeling of high-temperature superconducting hysteresis | |
Pal et al. | On some ground state characteristics of the tJV model | |
JPWO2021029063A1 (ja) | 量子回路システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |