CN212302532U - 一种量子芯片结构 - Google Patents

Abstract

本申请公开了一种量子芯片结构，包括：信号端口，用于接收合成信号，所述合成信号包括第一模拟信号和/或第二模拟信号；第一传输线，连接所述信号端口，用于对所述合成信号进行处理并输出第一控制信号；第二传输线，连接所述信号端口，用于对所述合成信号进行处理并输出第二控制信号；量子比特，分别连接所述第一传输线和所述第二传输线，响应所述第一控制信号和/或所述第二控制信号；其中，所述量子比特的量子态信息受所述第一控制信号调控，所述量子比特的频率信息受所述第二控制信号调控。本申请减少了量子芯片的信号端口数量，提高了量子芯片的集成度。

Description

一种量子芯片结构

技术领域

本申请属于量子计算领域，特别是一种量子芯片结构。

背景技术

随着量子计算技术的普及，实施量子计算的量子芯片，成为了科研的重点对象。量子芯片相对较传统的集成芯片，具有强大的并行计算能力，且并行计算能力随着量子芯片的位数(量子比特数)呈指数式提升。

目前，谷歌已经公布了最高达到72位的量子芯片，量子芯片的信号端口数达到300多个。因为每一位量子比特均需要施加若干控制信号，随着量子芯片的位数增长，带来了量子芯片的端口集成问题，目前已经成为了难以解决的技术难题。

实用新型内容

本申请的目的是提供一种量子芯片结构，以解决现有技术中的不足，它能够减少量子芯片的信号端口数量，提高量子芯片的集成度。

本申请采用的技术方案如下：

一种量子芯片结构，所述量子芯片结构包括：信号端口，用于接收合成信号，所述合成信号包括第一模拟信号和/或第二模拟信号；第一传输线，连接所述信号端口，用于对所述合成信号进行处理并输出第一控制信号；第二传输线，连接所述信号端口，用于对所述合成信号进行处理并输出第二控制信号；量子比特，分别连接所述第一传输线和所述第二传输线，响应所述第一控制信号和/或第二控制信号；其中，所述量子比特的量子态信息受所述第一控制信号调控，所述量子比特的频率信息受所述第二控制信号调控。

进一步的，所述第一传输线与所述量子比特之间设置有第一电容。

进一步的，所述第二传输线与所述量子比特之间设置有第一电感。

进一步的，所述第一传输线和所述第二传输线均为共面波导传输线。

进一步的，所述第二传输线为四分之一波长传输线。

进一步的，所述第二传输线长度为所述第一控制信号的波长的四分之一。

进一步的，所述第二传输线呈S型绕制。

进一步的，所述第二传输线的S型绕制半径大于等于所述第二传输线线宽的3倍。

进一步的，所述第一传输线与所述信号端口的连接方向和所述第二传输线与所述信号端口的连接方向垂直。

进一步的，所述第一传输线和所述第二传输线材料为铝。

与现有技术相比，本申请量子芯片结构包括信号端口，用于接收包括第一模拟信号和/或第二模拟信号的合成信号，并设置第一传输线，连接所述信号端口，用于对所述合成信号进行处理并输出第一控制信号；第二传输线，连接所述信号端口，用于对所述合成信号进行处理并输出第二控制信号；量子比特，分别连接所述第一传输线和所述第二传输线，响应所述第一控制信号和/或第二控制信号；其中，所述量子比特的量子态信息受所述第一控制信号调控，所述量子比特的频率信息受所述第二控制信号调控。通过设置于量子芯片上的所述第一传输线和所述第二传输线分别连接量子芯片的所述信号端口，实现在量子芯片内将对量子比特进行调控的包含所述第一模拟信号和所述第二模拟信号的合成信号在量子芯片上进行处理，并输出用于调控所述量子比特的量子态信息的第一控制信号和调控所述量子比特的频率信息的第二控制信号，并传输到对应的量子比特上，减少了量子芯片的信号端口数量，提高了量子芯片的集成度。

附图说明

图1为本申请实施例提供的一种量子芯片原理图1；

图2为本申请实施例提供的一种量子芯片原理图2；

图3为本申请实施例提供的一种第一传输线抑制效果图；

图4为本申请实施例提供的一种第二传输线抑制效果图

图5为本申请实施例提供的一种传输线结构图1；

图6为本申请实施例提供的一种传输线结构图2

图7为本申请实施例提供的一种第一传输线与第二传输线的垂直连接图；

图8为本申请实施例提供的一种多量子比特的量子芯片结构图。

图中：1-量子芯片；11-量子比特；12-第一传输线；13-第二传输线；14- 信号端口；15-第一电容；16-第一电感。

具体实施方式

下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。

如图1所示，本申请的实施例提供了一种量子芯片结构，所述量子芯片1 的结构包括：信号端口14，用于接收合成信号，所述合成信号包括第一模拟信号和/或第二模拟信号，第一传输线12，连接所述信号端口14，用于对所述合成信号进行处理并输出第一控制信号；第二传输线13，连接所述信号端口 14，用于对所述合成信号进行处理并输出第二控制信号；量子比特11，分别连接所述第一传输线12和所述第二传输线13，响应所述第一控制信号和/或第二控制信号；其中，所述量子比特的量子态信息受所述第一控制信号调控，所述量子比特的频率信息受所述第二控制信号调控。

在量子计算领域，所述量子比特11作为一个由微观粒子形成的二能级的系统，通过量子态的受控演化实现数据的存储计算。对于所述二能级系统，具有跃迁频率和提供能级跃迁的能量，即所述量子比特11具有频率和能量特性。在对所述量子比特11进行操控时，需要通过施加相应的信号控制所述量子比特11的频率，以及提供所述量子比特11能级跃迁的能量。具体的，需要提供微波信号(即第二控制信号)对所述量子比特11的频率进行调控、施加直流信号和/或脉冲信号(即第一控制信号)为所述量子比特11提供能级跃迁的能量。

其中，所述第一模拟信号和所述第二模拟信号是由设置在所述量子芯片1 的外部的信号源提供，所述第一模拟信号和所述第二模拟信号的参数设定取决于对所述量子比特的参数进行调控的效果。具体的，所述第一模拟信号可以选择为微波信号；所述第二模拟信号可以选择为直流信号和/或脉冲信号；进而保证所述第一模拟信号和所述第二模拟信号的所述合成信号通过所述第一传输线12和所述第二传输线13的处理之后，可以得到对应的所述第一控制信号和所述第二控制信号。

对于每一个所述量子比特11，均需要提供所述第一控制信号和所述第二控制信号；当所述量子比特11的个数较少即所述量子芯片1的位数较少时，需要提供的所述第一控制信号和所述第二控制信号的数量也比较少，所述量子芯片1设置数量较少的所述信号端口14即可实现对所述量子比特11的调控。然而，少数位的所述量子芯片1的计算能力也是有限的，随着量子计算技术的发展和进步，需要更多位数的所述量子芯片1来实施量子计算。当所述量子芯片1的位数增加到成千上万，即所述量子比特11的数量增加到成千上万时，任意一个所述量子比特11均需要施加至少2路调控信号(即第一控制信号和第二控制信号)，而每一路调控信号均需要通过对应的所述信号端口14施加到所述量子芯片1上，所述量子芯片1的所述信号端口14的集成将成为需要迫切解决的难题。

本申请通过在所述量子芯片1上设置所述信号端口14用于接收包括第一模拟信号和/或第二模拟信号的合成信号，并设置所述第一传输线12，连接所述信号端口14，用于对所述合成信号进行处理并输出所述第一控制信号；以及设置所述第二传输线13，连接所述信号端口14，用于对所述合成信号进行处理并输出所述第二控制信号；将所述第一控制信号和/或第二控制信号传输到所述量子比特11，对所述量子比特11的量子态信息和频率信息进行调控。对于一个所述量子比特11而言，仅设置一个所述信号端口14，并通过分别连接的所述第一传输线12和所述第三传输线13将所述合成信号进行处理成所述第一控制信号和所述第二控制信号并传输到所述量子比特11，达到对所述量子比特11的调控目的，减少了所述量子芯片1的所述信号端口14的数量，提高了所述量子芯片1的端口集成度。

如图2所示，所述第一传输线12与所述量子比特11之间设置有第一电容 15。同时，所述第二传输线13与所述量子比特11之间设置有第一电感16。

需要说明的是，在量子领域，所述量子比特11的工作频率为5.5GHz左右，即对所述量子比特11的量子态进行调控的所述第一控制信号的频率也设置为与所述量子比特11工作频率相近，才能实现与所述量子比特11的频率共振，达到对所述量子比特11的进行调控的目的，即所述第一控制信号的频率也在6GHz左右；而对所述量子比特11的频率信息进行调控的所述第二控制信号，包括直流电压信号和/或脉冲信号，通常设置为低频信号。

因此，在本申请具体实施对所述量子比特11进行控制时，通过在所述第一传输线12与所述量子比特11之间设置有第一电容15，利用所述第一电容 15的隔直流信号、通高频信号和阻低频信号的特性，达到对所述第二控制信号的抑制作用，使得通过所述第一传输线12处理得到所述第一控制信号；以及在所述第二传输线13与所述量子比特11之间设置有第一电感16，利用所述第一电感16的通低频、阻高频的特性，达到对所述第一控制信号的抑制作用，使得通过所述第二传输线13处理得到所述第二控制信号；实现将包含第一模拟信号和第二模拟信号的所述合成信号进行拆分，拆分为所述第一控制信号和所述第二控制信号，并分别通过所述第一传输线12和所述第二传输线13 传输到所述量子比特11的目的。

作为示例的，请参考图3所示的所述第一传输线12对所述第二控制信号的抑制效果，以及如图4所示的所述第二传输线13对所述第一控制信号的抑制效果。

具体的，如图3所示，在所述第一传输线12和所述第二传输线13与所述信号端口14的连接端施加一个第二控制信号，所述第二控制信号的幅值设置为1V，信号脉宽为10ns-10us；通过测量所述第二控制信号通过所述第一传输线12的情况即可判断出所述第一传输线12对所述第二控制信号的抑制效果。如图3所示，当所述信号脉宽为10ns-10us时，所述第二控制信号通过所述第一传输线12时幅值由1V降为5uv，所述第二控制信号的幅度在量级上减小，有V变为uV，可等效认为所述第二控制信号在所述第一传输线12上是无法通过的，即所述第一传输线12对所述第二控制信号具有高度抑制效果，使得通过所述第二传输线13处理得到所述第二控制信号。

同时如图4所示，在所述第一传输线12和所述第二传输线13与所述信号端口14的连接端施加一个频率为5.5GHz左右的所述第一控制信号，测量通过所述第一传输线12输出的第一控制信号的损耗，通过图中S21曲线可以看出，频率为5.5GHz左右的所述第一控制信号在通过所述第一传输线12时损耗仅为 0.003dB，是可以忽略的损耗；若所述第二传输线13能对所述第一控制信号的抑制度小，所述第一控制信号将会沿着所述第一传输线12和所述第二传输线 13同时传输，此时测量的所述第一传输线12通过的所述第一控制信号将会具有较大的衰减度。即反映出在所述第一传输线12和所述第二传输线13的分别端施加一个频率为5.5GHz左右的所述第一控制信号时，所述第二传输线13 对所述第一控制信号是具有高度抑制作用的，使得通过所述第一传输线12处理得到所述第一控制信号，且所述第一控制信号具备近乎忽略的损耗。

如图5所示，所述第一传输线12和所述第二传输线13均为共面波导传输线。具体的，所述第一传输线12和所述第二传输线13均通过在所述量子芯片 1的基底表面采用金属膜沉积的方法制备的三条平行的金属薄膜导带层。通过将所述第一传输线12和所述第二传输线13制备为所述共面波导传输线，可以保证所述第一控制信号和所述第二控制信号分别在所述第一传输线12和所述第二传输线13上传输时，不会产生信号反射，几乎无损通过，提高对所述量子比特11的调控精度。

具体的，所述第二传输线13设置为四分之一波长传输线，且所述第二传输线13长度为所述第一控制信号的波长的四分之一波长。通过对所述第二传输线13的长度进行设置，使得所述第一控制信号在通过所述第二传输线13 时，在所述第二传输线13的输入端为所述第一控制信号的电场分布最强的地方，而在所述第二传输线13的另一端为所述第一控制信号的电场分布最弱的地方，即耦合传输作用最弱的地方，达到信号反射的效果，可以使得所述第二传输线13对所述第一控制信号达到抑制效果使得通过所述第二传输线13处理得到的所述第二控制信号更纯净。

在制备所述第二传输线13时，所述第二传输线13呈S型绕制。如上所述，所述第二传输线13长度为所述第一控制信号频率的四分之一波长，而所述第一控制信号一般为6GHz左右的第一模拟信号，因此所述第二传输线13的总长度比较长，而所述量子芯片1的尺寸比较小，采用S型绕制，可以节省空间。

需要补充的是，所述第二传输线13的绕制方向，可以选择与所述第一传输线12方向平行(即图5所示)，也可以选择与所述第一传输线12方向垂直 (即图6所示)，甚至是其他角度的交叉方式；本申请在实施时，优选图5所示的平行方式，可以节约所述量子芯片1的空间。

对于所述第二传输线13进行制备时，所述第二传输线13的S型弯曲半径大于等于所述第二传输线13线宽的3倍，即图5所示中，R≥3W，其中，R是所述第二传输线13的S型弯曲部分的半径尺寸，W是所述第二传输线13的线径。通过设置R≥3W，保证所述第二控制信号在所述第二传输线13中传输时，通过所述S型弯曲部分以及直线部分，所述第二控制信号不会因为所述第二传输线13的弯曲产生变异。

如图7所示，所述第一传输线12与所述第二传输线13的与端垂直连接。其中，当所述第一控制信号和所述第二控制信号沿着平行方向传输时，由于电容效应会引起更多的耦合串扰，因此将所述第一传输线12与所述第二传输线 13的分别端设置为垂直连接，可以有效的避免所述第一控制信号和所述第二控制信号分别在所述第一传输线12与所述第二传输线13上传输时产生的耦合效果。

如上所述，将所述第一传输线12与所述信号端口14的连接方向设置为和所述第二传输线13与所述信号端口14的连接方向垂直，可以避免当所述第一控制信号和所述第二控制信号沿着平行方向传输时，由于电容效应会引起更多的耦合串扰，当在所述量子芯片1上加工所述第一传输线12和所述第二传输线13时，由于所述量子芯片1的尺寸限制，会对所述第二传输线13的走线方向进行调整，除了所述第二传输线13与所述第一传输线12与所述信号端口 14的连接方向垂直，所述第二传输线13的其余部分均采用与所述第一传输线 12平行的方式进行设置。为了降低因为所述第二传输线13的其余部分均采用与所述第一传输线12平行的方式进行设置，带来的所述第一控制信号和所述第二控制信号的耦合串扰，需要对所述第二传输线13与所述第一传输线12 的平行方向间距进行控制。

即设置所述第二传输线13与所述第一传输线12的平行方向间距大于等于第二传输线13线宽的10倍。通过增大所述第二传输线13与所述第一传输线 1211的平行方向间距，可以有效的避免所述第一控制信号和所述第二控制信号分别在所述第一传输线12和所述第二传输线13传输时因为平行耦合产生相互串扰。

在所述量子芯片1的基底上，加工所述第一传输线12和所述第二传输线13时，所述材料为铝。铝作为超导材料，具有良好的导电性，在量子芯片1 制备时，被广泛应用，可以提高所述第一控制信号和所述第二控制信号通过铝材料制备的所述第一传输线12和所述第二传输线13时，信号衰减小。

如图8所示，本申请的实施例提供了一种量子芯片1结构，所述量子芯片 1包括多个量子比特11，各所述量子比特11均需要通过施加所述第一控制信号和所述第二控制信号，对所述量子比特11的量子态信息和频率信息进行调控，包含所述第一模拟信号和/或所述第二模拟信号的合成信号通过所述量子芯片1的信号端口14输入，随着量子计算的发展需求，所述量子比特11的数量日益增多，所述信号端口14的数量也随着增加，通过采用图8所示的量子芯片1结构，将包含所述第一模拟信号和/或所述第二模拟信号的合成信号在所述量子芯片1内部实现分离，得到用于调控所述量子比特的量子态信息的第一控制信号和调控所述量子比特的频率信息的第二控制信号，可以将所述信号端口14数量减小一倍，有利于所述量子芯片1的集成。

与现有技术相比，本申请量子芯片结构包括信号端口14，用于接收合成信号，所述合成信号包括第一模拟信号和/或第二模拟信号；并设置第一传输线12，连接所述信号端口14，用于对所述合成信号进行处理并输出第一控制信号；第二传输线13，连接所述信号端口14，用于对所述合成信号进行处理并输出第二控制信号；量子比特11，分别连接所述第一传输线12和所述第二传输线13，响应所述第一控制信号和/或第二控制信号；其中，所述量子比特的量子态信息受所述第一控制信号调控，所述量子比特的频率信息受所述第二控制信号调控；所述第一传输线12和所述第二传输线13分别连接所述信号端口14。通过设置于量子芯片1上的所述第一传输线12和所述第二传输线13 分别连接量子芯片的所述信号端口14，实现在量子芯片1内将对量子比特11 进行调控的包含所述第一模拟信号和所述第二模拟信号的合成信号在量子芯片1上进行处理，并输出用于调控所述量子比特11的量子态信息的第一控制信号和调控所述量子比特的频率信息的第二控制信号，并传输到对应的量子比特上，减少了量子芯片1的信号端口14数量，提高了量子芯片1的集成度。

以上依据图式所示的实施例详细说明了本申请的构造、特征及作用效果，以上所述仅为本申请的较佳实施例，但本申请不以图面所示限定实施范围，凡是依照本申请的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本申请的保护范围内。

Claims (10)

1.一种量子芯片结构，其特征在于，所述量子芯片结构包括：

信号端口，用于接收合成信号，所述合成信号包括第一模拟信号和/或第二模拟信号；

第一传输线，连接所述信号端口，用于对所述合成信号进行处理并输出第一控制信号；

第二传输线，连接所述信号端口，用于对所述合成信号进行处理并输出第二控制信号；

量子比特，分别连接所述第一传输线和所述第二传输线，响应所述第一控制信号和/或第二控制信号；其中，所述量子比特的量子态信息受所述第一控制信号调控，所述量子比特的频率信息受所述第二控制信号调控。

2.根据权利要求1所述的量子芯片结构，其特征在于，所述第一传输线与所述量子比特之间设置有第一电容。

3.根据权利要求1所述的量子芯片结构，其特征在于，所述第二传输线与所述量子比特之间设置有第一电感。

4.根据权利要求1所述的量子芯片结构，其特征在于，所述第一传输线和所述第二传输线均为共面波导传输线。

5.根据权利要求4所述的量子芯片结构，其特征在于，所述第二传输线为四分之一波长传输线。

6.根据权利要求5所述的量子芯片结构，其特征在于，所述第二传输线长度为所述第一控制信号的波长的四分之一。

7.根据权利要求6所述的量子芯片结构，其特征在于，所述第二传输线呈S型绕制。

8.根据权利要求7所述的量子芯片结构，其特征在于，所述第二传输线的S型绕制半径大于等于所述第二传输线线宽的3倍。

9.根据权利要求1所述的量子芯片结构，其特征在于，所述第一传输线与所述信号端口的连接方向和所述第二传输线与所述信号端口的连接方向垂直。

10.根据权利要求1所述的量子芯片结构，其特征在于，所述第一传输线和所述第二传输线材料为铝。

Images