CN102714272A - 用于超导集成电路的系统和方法 - Google Patents
用于超导集成电路的系统和方法 Download PDFInfo
- Publication number
- CN102714272A CN102714272A CN2011800061315A CN201180006131A CN102714272A CN 102714272 A CN102714272 A CN 102714272A CN 2011800061315 A CN2011800061315 A CN 2011800061315A CN 201180006131 A CN201180006131 A CN 201180006131A CN 102714272 A CN102714272 A CN 102714272A
- Authority
- CN
- China
- Prior art keywords
- superconduction
- integrated circuit
- supercurrent
- inductance coupling
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title description 31
- 230000008878 coupling Effects 0.000 claims abstract description 172
- 238000010168 coupling process Methods 0.000 claims abstract description 172
- 238000005859 coupling reaction Methods 0.000 claims abstract description 172
- 239000002096 quantum dot Substances 0.000 claims abstract description 32
- 229910052751 metal Inorganic materials 0.000 claims description 70
- 239000002184 metal Substances 0.000 claims description 70
- 239000004020 conductor Substances 0.000 claims description 28
- 238000007789 sealing Methods 0.000 claims description 26
- 239000002887 superconductor Substances 0.000 claims description 23
- 238000009413 insulation Methods 0.000 claims description 11
- 238000007747 plating Methods 0.000 claims description 5
- 238000004891 communication Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000004907 flux Effects 0.000 abstract description 114
- 230000001939 inductive effect Effects 0.000 abstract description 11
- 239000010410 layer Substances 0.000 description 85
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 238000013461 design Methods 0.000 description 6
- 230000002349 favourable effect Effects 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 2
- 238000005755 formation reaction Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53285—Conductive materials containing superconducting materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Artificial Intelligence (AREA)
- Computational Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
- Containers, Films, And Cooling For Superconductive Devices (AREA)
Abstract
一种可以包括磁通量变换器的超导集成电路，该磁通量变换器具有内部电感耦合元件和外部电感耦合元件，该外部电感耦合元件沿着其长度的至少一部分围绕该内部电感耦合元件。该磁通量变换器可以具有类似同轴的几何结构，这使得该第一电感耦合元件与该第二电感耦合元件间的互感近似线性地正比于分离该第一内部电感耦合元件和该第一外部电感耦合元件的距离。该第一电感耦合元件和该第二电感耦合元件中的至少一个可以耦连到一个超导可编程器件，比如超导量子位。
Description
相关申请的交叉引用
本申请要求于2010年1月15日提交的美国临时专利申请序列号61/295,561的35U.S.C.119(e)和于2010年11月11日提交的美国正式专利申请序列号12/944,518的发明名称为“用于超导集成电路的系统和方法（SYSTEMS AND METHODS FOR SUPERCONDUCTING INTEGRATEDCIRCUITS）”的权益，这些专利申请通过引用以其全文结合在此。
技术领域
本系统和方法总体上涉及超导集成电路，并且具体地涉及减轻超导集成电路中元件间的不希望的互感偏差。
背景技术
超导量子位
人们在考虑将多种不同的硬件和软件途径用于量子计算机中。一种硬件途径使用了超导材料（如铝和/或铌）形成的集成电路来定义超导量子位。根据用于对信息进行编码的物理特性，超导量子位可以被分为几个类别。例如，它们可以被分为电荷、通量与相位器件。电荷器件以器件的电荷状态来存储并处理信息；通量器件以与通过器件的某个部分的磁通量有关的一个变量来存储并处理信息；而相位器件以与相位器件的两个区域之间的超导相位的差值有关的一个变量存储并处理信息。
在本领域中已经实现了许多不同形式的超导通量量子位，但是所有成功的实现方式总体上包括一个超导回路（即，一个“量子位回路”），该超导回路被至少一个约瑟夫逊结中断。一些实施方案实现了彼此串联和/或并联连接的多个超导回路。一些实施方案实现了彼此或串联或并联连接的多个约瑟夫逊结。在本领域中，彼此并联连接的一对约瑟夫逊结被称为一个复合约瑟夫逊结（“CJJ”）。
量子处理器
计算机处理器可以采取量子处理器的形式，比如超导量子处理器。超导量子处理器可以包括多个量子位以及多个相关联的局部偏置器件，例如两个或更多个超导量子位。在美国专利7,533,068、美国专利公开2008-0176750、美国专利公开2009-0121215以及PCT专利申请序列号PCT/US2009/037984（公开WO2009/120638）中说明了可以与本系统和本方法结合使用的多个示例性量子处理器的进一步的细节及实施方案。
超导处理器
计算机处理器可以采取超导处理器的形式，其中在传统意义上，超导处理器可能不是量子处理器。例如，超导处理器的一些实施方案可能不集中在量子效果（如量子隧穿、叠加以及纠缠）上，而是通过强调不同的原理（如像控制经典计算机处理器的运行的那些原理）来运行。然而，实施此类超导处理器可能仍具有某些优点。由于它们的自然物理特性，超导处理器总体上也许能够比非超导处理器具有更高的切换速度以及更短的计算时间，并且因此在超导处理器上解决某些问题是更加实用的。
发明内容
至少一个实施方案可以被概括为一种超导集成电路，该超导集成电路包括：布置在第一金属层中的第一超导电流通路；第一介电层，其至少一部分承载在该第一金属层上；布置在第二金属层中的第二超导电流通路，该第二金属层承载在该第一介电层上，其中该第二超导电流通路的至少一部分覆盖在该第一超导电流通路的至少一部分上；第二介电层，其至少一部分承载在该第二金属层上；布置在第三金属层中的第三超导电流通路，该第三金属层承载在该第二介电层上，其中该第三超导电流通路的至少一部分覆盖在该第一和第三超导电流通路二者的至少一部分上；该第一超导电流通路与该第三超导电流通路之间的第一超导连接，其中该第一超导连接穿过该第一介电层和该第二介电层二者而延伸；以及该第一超导电流通路和该第三超导电流通路间的第二超导连接，其中该第二超导连接穿过该第一介电层和该第二介电层二者而延伸，且其中该第二超导电流通路的至少一部分被外部超导电流通路包围着，该外部超导电流通路是由该第一超导电流通路的至少一部分、该第二超导电流通路的至少一部分以及该第一和第二超导连接形成的，且其中该第二超导电流通路被配置为将信号电感耦连到该外部超导电流通路。在一些实施方案中，该第二超导电流通路与该外部超导电流通路之间的互感可近似线性地正比于该第一介电层的厚度及该第二介电层的厚度。该第一和该第二超导连接可各自包括至少一个对应的超导通孔。在一些实施方案中，该第二超导电流通路可以是一条输入信号线的一部分，且该第一和第三超导电流通路都可被耦连到一个超导可编程器件。在其他的实施方案中，该第二超导电流通路可以是一个超导可编程器件的一部分，且该第一和第三超导电流通路都可以被耦连到一条输入信号线。该超导可编程器件可以是一个超导量子位。
至少一个实施方案可以被概括为一种超导集成电路，该超导集成电路包括：承载在第一xy平面的第一金属层中的第一超导电流通路；承载在第二xy平面的第二金属层中的第二超导电流通路，其中该第二超导电流通路覆盖在该第一超导电流通路上；该第一和该第二超导电流通路之间的第一和第二超导连接，其中该第一超导电流通路、该第二超导电流通路、以及该第一和第二超导连接一起在xz平面形成一个封闭超导回路，该xz平面与该第一和第二xy平面正交，其中该封闭超导回路在该xz平面限定一个密封区域；以及承载在第三xy平面的第三金属层中的第三超导电流通路，该第三xy平面位于该第一和该第二xy平面之间，这使得该第三金属层位于该第一和该第二金属层之间，其中该第三超导电流通路的长度穿过在该xz平面规定的密封区域在该第三xy平面延伸，其中该第三超导电流通路被配置为将信号电感耦连到该封闭超导回路。例如，该第三超导电流通路通过电感耦合能够通信性地耦连到该封闭超导回路。在一些实施方案中，该第三超导电流通路和该封闭超导回路之间的互感可近似线性地正比于分离该第三超导电流通路与该封闭超导回路周边的距离。该第一和该第二超导连接可各自包括至少一个对应的超导通孔。在一些实施方案中，该第三超导电流通路可以是一条输入信号线的一部分，且该第一和该第二超导电流通路二者都可耦连到一个超导可编程器件。在其他的实施方案中，该第三超导电流通路可以是一个超导可编程器件的一部分，且该第一和第二超导电流通路二者都可以耦连到一条输入信号线。该超导可编程器件可以是一个超导量子位。
至少一个实施方案可以被概括为一种超导集成电路，该超导集成电路包括：第一电感耦合元件，该第一电感耦合元件包括布置在第一金属层中的内部超导体，其中该第一金属层位于两个介电层之间；和第二电感耦合元件，该第二电感耦合元件包括沿着其长度的至少一部分包围该内部超导体的外部超导体，其中该外部超导体由分别布置在一个第二金属层和一个第三金属层中的两个共面的超导体以及该两个共面超导体之间的至少两个超导连接形成，而其中该外部超导体由该两个介电层从该内部超导体空间上分离。该第一电感耦合元件与该第二电感耦合元件之间的互感可以近似线性地取决于该两个介电层中每个介电层对应的厚度。在一些实施方案中，该第一电感耦合元件可以是一条输入信号线的一部分，且该第二电感耦合元件可以耦连到一个超导可编程器件。在其他的实施方案中，该第一电感耦合元件可以是一个超导可编程器件的一部分，且该第二电感耦合元件可以耦连到一条输入信号线。该超导可编程器件可以是一个超导量子位。该至少两个超导连接可各自包括至少一个对应的超导通孔。
至少一个实施方案可以被概括为一种超导集成电路，该超导集成电路包括：第一电感耦合元件，该第一电感耦合元件包括布置在第一金属层中的第一超导电流通路，该第一金属层位于两个介电层之间；第二电感耦合元件，该第二电感耦合元件包括一个布置在一个第二金属层中的第二超导电流通路，布置在第三金属层中的第三超导电流通路，和该第二和该第三超导电流通路之间的至少两个超导连接，这使得该第二电感耦合元件沿着其长度的至少一部分包围着该第一电感耦合元件；以及第一超导可编程器件。该第一电感耦合元件和该第二电感耦合元件之间的互感可近似线性地正比于分离该第一电感耦合元件与该第二电感耦合元件的距离。该至少两个超导连接各自包括至少一个对应的超导通孔。该第一超导可编程器件可以包括一个超导量子位。在一些实施方案中，该第一电感耦合元件可以包括一条输入信号线的一部分并且该第二电感耦合元件可以被耦连到该第一超导可编程器件。在其他的实施方案中，该第一电感耦合元件可以耦连到该第一超导可编程器件，且该第二电感耦合元件可以耦连到一条输入信号线。在一些实施方案中，该超导集成电路可以包括第三电感耦合元件，该第三电感耦合元件包括布置在该第一金属层中的第四超导电流通路，该第一金属层位于两个介电层之间；第四电感耦合元件，该第四电感耦合元件包括布置在该第二金属层中的第五超导电流通路、布置在该第三金属层中的第六超导电流通路、以及该第五和第六超导电流通路之间的至少两个超导连接，这使得该第四电感耦合元件包围着该第三电感耦合元件的至少一部分；以及第二超导可编程器件。该第三电感耦合元件可以包括一条输入信号线的一部分并且该第四电感耦合元件可以被耦连到该第二超导可编程器件。可替代地，该第三电感耦合元件可以被耦连到该第二超导可编程器件，且该第四电感耦合元件可以被耦连到一条输入信号线。该第一电感耦合元件可以被电镀耦连到该第三电感耦合元件。该第二电感耦合元件可以被电耦合到该第四电感耦合元件。
至少一个实施方案可以被概括为一种集成电路，该集成电路包括：多个导电层和电绝缘层，包括至少一个导电的第一内部电感耦合元件和至少一个导电的第一外部电感耦合元件，其中该第一外部电感耦合元件穿过该多个导电层和电绝缘层延伸以沿着其长度的至少一部分围绕该第一内部电感耦合元件，且其中该第一外部电感耦合元件与该第一内部电感耦合元件电绝缘，且间隔足够紧密以在它们之间提供电感通信。在一些实施方案中，该第一内部电感耦合元件和该第一外部电感耦合元件中的至少一个可以是由在临界温度以下超导的导电材料形成。该第一内部电感耦合元件和该第一外部电感耦合元件中的至少一个可以被耦连到一个超导可编程器件。该第一内部电感耦合元件和该第一外部电感耦合元件之间的互感可近似线性地正比于分离该第一内部电感耦合元件和该第一外部电感耦合元件的距离。在一些实施方案中，该集成电路可以包括一个导电的第二外部电感耦合元件，其中该第二外部电感耦合元件穿过多个导电层和电绝缘层延伸以沿着其长度的至少一部分围绕该第一内部电感耦合元件，且其中该第二外部电感耦合元件与该第一内部电感耦合元件电绝缘，且间隔足够紧密以在它们之间提供电感通信，且其中该第二外部电感耦合元件可以被电镀耦连到该第一外部电感耦合元件。
附图说明
在这些附图中，相同的参考号标识相似的元件或者动作。附图中元件的尺寸和相对位置不一定是按比例绘制的。例如，不同元件的形状以及角度不一定按比例绘制，并且这些元件中的一些被任意地放大和定位以提高附图的易读性。另外，所绘出的这些元件的特定形状并非旨在传递与这些特定元件的实际形状有关的任何信息，并且选取它们只是为了方便在图中识别。
图1是包括超导通量量子位的超导集成电路的示意图，该超导通量量子位带有多个电感性耦连。
图2是包括三个超导通量量子位的超导集成电路的示意图，每个超导通量量子位具有一个对应的CJJ，该CJJ通过一个对应的通量变换器电感耦连到相同的输入信号线。
图3是示出了通量变换器的多层超导集成电路的截面图。
图4是示出了第一通量变换器和第二通量变换器的多层超导集成电路的截面图，该第一通量变换器中的两个超导电流通路由第一介电层分离开，该第二通量变换器中的两个超导电流通路由第二介电层分离开。
图5是示出了第一通量变换器和第二通量变换器的多层超导集成电路的截面图，该第一通量变换器的两个超导电流通路由介电层分离开，该第二通量变换器的两个超导电流通路由相同的介电层分离开。
图6是多层超导集成电路的截面图，示出了根据本系统和方法的一个实施方案的一种同轴通量变换器。
图7示出了使用两个同轴通量变换器的示例性超导集成电路的截面图。
图8A是包括多层的同轴通量变换器的俯视图，每层与各自的xy平面相对应。
图8B是图8A中的同轴通量变换器的仰视图，示出了第二“外部”超导电流通路。
图9A是同轴通量变换器的俯视图，该同轴通量变换器使用类似通孔的长沟槽作为两个外部超导电流通路之间的超导连接。
图9B是图9A中的同轴通量变换器的仰视图，示出了第二“外部”超导电流通路。
图10是包括三个可编程器件的超导集成电路的示意图，每个可编程器件具有一个对应的信号接收器，该信号接收器电感耦连到相同的输入信号线。
具体实施方式
在以下说明中，包括了一些特定的细节来提供对不同的披露实施方案的全面理解。但是，相关领域的技术人员将会意识到，多个实施方案可以无需这些具体细节中的一个或多个来实现，或者可以使用其他方法、组件、材料等来实现。在其他实例中，并未详细示出或者说明与量子处理器（如量子器件）、耦连器件以及包括微处理器和驱动电路的控制系统有关的一些熟知的结构，以便避免对本系统、方法和装置的这些实施方案的不必要的晦涩说明。贯穿本说明书及所附权利要求书，术语“元件”和“多个元件”是用于包含但不限于与量子处理器相关联的所有此类结构、系统和器件，以及它们相关的可编程参数。
除非上下文另有要求，贯穿整个说明书和所附的权利要求书，“包括”一词及其多种变体（例如，“包括了”和“包括着”）将以一种开放式的和包含性的意义来进行解释，即作为“包括，但不限于”。
贯穿本说明书提及的“一个实施方案”或“一种实施方案”或“另一个实施方案”是指联系该实施方案所说明的一个具体的指示特性、结构或特征包括在至少一个实施方案中。由此，贯穿本说明书在不同的地方出现的短语“在一个实施方案中”或“在一种实施方案中”或“另一个实施方案”并不必全部是指同一个实施方案。此外，这些具体的特征、结构或特性能够以任何适当的方式结合在一个或者多个实施方案中。
应注意，如在本说明书和所附的权利要求书中所使用的，单数形式的“一个”、“一种”和“该”包括复数对象，除非文中另外明确指明。因此，例如，提及一个包括“一个量子处理器”的解决问题的系统包括一个单个的量子处理器或者两个或更多个量子处理器。还应注意，术语“或者”总体上所使用的意义包括“和/或”，除非内容另外明确指明。
在此给予的小标题仅为了方便起见，而并非解释这些实施方案的范围或意义。
在此说明的这些不同实施方案提供了减轻超导集成电路中元件间互感偏差的系统和方法。例如，此类偏差可能是制造过程的不完善性引起的。本系统及方法可用于任何集成电路，并在体现超导处理器（比如，超导量子处理器）的超导集成电路中特别有用。贯穿本说明书的其余部分，所述在超导量子计算领域的应用是用于示例性的目的，而本领域的技术人员将认识到在此传授的内容并不限于量子计算中的应用。
许多超导集成电路使用器件之间的电感耦合作为一种信号传输方式。这类电感耦合通过由两个电绝缘的“电感耦合元件”形成的磁通量变换器典型地实现。在惯例中，该电感耦合元件是超导电感器，这些超导电感器相互放置的足够近以在它们之间建立互感。在图1中展示了使用电感耦合作为在超导集成电路中的一种信号传输方式的例子。
图1是包括超导通量量子位101的超导集成电路100的示意图，该超导通量量子位带有多个电感耦合121-127。每个电感耦合121-127是通过一个对应的通量变换器来实现的，该通量变换器包括一对超导电感器，这些超导电感器相互放置的足够近以在它们之间建立互感。每个电感耦合121-127提供一种对于超导集成电路100的运行而言是必须的信号传输方式。例如，电感耦合121提供了输入信号线131与CJJ 132间的一种信号传输方式。本领域的技术人员将认识到，输入信号线131与CJJ 132之间能达到的互感强度可取决于多种因素，包括例如分开这两个电感器的间隙大小。如果超导集成电路100的设计是为了可由一个具体且精确的数值表征这个互感，则需要由精确的工艺来制造该电路以达到那个数值。制造过程中的变异或偏差可导致互感的期望值和达到的实际值之间不希望的偏差。因此，在每个电感耦合121-127中实现的互感至少部分地取决于制造超导集成电路100的工艺。
在许多应用中，制造电路中达到的实际互感不需要与所设计的标称值精确匹配。例如，在一些应用中，表征在两个电感耦合元件之间实现的互感实际值是可能的（例如，通过执行初步测量），然后通过按比例调整相应地施加信号来调节所设计的标称值的任何改变。然而，在一些应用中，减轻互感的实际值与所设计的标称值之间任何偏差的影响和/或减轻在使用多个互感的超导集成电路上实现的互感中的偏离或不一致是会是有利的。此类减轻对应用而言有利的一个实例是：包括多个电感耦连的元件以从相同的信号源接收信号的超导集成电路。
图2是包括三个超导通量量子位201-203的超导集成电路200的示意图，每个超导通量量子位201-203具有一个对应的CJJ，该CJJ通过一个对应的通量变换器221-223电感耦连到相同的输入信号线210。每个通量变换器221-223包括一对对应的电感耦合元件。本领域的技术人员将认识到为了图2的目的而简化了量子位201-203的结构和部件，且超导集成电路200可包括未示出的额外部件和器件。尽管每个量子位201-203电感耦连到相同的输入信号线210，但每个量子位从由输入信号线210承载的任何给定信号实际接收的信号的幅值至少部分地取决于每个通量变换器221-223中对应的互感。例如，如果通量变换器221达到互感M1且通量变换器222达到互感M2，其中M2大于M1，（其他条件都一样）则对于由输入信号线210承载的任何给定的信号来说，量子位202将收到幅值大于由量子位201所收到的信号的幅值的一个信号。在多个应用中，希望的是：对于由输入信号线210承载的任何给定的信号来说，量子位201-203都接收幅值基本相同的信号，这对通量变换器221-223中对应的互感彼此基本相同是有利的。如上文所说明，通量变换器（如通量变换器221-223中的任何一个）中的互感至少部分地取决于这两个电感器之间的间隙大小。
超导集成电路可由多个层组成，其中的一些层可以是提供超导电流通路的金属层，并且其中的另一些层可以是提供结构支撑和相邻金属层间电隔离的介电层。在这样的一个电路中，通量变换器可通过将第一电感耦合元件电感性耦连到第二电感耦合元件来实现，该第一电感耦合元件由布置在第一金属层上的第一超导电流通路来实施，该第二电感耦合元件由布置在第二金属层上的第二超导电流通路来实施，其中该第一和第二金属层由介电层分离开。贯穿本说明书的其余部分，该几何结构被称为“平行电感器”几何结构，尽管本领域的技术人员将认识到，术语“平行”广泛用于本文，但该两个电感器可能并不完全平行。
图3是多层超导集成电路300的截面图，示出了使用“平行电感器”几何结构的通量变换器301。通量变换器301能够使得布置在第一金属层上的第一超导电流通路311与布置在第二金属层上的第二超导电流通路312之间电感耦合，其中该第一和第二金属层被介电层320相互分离。分离超导电流通路311和312的间隙的大小由介电层320的厚度所决定；因此，通量变换器301的互感至少部分地取决于介电层320的厚度。在大部分应用中，超导集成电路300的设计中融入了对介电层320的特定标称厚度的考虑，因此，通量变换器301中的特定标称互感将是所期望的。介电层320的设计标称厚度与介电层320的实际制造厚度间的任何偏差都会导致通量变换器301中设计标称互感与通量变换器301中达到的实际互感间的偏差。如前所述，这类偏差典型地可在单个变换器的运行中加以克服（例如，通过按比例调整所施加的信号），然而在希望多个通量变换器同时达到基本相同的互感的情况下会是有害的。图4和图5展示了在采用“平行电感器”几何结构的多个通量变换器间如何产生这类偏差的两个示例。
图4是多层超导集成电路400的截面图，示出了第一通量变换器401和第二通量变换器402，该第一通量变换器401中的两个电感耦合元件411、430由第一介电层421分离开，该第二通量变换器402中的两个电感耦合元件430、412由第二介电层422分离开。在这个示例性实例中，介电层421和422二者都设计为具有彼此相同的标称厚度以在每个通量变换器401和402中获得基本相同的标称互感。然而，由于制造过程中的一些不完善性，介电层421制造的比介电层422厚（或，从替代的观点来看，介电层422制造的比介电层421薄）。如果所有其他条件都一样，尽管它们都设计为具有相同的标称互感，但是通量变换器401将会具有比通量变换器402小的实际互感。此外，由于通量变换器401中的电感耦合元件（430）电镀耦连到通量变换器402中的电感耦合元件（430），在超导集成电路400的运行中调节它们对应的互感之间的偏差是非常困难的。任何旨在调节通量变换器401的实际互感的信号调整都仍将被通量变换器402所发觉，反之亦然。
图5是多层超导集成电路500的截面图，示出了第一通量变换器501和第二通量变换器502，该第一通量变换器501中的两个电感耦合元件511、530由介电层520分离开，该第二通量变换器502中的两个电感耦合元件512、530由相同的介电层520分离开。在这个示例性实例中，介电层520被设计为具有基本均匀的标称厚度，以在每个通量变换器501和502中获得基本相同的标称互感。然而，由于制造过程中的一些不完善性，介电层520的实际厚度并不均匀，并且通量变换器501发觉了比通量变换器502薄的介电层。如果所有其他条件都一样，尽管它们都设计为具有相同的标称互感，但是通量变换器501将具有比通量变换器502大的实际互感。此外，由于通量变换器501中的电感耦合元件（530）电镀耦连到通量变换器502中的电感耦合元件（530），在超导集成电路500的运行中同时调节它们对应的实际互感之间的偏差是非常困难的。
根据本系统和方法，通过实施类似同轴的几何结构，通量变换器中的互感能够对制造偏差而言更加鲁棒。在一些实施方案中，“同轴通量变换器”可包括第一电感耦合元件和第二电感耦合元件，该第一电感耦合元件由布置在超导集成电路的第一金属层中的内部超导电流通路形成，该第二电感耦合元件由外部超导电流通路形成，该外部超导电流通路沿着该内部超导通路的长度的至少一部分完全包围着该内部超导电流通路。
图6是多层超导集成电路600的截面图，示出了根据本系统和方法的一个实施方案的一种同轴通量变换器601。同轴通量变换器601类似于图3中的通量变换器301，因为它包括相互电感耦连的多个电感耦合元件。通量变换器301使用“平行电感器”几何结构，其中该两个电感耦合元件311和312相互平行地位于介电层320的两侧。相反地，通量变换器601使用类似同轴的几何结构，其中内部超导电流通路630由外部超导电流通路631包围着。该外部超导电流通路631是一个封闭超导回路，例如，可能由布置在第一金属层中的第一超导电流通路611、布置在第二金属层中的第二超导电流通路612以及它们之间的至少两个超导连接641、642形成。在图3的通量变换器301中，信号可以在平行超导电流通路311和312间电感耦连；而在图6中的同轴通量变换器601中，信号可以在内部超导电流通路630和由超导电流通路611、612、641及642形成的外部超导电流通路631之间电感耦连。通过在通量变换器中实施类似同轴的几何结构，所获得的互感变得对导体间隙大小的变化不太敏感（例如，在一些实施方案中，近似线性敏感，比如对数敏感）。因此，同轴变换器对制造偏差比对图3至图5中所示的普通“平行电感器”几何结构更加稳健。
如图所示，超导集成电路600包括三个金属层和两个介电层，尽管本领域的技术人员将认识到本系统和方法可以被适配为容纳不同的层数。同轴通量变换器601包括布置在第一金属层内的第一（“内部”）超导电流通路630，其中该第一金属层承载在第一介电层622上。内部超导电流通路630位于至少部分地覆盖布置在第二金属层中的第二超导电流通路612上，其中内部超导电流通路630和第二超导电流通路612由该第一介电层622来相互分离开。第二介电层621布置在该第一金属层的顶部，这使得内部超导电流通路630位于两个介电层622和621之间。第三超导电流通路611被承载在布置在该第二介电层621上的第三金属层中。第三超导电流通路611放置为使得至少一部分分别覆盖在该第一（“内部”）和第二超导电流通路630和612的至少一部分上。至少两个超导连接641和642被建立在该第二超导电流通路612和该第三超导电流通路611之间，该第二超导电流通路612承载在该第二金属层中，并且该第三超导电流通路611承载在该第三金属层中。在一些实施方案中，每个超导连接641和642可以由至少一个超导通孔组成。然而，本领域内的技术人员将认识到，由于每个超导连接641和642穿过两个介电层而延伸，因此每个超导连接641和642可以包括多个超导通孔。例如，超导连接641可包括第一超导通孔和第二超导通孔，该第一超导通孔通过介电层622连接该第一和第二金属层，该第二超导通孔通过介电层621连接该第一和第三金属层。在不同的实施方案中，多个超导通孔（例如，形成单一的超导连接641）可以直接堆放在彼此的顶部，或可替代地，相互平移以形成一个交错的类似阶梯的结构。
图6是沿xz平面切割的超导集成电路600的截面图，其中每个金属层和介电层621及622位于对应的xy平面。例如，超导电流通路611承载在第一金属层的第一xy平面中，并且超导电流通路612承载在第二xy平面的第二金属层中。超导电流通路611覆盖在超导电流通路612上，并且它们之间至少有两个超导连接641、642，这使得超导电流通路611、超导电流通路612与该第一及第二超导连接641、642共同在xz平面形成一个封闭的超导回路。该xz平面与该xy平面正交，且该封闭的超导回路在该xz平面限定一个密封区域650。xz平面中的这个封闭超导回路是同轴通量变换器601中的第一电感耦合元件，并与同轴电缆中的外部导体类似。该第二电感耦合元件由承载在第三xy平面的第三金属层中的超导电流通路630提供，该第三xy平面位于该第一和第二xy平面之间。在同轴通量变换器601中，超导电流通路630类似于同轴电缆中的内部导体。超导电流通路630穿过由xz平面中的封闭超导回路限定的密封区域650在该第三xy平面中延伸。因此，同轴通量变换器601体现了类似同轴的几何结构，其中超导电流通路630被配置为将信号电感耦连到由其所包围的封闭超导回路。
本领域的技术人员将认识到，贯穿本发明和所附的权利要求书，术语“同轴的”和“类似同轴的”用于总体上描述一种几何结构，在该几何结构中内部导体被外部导体沿其长度的至少一部分包围着。在本领域中，同轴电缆典型地使用圆形截面，其中外部导体内的内部导体是轴向对准的（例如，同中心地排列）。然而，如此处所使用的，术语“同轴的”和“类似同轴的”用于近似地描述一种几何结构，在该几何结构中内部和外部导体被设计为在设计和/或制造公差内相互近似同轴地对准。本系统和方法的一个方面是“同轴的”变换器的互感对内部和外部导体之间的设计同轴对准和实际同轴对准之间的偏差具有固有的稳健性（相比于“平行电感器”变换器）。术语“同轴的”和“类似同轴的”并不旨在将本系统和方法的实施方案限制在圆形几何结构。例如，图6中的同轴通量变换器601采用矩形横截面，其中外部超导电流通路（由xz平面内的封闭超导回路限定）内的内部超导电流通路630并不是精确地中心对准。该内部超导电流通路630与该外部超导电流通路631空间上分离（且电隔离），并且这个“类似同轴的”几何结构使得该内部超导电流通路630和外部超导电流通路631之间的互感对设计空间距离与制造中达到的实际空间距离间的偏差更加稳健。同样地，这个“类似同轴的”几何结构使得多个通量变换器对它们对应互感的偏差更加稳健。
图7示出了使用两个同轴通量变换器701和702的示例性超导集成电路700的截面图。同轴通量变换器701采用由内部超导电流通路731实现的第一电感耦合元件和由包围着内部超导电流通路731的外部超导电流通路741实现的第二电感耦合元件。同轴通量变换器702采用由内部超导电流通路732实现的第一电感耦合元件和由包围着内部超导电流通路732的外部超导电流通路742实现的第二电感耦合元件。在本例中，内部超导电流通路731电镀耦连（在超导集成电路700的其他地方，图7中未示出）到内部超导电流通路732。此外，同轴通量变换器701和702都被设计为在它们对应的内部和外部超导体之间达到基本相同的标称互感。然而，由于介电层的对应厚度的偏差，通量变换器702中内部732与外部742导体之间的空间距离比通量变换器701中内部731与外部741导体之间的空间距离小很多。在图4中的通量变换器401和402采用“平行电感器”几何结构的情况下，空间距离中的此类偏差可转化成通量变换器401与402之间实际互感的有害偏差。然而，由于通量变换器701与702都采用类似同轴的几何结构，它们对应的互感对它们对应内部和外部导体之间的空间距离变化不太敏感（例如，在一些实施方案中，近似线性敏感，比如对数敏感）。这意味着对于空间距离中的任何给定变化而言通量变换器701与702之间的互感中所产生的偏差比通量变换器401与402之间的互感的偏差小很多。例如，如果每个通量变换器221-223采用与“平行导体”相反、类似同轴的几何结构（如图6所示的几何结构），则图2所示的超导集成电路200对通量变换器221-223之间的互感的偏差更加稳健。
图8A是包括多个层的同轴通量变换器800的俯视图，每一层对应于对应的xy平面。为清楚起见，介电层在图8A中没有示出。变换器800包括第一电感耦合元件，该第一电感耦合元件包括内部超导电流通路830。变换器800进一步包括第二电感耦合元件，该第二电感耦合元件包括第一“外部”超导电流通路811、第二“外部”超导通路（不可见）和它们之间的超导连接840。在所展示的实施方案中，该第一外部超导通路811的大小和形状与该第二外部超导通路的基本相同，并且该第一外部超导通路811直接覆盖在该第二外部超导通路（表现为在图8A的俯视图中看不到该第二外部超导通路）。作为参考，图8B示出了该第二外部超导电流通路。
图8B是同轴通量变换器800的仰视图，展示了该第二“外部”超导电流通路812。该第二外部超导电流通路812的大小和形状与图8A中第一外部超导电流通路811的基本相同，但是两个通路811和812位于不同的xy平面。为清楚起见，介电层在图8B中没有示出。根据图8A和8B两个图，内部超导电流通路830在两个外部超导电流通路811和812之间延伸，这使得该第一电感耦合元件与该第二电感耦合元件基本上是轴向对准的。通过超导通孔840（在图中仅显示了一个）来实现外部超导电流通路811和812之间的超导连接，以限定至少一个封闭超导回路，该超导回路沿其在一个或多个位置完全密封内部超导电流通路830。例如，在线A-A上形成了一个封闭超导回路，其截面图与图6示出的同轴通量变换器601相似。在所展示的实施方案中，每个超导电流通路811、812和830各自形成蛇形或“U”形以容纳超导集成电路的剩余部分中的空间限制（未示出）。本领域的技术人员将认识到，同轴通量变换器可以采用实现任何替代布局（比如，直线、直角“L”形、锐角或钝角、螺旋形等）的超导电流通路。另外，本领域的技术人员将认识到，尽管变换器800在图中被展示为使用十个超导通孔840，但在实践中，可类似地使用任何数目的超导通孔。本领域的技术人员将认识到，每个超导通孔840可由一个或多个通孔形成（例如，多堆叠的通孔或交错的类似阶梯的通孔）。例如，将超导通孔840至少放置在通路811和812长度的对端是有利的，其目的是确保电流可以沿着通路811和812的全部长度流动。还例如，采用高密度封装的超导通孔是有利的，其目的是提高该内部超导电流通路830和该超导通孔840自身间的电感耦合。进一步地，优选的是采用如图9A和9B示出的类似通孔的长沟槽。
图9A是同轴通量变换器900的俯视图，该通量变换器采用类似通孔的长沟槽960（在图中仅显示了一个）作为两个外部超导电流通路之间的超导连接。为清楚起见，介电层在图9A中没有示出。变换器900包括第一“外部”超导电流通路911和第二“外部”超导通路（不可见）。在所展示的实施方案中，该第一外部超导通路911的大小和形状与该第二外部超导通路的基本相同，并且该第一外部超导通路911直接覆盖在该第二外部超导通路（表现为在图9A的俯视图中看不到该第二外部超导通路）。作为参考，图9B示出了该第二外部超导电流通路。
图9B是展示了该第二“外部”超导电流通路912的同轴通量变换器900的仰视图。该第二外部超导电流通路912的大小和形状与图9A中第一外部超导电流通路911的基本相同，但是两个通路911和912位于不同的xy平面。为清楚起见，介电层在图9B中没有示出。根据图9A和9B两个图，每个沟槽960都与狭长的通孔类似，该通孔在yz平面有效地形成了一个围墙以更好地封闭内部超导电流通路930。尽管图9A和9B示出了六个类似通孔的长沟槽，本领域的技术人员将会认识到，可类似地使用任何数目的沟槽960。例如，如果沟槽960能包括一个90°的弯曲部分，则变换器900可仅使用两个沟槽960（分别位于超导电流通路930的两侧）。
如图1至图5所示，通量变换器采用具有两个电感耦合元件的“平行电感器”几何结构：第一电感器和第二电感器，该第二电感器放置的离第一电感器足够近以在它们之间实现互感。同样地，在本系统和方法的一些实施方案中，同轴通量变换器被认为包括两个电感耦合元件：内部导体和外部导体，其中该外部导体是由两个共面的电流通路和它们之间的多个导电连接形成的，这使得该外部导体的至少一部分包围着该内部导体的至少一部分。在一些应用中，该内部导体可体现为信号输入结构，而该外部导体可体现为信号接收器。在其他的应用中，该外部导体可体现为信号输入结构，而该内部导体可体现为信号接收器。在任何一种情况下，例如，该信号输入结构可包括一条输入信号线；并且例如，信号接收器可耦连到一个可编程器件。
图10是包括三个可编程器件1001-1003的超导集成电路1000的示意图，每个可编程器件1001-1003具有一个对应的信号接收器1031-1033，该信号接收器电感耦连到相同的输入信号线1010。对于每一个可编程器件1001-1003，该输入信号线1010和该信号接收器1031-1033间的电感耦合分别体现为对应的同轴通量变换器1021-1023，其中输入信号线1010被用作内部导体，而每一个信号接收器1031-1033被用作对应的外部导体。然而，本领域的技术人员将认识到，在替代实施方案中，每一个（或任一个）同轴通量变换器1021-1023可采用输入信号线1010作为外部导体，采用信号接收器1031-1033作为内部导体。在所展示的实施方案中，每一个可编程器件1001-1003相当于例如超导量子处理器中的对应的超导通量量子位。
可以在室温下实现本系统及方法的某些方面，并且可以在超导温度下实现某些方面。贯穿本说明书与所附权利要求，用来说明物理结构如“超导电流通路”时，术语“超导”用来指代在适当的温度下能够表现为超导体的一种材料。超导材料并非必须在本系统及方法的所有实施方案中总是起超导体的作用。还应当指出，在此提供的传授内容可应用到非超导应用，例如，在由镀金材料制成的无线电频率变换器。
对所展示的实施方案的以上说明（包括在摘要中所描述的）并非旨在是穷尽的或者旨在把这些实施方案限定于所披露的这些确切的形式。尽管为了说明的目的在此描述了多个具体的实施方案和实例，但是相关领域的普通技术人员将会认识到，可以做出不同的等价更改而不脱离本披露的精神与范围。在此所提供的不同实施方案的传授内容可以应用于量子计算的其他系统、方法和装置，而不必一定是以上总体性说明的用于量子计算的示例性系统、方法和装置。
可将上述不同的实施方案进行组合以提供多个进一步的实施方案。本说明书中提到的和/或在申请数据单中列出的所有美国专利、美国专利申请公开、美国专利申请、外国专利、外国专利申请以及非专利公开文件均通过引用以将它们的全文结合在此，它们包括但不限于：2010年1月15日提交的名为“用于超导集成电路的系统及方法（Systems And Methods ForSuperconducting Integrated Circuits）”的美国临时专利申请序列号61/295,561；美国专利7,533,068；美国专利公开2008-0176750；美国专利公开2009-0121215和PCT专利申请序列号PCT/US2009/037984（公开WO2009/120638）。如有必要，可以对这些实施方案的多个方面进行修改，以利用不同的专利、申请和公开文件中的系统、电路及概念来提供更进一步的实施方案。
鉴于以上的详细说明，可以对这些实施方案做出这些及其他的改变。总之，在以下权利要求中，所使用的术语不应当解释为将这些权利要求限制于本说明书和这些权利要求中所披露的特定实施方案，而是应当解释为包括所有可能的实施方案、连同这些权利要求有权获得的等效物的全部范围。因此，本权利要求并不限于本披露。
Claims (37)
1.一种超导集成电路，包括：
布置在第一金属层中的第一超导电流通路；
第一介电层，其至少一部分承载在该第一金属层上；
布置在第二金属层中的第二超导电流通路，该第二金属层承载在该第一介电层上，其中该第二超导电流通路的至少一部分覆盖在该第一超导电流通路的至少一部分上；
第二介电层，其至少一部分承载在该第二金属层上；
布置在第三金属层中的第三超导电流通路，该第三超导电流通路承载在该第二介电层上，其中该第三超导电流通路的至少一部分覆盖在该第一与第二超导电流通路的至少一部分上；
在该第一超导电流通路与该第二超导电流通路之间的第一超导连接，其中该第一超导连接穿过该第一介电层与该第二介电层二者而延伸；以及
在该第一超导电流通路与该第三超导电流通路之间的第二超导连接，其中该第二超导连接穿过该第一介电层与该第二介电层二者而延伸，且其中该第二超导电流通路的至少一部分被外部超导电流通路包围着，该外部超导电流通路由该第一超导电流通路的至少一部分、该第二超导电流通路的至少一部分以及该第一与第二超导连接形成，且其中该第二超导电流通路是该第三超导电流通路通过电感耦合能够通信性地耦连到该封闭超导回路。
2.如权利要求1所述的超导集成电路，其中该第二超导电流通路与该外部超导电流通路之间的互感近似线性地正比于该第一介电层的厚度和该第二介电层的厚度。
3.如权利要求1所述的超导集成电路，其中该第一和该第二超导连接各自包括至少一个对应的超导通孔。
4.如权利要求1所述的超导集成电路，其中该第二超导电流通路是一条输入信号线的一部分，且该第一和该第三超导电流通路二者都耦连到一个超导可编程器件。
5.如权利要求4所述的超导集成电路，其中该超导可编程器件是一个超导量子位。
6.如权利要求1所述的超导集成电路，其中该第二超导电流通路是一个超导可编程器件的一部分，且该第一和第三超导电流通路二者都耦连到一条输入信号线。
7.如权利要求6所述的超导集成电路，其中该超导可编程器件是一个超导量子位。
8.一种超导集成电路，包括：
承载在第一xy平面中的第一金属层中的第一超导电流通路；
承载在第二xy平面中的第二金属层中的第二超导电流通路，
其中该第二超导电流通路覆盖在该第一超导电流通路上；
该第一与该第二超导电流通路之间的第一和第二超导连接，其中该第一超导电流通路、该第二超导电流通路和该第一与第二超导连接共同在xz平面形成一个封闭超导回路，该xz平面与该第一及第二xy平面正交，且其中该封闭超导回路在该xz平面限定一个密封区域；以及
承载在第三xy平面的第三金属层中的第三超导电流通路，该第三xy平面位于该第一与该第二xy平面的中间，从而使得该第三金属层位于该第一和第二金属层之间，其中该第三超导电流通路的长度穿过xz平面中限定的密封区域而在该第三xy平面中延伸，且其中该第三超导电流通路通过电感耦合能够通信性地耦连到该封闭超导回路。
9.如权利要求8所述的超导集成电路，其中该第三超导电流通路与该封闭超导回路之间的互感近似线性地正比于分离该第三超导电流通路与该封闭超导回路周边的距离。
10.如权利要求8所述的超导集成电路，其中该第一和该第二超导连接各自包括至少一个对应的超导通孔。
11.如权利要求8所述的超导集成电路，其中该第三超导电流通路是一条输入信号线的一部分，且该第一和第二超导电流通路二者都耦连到一个超导可编程器件。
12.如权利要求11所述的超导集成电路，其中该超导可编程器件是一个超导量子位。
13.如权利要求8所述的超导集成电路，其中该第三超导电流通路是一个超导可编程器件的一部分，且该第一和第三超导电流通路二者都耦连到一条输入信号线。
14.如权利要求13所述的超导集成电路，其中该超导可编程器件是一个超导量子位。
15.一种超导集成电路，包括：
包括内部超导体的第一电感耦合元件，该内部超导体布置在第一金属层中，其中该第一金属层位于两个介电层的中间；以及
包括外部超导体的第二电感耦合元件，该外部超导体沿其长度的至少一部分包围着该内部超导体，其中该外部超导体由分别布置
在第二金属层和第三金属层中的两个共面超导体以及该两个共面超导体之间的至少两个超导连接形成，且其中该外部超导体由该两个介电层与该内部超导体空间上分离开。
16.如权利要求15所述的超导集成电路，其中该第一电感耦合元件与该第二电感耦合元件间的互感近似线性地取决于该两个介电层中每个介电层的对应的厚度。
17.如权利要求15所述的超导集成电路，其中该第一电感耦合元件是一条输入信号线的一部分，且该第二电感耦合元件被耦连到一个超导可编程器件。
18.如权利要求17所述的超导集成电路，其中该超导可编程器件是一个超导量子位。
19.如权利要求15所述的超导集成电路，其中该第一电感耦合元件是一个超导可编程器件的一部分，且该第二电感耦合元件被耦连到一条输入信号线。
20.如权利要求19所述的超导集成电路，其中该超导可编程器件是一个超导量子位。
21.如权利要求15所述的超导集成电路，其中该至少两个超导连接各自包括至少一个对应的超导通孔。
22.一种超导集成电路，包括：
包括第一超导电流通路的第一电感耦合元件，该第一超导电流通路布置在位于两个介电层中间的第一金属层上；
包括第二超导电流通路、第三超导电流通路和至少两个超导连接的第二电感耦合元件，该第二超导电流通路布置在第二金属层上，该第三超导电流通路布置在第三金属层上，该至少两个超导连接位于该第二与第三超导电流通路之间，这使得该第二电感耦合元件沿着其长度的至少一部分包围着该第一电感耦合元件；以及
第一超导可编程器件。
23.如权利要求22所述的超导集成电路，其中该第一电感耦合元件与该第二电感耦合元件间的互感近似线性地正比于分离该第一电感耦合元件与该第二电感耦合元件的距离。
24.如权利要求22所述的超导集成电路，其中该至少两个超导连接各自包括至少一个对应的超导通孔。
25.如权利要求22所述的超导集成电路，其中该第一超导可编程器件包括一个超导量子位。
26.如权利要求22所述的超导集成电路，其中该第一电感耦合元件包括一条输入信号线的一部分并且该第二电感耦合元件被耦连到该第一超导可编程器件。
27.如权利要求22所述的超导集成电路，其中该第一电感耦合元件被耦连到该第一超导可编程器件，且该第二电感耦合元件被耦连到一条输入信号线。
28.如权利要求22所述的超导集成电路，进一步包括：
包括第四超导电流通路的电感耦合元件，该第四超导电流通路布置在位于两个介电层之间的第一金属层中；
第四电感耦合元件，该第四电感耦合元件包括布置在该第二金属层中的第五超导电流通路、布置在该第三金属层中的第六超导电流通路、以及该第五和第六超导电流通路之间的至少两个超导连接，这使得该第四电感耦合元件包围着该第三电感耦合元件的至少一部分；以及
第二超导可编程器件。
29.如权利要求28所述的超导集成电路，其中该第三电感耦合元件包括一条输入信号线的一部分并且该第四电感耦合元件被耦连到该第二超导可编程器件。
30.如权利要求28所述的超导集成电路，其中该第三电感耦合元件被耦连到该第二超导可编程器件，且该第四电感耦合元件被耦连到一条输入信号线。
31.如权利要求28所述的超导集成电路，其中该第一电感耦合元件被电镀耦连到该第三电感耦合元件。
32.如权利要求28所述的超导集成电路，其中该第二电感耦合元件被电镀耦连到该第四电感耦合元件。
33.一种集成电路，包括：
多个导电层和电绝缘层，包括至少一个导电的第一内部电感耦合元件和至少一个导电的第一外部电感耦合元件，其中该第一外部电感耦合元件穿过该多个导电层和电绝缘层而延伸以沿着其长度的至少一部分围绕该第一内部电感耦合元件，且其中该第一外部电感耦合元件与该第一内部电感耦合元件电绝缘，且间隔足够紧密以在它们之间提供电感通信。
34.如权利要求33所述的集成电路，其中该第一内部电感耦合元件和该第一外部电感耦合元件中的至少一个是由在临界温度以下超导的导电材料形成。
35.如权利要求33所述的集成电路，其中该第一内部电感耦合元件和该第一外部电感耦合元件中的至少一个被耦连到一个超导可编程器件。
36.如权利要求33所述的集成电路，其中该第一内部电感耦合元件和该第一外部电感耦合元件间的互感近似线性地正比于分离该第一内部电感耦合元件和该第一外部电感耦合元件的距离。
37.如权利要求33所述的集成电路，进一步包括：
导电的第二外部电感耦合元件，其中该第二外部电感耦合元件穿过多个导电层和电绝缘层而延伸以沿着其长度的至少一部分围绕该第一内部电感耦合元件，且其中该第二外部电感耦合元件与该第一内部电感耦合元件电绝缘，且间隔足够紧密以在它们之间提供电感通信，且其中该第二外部电感耦合元件被电镀耦连到该第一外部电感耦合元件。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US29556110P | 2010-01-15 | 2010-01-15 | |
| US61/295,561 | 2010-01-15 | ||
| US12/944,518 US8738105B2 (en) | 2010-01-15 | 2010-11-11 | Systems and methods for superconducting integrated circuts |
| US12/944,518 | 2010-11-11 | ||
| PCT/US2011/021331 WO2011088342A2 (en) | 2010-01-15 | 2011-01-14 | Systems and methods for superconducting integrated circuits |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102714272A true CN102714272A (zh) | 2012-10-03 |
| CN102714272B CN102714272B (zh) | 2016-03-23 |
Family
ID=44276912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201180006131.5A Active CN102714272B (zh) | 2010-01-15 | 2011-01-14 | 用于超导集成电路的系统和方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US8738105B2 (zh) |
| EP (1) | EP2524402A4 (zh) |
| JP (1) | JP5676648B2 (zh) |
| CN (1) | CN102714272B (zh) |
| CA (1) | CA2786281C (zh) |
| WO (1) | WO2011088342A2 (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105957832A (zh) * | 2016-05-12 | 2016-09-21 | 中国科学院物理研究所 | 用于表面编码方案超导量子比特系统的布线方法及布线板 |
| CN108140145A (zh) * | 2015-08-13 | 2018-06-08 | D-波系统公司 | 用于创建和使用量子器件之间的较高程度相互作用的系统和方法 |
| CN109313726A (zh) * | 2015-12-30 | 2019-02-05 | 谷歌有限责任公司 | 使用电介质减薄来减少量子设备中的表面损耗和杂散耦合 |
| CN109716650A (zh) * | 2016-09-26 | 2019-05-03 | 国际商业机器公司 | 使用时间相关切换在微波域中路由量子信号 |
| CN109964239A (zh) * | 2016-06-07 | 2019-07-02 | D-波系统公司 | 用于量子处理器拓扑结构的系统和方法 |
| CN111095306A (zh) * | 2017-09-13 | 2020-05-01 | 谷歌有限责任公司 | 用于超导量子计算的混合动态电感器件 |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7533068B2 (en) | 2004-12-23 | 2009-05-12 | D-Wave Systems, Inc. | Analog processor comprising quantum devices |
| US7615385B2 (en) | 2006-09-20 | 2009-11-10 | Hypres, Inc | Double-masking technique for increasing fabrication yield in superconducting electronics |
| US8234103B2 (en) | 2007-04-05 | 2012-07-31 | D-Wave Systems Inc. | Physical realizations of a universal adiabatic quantum computer |
| US8098179B2 (en) * | 2007-05-14 | 2012-01-17 | D-Wave Systems Inc. | Systems, methods and apparatus for digital-to-analog conversion of superconducting magnetic flux signals |
| US10691775B2 (en) | 2013-01-17 | 2020-06-23 | Edico Genome, Corp. | Bioinformatics systems, apparatuses, and methods executed on an integrated circuit processing platform |
| US10068054B2 (en) | 2013-01-17 | 2018-09-04 | Edico Genome, Corp. | Bioinformatics systems, apparatuses, and methods executed on an integrated circuit processing platform |
| US9792405B2 (en) | 2013-01-17 | 2017-10-17 | Edico Genome, Corp. | Bioinformatics systems, apparatuses, and methods executed on an integrated circuit processing platform |
| US9679104B2 (en) | 2013-01-17 | 2017-06-13 | Edico Genome, Corp. | Bioinformatics systems, apparatuses, and methods executed on an integrated circuit processing platform |
| US10847251B2 (en) | 2013-01-17 | 2020-11-24 | Illumina, Inc. | Genomic infrastructure for on-site or cloud-based DNA and RNA processing and analysis |
| US9520547B2 (en) | 2013-03-15 | 2016-12-13 | International Business Machines Corporation | Chip mode isolation and cross-talk reduction through buried metal layers and through-vias |
| US9219298B2 (en) | 2013-03-15 | 2015-12-22 | International Business Machines Corporation | Removal of spurious microwave modes via flip-chip crossover |
| EP3192176B1 (en) * | 2014-09-10 | 2023-12-20 | Northrop Grumman Systems Corporation | Ground grid for superconducting circuits |
| KR102344884B1 (ko) | 2014-11-25 | 2021-12-29 | 삼성전자주식회사 | 멀티 큐빗 커플링 구조 |
| WO2016138395A1 (en) * | 2015-02-27 | 2016-09-01 | Yale University | Techniques for coupling plannar qubits to non-planar resonators and related systems and methods |
| US10068181B1 (en) | 2015-04-27 | 2018-09-04 | Rigetti & Co, Inc. | Microwave integrated quantum circuits with cap wafer and methods for making the same |
| US20170270245A1 (en) | 2016-01-11 | 2017-09-21 | Edico Genome, Corp. | Bioinformatics systems, apparatuses, and methods for performing secondary and/or tertiary processing |
| US10068183B1 (en) | 2017-02-23 | 2018-09-04 | Edico Genome, Corp. | Bioinformatics systems, apparatuses, and methods executed on a quantum processing platform |
| GB2570989B (en) | 2016-05-03 | 2020-12-02 | D Wave Systems Inc | Systems and methods for superconducting devices used in superconducting circuits and scalable computing |
| US10763420B2 (en) | 2016-06-13 | 2020-09-01 | Intel Corporation | Josephson Junction damascene fabrication |
| WO2017217961A1 (en) * | 2016-06-13 | 2017-12-21 | Intel Corporation | Josephson junctions made from refractory and noble metals |
| AU2017348382A1 (en) | 2016-10-28 | 2019-06-20 | Illumina, Inc. | Bioinformatics systems, apparatuses, and methods for performing secondary and/or tertiary processing |
| WO2018160184A1 (en) * | 2017-03-03 | 2018-09-07 | Intel Corporation | Grounded coplanar waveguide transmission line structures for qubits |
| WO2018160185A1 (en) * | 2017-03-03 | 2018-09-07 | Intel Corporation | Floating shield coplanar waveguide transmission line structures for qubits |
| CN110402446B (zh) * | 2017-03-13 | 2022-12-20 | 谷歌有限责任公司 | 在堆叠量子计算设备中的集成电路元件 |
| US11276727B1 (en) | 2017-06-19 | 2022-03-15 | Rigetti & Co, Llc | Superconducting vias for routing electrical signals through substrates and their methods of manufacture |
| US11121301B1 (en) | 2017-06-19 | 2021-09-14 | Rigetti & Co, Inc. | Microwave integrated quantum circuits with cap wafers and their methods of manufacture |
| WO2019126396A1 (en) | 2017-12-20 | 2019-06-27 | D-Wave Systems Inc. | Systems and methods for coupling qubits in a quantum processor |
| US11105866B2 (en) | 2018-06-05 | 2021-08-31 | D-Wave Systems Inc. | Dynamical isolation of a cryogenic processor |
| US11223355B2 (en) | 2018-12-12 | 2022-01-11 | Yale University | Inductively-shunted transmon qubit for superconducting circuits |
| CA3128007C (en) | 2019-02-22 | 2023-10-17 | Northrop Grumman Systems Corporation | Thermal control material |
| US11839164B2 (en) | 2019-08-19 | 2023-12-05 | D-Wave Systems Inc. | Systems and methods for addressing devices in a superconducting circuit |
| US11121520B1 (en) | 2019-08-28 | 2021-09-14 | Northrop Grumman Systems Corporation | Passive switching in integrated optical components |
| FR3114444B1 (fr) * | 2020-09-21 | 2022-09-30 | Commissariat Energie Atomique | Puce à routage bifonctionnel et procédé de fabrication associé |
| EP4352664A1 (en) | 2021-06-11 | 2024-04-17 | Seeqc Inc. | System and method of flux bias for superconducting quantum circuits |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020190381A1 (en) * | 2001-06-15 | 2002-12-19 | Herr Quentin P. | Capacitor for signal propagation across ground plane boundaries in superconductor integrated circuits |
| US20050127915A1 (en) * | 2003-12-15 | 2005-06-16 | Bruker Biospin Ag | Superconducting magnet system with continously operating flux-pump and associated methods for operation thereof |
| US20060043541A1 (en) * | 2004-08-26 | 2006-03-02 | Alexander Tetelbaum | Method and apparatus for implementing a co-axial wire in a semiconductor chip |
| CN101626233A (zh) * | 2009-08-03 | 2010-01-13 | 杭州电子科技大学 | 电阻性超导异步双线逻辑通用型门电路 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0377360A (ja) * | 1989-08-18 | 1991-04-02 | Mitsubishi Electric Corp | 半導体装置 |
| DE4106859A1 (de) * | 1991-03-04 | 1992-09-10 | Magnet Motor Gmbh | Induktiver, supraleitender stromspeicher |
| JPH05297089A (ja) * | 1992-04-20 | 1993-11-12 | Sumitomo Electric Ind Ltd | 磁気センサ |
| JPH06140679A (ja) * | 1992-10-28 | 1994-05-20 | Shimadzu Corp | Ｄｃ−ｓｑｕｉｄ |
| DK0784802T3 (da) * | 1994-10-04 | 1999-12-06 | Gravitec Instr Ltd | Apparat til målingen af gravitationsfelter |
| US6037649A (en) * | 1999-04-01 | 2000-03-14 | Winbond Electronics Corp. | Three-dimension inductor structure in integrated circuit technology |
| DE10393568B4 (de) * | 2003-02-25 | 2007-12-20 | Fujitsu Ltd., Kawasaki | Supraleiter-Übertragungsleitung |
| JP4194920B2 (ja) * | 2003-11-06 | 2008-12-10 | 川崎マイクロエレクトロニクス株式会社 | インダクタ |
| JP2005191100A (ja) * | 2003-12-24 | 2005-07-14 | Shinko Electric Ind Co Ltd | 半導体基板及びその製造方法 |
| US7533068B2 (en) * | 2004-12-23 | 2009-05-12 | D-Wave Systems, Inc. | Analog processor comprising quantum devices |
| JP4524784B2 (ja) * | 2006-03-15 | 2010-08-18 | 独立行政法人科学技術振興機構 | 超伝導量子マルチビット素子及びそれを用いた集積回路 |
| US8195596B2 (en) * | 2007-01-12 | 2012-06-05 | D-Wave Systems Inc. | Systems, devices, and methods for interconnected processor topology |
| WO2008089559A1 (en) * | 2007-01-23 | 2008-07-31 | D-Wave Systems Inc. | Systems, devices, and methods for controllably coupling qubits |
| US8234103B2 (en) * | 2007-04-05 | 2012-07-31 | D-Wave Systems Inc. | Physical realizations of a universal adiabatic quantum computer |
| JP2009065017A (ja) * | 2007-09-07 | 2009-03-26 | Fuji Electric Device Technology Co Ltd | 信号伝送デバイス |
| US8190548B2 (en) * | 2007-11-08 | 2012-05-29 | D-Wave Systems Inc. | Systems, devices, and methods for analog processing |
| US8421053B2 (en) | 2008-03-24 | 2013-04-16 | D-Wave Systems Inc. | Oubit based systems, devices, and methods for analog processing |
-
2010
- 2010-11-11 US US12/944,518 patent/US8738105B2/en active Active
-
2011
- 2011-01-14 CN CN201180006131.5A patent/CN102714272B/zh active Active
- 2011-01-14 JP JP2012549120A patent/JP5676648B2/ja not_active Expired - Fee Related
- 2011-01-14 WO PCT/US2011/021331 patent/WO2011088342A2/en active Application Filing
- 2011-01-14 CA CA2786281A patent/CA2786281C/en active Active
- 2011-01-14 EP EP11733453.2A patent/EP2524402A4/en not_active Withdrawn
-
2014
- 2014-04-17 US US14/255,561 patent/US9355365B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020190381A1 (en) * | 2001-06-15 | 2002-12-19 | Herr Quentin P. | Capacitor for signal propagation across ground plane boundaries in superconductor integrated circuits |
| US20050127915A1 (en) * | 2003-12-15 | 2005-06-16 | Bruker Biospin Ag | Superconducting magnet system with continously operating flux-pump and associated methods for operation thereof |
| US20060043541A1 (en) * | 2004-08-26 | 2006-03-02 | Alexander Tetelbaum | Method and apparatus for implementing a co-axial wire in a semiconductor chip |
| CN101626233A (zh) * | 2009-08-03 | 2010-01-13 | 杭州电子科技大学 | 电阻性超导异步双线逻辑通用型门电路 |
Non-Patent Citations (2)
| Title |
|---|
| LYNN A. ABELSON等: "Superconductor Integrated Circuit Fabrication Technology", 《PROCEEDINGS OF THE IEEE》 * |
| 蒋建飞: "《超导微电子学器件－一种大规模集成电路的优值单元》", 《低温与超导》 * |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108140145A (zh) * | 2015-08-13 | 2018-06-08 | D-波系统公司 | 用于创建和使用量子器件之间的较高程度相互作用的系统和方法 |
| CN108140145B (zh) * | 2015-08-13 | 2022-09-06 | D-波系统公司 | 用于创建和使用量子器件之间的较高程度相互作用的系统和方法 |
| CN109313726A (zh) * | 2015-12-30 | 2019-02-05 | 谷歌有限责任公司 | 使用电介质减薄来减少量子设备中的表面损耗和杂散耦合 |
| CN105957832A (zh) * | 2016-05-12 | 2016-09-21 | 中国科学院物理研究所 | 用于表面编码方案超导量子比特系统的布线方法及布线板 |
| CN109964239A (zh) * | 2016-06-07 | 2019-07-02 | D-波系统公司 | 用于量子处理器拓扑结构的系统和方法 |
| CN109964239B (zh) * | 2016-06-07 | 2023-08-25 | D-波系统公司 | 用于量子处理器拓扑结构的系统和方法 |
| CN109716650A (zh) * | 2016-09-26 | 2019-05-03 | 国际商业机器公司 | 使用时间相关切换在微波域中路由量子信号 |
| CN111095306A (zh) * | 2017-09-13 | 2020-05-01 | 谷歌有限责任公司 | 用于超导量子计算的混合动态电感器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2011088342A2 (en) | 2011-07-21 |
| JP2013517706A (ja) | 2013-05-16 |
| CN102714272B (zh) | 2016-03-23 |
| CA2786281C (en) | 2019-04-02 |
| US20110175061A1 (en) | 2011-07-21 |
| WO2011088342A3 (en) | 2011-11-24 |
| EP2524402A2 (en) | 2012-11-21 |
| US8738105B2 (en) | 2014-05-27 |
| US20140228222A1 (en) | 2014-08-14 |
| EP2524402A4 (en) | 2014-07-30 |
| JP5676648B2 (ja) | 2015-02-25 |
| CA2786281A1 (en) | 2011-07-21 |
| US9355365B2 (en) | 2016-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102714272A (zh) | 用于超导集成电路的系统和方法 | |
| TWI648754B (zh) | 交錯式變壓器及其製造方法 | |
| CN102484198B (zh) | 多丝导体及其制造方法 | |
| CN109075777A (zh) | 用于超导集成电路的时钟分配网络 | |
| US10535809B1 (en) | Substrate materials for quantum processors | |
| CN106449574B (zh) | 同轴式差分对硅通孔结构 | |
| US10062485B2 (en) | High-temperature superconducting high-current cables | |
| CN103972207A (zh) | 堆叠管芯之间的螺旋形螺旋电感器 | |
| JP5192741B2 (ja) | 超電導導体及び超電導導体を備えた超電導ケーブル | |
| US10079092B2 (en) | High-temperature superconducting high-current devices compensated for anisotropic effects | |
| US8248840B2 (en) | Magnetoresistive random access memory (MRAM) with integrated magnetic film enhanced circuit elements | |
| JP2012160497A (ja) | 積層型電子部品 | |
| KR102516873B1 (ko) | 보강초전도선재가 포함된 더블팬케이크 코일 | |
| JPWO2017010009A1 (ja) | 半導体素子 | |
| US20150340148A1 (en) | Inductor and method of forming an inductor | |
| US9837994B2 (en) | Stacked delay element and method of assembling same | |
| JP2013080849A (ja) | 超伝導コイル | |
| RU2697426C1 (ru) | Сверхпроводниковое устройство для работы во внешнем магнитном поле | |
| CN105513689A (zh) | 一种抗干扰双层扁平电缆 | |
| JP2018181886A (ja) | 超伝導コイル | |
| JP3599975B2 (ja) | 高周波回路 | |
| JP2011226819A (ja) | 電流比較器 | |
| CN102820116B (zh) | 一种高温超导薄膜磁体 | |
| WO2023122069A1 (en) | Fabrication stack for high integration density superconducting digital circuits | |
| CN1728359A (zh) | 降低片上电感和片上天线串连电阻的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |