CN108140145B - 用于创建和使用量子器件之间的较高程度相互作用的系统和方法 - Google Patents

用于创建和使用量子器件之间的较高程度相互作用的系统和方法 Download PDF

Info

Publication number
CN108140145B
CN108140145B CN201680058686.7A CN201680058686A CN108140145B CN 108140145 B CN108140145 B CN 108140145B CN 201680058686 A CN201680058686 A CN 201680058686A CN 108140145 B CN108140145 B CN 108140145B
Authority
CN
China
Prior art keywords
qubits
qubit
coupler
order
strength
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680058686.7A
Other languages
English (en)
Other versions
CN108140145A (zh
Inventor
理查德·G·哈里斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
D Wave Systems Inc
Original Assignee
D Wave Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by D Wave Systems Inc filed Critical D Wave Systems Inc
Publication of CN108140145A publication Critical patent/CN108140145A/zh
Application granted granted Critical
Publication of CN108140145B publication Critical patent/CN108140145B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/20—Models of quantum computing, e.g. quantum circuits or universal quantum computers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F38/00—Adaptations of transformers or inductances for specific applications or functions
    • H01F38/14—Inductive couplings
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F38/00—Adaptations of transformers or inductances for specific applications or functions
    • H01F38/14—Inductive couplings
    • H01F2038/143—Inductive couplings for signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Analysis (AREA)
  • Data Mining & Analysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Software Systems (AREA)
  • Computational Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Artificial Intelligence (AREA)
  • Mathematical Optimization (AREA)
  • Evolutionary Computation (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Logic Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

量子位之间较高程度相互作用是可实现的。本公开总体上涉及用于包括量子器件的量子仪器的器件和架构，以及用于操作所述器件和架构的技术。在本文中可以找到用于创建和使用量子位之间的较高程度相互作用的系统和处理器。较高阶相互作用包括三个或更多个量子位当中的相互作用。在本文中可以找到用于创建和使用量子处理器上的三个或更多个量子位当中的较高程度相互作用的方法。

Description

用于创建和使用量子器件之间的较高程度相互作用的系统和 方法
技术领域
本公开总体上涉及用于包括量子器件的量子仪器的器件和架构，以及用于操作所述器件和架构的技术。
背景技术
量子器件
量子器件是量子力学效应在其中占主导的结构。量子器件包括量子力学效应在其中主导电流传输的电路。这样的器件包括其中电子自旋被用作资源的自旋电子器件以及超导电路。自旋和超导均是量子力学现象。量子器件可以用于测量仪器、用在计算机械中等。
量子计算
量子计算和量子信息处理是活跃的研究领域并且限定了多类可销售产品。量子计算机是直接使用如叠加、隧穿和纠缠等至少一种量子力学现象来执行数据运算的系统。量子计算机的元件不是二进制数字(位)，而典型地是量子二进制数字或量子位。量子计算机有望对某些类别的计算问题、像模拟量子物理学提供指数级的加速。对于其他类别的问题可能存在有用的加速。
存在若干类型的量子计算机。费因曼(Feynman)在1981年的早期提议包括创建人工自旋晶格。之后的更复杂提议包括量子电路模型，其中，以按时间排序的方式对量子位应用逻辑门。在2000年，引入了一种用于解决可满足性问题的计算模型；基于绝热定理，此模型被称为绝热量子计算。认为这个模型可用于解决困难的优化问题以及潜在的其他问题。例如，在例如美国专利7,135,701和7,418,283中描述了关于绝热量子计算系统、方法及装置的进一步细节。
量子退火
量子退火是一种计算方法，所述方法可以用于找出系统的低能态，典型地优选是基态。在概念上与经典的模拟退火类似，所述方法所依赖的基本原理在于自然系统趋向于较低能态，因为较低能态更加稳定。然而，尽管经典退火使用经典的热波动将系统引导到低能态以及理想地其全局能量最小值，但量子退火可以使用如量子隧穿等量子效应作为离域的来源以比经典退火更精确和/或更快速地达到全局能量最小值。量子退火中可能存在热效应和其他噪声，因此最终的低能态可能不是全局能量最小值。
绝热量子计算可以被认为是量子退火的特殊情况，对于所述特殊情况，所述系统理想地在整个绝热演化中开始于并保持处于其基态。因此，量子退火系统和方法总体上可以在绝热量子计算机上实现。贯穿本说明书以及所附权利要求书，对量子退火的任何引用均旨在涵盖绝热量子计算，除非上下文中另有要求。
量子退火在退火过程期间将量子力学用作离域、有时被称为无序化的来源。计算问题被编码在哈密顿算子HP中，并且所述方法通过增加与HP不进行对易的离域哈密顿算子HD来引入量子效应。示例情形为：
HE∝A(t)HD+B(t)HP (1)
其中，A(t)和B(t)是时间相关包络函数。例如，在演化过程中，A(t)从较大值变为基本为零。通过去掉HD(即，减小A(t))可以去掉离域。由于所述系统以初始哈密顿算子开始并且通过演化哈密顿算子演化为最终的“问题”哈密顿算子HP(它的基态对所述问题的解或近似解进行编码)，所以量子退火与绝热量子计算类似。如果演化足够慢，则所述系统可以以全局最小值(即，精确解)、或以能量上接近精确解的局部最小值结束。所述计算的性能可以经由与演化时间相对比的残余能量(例如，与使用目标函数的精确解的差异)来进行评定。计算时间是生成在某个可接受的阈值以下的残余能量所需要的时间。在量子退火中，HP可以编码优化问题，并且因此HP在编码所述解的量子位的子空间中可以是对角的，但是所述系统不一定始终都保持处于基态。HP的能量图景可以被精心设计成使得其全局最小值是有待被求解的问题的答案，并且低局部最小值是良好的近似。
发明内容
在至少一种实施方式中，一种量子器件被概括为包括三个或更多个量子位以及包括复合约瑟夫森结的耦合器。所述耦合器经由对应互感而电感地耦合至所述三个或更多个量子位中的每一个。所述耦合器可操作用于提供所述三个或更多个量子位当中的三阶相互作用或更高阶相互作用。
在至少一种实施方式中，一种可逆逻辑门被概括为包括各自具有状态的三个量子位。第一量子位的状态表示所述可逆逻辑门的第一输入，并且第二量子位的状态表示所述可逆逻辑门的第二输入。第三量子位的状态表示来自所述可逆逻辑门的输出。所述可逆逻辑门进一步包括耦合器，所述耦合器包括复合约瑟夫森结。所述耦合器经由对应互感而电感地耦合至所述第一量子位、所述第二量子位、以及所述第三量子位中的每一个。所述耦合器可操作用于提供从所述第一量子位、所述第二量子位、以及所述第三量子位中选择的每对量子位之间的二阶相互作用，以及所述第一量子位、所述第二量子位、以及所述第三量子位当中的三阶相互作用。
在一些实施方式中，所述可逆逻辑门是可逆异或(XOR)逻辑门。在所述可逆XOR逻辑门的一些实施方式中，从所述三个量子位中选择的每对量子位之间的所述二阶相互作用的大小基本为零，并且所述三个量子位当中的所述三阶相互作用的所述大小大于零。在所述可逆XOR逻辑门的一些实施方式中，从所述三个量子位中选择的每对量子位之间的所述二阶相互作用的大小基本为零(即，在所限定阈值零内)，并且所述三个量子位当中的所述三阶相互作用的所述大小大于零(即，在所限定阈值零之外)。
在一些实施方式中，所述可逆逻辑门是可逆与非(NAND)逻辑门。在所述可逆NAND逻辑门中，所述第一量子位与所述第三量子位之间的所述二阶相互作用的所述大小和所述第二量子位与所述第三量子位之间的所述二阶相互作用的所述大小大约相同；并且所述第二量子位与所述第三量子位之间的所述二阶相互作用的所述大小和所述三个量子位当中的所述三阶相互作用的所述大小大约相同。此外，所述三个量子位当中的所述三阶相互作用的所述大小与所述第三量子位上的所述局部偏置大约相同，并且所述第三量子位上的所述局部偏置为非零。而且，在所述可逆NAND逻辑门中，所述第一量子位与所述第二量子位之间的所述二阶相互作用的所述大小和所述第一量子位上的所述局部偏置大致相同，所述第一量子位上的所述局部偏置与所述第二量子位上的所述局部偏置大约相同，并且所述第二量子位上的所述局部偏置基本为零。
量子处理器可以包括上述逻辑门中的任何一个。
一种量子器件可以被概括为包括：四个量子位；第一耦合器，包括复合约瑟夫森结，所述耦合器通过对应互感而电感地耦合至所述四个量子位中的每一个并且可操作用于提供所述四个量子位当中的三阶磁化率；以及第二耦合器，包括复合约瑟夫森结，所述耦合器通过对应互感而电感地耦合至所述四个量子位中的每一个，可操作用于提供所述四个量子位当中的线性磁化率。所述第一耦合器可调谐用于优化或至少增强所述四个量子位当中的4局部相互作用，并且所述第二耦合器可调谐用于使多对所述四个量子位之间的2局部相互作用为零或至少部分地对其进行补偿。
一种量子器件可以被概括为包括：n个量子位，其中，n是大于2的数；以及耦合器，包括复合约瑟夫森结，所述耦合器通过对应互感而电感地耦合至所述n个量子位中的每一个。所述耦合器可调谐用于优化或至少增强阶数为(n-1)的磁化率，以便提供所述量子位当中的n局部相互作用。
一种量子器件可以被概括为包括：n个量子位，其中，n是大于2的数；以及多个耦合器，每个耦合器都包括复合约瑟夫森结，并且每个耦合器通过对应互感而电感地耦合至所述n个量子位中的每一个。所述耦合器可调谐用于优化或至少增强所述n个量子位的一个或多个子集当中的至少一个k局部相互作用，其中1≤k≤n。
一种量子器件可以被概括为包括：三个量子位；以及耦合器，通过对应互感而电感地耦合至所述三个量子位中的每一个。所述耦合器可以可操作用于提供所述三个量子位当中的三阶相互作用或更高阶相互作用。所述耦合器可以通过对应互感而直接地且在不具有介入耦合器的情况下电感地耦合至所述三个量子位中的每一个。所述耦合器可以是可电感地耦合至所述三个量子位中的每一个的唯一耦合器。
所述耦合器可以包括在临界温度或以下超导的材料闭环，所述材料闭环被复合约瑟夫森结中断。所述耦合器可以包括沿所述材料闭环间隔开的三个接口结构，所述电感接口结构中的对应一个用于所述三个量子位中的每一个。所述耦合器的所述三个接口结构可以被定位并且可操作用于选择性地与所述三个量子位中的对应多个电感地耦合。
所述量子器件可以进一步包括至少第四量子位。所述耦合器的所述材料闭环可以具有被定位并且可操作用于选择性地与所述第四量子位电感地耦合的至少第四电感接口结构，并且所述耦合器可以可操作用于提供所述四个量子位当中的三阶相互作用或更高阶相互作用。所述耦合器可以是可直接电感地耦合至所述四个量子位的唯一耦合器。所述耦合器可以可操作用于提供所述四个量子位当中的三阶磁化率。
所述量子器件可以进一步包括第二耦合器，所述第二耦合器通过对应互感而电感地耦合至所述四个量子位中的每一个，可操作用于提供所述四个量子位当中的线性磁化率。所述第一耦合器可以可调谐用于对所述四个量子位当中的4局部相互作用进行优化或增强中的至少一项，并且所述第二耦合器可以可调谐用于使多对所述四个量子位之间的2局部相互作用为零或至少部分地对其进行补偿。
所述第二耦合器可以包括在临界温度或以下超导的材料闭环，所述第二耦合器的所述闭环被复合约瑟夫森结中断；所述第二耦合器的所述闭环具有四个电感接口结构，所述四个电感接口结构被定位并且可操作用于选择性地与所述四个量子位中的对应多个电感地耦合。
在一些实施方式中，所述第一量子位具有状态，所述第一量子位的所述状态表示所述量子器件的第一输入；所述第二量子位具有状态，所述第二量子位的所述状态表示所述量子器件的第二输入；所述第三量子位具有状态，所述第三量子位的所述状态表示来自所述量子器件的输出；并且所述第一耦合器进一步可操作用于提供从所述第一量子位、所述第二量子位、以及所述第三量子位中选择的每对量子位之间的二阶相互作用。
在一些实施方式中，所述量子器件可以包括量子处理器。
在一些实施方式中，所述量子器件可以包括可逆逻辑门。所述可逆逻辑门可以包括可逆异或(XOR)逻辑门，其中：所述三个量子位当中的三阶相互作用的强度的绝对值为非零；从所述三个量子位中选择的每对量子位之间的二阶相互作用的强度的绝对值比所述三个量子位当中的所述三阶相互作用的所述强度的所述绝对值小至少一个数量级；并且所述三个量子位中的每一个上的局部偏置的强度的绝对值比所述三个量子位当中的所述三阶相互作用的所述强度的所述绝对值小至少一个数量级。所述可逆逻辑门可以包括可逆与非(NAND)逻辑门，其中：所述三个量子位当中的所述三阶相互作用的所述强度的绝对值为非零；所述三个量子位当中的所述三阶相互作用的强度和所述第一量子位与所述第三量子位之间的所述二阶相互作用的强度之间的绝对差比所述三个量子位当中的所述三阶相互作用的所述强度的所述绝对值小至少一个数量级；所述三个量子位当中的所述三阶相互作用的强度和所述第二量子位与所述第三量子位之间的所述二阶相互作用的强度之间的绝对差比所述三个量子位当中的所述三阶相互作用的所述强度的所述绝对值小至少一个数量级；所述第一量子位与所述第二量子位之间的所述二阶相互作用的强度的绝对值比所述三个量子位当中的所述三阶相互作用的所述强度的所述绝对值小至少一个数量级；所述第一量子位和所述第二量子位中的每一个上的局部偏置的强度的对应绝对值比所述三个量子位当中的所述三阶相互作用的所述强度的所述绝对值小至少一个数量级；并且所述三个量子位当中的所述三阶相互作用的所述强度与所述第三量子位上的局部偏置的强度之间的绝对差比所述三个量子位当中的所述三阶相互作用的所述强度的所述绝对值小至少一个数量级。
在一些实施方式中，所述量子器件可以包括可逆逻辑门。所述可逆逻辑门可以包括可逆异或(XOR)逻辑门，其中：所述第一量子位与所述第三量子位之间的所述二阶相互作用的大小和所述第二量子位与所述第三量子位之间的所述二阶相互作用的所述大小大约相同；所述第二量子位与所述第三量子位之间的所述二阶相互作用的大小与所述三个量子位当中的所述三阶相互作用的所述大小大约相同；所述三个量子位当中的所述三阶相互作用的大小与所述第三量子位上的局部偏置大约相同；所述第三量子位上的局部偏置为非零；所述第一量子位与所述第二量子位之间的所述二阶相互作用的大小与所述第一量子位上的局部偏置大约相同；所述第一量子位上的所述局部偏置与所述第二量子位上的局部偏置大约相同；并且所述第二量子位上的所述局部偏执基本为零。
在一些实施方式中，所述第一量子位可以通信地耦合以接收所述量子器件的第一输入并且可操作用于经由所述第一量子位的状态来表示所述量子器件的所述第一输入；所述第二量子位可以通信地耦合以接收所述量子器件的第二输入并且可操作用于经由所述第二量子位的状态来表示所述量子器件的所述第二输入；所述第三量子位可以通信地耦合以接收来自所述量子器件的输出并且可操作用于经由所述第三量子位的状态来表示来自所述量子器件的所述输出；所述第一耦合器可以包括在临界温度或以下超导的材料闭环。所述第一耦合器的所述闭环可以具有第一电感接口结构、第二电感接口结构、以及第三电感接口结构。所述第一电感接口结构、所述第二电感接口结构、以及所述第三电感接口结构可以被定位并且可操作用于选择性地与所述第一量子位、所述第二量子位、以及所述第三量子位中的对应多个电感地耦合。所述第一耦合器可以进一步包括中断所述闭环的复合约瑟夫森结，并且所述第一耦合器可以进一步可操作用于提供从所述第一量子位、所述第二量子位、以及所述第三量子位中选择的每对量子位之间的二阶相互作用。
在一些实施例中，所述量子器件可以包括至少一个超导量子位。所述超导量子位可以包括超导导电通量量子位。
一种量子器件可以被概括为包括：数量为n的量子位，其中，所述数量n是大于2的数量；以及耦合器，通过对应互感而电感地耦合至所述数量为n的量子位中的每一个，其中，所述耦合器可调谐用于对阶数为(n-1)的磁化率中的至少一个进行优化或增强中的至少一项，以便提供所述量子位当中的n局部相互作用或所述n个量子位的一个或多个子集当中的至少一个k局部相互作用，其中1≤k≤n。
所述耦合器可以包括在临界温度或以下超导的材料闭环。所述耦合器的所述闭环可以具有至少一个电感接口结构。所述至少一个接口结构可以被定位并且可操作用于选择性地与所述n个量子位中的对应至少一个电感地耦合。
n个量子位中的至少一个可以包括超导量子位。所述超导量子位可以包括超导通量量子位。
量子处理器可以包括上述逻辑门中的任何一个。
附图说明
在附图中，相同的参考标记标识相似的元件或者动作。附图中元件的尺寸和相对位置不一定是按比例绘制的。例如，不同元件的形状以及角度不一定按比例绘制，并且这些元件中的一些被任意地放大和定位以提高附图的易读性。另外，所绘出的元件的特定形状不一定旨在传递与特定元件的实际形状有关的任何信息，而只是为了方便在图中识别而选取的。
图1是示意图，其展示了根据本发明系统、器件、方法和物品的、包括数字处理器和模拟处理器的示例性混合计算机。
图2A是示意图，其展示了根据本发明系统、器件、方法和物品的示例性超导量子处理器(即，用于图1的混合计算机中的模拟处理器的示例)的一部分。
图2B是示意图，其展示了根据本发明系统、器件、方法和制物品的示例性超导量子处理器的一部分。
图3A是示意图，其展示了根据本发明系统、器件、方法和物品的、包括电感地耦合至三个量子位的耦合器的示例性超导量子处理器的一部分。
图3B是曲线图，其展示了根据本发明系统、器件、方法和物品的、当耦合器的复合约瑟夫森结的电感远小于耦合器的主体回路的电感时，图3A的耦合器中的持续电流的计算对向耦合器的主体回路施加的通量偏置。
图4A是示意图，其展示了根据本发明系统、器件、方法和物品的、包括电感地耦合至四个量子位的耦合器的示例性超导量子处理器的一部分。
图4B是曲线图，其展示了根据本发明系统、器件、方法和物品的、当耦合器的复合约瑟夫森结的电感与耦合器的主体回路的电感相当时，图4A的耦合器中的持续电流的计算对向耦合器的主体回路施加的通量偏置。
图5是示意图，其展示了根据本发明系统、器件、方法和物品的、包括电感地耦合至四个量子位的两个耦合器的示例性超导量子处理器的一部分。
图6是示意图，其展示了根据本发明系统、器件、方法和物品的、可以在状态之间隧穿并且可以以各种方式耦合的多个双态粒子。
图7是示意图，其展示了根据本发明系统、器件、方法和物品的、被耦合以实现可逆XOR门的多个双态粒子。
图8是示意图，其展示了根据本发明系统、器件、方法和物品的、被耦合以实现NAND门的多个双态粒子。
具体实施方式
在以下说明中，包括了一些特定的细节以提供对各个公开实施例的全面理解。然而，相关领域的技术人员将认识到，可以在不具有这些特定细节中的一个或多个的情况下，或者使用其他方法、部件、材料等实践实施例。在其他实例中，并未详细示出或者描述与如量子器件等量子处理器、耦合器、以及包括微处理器和驱动电路系统的控制系统相关联的熟知结构，以便避免模糊对本发明方法的实施例的描述。贯穿本说明书及所附权利要求书，词语“元件(element)”和“元件(elements)”用于涵盖但不限于与量子处理器相关联的所有此类结构、系统和器件，以及它们的相关可编程参数。
除非上下文另外要求，否则贯穿本说明书和随后的权利要求书，词语“包括(comprising)”与“包括(including)”同义并且是包括性或开放式(即，不排除附加的未列举元件或方法动作)，如“包括(comprises)”和“包括(comprise)”等其变体也一样。
贯穿本说明书对“一个实施例”、“实施例”、“另一个实施例”、“一个示例”、“示例”、“另一个示例”、“一种实施方式”、“另一种实施方式”等的引用意指结合所述实施例、示例或实施方式所描述的特定指示特征、结构或特性包括在至少一个实施例、示例或实施方式中。由此，在贯穿本说明书各处出现的短语“在一个实施例中”、“在实施例中”、“另一个实施例”等不一定全都指同一个实施例、示例或实施方式。此外，在一个或多个实施例、示例或实施方式中，可以以任何适当的方式来组合特定特征、结构或特性。
应当注意的是，如在本说明书和所附权利要求中所使用的，除非内容另外明确指明，否则单数形式的“一种(a)”、“一个(an)”以及“所述”均包括复数对象。因此，例如，对包括“量子处理器”的问题解决系统的引用包括单个量子处理器或者两个或更多个量子处理器。还应当注意的是，除非内容另外明确指明，否则术语“或”总体上以其非排他性的含义使用，即，“和/或”。
本文中提供的小标题仅为了方便起见，而并不解释实施例的范围或意义。
图1展示了混合计算系统100，包括耦合至模拟计算机151的数字计算机105。在一些实施方式中，模拟计算机151是量子计算机并且数字计算机105是经典计算机。示例性数字计算机105包括可以用于执行本发明系统、器件、方法和物品中描述的经典数字处理任务的数字处理器(例如，中央处理器单元110)。相关领域的技术人员将理解，本发明系统和方法可以用包括手持设备、多处理器系统、基于微处理器的或可编程消费者电子设备、个人计算机(“PC”)、网络PC、迷你计算机、大型计算机等的其他数字计算机配置来实践，所述其他数字计算机配置当被正确配置或编程时形成专用机器，和/或可以通信地耦合至并控制模拟计算机，例如，量子计算机。
在本文中，有时将以单数形式引用数字计算机105，但这不旨在将应用限制于单个数字计算机。本发明系统和方法还可以在分布式计算环境(包括云分布式环境)中实践，其中，任务或处理器可读指令集由通过通信网络链接的远程处理设备来进行或执行。在分布式计算环境中，计算机或处理器可读指令(有时被称为程序模块)可以位于本地存储器存储设备和远程存储器存储设备(例如，存储器120、其他非易失性存储器115)两者中。
数字计算机105可以包括一个或多个数字处理器110、一个或多个非暂态处理器可读介质(例如，系统存储器120和/或其他非易失性存储器115)、以及将包括系统存储器120的各种系统部件耦合至处理器110的至少一条系统总线117。
数字计算机105可以包括用户输入/输出子系统111。在一些实施方式中，用户输入/输出子系统包括一个或多个用户输入/输出部件，比如显示器112、鼠标113、和/或键盘114。
数字处理器110可以采取执行指令或逻辑的任何适当逻辑处理单元的形式，例如，一个或多个中央处理单元(“CPU”)、图形处理单元(“GPU”)、数字信号处理器(“DSP”)、专用集成电路(“ASIC”)、可编程门阵列(“FPGA”)等。除非另外说明，图1中所示的各个框的构造和操作属于常规设计。因此，本文中不需要进一步详细地描述这些框，因为它们将被相关领域的技术人员所理解。
系统总线117可以采用任何已知的总线结构或架构，包括具有存储器控制器的存储器总线、外围总线、本地总线、电源总线、指令总线、数据总线。
系统存储器120可以包括如只读存储器(“ROM”)、静态随机存取存储器(“SRAM”)、闪存NAND等非易失性存储器以及如随机存取存储器(“RAM”)等易失性存储器(未示出)。可以存储在ROM中的基本输入/输出系统(“BIOS”)121包含基本例程，所述基本例程如在启动期间帮助在数字计算机105内的元件之间传送信息。
数字计算机105还可以包括其他非易失性存储器115。非易失性存储器115可以采取各种形式，包括：用于从硬盘进行读取和对其进行写入的硬盘驱动器、用于从可移除光盘进行读取和对其进行写入的光盘驱动器和/或用于从磁盘进行读取和对其进行写入的磁盘驱动器。光盘可以是CD-ROM或DVD，而磁盘可以是磁软盘或软磁盘。非易失性存储器115可以经由系统总线117与数字处理器进行通信并且可以包括耦合至系统总线117的适当接口或控制器116。非易失性存储器115可以充当数字计算机105的处理器或计算机可读指令、数据结构、或其他数据(有时被称为程序模块)的长期存储设备。
尽管数字计算机105已经被描述为采用硬盘、光盘和/或磁盘，但相关领域的技术人员将理解，可以采用其他类型的非易失性计算机可读介质，比如，磁带盒、闪存卡、闪存、ROM、智能卡等。本领域的技术人员将理解，一些计算机架构合并了易失性存储器和非易失性存储器。例如，易失性存储器中的数据可以被高速缓存到非易失性存储器。或采用集成电路来提供非易失性存储器的固态盘。一些计算机将传统地存储在盘上的数据置于存储器中。而且，传统地被认为是易失性的一些介质可以具有非易失性的形式，例如双列直插式存储器模块的非易失性双列直插式存储器模块变化形式。
各种处理器或计算机可读指令、数据结构、或其他数据可以被存储在系统存储器120中。例如，系统存储器120可以存储操作系统123以及一组处理器或计算机可读服务器指令125。在一些实施方式中，服务器指令125包括用于与远程客户端通信以及对包括数字计算机105和模拟计算机151上的资源的资源的使用进行调度的指令。例如，用于准许数字计算机105经由互联网、企业内联网、或其他网络与源以及与在服务器计算机上执行的其他服务器应用交换数据的Web服务器应用和/或Web客户端或浏览器应用。
在一些实施方式中，系统存储器120可以存储处理器或计算机可读计算指令(即，计算指令127)以对模拟计算机151执行预处理、协处理和后处理。根据本发明系统和方法，系统存储器120可以存储一组模拟计算机接口指令129以便与模拟计算机151交互。
在一些实施方式中，系统存储器120存储耦合器指令131以增强模拟计算机接口指令129。耦合器指令131的一些示例允许混合计算机100建立三个或更多个量子位当中的较高程度相互作用，诸如三个或更多个量子位当中大于成对相互作用的相互作用，例如，在相应数量的量子位当中的3局部相互作用、4局部相互作用等。在一些实施方式中，系统存储器120存储伊辛逻辑指令133以利用量子位之间的相互作用，包括三个或更多个量子位当中大于成对相互作用的相互作用。根据本发明系统、器件、物品和方法，伊辛逻辑指令133可以包括用于根据被耦合并被配置用于模拟伊辛哈密顿算子的量子位创建和使用逻辑门的指令。
虽然在图1中示出为存储在系统存储器120中，但所示出的模块以及其他数据还可以存储在其他地方，包括存储在非易失性存储器115中。
模拟计算机151可以设置在隔离环境(未示出)中。例如，在模拟计算机151是量子计算机的情况下，所述环境屏蔽量子计算机的内部元件免受热量、磁场等的影响。模拟计算机151包括模拟处理器140。
模拟处理器140的示例是量子处理器，比如图2A的量子处理器200a，其可以包括诸如图2A的量子位201、202和耦合器210等可编程元件、以及其他器件。所述量子位是经由读出系统160来读取的。这些结果被馈送到数字计算机105中的多组处理器或计算机可读指令，包括服务器指令125、计算指令127、模拟计算机接口指令129、或存储在系统存储器120中的其他指令。这些结果可以在网络等上返回。
所述量子位是经由量子位控制系统165来控制的。所述耦合器是经由耦合器控制系统170来控制的。在一些实施例中，量子位控制系统165和耦合器控制系统170用于在模拟处理器140上实现如本文所述的量子退火。
在一些实施方式中，数字计算机105可以使用到至少一个客户端计算机系统的逻辑连接在联网环境中操作。在一些实施方式中，数字计算机105经由逻辑连接耦合至至少一个数据库系统，例如，其中，数据存储在非易失性存储器115上。可以使用任何数字通信方式形成这些逻辑连接，例如，通过网络，如局域网(“LAN”)或包括例如互联网的广域网(“WAN”)。
所述联网环境可以包括有线的或无线的企业范围的计算机网络、内联网、外联网和/或互联网。其他实施例可以包括其他类型的通信网络，如电信网络、蜂窝网络、寻呼网和其他移动网络。经由逻辑连接发送或接收的信息可以或者可以不被加密。当在LAN联网环境中使用时，数字计算机105可以通过适配器或网络接口卡(“NIC”)(通信地链接到系统总线117)连接到LAN。当在WAN联网环境中使用时，数字计算机105可以包括用于在WAN上建立通信的接口和调制解调器(未示出)或者如NIC等设备。另外地或可替代地，可以采用非联网通信。
存在基于超导材料的电路的固态量子位。超导量子位如何操作是基于两种超导效应：磁通量子化和约瑟夫森隧穿。
通量由于电荷载流子在经过磁通量所穿过的导电回路周围时产生拓扑相位而被量子化。对于超导回路，电荷载流子是被称为库珀对(Cooper pair)的电子对。量子力学指出库珀对产生2π的整数倍的相位。于是，这约束了回路中的允许通量。磁通量被量子化。回路中的电流被单个波函数控制，并且为了使波函数在回路中的任一点处具有单一值，将回路内的通量量子化。
约瑟夫森隧穿是库珀对跨过两个超导电极之间的如几纳米的绝缘间隙等中断的过程。跨过中断的电流取决于电极中的这两群库珀对之间的相位差。
超导效应可以以不同的配置存在，并且可以产生不同类型的超导量子位，包括通量、相位、电荷、以及混合量子位。这些不同类型的量子位取决于回路的拓扑结构、对约瑟夫森结的放置、以及电路的部分的物理参数，比如电感、电容、以及约瑟夫森结临界电流。
超导量子处理器可以包括多个超导量子位和相关联局部偏置器件、以及提供量子位之间的通信耦合的多个耦合器(耦合器件)。在一种实施方式中，超导量子位包括被约瑟夫森结所中断的超导回路。约瑟夫森结的电感与超导回路的几何电感之比可以表示为2πLIC/Φ0(其中，L是几何电感，IC是约瑟夫森结的临界电流，并且Φ0是通量量子)。可以选择、调整或调谐电感和临界电流以增大约瑟夫森结的电感与超导回路的几何电感之比，并且使量子位可操作为双稳态器件。在一些实施方式中，约瑟夫森结的电感与量子位的超导回路的几何电感之比近似等于三。
在一种实施方式中，超导耦合器包括被约瑟夫森结中断的超导回路。可以选择、调整或调谐电感和临界电流以降低约瑟夫森结的电感与超导回路的几何电感之比，并且使耦合器可操作为单稳态器件。在一些实施方式中，约瑟夫森结的电感与耦合器的超导回路的几何电感之比近似等于或小于一。
在例如美国专利7,533,068、8,008,942、8,195,596、8,190,548以及8,421,053中描述了可以与本发明系统及器件结合使用的示例性量子处理器的进一步细节和实施例。
根据本发明系统、器件、物品和方法的一些实施例，量子处理器可以被设计用于执行量子退火和/或绝热量子计算。演化哈密顿算子和与问题哈密顿算子成比例的第一项以及与离域哈密顿算子成比例的第二项之和成比例。典型的演化可以通过此处被重写为方程(2)的方程(1)来表示：
HE∝A(t)HD+B(t)HP (2)
其中，HP是问题哈密顿算子，HD是离域哈密顿算子，HE是演化或瞬时哈密顿算子，并且A(t)和B(t)是控制演化的演化系数的示例。一般而言，演化系数在0与1(包含性)之间变化。在一些实施方式中，对问题哈密顿算子应用时变包络函数。
方程(3)中示出了常见的离域哈密顿算子：
Figure BDA0001620916300000171
其中，N表示量子位数量，是第i个量子位的泡利x矩阵，并且Δi是在第i个量子位中诱发的单量子位隧道分裂。此处，项是“非对角”项的示例。
常见问题哈密顿算子包括与对角单量子位项成比例的第一分量以及与对角多量子位项成比例的第二分量。问题哈密顿算子例如可以为以下形式：
Figure BDA0001620916300000181
其中，N表示量子位数量，是第i个量子位的泡利z矩阵，hi是量子位的无量纲局部场，Ji,j是量子位之间的耦合，并且ε是HP的特有能量标度。
此处，项和项是“对角”项的示例。前者是单量子位项，并且后者是双量子位项。贯穿本说明书，术语“问题哈密顿算子”和“最终哈密顿算子”被可互换地使用。可以用各种不同的方式在物理上实现分别在方程式(3)和(4)中的如HD和HP等哈密顿算子)。具体示例是通过如下所述的超导量子位实施方式来实现的。
图2A示出了被设计用于量子退火(和/或绝热量子计算)的示例性超导量子处理器200a的一部分，其中，部件可以用于实现本发明系统和器件。如之前指出的，超导量子处理器200a可以是图1的模拟处理器140的实施方式。
在图2A中所示出的超导量子处理器200a的所述一部分包括两个超导量子位201和202。量子处理器200a还包括提供量子位201与202之间的可调谐耦合(对角耦合)的耦合器210。由耦合器210进行的对角耦合提供了2局部相互作用(即，量子位201与202之间的成对相互作用)。
虽然图2A中所示出的量子处理器200a的所述一部分仅包括两个量子位201、202以及一个耦合器210，但本领域的技术人员将理解，量子处理器200a可以包括任何数量的量子位以及耦合量子位之间的信息的任何数量的耦合器。
图2A中所示出的量子处理器200a的所述一部分可以被实现为物理地实现量子退火和/或绝热量子计算。量子处理器200a包括多个接口221至225，所述接口用于配置和控制量子处理器200a的状态。接口221至225中的每一个都可以由如所展示的对应电感耦合结构实现为编程子系统和/或演化子系统的一部分。这种编程子系统和/或演化子系统可以与量子处理器200a分离，或者其可以被本地地包括(即，与量子处理器200a一起在芯片上)，如在例如美国专利7,876,248和8,035,540中所描述的。
在量子处理器200a的操作中，接口221和224可各自用于将通量信号耦合到量子位201和202的对应复合约瑟夫森结231和232中，由此实现离域哈密顿算子中的可调谐隧穿项(Δi项)。此耦合提供了通过方程(3)所描述的哈密顿算子的非对角σx项，并且这些通量信号是“离域信号”的示例。
类似地，接口222和223可各自用于将通量信号施加到量子位201和202的对应量子位回路中，由此实现问题哈密顿算子中的hi项或局部偏置项。此耦合提供了方程(4)的对角σz项。此外，接口225可用于将通量信号耦合到耦合器210中，由此实现问题哈密顿算子中的Jij项。此耦合提供了方程(4)的2局部
Figure BDA0001620916300000191
项。如本文中所描述的，混合计算机可以创建和利用三个或更多个量子位之间的大于2局部对角耦合的对角耦合，例如，3局部相互作用或更高阶相互作用。
在图2A中，接口221至225中的每一个对演化哈密顿算子的贡献分别显示在框221a至225a中。如所示出的，在图2A的示例中，框221a至225a是用于量子退火和/或绝热量子计算的时变哈密顿算子的元素。
贯穿本说明书和所附权利要求书，术语“量子处理器”用于总体上描述物理量子位(例如，量子位201和202)和耦合器(例如，耦合器210)的集合。物理量子位201和202以及耦合器210被称为量子处理器200a的“可编程元件”，并且其相应参数(例如，量子位hi值和耦合器Jij值)被称为量子处理器的“可编程参数”。在量子处理器的上下文中，术语“编程子系统”用于总体上描述用于将可编程参数(例如，hi项和Jij项)应用于量子处理器200a的可编程元件以及其他相关联控制电路系统和/或指令的接口(例如，“编程接口”222、223和225)。
如前所述，编程子系统的编程接口可以与其他子系统进行通信，所述其他子系统可以与量子处理器分离或者可以本地地包括在所述处理器上。如稍后更详细描述的，编程子系统可以接收采用量子处理器的机器语言的编程指令并且执行编程指令以根据编程指令来对可编程元件进行编程。类似地，在量子处理器的上下文中，术语“演化子系统”通常包括用于演化量子处理器200a的可编程元件以及其他相关联控制电路系统和/或指令的接口(例如，“演化接口”221和224)。例如，演化子系统可以包括退火信号线以及它们到量子位(201，202)的相应接口(221，224)。
量子处理器200a还包括读出器件251和252，其中，读出器件251与量子位201相关联，并且读出器件252与量子位202相关联。在如图2A中所示出的一些实施例中，读出器件251和252中的每一个都包括电感地耦合至相应量子位的DC-SQUID。在量子处理器200a的上下文中，术语“读出子系统”用于总体上描述用于读出量子处理器中的量子位(例如，量子位201和202)的最终状态以产生位串的读出器件251、252。读出子系统还可以包括其他元件，诸如路由电路系统(例如，锁存元件、移位寄存器、或多路复用器电路)，和/或可以被安排成替代性配置(例如，XY可寻址阵列、XYZ可寻址阵列等)。量子位读出还可以使用替代性电路来执行，如美国专利号8,854,074中所描述的电路。
虽然图2A仅展示了两个物理量子位201、202，一个耦合器210以及两个读出器件251、252，但量子处理器(例如，处理器200a)可以采用任何数量的量子位、耦合器、和/或读出器件，包括更大数量(例如，数百、数千或更多)的量子位、耦合器、和/或读出器件。
超导量子位的示例包括超导通量量子位、超导电荷量子位等。在超导通量量子位中，约瑟夫森能量占主导或等于充电能量。在电荷量子位中，情况是相反的。可以使用的通量量子位的示例包括rf-SQUID(其包括被一个约瑟夫森结中断的超导回路)、持续电流量子位(其包括被三个约瑟夫森结中断的超导回路)等。参见以下文档中的rf-SQUID的示例：《IEEE应用超导性汇刊(IEEE Trans.No.on Appl.Supercond.)》7,3638(博克古(Bocko)等人，1997年)；《自然(Nature)》406,43(弗里德曼(Friedman)等人，2000年)；以及《物理学评论B辑(Phys.Rev.B)》81,134510(哈里斯(Harris)等人，2010年)、或者持续电流量子位(persistent current qubits)(莫伊(Mooij)等人，1999年，《科学(Science)》285,1036)；以及《物理学评论B辑(Phys.Rev.B)》60,15398(奥兰多(Orlando)等人，1999年)。另外，还可以使用混合电荷-相位量子位，其中，能量是相等的。可以在以下文档中找到超导量子位的进一步细节：《现代物理评论(Rev.Mod.Phys.)》73,357(马克林(Makhlin)等人，2001年)；《档案：凝聚物质/0411174(arXiv:cond-mat/0411174)》(德瓦利特(Devoret)等人，2004年)；《加拿大物理学(Physics in Canada)》63,215(罗戈日金(Zagoskin)和布莱斯(Blais)，2007年)；《自然(Nature)》453,1031(克拉克(Clarke)和威廉(Wilhelm)，2008年)；《量子信息处理(Quantum Inf.Process)》8,81(马丁尼斯(Martinis)，2009年)；以及《科学(Science)》339,1169(德沃尔(Devoret)和薛尔考普夫(Schoelkopf)，2013年)。在一些实施例中，量子位和耦合器由片上电路系统来控制。可以在以下美国专利中找到片上控制电路系统的示例：7,876,248；7,843,209；8,018,244；8,098,179；8,169,231；以及8,786,476。在例如美国专利7,533,068、8,008,942、8,195,596、8,190,548以及8,421,053中描述了可以与本发明系统和器件结合使用的示例性量子处理器的进一步细节和实施方式。
一些量子处理器将rf-SQUID用作可调谐的量子位间耦合器。在一个实施例中，耦合器提供了量子位对之间的二阶(2局部)相互作用。然而，有可能利用这类器件来实现更高阶相互作用。
量子位和耦合器的相互作用通过经由互感MiC(1≤i≤n)附接至公共耦合器的n个通量量子位的哈密顿算子的相互作用部分来描述。这种相互作用可以被写为：
Figure BDA0001620916300000221
其中，
Figure BDA0001620916300000222
是作用于量子位i的持续电流算子，并且
Figure BDA0001620916300000223
是作用于耦合器的持续电流算子。假设少量通量耦合到耦合器主体中，则耦合器持续电流可以按照通过j索引的磁化率χj被写为展开式。磁化率是器件的持续电流IP对所施加外部通量Φx的响应。磁化率χj可以表示为：
Figure BDA0001620916300000224
其中，ΦOp是向耦合器施加的操作偏置。
存在对量子位的磁化率的至少一个替代性定义，并且所述定义在符号上与方程(6)不同。耦合器持续电流可以被表示为磁化率与解释量子位中的持续电流的一组项的乘积和量子位与耦合器的电感耦合的总和。例如，
Figure BDA0001620916300000231
图2B展示了被设计用于量子退火和/或绝热量子计算的、采用示例性超导量子处理器形式的图1模拟处理器140的示例的一部分200b。部分200b包括三个超导量子位201、202和203。以上参照图2A描述了超导量子位201和202。还示出了分别位于超导量子位201与202之间以及202与203之间的一对可调谐耦合器210和220。
量子处理器的所述一部分200b包括用于配置和控制量子处理器的状态的多个接口221至228。接口221、224和227将通量信号耦合到量子位201、202和203的对应复合约瑟夫森结中，由此实现系统哈密顿算子中的一组非对角项。类似地，接口222、223和226将通量信号施加到量子位201、202和203的对应量子位回路中，由此实现系统哈密顿算子中的一组对角项。进一步地，接口225和228将通量信号耦合到耦合器210和220中，由此实现一组两个量子位(成对)相互作用项。在图2B中为接口225和228赋予了紧凑表示，但所述接口可以包括图2A中所示出的通量源，例如，225。非对角的一量子位项是Δi项。对角的一量子位项是hi项。双量子位对角项是Jij项。量子位之间的预期互感的进一步示例参见美国专利申请公开US 2015-0032991 A1。
图3A展示了包括电感地耦合至三个量子位310、312和314的耦合器302的示例性超导量子处理器300a的一部分。耦合器302以及量子位310、312和314各自包括形成回路的主体。所述主体由在一定范围的温度、电流密度和磁场内超导的一种或多种材料制成。
在图3A中所示出的示例实施方式中，耦合器包括如美国专利8,536,566中所描述的复合约瑟夫森结(CJJ)306。CJJ 306包括初级CJJ结构，所述初级CJJ结构包括一对并联电流路径，所述并联电流路径中的每一个都被对应次级CJJ结构中断。在一些实施方式中，CJJ306包括单个CJJ结构。
在一些实施方式中，耦合器302包括用于实现包括临界电流的耦合器参数的变化的通量源。以上至少针对图2A中的接口221和224描述了对复合约瑟夫森结中的通量的调制。超导量子处理器300a包括可操作用于对耦合器302的主体施加通量偏置的接口320。接口320可操作用于对耦合器主体施加通量
Figure BDA0001620916300000241
如通过如以下所描述的图3B的水平轴线324所展示的。
耦合器302通过经由对应的一对电感器或电感结构产生的互感M1C而电感地耦合至量子位310。耦合器302通过经由对应的一对电感器或电感结构产生的互感M2C而电感地耦合至量子位314。耦合器302通过经由对应的一对电感器或电感结构产生的互感M3C而电感地耦合至量子位312。
在耦合器302的示例实施例中，复合约瑟夫森结的电感远小于主体回路的电感。CJJ电感的选择至少部分地由期望的相互作用阶数控制。例如，低CJJ电感可以提供χ1，较高CJJ电感可以提供χj，较高CJJ电感仍可以提供χj等，因为
Figure BDA0001620916300000242
图3B示出了当复合约瑟夫森结的电感远小于主体回路的电感时，超导耦合器内(比如图3A的超导耦合器302内)的持续电流
Figure BDA0001620916300000243
对到耦合器主体的所施加通量
Figure BDA0001620916300000244
的所计算响应的曲线图300b。
曲线图300b示出了耦合器在某些方案中的如何表现。在曲线图300b中，针对所施加外部通量标绘了持续电流。持续电流是关于竖直轴线322上的耦合器临界电流和水平轴线324上的所施加通量来测量的。因为水平轴线已经按照因子2π进行了缩放，所以曲线与熟悉的正弦波非常相似。曲线326示出了耦合器的响应。曲线326中的形状容纳了一系列方案，并且所述方案中的至少三个是本公开中的教导所感兴趣的。对于所施加通量大约为零的第一方案328，响应是近似线性的。在这种情况下，对于除了一阶项之外的所有项，磁化率可以被安全地视为零，即，χ1＞0，χ2＝0等。
方案328容纳了电感地耦合至公共耦合器的量子位之间的二阶相互作用。耦合器中的持续电流可以被表示为：
Figure BDA0001620916300000251
这从曲线图300b的方案328处的曲线和图2B中的成对电感耦合得出。将方程(8)代入到方程(5)中得到第一量子位与第二量子位(例如，量子位i与j)之间的相互作用：
Figure BDA0001620916300000252
持续电流算子可以依据持续电流大小和泡利算子来编写。一个定义为：
Figure BDA0001620916300000253
这种形式可以被插入到方程(9)中以得到双量子位对角相互作用。
Figure BDA0001620916300000254
在泡利算子之前的总和部分可以被定义为耦合值。在此，量子位i与j之间的耦合的耦合值为Jij。
对于所施加通量在任一方向上为约四分之一通量量子的第二方案330和第三方案332，耦合器的响应是非线性的。在这些情况下，磁化率具有二次型响应。在这些方案附近，耦合器响应可以由二阶磁化率χ2来表征。也就是说，χ1＝0，|χ2|＞0，χ3＝0等。
通过将方程(8)展开到二阶并且将其代入到方程(5)中，可以产生3局部相互作用项。耦合器中的持续电流在二阶上可以被表示为：
Figure BDA0001620916300000261
Figure BDA0001620916300000262
代入依据持续电流大小和泡利算子所定义的持续电流算子
Figure BDA0001620916300000263
并且结合类似程度的项，可以定义包括3局部项的相互作用哈密顿算子。
Figure BDA0001620916300000264
因此，将磁化率展开到二阶导致单量子位偏置、多对量子位之间的二阶相互作用(2局部)、以及三联组量子位当中的三阶相互作用(3局部)。后者是一种目前尚未用于量子信息处理器中的新型相互作用。原则上，任何或所有2局部项和3局部项都可以独立变化。
图4A展示了包括电感地耦合至四个量子位410、412、414和416的耦合器402的示例性超导量子处理器400a的一部分。耦合器402以及量子位410、412、414和416各自包括形成回路的主体。所述主体由在一定范围的温度、电流密度和磁场内超导的一种或多种材料制成。
在图4A中所示出的示例中，耦合器包括如美国专利8,536,566中所描述的复合约瑟夫森结406(参见以上对CJJ 306的描述)。在一些实施方式中，耦合器包括单个CJJ结构。
在一些实施方式中，耦合器402包括用于实现包括临界电流的耦合器参数的变化通量源。以上至少针对图2A中的接口221和224描述了对复合约瑟夫森结中的通量的调制。超导量子处理器400a包括可操作用于对耦合器402的主体施加通量偏置的接口420。接口420可操作用于对耦合器主体施加通量
Figure BDA0001620916300000271
如通过如以下所描述的图4B的水平轴线424所展示的。
耦合器402分别通过互感M1C、M2C、M3C和M4C电感地耦合至量子位410、412、414和416。
在耦合器402的示例实施例中，复合约瑟夫森结的电感与主体回路的电感相当。
图4B示出了当复合约瑟夫森结的电感与主体回路的电感相当时，超导耦合器内(比如图4A的超导耦合器402内)的持续电流
Figure BDA0001620916300000272
对到耦合器主体
Figure BDA0001620916300000273
的所施加通量的所计算响应的曲线图400b。
曲线图400b示出了耦合器在某些方案中的如何表现。在曲线图400b中，针对所施加外部通量标绘了持续电流。持续电流是关于竖直轴线422上的耦合器临界电流和水平轴线424上的所施加通量来测量的。水平轴线已经按照因子2π进行了缩放。曲线426示出了耦合器的响应。在所施加通量大约为零的方案428中，响应由立方磁化率χ3来表征。
如上所述，阶数a的磁化率可以生成量子位当中的阶数为k≤(α+1)的k局部相互作用。例如，χ2可以单独生成1局部偏置和3局部相互作用。类似地，χ3可以单独生成2局部偏置和4局部相互作用。
如图4B中所展示的，持续电流
Figure BDA0001620916300000281
关于到耦合器主体
Figure BDA0001620916300000282
的所施加通量的点是反对称的。持续电流的反对称性导致关于
Figure BDA0001620916300000283
的奇数阶χi相互作用。
Figure BDA0001620916300000284
的非零值是获得偶数阶χi所需的。更一般地，有可能通过适当选择操作点来获得奇数阶和偶数阶相互作用的混合χi。
期望能够补偿不想要的相互作用。例如，可以通过在每量子位的基础上施加补偿偏置来使1局部偏置为零，或至少部分地对其进行补偿。2局部相互作用可以通过包括一阶磁化率补偿器件来加以补偿。
图5展示了包括电感地耦合至四个量子位510、512、514和516的两个耦合器502和504的示例性超导量子处理器500的一部分。耦合器502和504以及量子位510、512、514和516各自包括形成回路的主体。所述主体由在一定范围的温度、电流密度和磁场内超导的超导材料制成。如美国专利8,536,566中所描述的，耦合器502和504各自分别包括复合约瑟夫森结506和508。
在图5中所展示的示例实施例中，量子位510、512、514和516在参数上是一致的，并且分别利用量子位510、512、514和516中的每一个的一致量子位耦合器互感MQ1和MQ2耦合至耦合器502和504。
用于补偿2局部相互作用的一种方法是将量子位510、512、514和516一致地耦合至耦合器502，其中，耦合器502拥有完全线性磁化率。耦合器502的目的是创建量子位510、512、514和516具有在取自量子位510、512、514和516的所有对量子位之间的一致2局部相互作用的条件。所述方法提供了一种用于彼此独立地调谐器件的实际方式，以便优化或至少细化4局部相互作用，并且使2局部相互作用为零或至少部分地对其进行补偿。操作点可以被选择为使得耦合器504可以提供χ3和/或耦合器502可以补偿不想要的2局部相互作用。
更一般地，在图5的上下文中描述的方法提供了一种用于在超导量子处理器中实现期望精度的多量子位相互作用的方式。例如，可以设计、调谐和组合多个耦合器以合成超导量子处理器的期望响应，比如提供期望精度的多量子位相互作用。例如，可以对所施加CJJ通量偏置、所施加耦合器主体通量偏置、以及CJJ电感进行调整以便在超导量子处理器中提供期望精度的多量子位相互作用。例如，CJJ电感可以通过设计进行调整或者可以是可调谐的。
图6是示意图，其展示了可以在状态之间隧穿并且可以以各种方式耦合的多个双态粒子，比如601、602和603。
每个粒子都可能经历与泡利矩阵
Figure BDA0001620916300000291
相对应的单粒子操作，其中，下标是粒子索引。在图6中，在粒子601、602与603之间存在一组2局部(成对)相互作用612、613和623。还存在粒子601、602和603当中的3局部相互作用610。
在量子处理器上实现三阶相互作用哈密顿算子的情况下，有可能创建可逆逻辑门。将关于图6中所示出的系统对这些进行描述。粒子601、602和603中的两个可以是输入。所述粒子之一可以是输出。粒子601、602和603将被映射到兴趣问题中的量子位和变量。2局部(成对)相互作用612、613和623以及3局部相互作用610将被映射到兴趣问题中的耦合器和相互作用。
2局部对角耦合612、613和623以及3局部相互作用610可以独立变化。表1中给出了本系统的这八个经典自旋状态的相互作用能量表。
位1 位2 位3 E<sub>123</sub>/J<sub>123</sub> E<sub>12</sub>/J<sub>12</sub> E<sub>23</sub>/J<sub>23</sub> E<sub>13</sub>/J<sub>13</sub>
-1 -1 -1 -1 1 1 1
-1 -1 1 1 1 -1 -1
-1 1 -1 1 -1 -1 1
-1 1 1 -1 -1 1 -1
1 -1 -1 1 -1 1 -1
1 -1 1 -1 -1 -1 1
1 1 -1 -1 1 -1 -1
1 1 1 1 1 1 1
表1
任何给定粒子配置的能量都可以被写为：
Figure BDA0001620916300000301
其中，1局部能量Ei可以使用局部场来生成，比如方程(13)中的εi。
图7展示了被耦合以实现可逆XOR(异或)门的多个双态粒子700。这里，量子位701和702是输入，并且量子位703是输出。3局部相互作用710的绝对值大于零，即|J123|＞0。局部场和2局部相互作用被设定为零，或者至少它们的绝对值被设定为远小于3局部相互作用的绝对值，即，局部场和2局部相互作用的绝对值比3局部相互作用的绝对值小至少一个数量级。表2中给出了本系统的一组能量。
位1 位2 位3 E/J<sub>123</sub>
-1 -1 -1 -1
-1 -1 1 1
-1 1 -1 1
-1 1 1 -1
1 -1 -1 1
1 -1 1 -1
1 1 -1 -1
1 1 1 1
表2
具有能量E/J123＝-1的基态与XOR的规范真值表相对应。不属于XOR真值表的状态拥有能量E/J123＝1并且被映射到激发态上。
图8展示了被耦合以实现NAND门的多个双态粒子。这里，量子位801和802是输入，并且量子位803是输出。局部偏置809被施加到输出量子位803上。此局部场的强度被选择为使得：
|Ei|＝J123＞0
对于量子位803，或者量子位803上的局部偏置的绝对值至少与3局部相互作用的绝对值近似相同，即，这三个量子位当中的三阶相互作用与量子位803上的局部偏置之间的绝对差比这三个量子位当中的三阶相互作用的绝对值小至少一个数量级。
量子位801和802中的每一个的局部场的强度被设定为零，或者至少量子位801和802中的每一个的对应绝对值近似为零，即，量子位801和802中的每一个上的局部偏置的对应绝对值比这三个量子位当中的三阶相互作用的绝对值小至少一个数量级。
二局部相互作用813和823拥有强度：
Jij＝-J123＜0
或者至少二局部相互作用813和823的强度的绝对值与3局部相互作用810的绝对值近似相同，即，3局部相互作用810与二局部相互作用813和823中的每一个的强度之间的绝对差比3局部相互作用810小至少一个数量级。
3局部相互作用810的绝对值为非零。3局部相互作用810可以大于零。
二局部相互作用812的强度近似为零，即，3局部相互作用810与二局部相互作用812之间的绝对差比3局部相互作用810的绝对值小至少一个数量级。
本文和权利要求书中对局部偏置、2局部相互作用、和/或3局部相互作用中的任何一个的引用通常指对应局部偏置、2局部相互作用、和/或3局部相互作用的对应强度。
表3中给出了用于实现NAND门的能量表。
Figure BDA0001620916300000321
Figure BDA0001620916300000331
表3
这种系统的具有能量E＝-2的基态同与非(NAND)逻辑操作的规范真值表相对应。
本文中所描述的系统和方法可以例如为可逆逻辑门提供三阶(3局部)和更高阶相互作用。根据本文中所描述的系统和方法的、固有地实现三阶和更高阶相互作用的量子硬件的益处可以是相比仅可使用二阶(成对)量子位相互作用的量子硬件实现更高的隧穿能量。
例如，根据本文中所描述的系统和方法的量子硬件的一个总体益处可以是改进的性能以及更容易地访问更难的一类自旋玻璃问题。
对所展示的实施例的以上说明(包括在摘要中所描述的)并非旨在是穷尽的或者旨在将所述实施例限制于所公开的确切形式。尽管为了说明的目的在本文中描述了具体实施例和示例，但是如相关领域的技术人员将会认识到的，可以在不脱离本公开的精神与范围的情况下做出各种等效修改。本文中提供的对各个实施例的教导可以应用于其他模拟处理器，不一定是以上总体描述的示例性量子处理器。
例如，尽管图3A、图3B、图4A、图4B和图5中所展示的示例实施例涉及三个量子位和四个量子位以及一个耦合器或两个耦合器的配置，但应当理解，可以使用其他数量和配置的量子位和耦合器。
以上所描述的各个实施例可以组合起来以提供进一步实施例。，在本说明书中引用和/或在应用数据表中列出并且由D-Wave系统公司(D-Wave Systems，Inc.)共同拥有的所有美国专利、美国专利申请公开、美国专利申请(包括但不限于美国临时专利申请序列号62/204,820)在它们不与本文中的特定教导和定义不一致的程度上通过引用以其全文结合在此。如有必要，可以对实施例的方面进行修改，以利用各专利、申请和公开中的系统、电路及概念来提供又进一步的实施例。
鉴于以上详细说明，可以对实施例做出这些和其他改变。一般而言，在以下权利要求书中，所使用的术语不应解释为将权利要求书限制于本说明书和权利要求中公开的特定实施例，而应当解释为包括所有可能实施例，连同此权利要求书有权获得的等效物的整个范围。相应地，权利要求书并不受到本公开的限制。

Claims (22)

1.一种量子器件，包括：
第一量子位；
第二量子位；
第三量子位；第一耦合器，通过对应互感而电感地耦合至所述第一量子位、所述第二量子位、以及所述第三量子位中的每一个；以及
接口，所述接口可操作用于对所述第一耦合器主体施加通量偏置；
其中，所述第一、第二和第三量子位与所述第一耦合器的相互作用由包括3局部项的哈密顿算子描述，并且所述第一耦合器可操作用于提供所述第一量子位、所述第二量子位、以及所述第三量子位当中的三阶相互作用或更高阶相互作用。
2.如权利要求1所述的量子器件，其中，所述第一耦合器通过对应互感而直接地且在不具有介入耦合器的情况下电感地耦合至所述第一量子位、所述第二量子位、以及所述第三量子位中的每一个。
3.如权利要求1所述的量子器件，其中，所述第一耦合器是可电感地耦合至所述第一量子位、所述第二量子位、以及所述第三量子位中的每一个的唯一耦合器。
4.如权利要求1所述的量子器件，其中，所述第一耦合器包括在临界温度或以下超导的材料闭环，和中断所述闭环的复合约瑟夫森结，以及进一步包括沿所述材料闭环间隔开的第一电感接口结构、第二电感接口结构、以及第三电感接口结构的量子器件，所述第一电感接口结构、第二电感接口结构以及第三电感接口结构中的对应一个用于所述第一量子位、所述第二量子位、以及所述第三量子位中的每一个；其中，所述第一耦合器的第一电感接口结构、第二电感接口结构以及第三电感接口结构被定位并且可操作用于选择性地与所述第一量子位、所述第二量子位、以及所述第三量子位中的对应多个电感地耦合。
5.如权利要求4所述的量子器件，进一步包括：
至少第四量子位；并且其中
所述第一耦合器的所述材料闭环至少具有被定位并且可操作用于选择性地与所述第四量子位电感地耦合的第四电感接口结构，并且所述第一耦合器可操作用于提供所述第一量子位、所述第二量子位、所述第三量子位、以及所述第四量子位当中的三阶相互作用或更高阶相互作用。
6.如权利要求5所述的量子器件，其中，所述第一耦合器是可直接电感地耦合至所述第一量子位、所述第二量子位、所述第三量子位、以及所述第四量子位的唯一耦合器。
7.如权利要求5所述的量子器件，其中，所述第一耦合器可操作用于提供所述第一量子位、所述第二量子位、所述第三量子位、以及所述第四量子位当中的三阶磁化率，所述量子器件进一步包括：
第二耦合器，通过对应互感而电感地耦合至所述第一量子位、所述第二量子位、所述第三量子位、以及所述第四量子位中的每一个，可操作用于提供所述第一量子位、所述第二量子位、所述第三量子位、以及所述第四量子位当中的线性磁化率，
其中，所述第一耦合器可调谐用于对所述第一量子位、所述第二量子位、所述第三量子位、以及所述第四量子位当中的4局部相互作用的强度进行优化或增强中的至少一项，并且所述第二耦合器可调谐用于使多对所述第一量子位、所述第二量子位、所述第三量子位、以及所述第四量子位之间的多个2局部相互作用的强度为零或者至少部分地对其进行补偿。
8.如权利要求7所述的量子器件，其中，所述第二耦合器包括在临界温度或以下超导的材料闭环，和中断所述闭环的复合约瑟夫森结，所述第二耦合器的所述闭环具有第一电感接口结构、第二电感接口结构、第三电感接口结构、以及第四电感接口结构，所述第一电感接口结构、第二电感接口结构、第三电感接口结构以及第四电感接口结构中的对应一个用于所述第一量子位、所述第二量子位、所述第三量子位以及所述第四量子位中的每一个；其中，所述第二耦合器的第一电感接口结构、第二电感接口结构、第三电感接口结构以及第四电感接口结构被定位并且可操作用于选择性地与所述第一量子位、所述第二量子位、所述第三量子位以及所述第四量子位中的对应多个电感地耦合。
9.如权利要求1所述的量子器件，其中：
所述第一量子位具有状态，所述第一量子位的所述状态表示所述量子器件的第一输入；
所述第二量子位具有状态，所述第二量子位的所述状态表示所述量子器件的第二输入；
所述第三量子位具有状态，所述第三量子位的所述状态表示来自所述量子器件的输出；并且
所述第一耦合器进一步可操作用于提供从所述第一量子位、所述第二量子位、以及所述第三量子位中选择的每对量子位之间的二阶相互作用。
10.如权利要求9所述的量子器件，其中，所述量子器件是量子处理器。
11.如权利要求9所述的量子器件，其中，所述量子器件是可逆逻辑门。
12.如权利要求11所述的量子器件，其中，所述可逆逻辑门是可逆异或(XOR)逻辑门，并且其中：
所述三个量子位当中的三阶相互作用的强度的绝对值为非零；
从所述三个量子位中选择的每对量子位之间的二阶相互作用的强度的绝对值比所述三个量子位当中的所述三阶相互作用的所述强度的所述绝对值小至少一个数量级；并且
所述三个量子位中的每一个上的局部偏置的多个绝对值比所述三个量子位当中的所述三阶相互作用的所述强度的所述绝对值小至少一个数量级。
13.如权利要求11所述的量子器件，其中，所述可逆逻辑门是可逆与非(NAND)逻辑门，并且其中：
所述三个量子位当中的三阶相互作用的强度的绝对值为非零；
所述三个量子位当中的所述三阶相互作用的所述强度和所述第一量子位与所述第三量子位之间的二阶相互作用的强度之间的绝对差比所述三个量子位当中的所述三阶相互作用的所述强度的所述绝对值小至少一个数量级；
所述三个量子位当中的所述三阶相互作用的所述强度和所述第二量子位与所述第三量子位之间的二阶相互作用的所述强度之间的绝对差比所述三个量子位当中的所述三阶相互作用的所述强度的所述绝对值小至少一个数量级；
所述第一量子位与所述第二量子位之间的二阶相互作用的强度的绝对值比所述三个量子位当中的所述三阶相互作用的所述绝对值小至少一个数量级；
所述第一量子位和所述第二量子位中的每一个上的局部偏置的强度的对应绝对值比所述三个量子位当中的所述三阶相互作用的所述强度的所述绝对值小至少一个数量级；并且
所述三个量子位当中的所述三阶相互作用的所述强度与所述第三量子位上的局部偏置的强度之间的绝对差比所述三个量子位当中的所述三阶相互作用的所述强度的所述绝对值小至少一个数量级。
14.如权利要求1所述的量子器件，其中：
所述第一量子位被通信地耦合以接收所述量子器件的第一输入并且可操作用于经由所述第一量子位的状态来表示所述量子器件的所述第一输入；
所述第二量子位被通信地耦合以接收所述量子器件的第二输入并且可操作用于经由所述第二量子位的状态来表示所述量子器件的所述第二输入；
所述第三量子位被通信地耦合以接收来自所述量子器件的输出并且可操作用于经由所述第三量子位的状态来表示来自所述量子器件的所述输出；
所述第一耦合器包括在临界温度或以下超导的材料闭环，所述第一耦合器的所述闭环具有第一电感接口结构、第二电感接口结构、以及第三电感接口结构，所述第一电感接口结构、所述第二电感接口结构以及所述第三电感接口结构被定位并且可操作用于选择性地与所述第一量子位、所述第二量子位、以及所述第三量子位中的对应多个电感地耦合，所述第一耦合器进一步包括中断所述闭环的复合约瑟夫森结，所述第一耦合器进一步可操作用于提供从所述第一量子位、所述第二量子位、以及所述第三量子位中选择的每对量子位之间的二阶相互作用。
15.如权利要求14所述的量子器件，其中，所述量子器件是量子处理器。
16.如权利要求14所述的量子器件，其中，所述量子器件是可逆逻辑门。
17.如权利要求16所述的量子器件，其中，所述可逆逻辑门是可逆异或(XOR)逻辑门，并且其中
所述三个量子位当中的三阶相互作用的强度的绝对值为非零；
从所述三个量子位中选择的每对量子位之间的二阶相互作用的强度的绝对值比所述三个量子位当中的所述三阶相互作用的所述强度的所述绝对值小至少一个数量级；并且
所述三个量子位中的每一个上的局部偏置的多个绝对值比所述三个量子位当中的所述三阶相互作用的所述强度的所述绝对值小至少一个数量级。
18.如权利要求16所述的量子器件，其中，所述可逆逻辑门是可逆与非(NAND)逻辑门，并且其中：
所述三个量子位当中的所述三阶相互作用的强度的绝对值为非零；
所述三个量子位当中的所述三阶相互作用的所述强度和所述第一量子位与所述第三量子位之间的二阶相互作用的强度之间的绝对差比所述三个量子位当中的所述三阶相互作用的所述强度的所述绝对值小至少一个数量级；
所述三个量子位当中的所述三阶相互作用的强度和所述第二量子位与所述第三量子位之间的二阶相互作用的强度之间的绝对差比所述三个量子位当中的所述三阶相互作用的所述强度的所述绝对值小至少一个数量级；
所述第一量子位与所述第二量子位之间的二阶相互作用的强度的绝对值比所述三个量子位当中的所述三阶相互作用的所述绝对值小至少一个数量级；
所述第一量子位和所述第二量子位中的每一个上的局部偏置的强度的对应绝对值比所述三个量子位当中的所述三阶相互作用的所述强度的所述绝对值小至少一个数量级；并且
所述三个量子位当中的所述三阶相互作用的所述强度与所述第三量子位上的局部偏置的强度之间的绝对差比所述三个量子位当中的所述三阶相互作用的所述强度的所述绝对值小至少一个数量级。
19.如权利要求1至18中任一项所述的量子器件，其中，所述至少一个量子位是超导量子位。
20.如权利要求19所述的量子器件，其中，所述超导量子位是超导通量量子位。
21.如权利要求16所述的量子器件，其中，所述可逆逻辑门是可逆异或(XOR)逻辑门，并且其中：
从所述三个量子位中选择的每对量子位之间的所述二阶相互作用的大小基本为零，并且所述三个量子位当中的所述三阶相互作用的所述大小大于零。
22.如权利要求16所述的量子器件，其中，所述可逆逻辑门是可逆与非(NAND)逻辑门，并且其中：
所述第一量子位与所述第三量子位之间的所述二阶相互作用的大小和所述第二量子位与所述第三量子位之间的所述二阶相互作用的所述大小大约相同；
所述第二量子位与所述第三量子位之间的所述二阶相互作用的大小和所述三个量子位当中的所述三阶相互作用的所述大小大约相同；
所述三个量子位当中的所述三阶相互作用的大小与所述第三量子位上的局部偏置大约相同；
所述第三量子位上的所述局部偏置为非零；
所述第一量子位与所述第二量子位之间的所述二阶相互作用的大小和所述第一量子位上的局部偏置大约相同；
所述第一量子位上的所述局部偏置与所述第二量子位上的局部偏置大约相同；并且
所述第二量子位上的所述局部偏置基本为零。
CN201680058686.7A 2015-08-13 2016-08-11 用于创建和使用量子器件之间的较高程度相互作用的系统和方法 Active CN108140145B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562204820P 2015-08-13 2015-08-13
US62/204,820 2015-08-13
PCT/US2016/046611 WO2017027733A1 (en) 2015-08-13 2016-08-11 Systems and methods for creating and using higher degree interactions between quantum devices

Publications (2)

Publication Number Publication Date
CN108140145A CN108140145A (zh) 2018-06-08
CN108140145B true CN108140145B (zh) 2022-09-06

Family

ID=57983648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680058686.7A Active CN108140145B (zh) 2015-08-13 2016-08-11 用于创建和使用量子器件之间的较高程度相互作用的系统和方法

Country Status (5)

Country Link
US (1) US10467545B2 (zh)
EP (2) EP4002228A1 (zh)
JP (1) JP6833817B2 (zh)
CN (1) CN108140145B (zh)
WO (1) WO2017027733A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10074792B1 (en) 2017-03-10 2018-09-11 Northrop Grumman Systems Corporation ZZZ coupler for superconducting qubits
JP6918984B2 (ja) 2017-05-19 2021-08-11 グーグル エルエルシーＧｏｏｇｌｅ ＬＬＣ 量子シミュレーションのための平面波双対基底
US10158343B1 (en) * 2018-01-11 2018-12-18 Northrop Grumman Systems Corporation Push-pull tunable coupling
US11108380B2 (en) 2018-01-11 2021-08-31 Northrop Grumman Systems Corporation Capacitively-driven tunable coupling
JP6856592B2 (ja) * 2018-09-12 2021-04-07 株式会社東芝 電子回路及び計算装置
EP3871161A1 (en) * 2018-10-26 2021-09-01 Nokia Technologies Oy Arrangement of memory cells for a quantum-computing device
CA3114094A1 (en) * 2018-10-31 2020-05-07 Google Llc Efficient fault-tolerant trotter simulation of molecular hamiltonians
CN109450555B (zh) * 2018-11-19 2020-12-15 南方科技大学 量子信息交换装置及量子信息交换方法
CN116629371A (zh) * 2019-02-02 2023-08-22 阿里巴巴集团控股有限公司 量子比特校准装置、测控系统及测控方法
CN110210529A (zh) * 2019-05-14 2019-09-06 浙江大学 一种基于二进制量子粒子群算法的特征选择方法
WO2021014888A1 (ja) * 2019-07-19 2021-01-28 日本電気株式会社 超伝導回路及び量子計算機
US20220261676A1 (en) * 2019-07-19 2022-08-18 Nec Corporation Resonator, oscillator, and quantum computer
WO2021014885A1 (ja) * 2019-07-19 2021-01-28 日本電気株式会社 共振器、発振器、及び量子計算機
US20220398293A1 (en) * 2019-10-29 2022-12-15 Tohoku University Combinatorial optimization problem processing apparatus, combinatorial optimization problem processing method, and program
US11409426B2 (en) 2020-02-24 2022-08-09 D-Wave Systems Inc. User in interface, programmer and/or debugger for embedding and/or modifying problems on quantum processors
CN111724836B (zh) * 2020-06-03 2022-06-07 中国科学院上海微系统与信息技术研究所 一种超导磁通存储单元及其读写方法
US11600658B2 (en) * 2020-06-30 2023-03-07 International Business Machines Corporation Quantum coupler facilitating suppression of ZZ interactions between qubits
US11587976B2 (en) * 2020-06-30 2023-02-21 International Business Machines Corporation Quantum device facilitating suppression of ZZ interactions between two-junction superconducting qubits
WO2022024324A1 (ja) * 2020-07-30 2022-02-03 株式会社日立製作所 情報処理方法および情報処理システム
US11531523B2 (en) * 2021-01-26 2022-12-20 Kabushiki Kaisha Toshiba Calculating device
EP4352664A1 (en) 2021-06-11 2024-04-17 Seeqc Inc. System and method of flux bias for superconducting quantum circuits
US11809839B2 (en) 2022-01-18 2023-11-07 Robert Lyden Computer language and code for application development and electronic and optical communication
US12015397B2 (en) 2022-08-18 2024-06-18 International Business Machines Corporation High connectivity parametric gate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102037475A (zh) * 2008-05-20 2011-04-27 D-波系统公司 用于校准、控制并且运行量子处理器的系统、方法和装置
CN102714272A (zh) * 2010-01-15 2012-10-03 D-波系统公司 用于超导集成电路的系统和方法
CN102944855A (zh) * 2012-10-16 2013-02-27 中国科学院上海微系统与信息技术研究所 一种全集成sbc超导量子干涉器件
CN104462689A (zh) * 2014-12-09 2015-03-25 南通大学 线性最近邻量子电路生成器

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004015545A2 (en) * 2002-08-10 2004-02-19 Routt Thomas J Methods for transmitting data across quantum interfaces and quantum gates using same
US20050250651A1 (en) 2004-03-29 2005-11-10 Amin Mohammad H S Adiabatic quantum computation with superconducting qubits
US7533068B2 (en) 2004-12-23 2009-05-12 D-Wave Systems, Inc. Analog processor comprising quantum devices
EP2126800A4 (en) 2006-12-05 2012-07-11 Dwave Sys Inc SYSTEMS, METHODS AND DEVICES FOR LOCAL PROGRAMMING OF QUANTUM PROCESSOR ELEMENTS
US8195596B2 (en) 2007-01-12 2012-06-05 D-Wave Systems Inc. Systems, devices, and methods for interconnected processor topology
US7724020B2 (en) * 2007-12-13 2010-05-25 Northrop Grumman Systems Corporation Single flux quantum circuits
US8234103B2 (en) 2007-04-05 2012-07-31 D-Wave Systems Inc. Physical realizations of a universal adiabatic quantum computer
US7843209B2 (en) 2007-04-25 2010-11-30 D-Wave Systems Inc. Architecture for local programming of quantum processor elements using latching qubits
US8098179B2 (en) 2007-05-14 2012-01-17 D-Wave Systems Inc. Systems, methods and apparatus for digital-to-analog conversion of superconducting magnetic flux signals
US7893708B2 (en) * 2007-08-03 2011-02-22 Northrop Grumman Systems Corporation Quantum gate operations with a common coupled resonator
JP5351893B2 (ja) * 2007-09-24 2013-11-27 ディー−ウェイブ システムズ，インコーポレイテッド 量子ビット状態の読み出しシステム、方法、および装置
US8190548B2 (en) 2007-11-08 2012-05-29 D-Wave Systems Inc. Systems, devices, and methods for analog processing
US8421053B2 (en) 2008-03-24 2013-04-16 D-Wave Systems Inc. Oubit based systems, devices, and methods for analog processing
CA2736116C (en) 2008-09-03 2017-09-26 D-Wave Systems Inc. Systems, methods and apparatus for active compensation of quantum processor elements
JP5513188B2 (ja) * 2010-03-18 2014-06-04 日本電信電話株式会社 多量子ビット量子演算装置
US8022722B1 (en) 2010-06-04 2011-09-20 Northrop Grumman Systems Corporation Quantum logic gates utilizing resonator mediated coupling
CA2814865C (en) 2010-11-11 2019-02-19 D-Wave Systems Inc. Systems and methods for superconducting flux qubit readout
WO2014197001A1 (en) * 2013-06-07 2014-12-11 Amin Mohammad H S Systems and methods for operating a quantum processor to determine energy eigenvalues of a hamiltonian
WO2015013532A1 (en) 2013-07-24 2015-01-29 D-Wave Systems Inc. Systems and methods for increasing the energy scale of a quantum processor
WO2015103375A1 (en) * 2014-01-06 2015-07-09 Google Inc. Constructing and programming quantum hardware for quantum annealing processes
WO2015178991A2 (en) * 2014-02-28 2015-11-26 Rigetti & Co., Inc. Operating a multi-dimensional array of qubit devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102037475A (zh) * 2008-05-20 2011-04-27 D-波系统公司 用于校准、控制并且运行量子处理器的系统、方法和装置
CN102714272A (zh) * 2010-01-15 2012-10-03 D-波系统公司 用于超导集成电路的系统和方法
CN102944855A (zh) * 2012-10-16 2013-02-27 中国科学院上海微系统与信息技术研究所 一种全集成sbc超导量子干涉器件
CN104462689A (zh) * 2014-12-09 2015-03-25 南通大学 线性最近邻量子电路生成器

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Encoding Universal Computation in the Ground States of Ising Lattices;Mile Gu等;《arXiv:1204.1084v2》;20120717;正文第III-IV节，图1 *
Preparation of multi-qubit W states in multiple resonators coupled by a superconducting qubit via adiabatic passage;Xin Wei等;《Quantum Inf Process》;20150414;正文第1-2节，图1-图2 *
Xin Wei等.Preparation of multi-qubit W states in multiple resonators coupled by a superconducting qubit via adiabatic passage.《Quantum Inf Process》.2015,正文第1-2节，图1-图2. *
用于超导量子计算的三维谐振腔仿真研究;刘其春等;《低温与超导》;20141024;第42卷(第10期);27-31 *

Also Published As

Publication number Publication date
CN108140145A (zh) 2018-06-08
US10467545B2 (en) 2019-11-05
JP2018533106A (ja) 2018-11-08
EP4002228A1 (en) 2022-05-25
EP3335161A4 (en) 2018-08-29
EP3335161B1 (en) 2021-09-29
JP6833817B2 (ja) 2021-02-24
EP3335161A1 (en) 2018-06-20
US20180240034A1 (en) 2018-08-23
WO2017027733A1 (en) 2017-02-16

Similar Documents

Publication Publication Date Title
CN108140145B (zh) 用于创建和使用量子器件之间的较高程度相互作用的系统和方法
US11423115B2 (en) Systems and methods for removing unwanted interactions in quantum devices
US11797874B2 (en) Error reduction and, or, correction in analog computing including quantum processor-based computing
Yao et al. Adaptive variational quantum dynamics simulations
Wu et al. Variational thermal quantum simulation via thermofield double states
US9495644B2 (en) Systems and methods for improving the performance of a quantum processor by reducing errors
Gyongyosi et al. A survey on quantum computing technology
US7880529B2 (en) Systems, devices, and methods for controllably coupling qubits
US20170017894A1 (en) Systems and methods for improving the performance of a quantum processor to reduce intrinsic/control errors
WO2017214293A1 (en) Systems and methods for quantum computation
Camps et al. Fable: Fast approximate quantum circuits for block-encodings
WO2015013441A1 (en) Systems and methods for achieving orthogonal control of non-orthogonal qubit parameters
US11138511B2 (en) Problem solving using quantum annealer, useful for example in sequencing, for instance nucleic acid sequencing
Saki et al. Study of decoherence in quantum computers: A circuit-design perspective
Khordad et al. Effect of phonons on optical properties of RbCl quantum pseudodot qubits
He et al. Universal quantum state preparation via revised greedy algorithm
Tchapet Njafa et al. Quantum associative memory with improved distributed queries
Bhattacharya et al. Phonon-induced pairing in quantum dot quantum simulator
US12093787B2 (en) Systems and methods for improving the performance of non-stoquastic quantum devices
Most et al. Formation of multipartite entanglement using random quantum gates
Economou et al. The Role of Initial Entanglement in Adaptive Gibbs State Preparation on Quantum Computers
Greengard Qubit devices inch toward reality
Lewis et al. Geodesic Algorithm for Unitary Gate Design with Time-Independent Hamiltonians
Swan et al. Quantum Matter Overview. J 2022, 5, 232–254
Dubbers et al. Quantum Informatics

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant