CN109964239B - 用于量子处理器拓扑结构的系统和方法 - Google Patents

Abstract

用于模拟计算系统的拓扑结构可包括可实现三部图并且基本上正交地相交的量子比特单元。量子比特可具有H形或I形，量子比特可在单元内改变方向。拓扑结构可由两种或更多种不同的子拓扑结构构成。量子比特可由远程耦合器通信地耦合到非相邻单元。远程耦合器可在单元内改变方向。单元可具有两种或更多种不同类型的远程耦合器。单元可具有偏移的量子比特、超过一种类型的单元间耦合器、超过一种类型的单元内耦合器以及远程耦合器。

Description

用于量子处理器拓扑结构的系统和方法

技术领域

本公开整体涉及用于包括量子比特的量子处理器的设计、布局和拓扑结构。

背景技术

量子计算

量子计算和量子信息处理是活跃的研究领域，并且限定可销售的产品的类别。量子计算机是直接利用至少一种量子力学现象(诸如叠加、隧穿和纠缠)来执行对数据的操作的系统。量子计算机的元素不是二进制数字(比特)，而通常是量子二进制数字或量子比特。

存在若干类型的量子计算机。绝热量子计算机是一种可用于解决各种计算问题(包括例如优化问题)的量子计算机。有关绝热量子计算系统、方法和装置的更多细节描述于例如美国专利7,135,701和7,418,283中。

量子设备

量子设备是可观察到量子力学效应的结构。量子设备包括电流传输由量子力学效应(诸如电子自旋和超导性)主导的电路。量子设备可用于测量仪器、计算机器等。模拟处理器(例如，量子处理器)可提供彼此可控耦合的多个量子设备(例如，量子比特)。模拟处理器的拓扑结构(本文也称为架构)的设计和选择(即，量子比特和耦合器和/或其他量子设备的布置)是模拟处理器设计的重要方面。与其他类别的问题相比，特定拓扑结构可更适合解决某些类别的问题。美国专利No 8,772,759提供了模拟处理器拓扑结构的各种示例。

量子退火

量子退火是可用于找到系统的低能态(例如系统的基态)的计算方法。量子退火可使用量子效应(诸如量子隧穿)来达到总体能量最低。在量子退火中，可存在热效应和其他噪声。最终低能态可能不是总体能量最低。

绝热量子计算可被认为是量子退火的特例。系统在理想情况下从其基态开始并且在整个绝热演化中保持处于其基态。因此，本领域技术人员将认识到，量子退火系统和方法一般可在绝热量子计算机上实现。在本说明书和所附权利要求书通篇中，除非上下文另有要求，否则对量子退火的任何提及旨在涵盖绝热量子计算。

发明内容

量子处理器可概括为包括第一量子比特集合，第一量子比特集合中的每个量子比特沿着量子比特长度的至少大部分与第一长轴线平行地延伸；第二量子比特集合，第二量子比特集合中的每个量子比特沿着量子比特长度的至少大部分与第二长轴线平行地延伸，第二量子比特集合中的每个量子比特与第一量子比特集合中的至少一个量子比特相交；第三量子比特集合，第三量子比特集合中的每个量子比特与第一量子比特集合中的至少一个量子比特和第二量子比特集合中的每个量子比特相交；以及单元内耦合器集合，每个耦合器靠近第一量子比特集合、第二量子比特集合或第三量子比特集合中的第一量子比特与第一量子比特集合、第二量子比特集合和第三量子比特集合中的不同集合中的第二量子比特相交的相应点，每个耦合器提供第一量子比特和第二量子比特之间的通信耦合。

在一些实施方式中，第二量子比特集合中的每个量子比特与第三长轴线平行地延伸，并且第一长轴线、第二长轴线和第三长轴线彼此非平行且彼此非正交，使得第一轴线和第二轴线以第一角度交汇，第一轴线和第三轴线以第二角度交汇，并且第二轴线和第三轴线以第三角度交汇。在一些实施方式中，第一角度、第二角度和第三角度彼此相等。

在一些实施方式中，第一长轴线与第二长轴线正交；第三量子比特集合中的每个量子比特包括与第一长轴线平行地延伸的第一部分和与第二长轴线平行地延伸的第二部分；第二量子比特集合中的每个量子比特与第一量子比特集合中的每个量子比特正交地相交；并且第一量子比特集合和第二量子比特集合中的每个量子比特与第三量子比特集合中的至少一个量子比特正交地相交。

在一些实施方式中，第三量子比特集合的至少一个量子比特包括所述至少一个量子比特的第一部分和第二部分之间的第三部分，该第三部分包括以下至少一者：弯曲和曲率。在一些实施方式中，第三部分包括靠近第一部分的第一弯曲和靠近第二部分的第二弯曲。在一些实施方式中，第三量子比特集合的所述至少一个量子比特包括靠近所述至少一个量子比特与第一量子比特集合的至少一个量子比特之间的交点的第四部分，该第四部分与第一长轴线和第二长轴线非正交地延伸，并且远离第一量子比特集合和第二量子比特集合延伸。

在一些实施方式中，第一量子比特集合和第二量子比特集合的量子比特各自具有小于或等于阈值长度的长度，并且第三量子比特集合的所述至少一个量子比特具有大于阈值长度的长度。在一些实施方式中，第一量子比特集合和第二量子比特集合的量子比特彼此相交于中心区域中，并且第三量子比特集合的每个量子比特与第一量子比特集合和第二量子比特集合的量子比特中每一者相交于界定中心区域的边界区域中。

在一些实施方式中，第一量子比特集合包括第一多个子集，并且第二量子比特集合包括第二多个子集，其中第三量子比特集合的每个量子比特与第一多个子集的至少一个子集和第二多个子集的至少一个子集的每个量子比特相交。在一些实施方式中，对于第一多个子集的第一子集和第二多个子集的第二子集的每个配对而言，存在与第一子集和第二子集的每个量子比特相交的第三量子比特集合的相应量子比特。

在一些实施方式中，第三量子比特集合的每个量子比特包括量子比特的相应第一部分和第二部分之间的第三部分，第三量子比特集合的每个量子比特的第三部分被布置在中心区域中，第三量子比特集合的每个量子比特与第一集合和第二集合的量子比特相交于界定中心区域的边界区域中，第一集合和第二集合中的量子比特的每个交点也在边界区域中。

在一些实施方式中，量子处理器包括一个或多个另外的单元内耦合器，每个耦合器靠近第三量子比特集合的第三量子比特和第四量子比特，并且提供第三量子比特和第四量子比特之间的通信耦合。

在一些实施方式中，第三量子比特子集的所述至少一个量子比特的总长等于第一量子比特集合和第二量子比特集合的量子比特的总长。

在一些实施方式中，第一多个子集包括具有第一量子比特集合的一半量子比特的第一子集以及具有第一量子比特集合的另一半量子比特的第二子集，并且第二多个子集包括具有第二量子比特集合的一半量子比特的第三子集以及具有第二量子比特集合的另一半量子比特的第四子集；第一子集、第二子集、第三子集和第四子集不相交；并且对于第三量子比特集合的每个量子比特而言，第一部分与第一子集和第二子集之一中的每个量子比特相交，并且第二部分与第三子集和第四子集之一中的每个量子比特相交。

在一些实施方式中，量子处理器包括在一个区域内拼接的多个单元，使得每个单元被定位成与至少一个其他单元贴近地相邻，第一单元包括第一量子比特集合、第二量子比特集合和第三量子比特集合，并且所述多个单元的每个其他单元包括类似的第一量子比特集合、第二量子比特集合和第三量子比特集合；单元间耦合器集合，每个单元间耦合器提供相邻单元中的各对量子比特之间的可调谐通信耦合；其中单元间耦合器集合提供第一单元的第一量子比特集合中的至少一个量子比特与第二单元的第一量子比特集合中的量子比特中的至少一者之间的可调谐通信耦合，第一单元的第二量子比特集合中的量子比特中的至少一者与第三单元的第二量子比特集合中的量子比特中的至少一者之间的可调谐通信耦合，以及第一单元的第三量子比特集合中的量子比特中的至少一者与第四单元的第三量子比特集合中的量子比特中的至少一者之间的可调谐通信耦合。

在一些实施方式中，量子处理器包括多个超导量子比特，所述多个超导量子比特的至少第一量子比特包括超导材料的回路，该回路包括：沿着中心轴线延伸的中心部分；第一远侧部分，该第一远侧部分被布置在中心部分的第一端并与该中心部分的第一端一体地形成，该第一远侧部分沿着与中心轴线非平行的第一远侧轴线延伸；第二远侧部分，该第二远侧部分被布置在中心部分的第二端并与该中心部分的第二端一体地形成，该第二端沿着中心轴线与第一端相对，该第二远侧部分沿着与中心轴线非平行的第二远侧轴线延伸。

在一些实施方式中，第一远侧轴线和第二远侧轴线彼此平行并且与中心轴线正交。在一些实施方式中，第一量子比特具有包括以下至少一者的形状：H形和I形，其中中心部分的第一端和第二端分别沿着第一远侧轴线和第二远侧轴线靠近第一远侧部分和第二远侧部分的中心区域。在一些实施方式中，第一量子比特具有包括U形的形状，其中中心部分的第一端和第二端分别沿着第一远侧轴线和第二远侧轴线靠近第一远侧部分和第二远侧部分的端部。

在一些实施方式中，量子处理器包括：在一个区域内拼接的多个单元，使得每个单元被定位成与至少一个其他单元贴近地相邻，第一单元包括所述至少一个量子比特和一个或多个类似量子比特；用于每个单元的单元内耦合器集合，这些单元内耦合器提供单元中的量子比特之间的可调谐通信耦合；单元间耦合器集合，每个单元间耦合器提供相邻单元中的量子比特之间的可调谐通信耦合；其中包括两个或更多个单元间耦合器的第一耦合器子集将第一量子比特经由第一远侧部分通信地耦合到包括一个或多个相邻单元中的两个或更多个量子比特的第一量子比特子集；并且包括两个或更多个单元间耦合器的第二耦合器子集将第一量子比特经由第二远侧部分通信地耦合到包括一个或多个相邻单元中的两个或更多个量子比特的第二量子比特子集。

在一些实施方式中，第一耦合器子集的第一单元间耦合器将第一量子比特经由第一远侧部分通信地耦合到第一量子比特子集的第一相邻量子比特，该第一相邻量子比特位于与第一单元类似的第一相邻单元中，该第一相邻量子比特在第一相邻单元中占用的位置不同于第一量子比特在第一单元中的位置。

在一些实施方式中，第一单元间耦合器相对于第一量子比特沿对角线方向延伸，从而与中心轴线及第一远侧轴线和第二远侧轴线非正交且非平行地延伸。

在一些实施方式中，第一单元间耦合器与第二单元间耦合器相交，该第二单元间耦合器将第一单元中的第二量子比特耦合到第一相邻单元中的第二相邻量子比特，该第二量子比特靠近第一量子比特，并且该第二相邻量子比特在第一相邻单元中占用的位置对应于第一量子比特的位置。

在一些实施方式中，第一单元间耦合器与第二单元间耦合器基本上平行地延伸，该第二单元间耦合器将第一单元中的第二量子比特耦合到第一相邻单元中的第二相邻量子比特，该第二量子比特靠近第一量子比特，并且该第二相邻量子比特在第一相邻单元中占用的位置对应于第一量子比特的位置。

在一些实施方式中，量子处理器包括第一拐角单元间耦合器，该第一拐角单元间耦合器将第一单元的第一拐角量子比特的第一拐角远侧部分可通信地耦合到第二单元的第一相邻拐角量子比特，该第二单元沿着中心轴线及第一远侧轴线和第二远侧轴线中的至少一者邻近与第一单元相邻的一个或多个单元；其中第一拐角单元间耦合器耦合到第一拐角量子比特的远侧部分的第一端，该第一端沿着中心轴线以及第一远侧轴线和第二远侧轴线中的至少一者靠近第一单元的外边界。

在一些实施方式中，量子处理器包括第二拐角单元间耦合器，该第二拐角单元间耦合器将第一单元的第二拐角量子比特的第二拐角远侧部分可通信地耦合到第二单元的第二相邻拐角量子比特，该第二拐角远侧部分与第一拐角远侧部分正交地延伸，该第二拐角单元间耦合器与第一单元间耦合器相交。

在一些实施方式中，量子处理器包括第二拐角单元间耦合器，该第二拐角单元间耦合器将第一单元的第二拐角量子比特的第二拐角远侧部分可通信地耦合到第三单元的第二相邻拐角量子比特，该第二拐角远侧部分与第一拐角远侧部分正交地延伸，该第二拐角单元间耦合器与第一单元间耦合器正交且非重叠地延伸。

在一些实施方式中，量子处理器包括多个超导量子比特，每个超导量子比特包括超导材料的回路，所述多个量子比特包括第一量子比特集合和第二量子比特集合，第一量子比特集合的量子比特与第一轴线平行地延伸，并且第二量子比特集合的量子比特与正交于第一轴线的第二轴线平行地延伸，第一量子比特集合的一个或多个量子比特与第二量子比特集合的一个或多个量子比特相交于一个或多个相交区域处；第一耦合器集合，该第一耦合器集合将第一量子比特集合的所述一个或多个量子比特在所述一个或多个相交区域处可通信地耦合到第二量子比特集合的所述一个或多个量子比特；第二耦合器集合，该第二耦合器集合包括至少第一耦合器，该第一耦合器将第一量子比特集合的第一量子比特可通信地耦合到第一量子比特集合的第二量子比特，该第一量子比特和第二量子比特为非重叠的，该第一耦合器包括耦合到第一量子比特的第一耦合部分、耦合到第二量子比特的第二耦合部分、以及与第一量子比特和第二量子比特正交地延伸且通信地耦合第一耦合部分和第二耦合部分的延伸部分。

在一些实施方式中，第一耦合器与第一量子比特集合的第三量子比特非通信地相交，该第三量子比特设置在第一量子比特和第二量子比特之间。

在一些实施方式中，第一量子比特集合的每个量子比特由第一耦合器集合的相应耦合器耦合到第二量子比特集合的每个量子比特；第一量子比特集合的每对量子比特由第二耦合器集合的相应耦合器通信地彼此耦合；并且第二量子比特集合的每对量子比特由第二耦合器集合的相应耦合器通信地彼此耦合。

在一些实施方式中，量子处理器包括在一个区域内拼接的多个单元，使得每个单元被定位成与至少一个其他单元贴近地相邻，第一单元包括第一量子比特和一个或多个类似量子比特，并且第二单元包括第二量子比特和一个或多个类似量子比特；其中第二耦合器集合包括：第一单元间耦合器子集，该第一单元间耦合器子集提供相邻单元中彼此贴近地相邻的量子比特之间在单元间距离内的可调谐通信耦合；以及第二远程耦合器子集，该第二远程耦合器子集提供不同单元中的第一量子比特集合的非贴近相邻的量子比特之间的可调谐通信耦合，第一远程耦合器在远程距离内通信地耦合第一量子比特和第二量子比特，该远程距离大于单元间距离。

在一些实施方式中，每个远程耦合器通信地耦合在其相应单元中具有类似位置的量子比特。

在一些实施方式中，第一量子比特在第一单元中占用第一位置，并且第二量子比特在第二单元中占用与第一位置不同的第二位置。

在一些实施方式中，量子处理器包括在一个区域内拼接的多个单元，使得每个单元被定位成与至少一个其他单元贴近地相邻，第一单元包括第一量子比特和一个或多个类似量子比特，并且第二单元包括包含第三量子比特的一个或多个类似量子比特；其中第二耦合器集合包括：第一单元间耦合器子集，该第一单元间耦合器子集提供相邻单元中彼此贴近地相邻的量子比特之间在单元间距离内的可调谐通信耦合；以及第二远程耦合器子集，该第二远程耦合器子集提供不同单元中的第一量子比特集合的非贴近相邻的量子比特之间的可调谐通信耦合，第一远程耦合器在远程距离内通信地耦合第一量子比特和第三量子比特，该远程距离大于单元间距离；其中第一量子比特和第三量子比特与相应非平行轴线平行地延伸。

在一些实施方式中，第二子集的远程耦合器围绕对称轴线改变方向，这些远程耦合器中的每一者沿着第一部分与第一延伸轴线平行地从第一端朝向对称轴线延伸，在靠近对称轴线的弯曲区域处弯曲，并且沿着第二部分与正交于第一延伸轴线的第二延伸轴线平行地朝向第二端且远离对称轴线延伸。

在一些实施方式中，对称轴线穿过中心瓦片，多个远程耦合器的弯曲区域设置在中心单元中，这些远程耦合器中的每一者完全设置在对称轴线的相应侧面上。

在一些实施方式中，所述多个量子比特包括第一相邻单元集合和第二远程单元集合，该第二远程单元集合包括第二单元，该第一相邻单元集合包括多个单元，每个单元与第一单元贴近地相邻并且彼此相互非贴近地相邻。

在一些实施方式中，第二子集的远程耦合器将第一相邻单元中的第一量子比特集合的一个或多个量子比特通信地耦合到第二相邻单元中的第一量子比特集合的一个或多个对应量子比特，第一相邻单元的所述一个或多个量子比特耦合到第一单元的一个或多个量子比特，并且第二相邻单元的所述一个或多个量子比特至少由第一相邻单元的所述一个或多个量子比特间接地耦合到第一单元。

在一些实施方式中，相邻单元在拼接区域中彼此沿对角线方向偏移。

在一些实施方式中，第二耦合器集合还包括第三耦合器子集，并且对于所述多个单元中的一者或多者而言，单元中的第一量子比特集合的每对量子比特由第三耦合器集合的相应耦合器通信地彼此耦合；并且单元中的第二量子比特集合的每对量子比特由第三耦合器集合的相应耦合器通信地彼此耦合。

在一些实施方式中，在该区域内拼接的所述多个单元包括具有一个或多个单元的第一集合的子拓扑结构，所述一个或多个单元的第一集合包括由第三耦合器子集在每个单元内彼此耦合的量子比特，所述一个或多个单元的第一集合被设置成与一个或多个单元的第二集合相邻，所述一个或多个单元的第二集合包括由第二远程耦合器子集耦合到其他单元中的量子比特的量子比特，该子拓扑结构在该区域内拼接。

在一些实施方式中，第一量子比特集合和第二量子比特集合各自包括相同数量的单元。

在一些实施方式中，第一量子比特子集包括比第二量子比特子集更少的单元。

在一些实施方式中，量子处理器包括：多个超导量子比特，每个超导量子比特包括超导材料的回路，所述多个量子比特包括第一量子比特集合和第二量子比特集合，第一量子比特集合和第二量子比特集合分别包括第一弯曲量子比特和第二弯曲量子比特，第一弯曲量子比特和第二弯曲量子比特中的每一者分别包括与第一轴线平行地延伸的第一部分、与第二轴线平行地延伸的第二部分、以及连接并通信地耦合第一部分和第二部分的弯曲区域，第一弯曲量子比特的第一部分与第一量子比特集合的第一量子比特相交于第一相交区域处；第一耦合器集合，该第一耦合器集合包括靠近第一弯曲量子比特和第二弯曲量子比特的相应弯曲区域的至少第一耦合器，该第一耦合器经由相应弯曲区域可通信地耦合第一弯曲量子比特和第二弯曲量子比特；第二耦合器集合，该第二耦合器集合包括靠近第一相交区域的至少第二耦合器，该第二耦合器通信地耦合第一弯曲量子比特和第一量子比特。

在一些实施方式中，第一量子比特集合和第二量子比特集合的每个量子比特分别包括与第一轴线平行地延伸的第一部分、与第二轴线平行地延伸的第二部分、以及连接并通信地耦合第一部分和第二部分的弯曲区域；第一量子比特集合的每个量子比特在相应相交区域处通信地耦合到第一量子比特集合的每个其他量子比特，在该相应相交区域中，该量子比特和其他量子比特由第二耦合器集合的耦合器进行相交。

在一些实施方式中，对于第一量子比特集合的每个量子比特而言，第一耦合器集合的耦合器将该量子比特通信地耦合到第二量子比特集合的另外一个量子比特，该耦合器靠近该量子比特和另外一个量子比特的弯曲区域。

在一些实施方式中，第一量子比特集合和第二量子比特集合的第一轴线彼此平行，并且第一量子比特集合和第二量子比特集合的第二轴线彼此平行且与第一轴线正交。

在一些实施方式中，第一量子比特集合的每个量子比特的长度与第一量子比特集合的每个其他量子比特的长度基本上相同。

在一些实施方式中，第一量子比特集合和第二量子比特集合中的每一者分别包括一个或多个线性量子比特，第一集合的每个线性量子比特与第一延伸轴线平行地延伸，该第一延伸轴线与第一弯曲量子比特的第一轴线和第二轴线之一平行，并且第二集合的每个线性量子比特与第二延伸轴线平行地延伸，该第二延伸轴线与第二弯曲量子比特的第一轴线和第二轴线之一平行。

在一些实施方式中，第一量子比特包括所述一个或多个线性量子比特的第一线性量子比特，该第一线性量子比特与第一量子比特集合和第二量子比特集合两者中一定数量的量子比特相交于对应数量的相交区域处，该第一线性量子比特经由靠近对应数量的相交区域的第二耦合器集合的耦合器通信地耦合到该数量的量子比特中每一者。

在一些实施方式中，所述一个或多个线性量子比特以及类似第一弯曲量子比特的一个或多个弯曲量子比特沿着与第一延伸轴线正交的轴线交替地设置在线性量子比特和弯曲量子比特之间。

在一些实施方式中，量子处理器包括在一个区域内拼接的多个单元，使得每个单元被定位成与至少一个其他单元贴近地相邻，每个单元包括：第一量子比特集合；第二量子比特集合，其中第一量子比特集合中的至少一个量子比特的一部分与第二量子比特集合中的至少一个量子比特的一部分相交，并且其中第一量子比特集合中的至少一个量子比特的一部分与相邻单元中的第二量子比特集合中的量子比特中至少一者的一部分相交；第一单元间耦合器集合，其中单元间耦合器中的每一者被定位成靠近第一量子比特集合中的量子比特中每一者的第一端和第二量子比特集合中的量子比特中每一者的第一端，并且其中单元间耦合器中的每一者提供第一量子比特集合中的量子比特之一与相邻单元中的第一量子比特集合中的量子比特之一之间、或第二量子比特集合中的量子比特之一与相邻单元中的第二量子比特集合中的量子比特之一之间的可调谐通信耦合；第一单元内耦合器集合，其中第一单元内耦合器集合中的单元内耦合器中的每一者被定位成靠近第一量子比特集合中的量子比特之一与第二量子比特集合中的量子比特之一相交的区域，并且提供第一量子比特集合中的量子比特之一与第二量子比特集合中的量子比特之一之间的可调谐通信耦合；以及第二集合内耦合器集合，其中第二集合内耦合器集合中的单元内耦合器中的每一者提供第一量子比特集合中的一个量子比特与第一量子比特集合中的量子比特中的另一者之间、或第二量子比特集合中的量子比特之一与第二量子比特集合中的量子比特中的另一者之间的可调谐通信耦合。

在一些实施方式中，每个单元还包括第二单元间耦合器集合，第二单元间耦合器集合中的单元间耦合器中的每一者提供第一量子比特集合中的量子比特之一与相邻单元中的第一量子比特集合中的量子比特之一之间的可调谐通信耦合，其中相邻单元相对于该单元沿着第一方向定位并且第一方向与第一量子比特集合的纵向轴线为非平行的，或提供第二量子比特集合中的量子比特之一与相邻单元中的第二量子比特集合中的量子比特之一之间的可调谐通信耦合，其中相邻单元相对于该单元沿着第二方向定位并且第二方向与第二量子比特集合的纵向轴线为非平行的。

在一些实施方式中，第一量子比特集合和第二量子比特集合中的量子比特中的每一者由至少一个约瑟夫逊结间断的超导材料回路构成。

在一些实施方式中，第一量子比特集合中的量子比特中的每一者的纵向轴线与第三方向平行，并且第二量子比特集合中的每个量子比特的纵向轴线与第四方向平行。

在一些实施方式中，第三方向与第四方向正交。

在一些实施方式中，每个单元包括第一量子比特集合中的十二个量子比特以及第二量子比特集合中的十二个量子比特。量子处理器可包括在一个区域内拼接的多个单元，使得每个单元被定位成与至少一个其他单元贴近地相邻，每个单元包括第一量子比特集合；第二量子比特集合，其中第一量子比特集合中的至少一个量子比特的一部分与第二量子比特集合中的至少一个量子比特的一部分相交，并且其中第一量子比特集合中的至少一个量子比特的一部分与相邻单元中的第二量子比特集合中的量子比特中至少一者的一部分相交；第一单元间耦合器集合，其中单元间耦合器中的每一者被定位成靠近第一量子比特集合中的量子比特中每一者的第一端和第二量子比特集合中的量子比特中每一者的第一端，并且其中单元间耦合器中的每一者提供第一量子比特集合中的量子比特之一与相邻单元中的第一量子比特集合中的量子比特之一之间、或第二量子比特集合中的量子比特之一与相邻单元中的第二量子比特集合中的量子比特之一之间的可调谐通信耦合；第一单元内耦合器集合，其中第一单元内耦合器集合中的单元内耦合器中的每一者被定位成靠近第一量子比特集合中的量子比特之一与第二量子比特集合中的量子比特之一相交的区域，并且提供第一量子比特集合中的量子比特之一与第二量子比特集合中的量子比特之一之间的可调谐通信耦合；以及第二集合内耦合器集合，其中第二集合内耦合器集合中的单元内耦合器中的每一者提供第一量子比特集合中的一个量子比特与第一量子比特集合中的量子比特中的另一者之间、或第二量子比特集合中的量子比特之一与第二量子比特集合中的量子比特中的另一者之间的通信耦合。

量子处理器中的每个单元还可包括第二单元间耦合器集合，第二单元间耦合器集合中的单元间耦合器中的每一者提供第一量子比特集合中的量子比特之一与相邻单元中的第一量子比特集合中的量子比特之一之间的可调谐通信耦合，其中相邻单元相对于该单元沿着第一方向定位并且第一方向与第一量子比特集合的纵向轴线为非平行的，或提供第二量子比特集合中的量子比特之一与相邻单元中的第二量子比特集合中的量子比特之一之间的可调谐通信耦合，其中相邻单元相对于该单元沿着第二方向定位并且第二方向与第二量子比特集合的纵向轴线为非平行的。

第一量子比特集合和第二量子比特集合中的量子比特中的每一者可由至少一个约瑟夫逊结间断的超导材料回路构成。

第一量子比特集合中的量子比特中的每一者的纵向轴线与第三方向平行，并且第二量子比特集合中的每个量子比特的纵向轴线与第四方向平行。第三方向可与第四方向正交。

每个单元可包括第一量子比特集合中的十二个量子比特以及第二量子比特集合中的十二个量子比特。

附图说明

在附图中，相同的附图标号标识类似的元件或动作。附图中元件的尺寸和相对位置并不一定是按比例绘制的。例如，各种元件的形状和角度并不一定是按比例绘制的，并且为了提高附图易读性，这些元件中的一些被任意放大和定位。此外，所绘制元件的特定形状并不一定旨在传达关于特定元件的实际形状的任何信息，而是为了在附图中易于识别而选择。

图1是根据本发明系统、设备、方法和制品的示出包括数字处理器和模拟处理器的示例性混合计算机的示意图。

图2是完全三部图的示例图。

图3是用对角量子比特实现三部图的量子处理器中的示例性单元的示意图。

图4是用直线量子比特实现三部图的量子处理器中的示例性单元的示意图。

图5是基于图4的单元的量子处理器的示例性拓扑结构的示意图。

图6是示出实现非完全三部图的单元的连接性的示例图。

图7是实现非完全三部图的量子处理器中的示例性单元的示意图。

图8A是量子处理器中的示例性单元的示意图，该量子处理器具有H形量子比特及外部量子比特的耦合器。

图8B是量子处理器的示例性拓扑结构的示意图。

图8C是示出四个单元之间的连接性的图8B的拓扑结构的示意图。

图9A是量子处理器中的示例性单元的示意图，该量子处理器具有H形量子比特及外部量子比特的耦合器。

图9B是量子处理器的示例性拓扑结构的示意图。

图10是量子处理器的示例性拓扑结构的示意图。

图11是量子处理器的示例性拓扑结构的示意图。

图12是量子处理器中的示例性单元的示意图。

图13是具有L形量子比特的量子处理器中的示例性单元的示意图。

图14是具有L形量子比特和笔直量子比特的量子处理器中的示例性单元的示意图。

图15是量子处理器的示例性拓扑结构的示意图。

图16是具有两种不同的子拓扑结构的量子处理器的示例性拓扑结构的示意图。

图17是具有两种子拓扑结构或不同尺寸的量子处理器的示例性拓扑结构的示意图。

图18是具有远程耦合器的量子处理器的示例性拓扑结构的示意图。

图19是在非相邻单元中的水平量子比特和竖直量子比特之间具有耦合器的量子处理器的示例性拓扑结构的示意图。

图20是在非相邻单元中的量子比特之间具有耦合器的量子处理器的示例性拓扑结构的示意图。

图21A是量子处理器中的示例性量子比特的示意图。

图21B是来自图21A的量子比特群组的示意图。

图21C是具有来自图21B的量子比特群组的量子处理器中的示例性单元的示意图。

图22是具有远程耦合器的量子处理器中的示例性拓扑结构的示意图。

图23A是量子处理器中的单元的示意图，该量子处理器具有偏移的量子比特和多种类型的耦合器。

图23B是包括图23A的单元的示例性拓扑结构的示意图。

具体实施方式

在以下描述中，包括一些具体细节以提供对各种所公开的实施方案的透彻理解。相关领域的技术人员将认识到，可在没有这些具体细节中的一者或多者的情况下或在具有其他方法、部件、材料等的情况下实践实施方案。在本说明书和所附权利要求书通篇中，词语“元件”和“多个元件”用于涵盖但不限于与量子处理器相关联的所有此类结构、系统和设备，以及它们的相关可编程参数。

除非上下文另有要求，否则在本说明书和所附权利要求书通篇中，词语“包括”及其变体诸如“包含”和“具有”将在一种开放式的、包含性的意义上进行解释，即，解释为“包括但不限于”。

本说明书通篇对“一个实施方案”、“实施方案”、“另一个实施方案”、“一个示例”、“示例”、“另一个示例”、“一个实施方式”、“另一个实施方式”等的提及是指结合该实施方案、示例或实施方式描述的特定指代特征、结构或特性包括在至少一个实施方案、示例或实施方式中。因此，在本说明书各处出现的短语“在一个实施方案中”、“在实施方案中”、“另一个实施方案”等并不一定全部是指相同实施方案、示例或实施方式。此外，这些特定特征、结构或特性可以以任何合适的方式结合在一个或多个实施方案、示例或实施方式中。

应当注意，如在本说明书和所附权利要求书中所用，单数形式的“一个”、“一种”和“该”包括复数指代物，除非文中另外明确指明。因此，例如，对包括“量子处理器”的系统的提及包括单个量子处理器、或两个或更多个量子处理器。还应当注意，术语“或”通常所使用的意义包括“和/或”，除非文中另外明确指明。

术语“连接性”描述了可用于(例如，不论激活与否)在不必使用居间量子比特的情况下直接在量子处理器中的各对量子比特之间可通信地耦合的可能或可用通信耦合路径的数量。作为一个示例，连接性为三的量子比特能够在不必使用任何居间量子比特的情况下直接通信地耦合到最多三个其他量子比特，这是由于所制造的量子比特和耦合器的物理拓扑结构。换句话讲，存在可用于最多三个其他量子比特的直接通信耦合路径，但在任何特定应用中，可实际采用全部或少于全部的这些直接通信耦合路径，具体取决于要解决的特定问题和/或特定问题与处理器或硬件的映射。

通常，架构或拓扑结构布局的外周边上的量子比特(即，沿着阵列边缘定位的量子比特)将具有比位于周边之内的量子比特更少数量的物理上可用的直接连接。阵列外周边上的量子比特在本文中被命名为周边或边缘量子比特。在这些量子比特被排列成具有多边形周边(例如，正方形、矩形、六边形)的阵列的情况下，该周边的拐角处的量子比特通常具有最少数量的物理上可用的直接连接。该周边的拐角处的这些量子比特在本文中被命名为拐角量子比特。因此，边缘或拐角量子比特可限制任何给定架构或拓扑结构的物理连接性的量度。

这些非周边或非边缘量子比特在本文中按照处理器设计称为内部量子比特，而不论是否曾使用这些直接连接来解决任何特定问题。

根据给定设计来制作或制造一个或多个量子处理器。然而，在一些情况下，一种或多种缺陷可防止任何给定的所制造的量子处理器的所有量子比特和/或所有耦合器处于操作状态或在设计规范的公差以内(即，在规范之内)。因此，用于该设计的设计处理器或硬件图可不为所制造的量子处理器的任何给定情况的准确描摹。实际上，由于这些制造缺陷或超出公差的部件，基于给定设计的量子处理器的不同情况可彼此不同。

图1示出了混合计算系统100，该混合计算系统包括耦合到模拟计算机150的数字计算机105。在一些实施方式中，模拟计算机150是量子计算机。示例性数字计算机105包括可用于执行经典数字处理任务的数字处理器(CPU)110。

数字计算机105可包括至少一个数字处理器(诸如具有一个或多个核的中央处理器单元110)、至少一个系统存储器120、以及至少一个系统总线117，所述至少一个系统总线将各种系统部件(包括系统存储器120)耦合到中央处理器单元110。

数字处理器可为任何逻辑处理单元，诸如一个或多个中央处理单元(“CPU”)、图形处理单元(“GPU”)、数字信号处理器(“DSP”)、专用集成电路(“ASIC”)、可编程门阵列(“FPGA”)、可编程逻辑控制器(PLC)等。

数字计算机105可包括用户输入/输出子系统111。在一些实施方式中，用户输入/输出子系统包括一个或多个用户输入/输出部件，诸如显示器112、鼠标113和/或键盘114。

系统总线117可采用任何已知的总线结构或架构，包括具有存储器控制器的存储器总线、外围总线以及本地总线。系统存储器120可包括非易失性存储器，诸如只读存储器(“ROM”)、静态随机存取存储器(“SRAM”)、与非型闪存；以及易失性存储器，诸如随机存取存储器(“RAM”)(未示出)。

数字计算机105还可包括其他非瞬态计算机可读或处理器可读存储介质或非易失性存储器115。非易失性存储器115可呈现多种形式，包括：用于从硬盘读取并写入到硬盘的硬盘驱动器、用于从可移除光盘读取并写入到可移除光盘的光盘驱动器、和/或用于从磁盘读取并写入到磁盘的磁盘驱动器。光盘可为CD-ROM或DVD，而磁盘可为磁软盘或软盘。非易失性存储器115可经由系统总线117与数字处理器进行通信，并且可包括耦合到系统总线117的适当接口或控制器116。非易失性存储器115可充当处理器可读指令或计算机可读指令、数据结构或数字计算机105的其他数据(有时称为程序模块)的长期存储器。

虽然数字计算机105已被描述为采用硬盘、光盘和/或磁盘，但相关领域的技术人员将认识到，可采用其他类型的非易失性计算机可读介质，诸如磁带盒、闪存卡、闪存、ROM、智能卡等。相关领域的技术人员将认识到，一些计算机架构采用易失性存储器和非易失性存储器。例如，易失性存储器中的数据可被高速缓存到非易失性存储器。或采用集成电路来提供非易失性存储器的固态磁盘。

各种处理器可读指令或计算机可读指令、数据结构或其他数据可存储在系统存储器120中。例如，系统存储器120可存储用于与远程客户端通信并且调度资源(包括数字计算机105和模拟计算机150上的资源)的使用的指令。

在一些实施方式中，系统存储器120可存储处理器可读计算指令或计算机可读计算指令，以便对模拟计算机150执行预处理、共处理和后处理。系统存储器120可存储模拟计算机接口指令集以与模拟计算机150交互。

模拟计算机150可包括模拟处理器，诸如量子处理器140。模拟计算机150可提供于隔离环境中，例如在屏蔽量子计算机的内部元件使之免受热、磁场和其他外部噪声(未示出)影响的隔离环境中。

量子处理器包括可编程元件，诸如量子比特、耦合器和其他设备。量子比特及其布置方式的示例在图3至图5和图7至图23B中示出。

在一个实施方式中，量子处理器是超导量子处理器，其包括多个量子比特和相关联的局部偏置设备。超导量子处理器还可采用提供量子比特之间的通信耦合的耦合器。可与本发明系统、方法和装置结合使用的示例性量子处理器的更多细节和实施方案在例如美国专利7,533,068、8,008,942、8,195,596、8,190,548和8,421,053中有所描述。

超导量子比特的示例包括超导磁通量子比特、超导电荷量子比特等。在超导磁通量子比特中，约瑟夫逊能量占主导或等于充电能量。在电荷量子比特中，情况正相反。可使用的磁通量子比特的示例包括rf-SQUID(其包括一个约瑟夫逊结间断的超导回路)、持续电流量子比特(其包括三个约瑟夫逊结间断的超导回路)等。在一些实施方式中，量子比特和耦合器由片上电路控制。片上控制电路的示例可见于美国专利7,876,248、7,843,209、8,018,244、8,098,179、8,169,231和8,786,476。

在本说明书和所附权利要求书通篇中，量子处理器的“架构”或“拓扑结构”由量子处理器中的量子比特和耦合器的相对物理位置限定。

连接是两个元件之间(例如，在没有居间量子比特的情况下经由单个耦合器在两个量子比特之间)的直接通信路径。耦合可为两个元件之间(例如，在没有居间量子比特的情况下经由单个耦合器在两个量子比特之间)的直接通信路径，或两个元件之间(例如，经由另一个居间量子比特和/或多个耦合器在两个量子比特之间)的间接通信耦合。

在一些实施方式中，量子处理器中的量子比特和耦合器被布置成架构(或拓扑结构)，使得特定数量的量子比特被排列到多个子拓扑结构中，每个子拓扑结构在本文中也称为量子比特的单元(下文称为“单元”)。单元是包括量子比特和耦合器的量子处理器拓扑结构的重复子拓扑结构。在一个区域内拼接的多个单元产生特定量子处理器架构或拓扑结构。单元中的每个量子比特可包括在仅一个单元中，使得没有量子比特可包括在多个单元中，并且没有量子比特可在多个单元之间共用。

单元内的量子比特可由耦合器(本文称为单元内耦合器)通信地耦合到相同单元内的另一个量子比特。一个单元中的量子比特可由耦合器(本文称为单元间耦合器)通信地耦合到不同单元中的另一个量子比特。

任何给定耦合可为可控制的(例如，开/关)，如量子处理器的编程配置所指定。量子处理器的编程配置可由非量子处理器(诸如数字处理器)执行。量子处理器可与数字处理器交互以解决特定问题。

图2示出了完全三部图的示例图200。示例图200具有分组为三个集合210、220和230的十二个节点(210a至210d、220a至220d以及230a至230d)或顶点。

本领域技术人员将认识到，术语“节点”和“顶点”可在图中互换使用。因此，出于本说明书和所附权利要求书的目的，术语“节点”可取代“顶点”，并且“顶点”可取代“节点”。

示例图200是完全三部图，其中一个集合(例如，集合210)中的所有节点连接到另两个集合(例如，集合220和230)中的节点中的每一者，但相同集合中的节点之间不存在直接连接。例如，节点210a和210b之间不存在物理连接。示例图200中的每个节点连接到示例图200中的八个其他节点，因此具有八个连接性。示例图200中的物理连接被示出为线240(为清楚起见，仅标注一条线)。

示例图200可表示根据本发明系统、方法和装置的具有十二个节点的量子处理器中的三部单元的连接性。示例图200被示出为每个集合中具有四个节点，但是这并非旨在进行限制。其他三部图可具有更少或更多数量的节点。

图3示出了根据本发明系统、设备和方法的形成量子处理器拓扑结构的基础的示例性单元300。示例性单元300包括第一量子比特集合310a–310d(统称310)、第二量子比特集合320a–320d(统称320)以及第三量子比特集合330a–330d(统称330)，它们表示完全三部图，诸如示例图200。虽然每个集合被示出为具有四个量子比特，但这并不是限制性的。在其他实施方式中，单元中的每个量子比特集合可具有更多或更少数量的量子比特。在一些实施方式中，一个集合(例如，第二集合)中的量子比特的数量不等于另一个集合(例如，第三集合)中的量子比特的数量。

第一集合的量子比特310各自具有相应纵向轴线或长轴线315a(仅标注一个轴线，统称315)，第一集合的相应量子比特310的超导路径或回路在量子比特的纵向方向上沿着该相应纵向轴线或长轴线延伸。同样，第二集合的量子比特320各自具有相应纵向轴线或长轴线316a(仅标注一个轴线，统称316)，第二集合的量子比特320的超导路径或回路在量子比特的纵向方向上沿着该相应纵向轴线或长轴线延伸。第三集合的量子比特330各自具有相应纵向轴线或长轴线317a(仅标注一个轴线，统称317)，第三集合的量子比特330的超导路径或回路在量子比特的纵向方向上沿着该相应纵向轴线或长轴线延伸。在一些实施方式中，给定集合的每个量子比特共用单个长轴线316，而不是(或另外)每一者具有独立限定的长轴线。

第一集合的量子比特310具有彼此基本上平行并且与相应纵向轴线或长轴线315基本上平行的回路。第二集合的量子比特320具有彼此基本上平行并且与相应纵向轴线或长轴线316基本上平行的回路。第三集合的量子比特330具有彼此基本上平行并且与相应纵向轴线或长轴线317基本上平行的回路。

纵向轴线或长轴线是量子比特的回路的最长尺寸大致沿着其延伸的轴线，而不论量子比特在端部之间的方向上是否具有一个或多个弯曲或变化。

量子比特310、量子比特320和量子比特330各自分别可具有相应横轴线或短轴线(未示出)。横轴线可与长轴线垂直。

虽然这些量子比特被示出为基本上矩形的回路，但这并非旨在进行限制，并且这些量子比特可具有任何其他形式，诸如但不限于椭圆形或盘状矩形(discorectangular)回路。如本文和权利要求书中所用，术语“基本上平行”意指平行、基本平行或大约平行。例如，至少两个量子比特中每一者的相应细长回路的纵向轴线或长轴线彼此平行，而与细长回路的任何相对较短支腿或部分无关。描述一个集合中的量子比特之间的几何关系的另一种方式是量子比特的回路的对应部分彼此横向等距间隔开。

量子比特310的纵向轴线或长轴线315与量子比特320的纵向轴线或长轴线316是非平行的(例如，以大约60度交汇)。量子比特320的纵向轴线或长轴线316与量子比特330的纵向轴线或长轴线317是非平行的(例如，以大约60度交汇)。量子比特330的纵向轴线或长轴线317与量子比特310的纵向轴线或长轴线315是非平行的(例如，以大约60度交汇)。

在一些实施方式中，量子比特310以第一角度与量子比特320交汇。在一些实施方式中，量子比特320以第二角度与量子比特330交汇。在一些实施方式中，量子比特330以第三角度与量子比特310交汇。任选地在实施方式中有所改变，第一角度、第二角度和第三角度相等或不相等。

量子比特310可例如被排列为在图3的图纸平面中大致向左递升，因此为了便于讨论，在本文中被命名为向左递升量子比特。量子比特320可例如被排列为在图3的图纸平面中大致向右递升，因此为了便于讨论，被命名为向右递升量子比特320。量子比特330可例如在图3的图纸平面中大致水平地排列，因此为了便于讨论，被命名为水平量子比特。

示例性单元300表示量子处理器中的单个单元，而对应量子处理器拓扑结构可包括在一个区域内拼接的多个示例性单元300。完整处理器拓扑结构可采用多个示例性单元300，其中每个单独示例性单元300被定位成与至少一个其他示例性单元300相邻(即，邻近)。例如，示例性单元300表示六个连接的拓扑结构。示例性单元300可被定位成紧挨六个近邻：左、右、左上、右上、左下和右下。

本领域技术人员将认识到，虽然示例性单元300中示出了十二个量子比特，但该数量是任意的，并且示例性单元300可包括多于或少于十二个量子比特(但必须包括至少三个量子比特)。此外，示例性单元300中的量子比特数量不必为三的倍数。

量子比特310、量子比特320和量子比特330可为超导磁通量子比特。每个量子比特330a–330d可为超导材料的相应回路，其中超导材料的每个回路的至少第一部分沿着相应长轴线或纵向轴线伸长。每个量子比特330a–330d由至少一个相应约瑟夫逊结340a–340d间断(图3中仅标注相应量子比特330a–330d的约瑟夫逊结340a–340d)。

耦合器诸如耦合器350(附图中仅标注一个耦合器)可提供相应对的量子比特之间的成对通信耦合，其中该对的一个量子比特选自量子比特310、量子比特320或量子比特330之一；并且该对的另一个量子比特选自量子比特310、量子比特320或量子比特330中的不同一者。

耦合器350可提供量子比特310、量子比特320和/或量子比特330之间的可调谐通信耦合。这些耦合器所处区域靠近量子比特310与量子比特320交汇、量子比特320与量子比特330交汇、和/或量子比特330与量子比特310交汇的地方。如本文和权利要求书中所用，术语“交汇”及其变体(诸如进行交汇或交汇的)包括彼此相交、上覆、下伏、重叠、汇合或靠近(即，两个元件在彼此的电感耦合距离内，而不论这两个元件彼此驻留在晶片或管芯的公共平面或衬底中，还是这些元件驻留在晶片或管芯的相应平面或衬底中，该电感耦合距离是这些元件之间发生电感耦合的距离，该电感耦合超过这些元件所属电路中的背景噪声(如果有的话)的电平)。

每个相交对的量子比特可不具有靠近的耦合器，但在实施方式中具有靠近的耦合器一般被认为是有利的。每个耦合器可为由至少一个相应约瑟夫逊结间断的超导材料的相应回路。如例如美国专利7,619,437、7,969,805和7,898,282等中所述，耦合器可为可调谐的，因为可在量子处理器的操作期间调节由该耦合器在两个相应量子比特之间形成的耦合。

示例性单元300可被排列到集成电路中。该集成电路可为多层的。该集成电路中可存在至少两层金属。量子比特310、量子比特320和量子比特330中的每个量子比特的至少第一部分可被排列在集成电路的第一金属层中。量子比特310、量子比特320和量子比特330中的每个量子比特的至少第二部分可被排列在集成电路的第一金属层中。例如，水平量子比特(例如，量子比特330中的量子比特)和向右递升量子比特(例如，量子比特320中的量子比特)的部分均可被排列在第一金属层中，并且这些量子比特的部分可暂时改变层(例如，切换到第二金属层)以在另一个量子比特下方隧穿或在另一个量子比特上方桥接。为在另一个量子比特下方隧穿或在另一个量子比特上方桥接而对金属层进行的这种改变可在第一量子比特与第二量子比特相交的近似位置处发生。

每个耦合器350的至少一部分可被排列在第一金属层和/或第二金属层和/或第三金属层中。第三金属层可插置在第一金属层与第二金属层之间。例如，耦合器350可存在于第一金属层、第二金属层或第三金属层中，或存在于第一金属层和第二金属层、第二金属层和第三金属层、或第一金属层和第三金属层中，或存在于第一金属层、第二金属层和第三金属层中。各层之间的互连(本文也称为通孔)可在量子比特310、量子比特320和/或耦合器350内用于将任何或所有第一金属层、第二金属层和第三金属层电连接和/或超导连接在一起。

图4示出了根据本发明系统、方法和装置的形成量子处理器拓扑结构的基础的示例性单元400。示例性单元400包括三个量子比特集合以及三个量子比特集合中的每一者之间的耦合器。示例性单元400中的一个集合中的每个量子比特与其他两个集合中的所有其他量子比特基本上正交地相交，从而允许在两个量子比特彼此相交的区域中为耦合器和/或其他电子设备留出附加空间。示例性单元400包括第一量子比特集合410a–410d(统称410)、第二量子比特集合420a–420d(统称420)以及第三量子比特集合430a–430d(统称430)，它们表示完全三部图，诸如示例图200。

虽然每个集合被示出为具有四个量子比特，但这并不是限制性的。在其他实施方式中，单元中的每个量子比特集合可具有更多或更少数量的量子比特。在一些实施方式中，一个集合(例如，第二集合)中的量子比特的数量不等于另一个集合(例如，第三集合)中的量子比特的数量。

第一集合的量子比特410各自具有相应纵向轴线或长轴线415a(图4中仅标注一个轴线，统称415)，第一集合的相应量子比特410的超导路径或回路在量子比特的纵向方向上沿着该相应纵向轴线或长轴线延伸。同样，第二集合的量子比特420各自具有相应纵向轴线或长轴线425a(图4中仅标注一个轴线，统称425)，第二集合的量子比特420的超导路径或回路在量子比特的纵向方向上沿着该相应纵向轴线或长轴线延伸。

第三集合的量子比特430具有第一纵向轴线431a和第二纵向轴线432a(图4中仅标注两个轴线，统称431和432)，第三集合的相应量子比特430的超导路径或回路的第一区段435a和第二区段436a(图4中仅标注两个区段，统称435和436)分别在量子比特的纵向方向上沿着该第一纵向轴线和该第二纵向轴线延伸。轴线431和432彼此基本上正交(即，它们以大约90度交汇)。量子比特430可在轴线431和432之间弯曲一次或多次，并且可沿着横向轴线在示例性单元400的其他区域中弯曲。

在一些实施方式中，量子比特430可在示例性单元400的边缘与第一区段435之间弯曲，和/或它们可在第二区段436与示例性单元400的边缘之间弯曲。在一些实施方式中，量子比特430可在示例性单元400的边缘与第一区段435之间以45度角弯曲，和/或它们可在第二区段436与示例性单元400的边缘之间以45度角弯曲。

第一集合的量子比特410具有彼此基本上平行并且与相应纵向轴线或长轴线415基本上平行的回路。第二集合的量子比特420具有彼此基本上平行并且与相应纵向轴线或长轴线425基本上平行的回路。第三集合的量子比特430具有彼此基本上平行并且与相应第一轴线431基本上平行的超导回路的第一区段435。第三集合的量子比特430具有彼此基本上平行并且与相应第二轴线432基本上平行的超导回路的第二区段436。

量子比特410的纵向轴线或长轴线415与量子比特420的长轴线或纵向轴线425基本上正交(即，以大约90度交汇)。量子比特410的纵向轴线或长轴线415与量子比特430的第二轴线432正交(即，以90度角交汇)并且与第一轴线431平行。量子比特420的纵向轴线或长轴线425与量子比特430的第一轴线431正交(即，以90度交汇)并且与第二轴线432平行。

量子比特410、量子比特420和量子比特430可为超导磁通量子比特。每个量子比特410–430可为超导材料的相应回路，其中超导材料的每个回路的至少第一部分沿着相应长轴线或纵向轴线伸长。在一个实施方式中，每个量子比特410–430由至少一个相应约瑟夫逊结(未示出)间断。

第一集合的量子比特410和第二集合的量子比特420可具有相等或类似长度的超导回路。第三集合的量子比特430可具有基本上比量子比特410和420的超导回路更长的超导回路，以允许与第一量子比特集合410和第二量子比特集合420的基本上正交相交。

耦合器450可提供相应对的量子比特之间的成对通信耦合，其中该对的一个量子比特选自量子比特410、量子比特420或量子比特430之一；并且该对的另一个量子比特选自量子比特410、量子比特420或量子比特430中的不同一者。

耦合器450可提供量子比特410、量子比特420和量子比特430之间的可调谐通信耦合。这些耦合器所处区域可靠近量子比特410与量子比特420交汇、量子比特420与量子比特430交汇、以及量子比特430与量子比特410交汇的地方。每个相交对的量子比特可不具有靠近的耦合器，但在实施方式中具有靠近的耦合器一般被认为是有利的。每个耦合器可为由至少一个相应约瑟夫逊结间断的超导材料的相应回路。

来自第一量子比特集合的每个量子比特410可通信地耦合到第二量子比特集合的所有量子比特420以及第二量子比特集合的所有量子比特430。第二量子比特集合的每个量子比特420可通信地耦合到第一量子比特集合的所有量子比特410，并且通信地耦合到第三量子比特集合的所有量子比特430。第三量子比特集合的每个量子比特430可通信地耦合到第一集合的所有量子比特410以及第二集合的所有量子比特420。因此，示例性单元400可表示完全三部图，诸如示例图200。

与示例性单元300类似，示例性单元400可被排列到集成的多层电路中，如上文参照示例性单元300所讨论。

图5示出了根据本发明系统、方法和装置的量子处理器的示例性拓扑结构500的示意图。示例性拓扑结构500包括四个单元以及在水平布置的单元之间、在竖直布置的单元之间及在两个对角布置的单元之间的耦合器。示例性拓扑结构500示出了四个单元510、520、530和540。

每个单元510、520、530和540与示例性单元400基本上相同，并且可实现三部图。每个单元(例如，单元510)具有分布在三个集合中的十二个量子比特，其中每个量子比特与来自其他集合的量子比特基本上正交地相交(即，以大约90度交汇)。例如，单元510具有第一量子比特集合511、第二量子比特集合512和第三量子比特集合513。

单元510至540由单元间耦合器诸如耦合器550(图5中仅标注一个耦合器)彼此连接。示例性拓扑结构500中的单元被布置成使得可在单元的第一集合与相邻单元的第一集合之间、在单元的第二集合与相邻单元的第二集合之间、和/或在单元的第三集合与相邻单元的第三集合之间存在耦合器。例如，单元510中的第一量子比特集合511中的每个量子比特通信地耦合到单元520的第一量子比特集合521中的至少一个量子比特(例如，经由单个耦合器直接耦合)，并且单元510的第二集合512中的每个量子比特通信地耦合到第四单元540的第二集合542中的至少一个量子比特(例如，经由单个耦合器直接耦合)，其中单元510和520彼此相邻且在图5的平面中大致水平地排列，并且单元510和540彼此相邻且在图5的平面中大致竖直地排列。单元540中的第三量子比特集合543中的每个量子比特通信地耦合到单元520中的第三量子比特集合523中的至少一个量子比特(例如，经由单个耦合器直接耦合)，其中单元540和520在图5的平面中彼此大致对角地排列。

单元510至540被示出为具有各四个量子比特的三个群组，但是这并不是限制性的，并且在不同实施方式中，可存在更多或更少数量的量子比特。

图6示出了示例图600，该图示出了基于本发明系统、方法和装置实现形成量子处理器拓扑结构的基础的非完全三部图的单元连接性。示例图600实现具有十二个节点的非完全三部图。示例性单元600的十二个节点被分成三个集合。虽然示例图600被示出为具有十二个节点，但这并非意在进行限制，并且在不同实施方式中，示例图600可具有更少或更多数量的节点，同时仍表示非完全三部图。

示例图600具有第一节点集合610a至610d(统称610)、第二节点集合620a至620d(统称620)以及第三节点集合630a至630d(统称630)，它们表示三部图。在某个实施方式中，一个集合(例如，第二集合)中的节点的数量不等于另一集合(例如，第三集合)中的节点的数量。

示例图600具有示例图600中的各节点之间的边缘集合650(图6中仅标注一个边缘)以及示例图600中的节点与其他图中的节点之间的边缘集合640(图6中仅标注一个边缘)。

边缘650连接第一节点集合610中的每个节点和第二节点集合620中的每个节点、第一节点集合610中的每个节点和第三节点集合630中的至少一个节点、第二节点集合620中的每个节点和第三节点集合630中的至少一个节点、以及第三节点集合630中的至少两个节点(例如，节点630a和630b之间存在边缘)。

在至少一个实施方式中，第一节点集合610中的每个节点由边缘650连接到第三节点集合630中的两个节点，第二节点集合620中的每个节点由边缘650连接到第三节点集合630中的两个节点，并且第三集合630中的节点由边缘650成对连接。

边缘640连接示例图600中的每个节点和另一个图(未在图6中示出)中的至少一个节点。在某个实施方式中，示例图600中的每个节点由边缘640连接到未处于示例图600内的两个节点。在一些实施方式中，边缘640连接示例图600中的每个节点和相邻图中的一个节点及不同相邻图中的另一个节点。例如，节点610a由边缘640连接到位于图6的页面平面中的示例图600的右侧上的相邻图中的节点，并且由边缘640中的另一者连接到位于示例图600的左侧上的相邻图中的另一个节点。

因此，示例图600具有八个连接性(例如，示例图600中的每个节点连接到示例图600中的六个节点并且连接到另一个图中的两个节点)。

图7示出了根据本发明系统、方法和装置的量子处理器中的示例性单元700的示意图。示例性单元700具有三个量子比特集合，其中所有量子比特的长度基本上相等。第一集合、第二集合和第三集合中的量子比特彼此基本上正交地相交。示例性单元700具有第一量子比特集合710a至710d(统称710)、第二量子比特集合720a至720d(统称720)以及第三量子比特集合730a至730d(统称730)，它们根据图6所示的连接性实现非完全三部图。

虽然每个集合被示出为具有四个量子比特，但这并不是限制性的。在其他实施方式中，单元中的每个量子比特集合可具有更多或更少数量的量子比特。在一些实施方式中，一个集合(例如，第二集合)中的量子比特的数量不等于另一个集合(例如，第三集合)中的量子比特的数量。在一个实施方式中，每个量子比特710-730可由至少一个相应约瑟夫逊结(未示出)间断。

第一量子比特集合的量子比特710各自具有相应纵向轴线或长轴线715a(仅标注一个轴线，统称715)，第一集合的相应量子比特710的超导路径或回路在量子比特的纵向方向上沿着该相应纵向轴线或长轴线延伸。同样，第二量子比特集合的量子比特720各自具有相应纵向轴线或长轴线725a(仅标注一个轴线，统称725)，第二集合的量子比特720的超导路径或回路在量子比特的纵向方向上沿着该相应纵向轴线或长轴线延伸。

第三量子比特集合的量子比特730具有第一轴线731a和第二轴线732a(仅标注两个轴线，统称731和732)，第三集合的相应量子比特730的超导路径或回路的第一区段735a和第二区段736a(仅标注两个区段，统称735和736)分别在量子比特的纵向方向上沿着该第一纵向轴线和该第二纵向轴线延伸。轴线731和732彼此基本上正交(即，它们以大约90度交汇)。每个量子比特730在轴线731和732之间以90度角弯曲。

第一量子比特集合的量子比特710具有彼此基本上平行并且与相应纵向轴线或长轴线715基本上平行的回路。第二量子比特集合的量子比特720具有彼此基本上平行并且与相应纵向轴线或长轴线725基本上平行的回路。第三量子比特集合的量子比特730具有彼此基本上平行并且与相应第一轴线731基本上平行的超导回路的第一区段735。第三量子比特集合的量子比特730具有彼此基本上平行并且与相应第二轴线732基本上平行的超导回路的第二区段736。

量子比特710的纵向轴线或长轴线715与量子比特720的长轴线或纵向轴线725正交(即，以90度角交汇)。量子比特710的纵向轴线或长轴线715与量子比特730的第二轴线732正交(即，以90度角交汇)并且与第一轴线731平行。量子比特720的纵向轴线或长轴线725与量子比特730的第一轴线731正交(即，以90度角交汇)并且与第二轴线732平行。

单元中的量子比特的长度可被限定为在量子比特的超导回路内的两个点之间测得的最长距离，其中一个点位于该单元的边界之一处，并且另一点位于该单元的边界中的另一者处。

在一个实施方式中，第一集合的量子比特710和第二集合的量子比特720具有相等或类似长度的超导回路。第三集合的量子比特730具有与量子比特710和720相等或类似长度的超导回路。

耦合器750可提供相应对的量子比特之间的成对通信耦合，其中该对的一个量子比特选自量子比特710、量子比特720或量子比特730之一；并且该对的另一个量子比特选自量子比特710、量子比特720或量子比特730中的不同一者

耦合器750可提供量子比特710、量子比特720和量子比特730之间的可调谐通信耦合。这些耦合器所处区域靠近量子比特710与量子比特720交汇、量子比特720与量子比特730交汇、以及量子比特730与量子比特710交汇的地方。每个相交对的量子比特可不具有靠近的耦合器，但在实施方式中具有靠近的耦合器一般被认为是有利的。每个耦合器可为由至少一个相应约瑟夫逊结间断的超导材料的相应回路。

来自第一量子比特集合的每个量子比特710可通信地耦合到第二量子比特集合的所有量子比特720以及第三量子比特集合的量子比特730中的至少一者。第二量子比特集合的每个量子比特720可通信地耦合到第一量子比特集合的所有量子比特710并且通信地耦合到第三量子比特集合的量子比特730中的至少一者。

在一些实施方式中，第一集合中的每个量子比特710通信地耦合到第三集合中的两个量子比特730(例如，量子比特710a通信地耦合到量子比特730a和730b)，并且第二集合中的每个量子比特720通信地耦合到第三集合中的两个量子比特730(例如，量子比特720a耦合到量子比特730a和730d)。

耦合器存在于第三量子比特集合中的至少两个量子比特730之间。例如，量子比特730a与730b之间存在耦合器754。

在替代实施方式中，第三集合中的量子比特730被成对连接。耦合器754提供量子比特730a和730b之间的可调谐通信耦合，耦合器751提供量子比特730b和730c之间的可调谐通信耦合，耦合器752提供量子比特730c和730d之间的可调谐通信耦合，并且耦合器753提供量子比特730d和730a之间的可调谐通信耦合。

与示例性单元300和示例性单元400类似，示例性单元700可被排列到集成的多层电路中，如上文参照示例性单元300所讨论。

图8A示出了根据本发明系统、方法和装置的量子处理器中的示例性单元800a的示意图。示例性单元800a具有两个量子比特集合，其中每个量子比特是呈H形或I形的超导回路。示例性单元800a中的每个量子比特可通信地耦合到每一侧上的两个其他量子比特。示例性单元800a具有第一量子比特集合811至814(统称810)以及第二量子比特集合821至824(统称820)。

虽然每个集合被示出为具有四个量子比特，但这并不是限制性的。在其他实施方式中，单元中的每个量子比特集合可具有更多或更少数量的量子比特。在一些实施方式中，第一量子比特集合810中的量子比特的数量不等于第二量子比特集合820中的量子比特的数量。虽然在图8A中示例性单元800a被示出为具有两个量子比特集合，但这并不是限制性的，并且示例性单元800a可具有更多数量(例如三个)的量子比特集合。

示例性单元800a中的量子比特被示出为具有形成H形或I形的超导回路，但是这并不是限制性的，并且量子比特可具有其他形式，诸如但不限于矩形或盘状矩形回路。在一些实施方式中，每个此类量子比特包括由中心部分连接的远端；这些远端与中心部分正交地延伸，从而沿着单元的边界提供更大的区域，沿着该区域耦合到其他单元中的量子比特。在一些实施方式中，H形或I形回路可表示量子比特的一个区段。在一个实施方式中，每个量子比特810-820由至少一个相应约瑟夫逊结(未示出)间断。

示例性单元800a中的第一量子比特集合810的量子比特彼此基本上平行，并且可在图8A的页面平面中大致水平地排列，且在本说明书和所附权利要求书中可称为水平量子比特。示例性单元800a中的第二量子比特集合820的量子比特彼此基本上平行，并且可在图8A的页面平面中大致竖直地排列，且在本说明书和所附权利要求书中可称为竖直量子比特。第一量子比特集合810的量子比特和第二量子比特集合820的量子比特是基本上非平行的(例如，以90度交汇)。虽然第一量子比特集合810和第二量子比特集合820中的量子比特在图8A中被示出为具有一个纵向轴线或长轴线(未示出)，但这并不是限制性的，并且在其他实施方式中，第一集合810的量子比特和/或第二集合820的量子比特可具有两个或更多个纵向轴线或长轴线。

耦合器诸如耦合器835(仅标注一个耦合器)可提供相应对的量子比特之间的成对通信耦合，其中该对的一个量子比特选自第一量子比特集合810的一个量子比特或第二量子比特集合820的一个量子比特，并且该对的另一个量子比特选自第一量子比特集合810或第二量子比特集合820中的不同一者。

耦合器835可提供第一集合810的量子比特与第二集合820的量子比特之间的可调谐通信耦合。这些耦合器所处区域可靠近第一集合810的量子比特与第二集合820的量子比特交汇的地方。在一些实施方式中，耦合器可位于离第一集合810的量子比特与第二集合820的量子比特交汇的区域的一定距离处。

单元800a中的每个量子比特存在至少2个单元间耦合器，诸如耦合器842a和842b(图8A中仅标注六个耦合器，统称840)，这些耦合器将示例性单元800a中的量子比特与邻近单元中的至少两个量子比特连接。在一些实施方式中，量子比特的每一端具有至少两个耦合器。例如，如图8A所示，量子比特(诸如量子比特821)可包括远端，这些远端各自耦合到两个耦合器840，从而使得四个耦合器840耦合到该量子比特。

在一些实施方式中，单元中的水平量子比特由耦合器840通信地耦合到邻近单元中的水平量子比特。同样，单元间耦合器840可提供相邻单元中的各对竖直量子比特之间的可调谐通信耦合。如图8A所示，量子比特812具有单元间耦合器842a、842b、842c和842d。量子比特812被描绘为来自示例性单元800a的上边缘的第二水平量子比特。该编号方式是任意的，仅出于举例说明的目的，并非限制本说明书和所附权利要求书的范围。类似地，量子比特813可称为第三水平量子比特。

每个单元间耦合器840可分别提供示例性单元800a中的水平或竖直量子比特与邻近单元中的不同位置中的水平或竖直量子比特之间的可调谐通信耦合。例如，单元间耦合器842a提供第二水平量子比特812与邻近单元中的第一水平量子比特之间的可调谐通信耦合，并且单元间耦合器842b提供第二水平量子比特812与邻近单元中的第三水平量子比特之间的可调谐通信耦合。同样，单元间耦合器842c提供第二水平量子比特812与邻近单元中的第一水平量子比特之间的可调谐通信耦合，并且单元间耦合器842d提供第二水平量子比特812与邻近单元中的第三水平量子比特之间的可调谐通信耦合。

如图8A所示，平行且相邻的量子比特的各对单元间耦合器840可彼此相交以在相邻单元中按不同顺序提供量子比特之间的耦合，如前述段落中所述。例如，量子比特812的单元间耦合器842b可与量子比特813的单元间耦合器843a相交。

如本文和权利要求书中所用，术语“相交”及其变体(诸如进行相交或相交的)包括上覆、下伏和重叠(例如，其中每一者驻留在晶片或管芯的相应平面或衬底中，并且第一平面或第一衬底中的第一元件的至少一部分的垂直投影(即，垂直于该平面或衬底)与第二平面或第二衬底中的第二元件的至少一部分相交)。

类似地，位于示例性单元800a的四个拐角处的量子比特(即，量子比特821、824、811和814)具有彼此相交并且可提供与对角相邻单元的可调谐通信耦合的单元间耦合器，如图8B和图8C中更详细所示。在量子比特810和820具有两个或更多个长轴线或纵向轴线的一些实施方式中，示例性单元800a可具有超过四个拐角。

图8B示出了根据本发明系统、方法和装置的量子处理器的示例性拓扑结构800b的一部分的示意图。示例性拓扑结构800b包括在对角相邻单元之间具有通信耦合的四个单元。示例性拓扑结构800b示出了四个单元801、802、803和804，其中每个单元是图8A的示例性单元800a的实施方式。

如上所提及，单元间耦合器840(图8B中仅标注一个单元间耦合器)连接相邻单元中的各对竖直量子比特和各对水平量子比特。参照图8B，单元801的第二水平量子比特812通信地耦合到单元802的第一水平量子比特814和第三水平量子比特816。类似地，单元801的第二竖直量子比特822通信地耦合到单元803的第一竖直量子比特824，并且通信地耦合到第三竖直量子比特826。

图8C是示出示例性拓扑结构800b的单元间连接性的部分800c的示意图。图8C示出了单元801、802、803和804的部分800c，其中在图8C的页面平面中对角相邻地排列的各对单元通信地耦合。

单元间耦合器841可提供单元801的第四水平量子比特813与对角地排列的单位瓦片804的第一水平量子比特819之间的可调谐通信耦合。单元间耦合器842可提供单元803的第一水平量子比特818与对角地排列的单位瓦片802的第四水平量子比特817之间的可调谐通信耦合。单元间耦合器843可提供单元803的第四竖直量子比特827与对角地排列的单位瓦片802的第一竖直量子比特828之间的可调谐通信耦合。单元间耦合器844可提供单元801的第四竖直量子比特823与对角地排列的单位瓦片804的第一竖直量子比特829之间的可调谐通信耦合。

可提供各对对角相邻单元之间的可调谐通信耦合的单元间耦合器彼此相交。在一些实施方式中，单元间耦合器可与三个其他单元间耦合器相交。

图9A是根据本发明系统、方法和装置的量子处理器中的示例性单元900a的示意图。示例性单元800a中的每个量子比特可通信地耦合到每一侧上的两个其他量子比特。示例性单元900a具有两个量子比特集合，其中每个量子比特是呈H形或I形的超导回路。示例性单元900a中的每个量子比特可通信地耦合到每一侧上的两个其他量子比特，并且这些耦合器彼此不相交。示例性单元900a具有第一量子比特集合911至914(统称910)以及第二量子比特集合921至924(统称920)。

虽然每个量子比特集合被示出为具有四个量子比特，但这并不是限制性的。在其他实施方式中，单元中的每个量子比特集合可具有更多或更少数量的量子比特。在一些实施方式中，第一集合910中的量子比特的数量不等于第二集合920中的量子比特的数量。

单元900a中的量子比特被示出为具有形成H形或I形的超导回路，但是这并不是限制性的，并且量子比特可具有其他形式，诸如但不限于矩形或盘状矩形回路。在一些实施方式中，H形或I形回路可表示量子比特的一个区段。每个量子比特910-920可由至少一个相应约瑟夫逊结(未示出)间断。

示例性单元900a中的第一量子比特集合910的量子比特彼此基本上平行，并且可在图9A的页面平面中大致水平地排列，且在本说明书和所附权利要求书中可称为水平量子比特。示例性单元900a中的第二量子比特集合920的量子比特彼此基本上平行，并且可在图9A的页面平面中大致竖直地排列，且在本说明书和所附权利要求书中可称为竖直量子比特。第一量子比特集合910中的量子比特与第二量子比特集合920中的量子比特是基本上非平行的(例如，以90度交汇)。虽然第一集合910中的量子比特和第二集合920中的量子比特在图9A中被示出为具有一个纵向轴线或长轴线(未示出)，但这并不是限制性的，并且在其他实施方式中，来自第一集合910和/或第二集合920的量子比特可具有两个或更多个纵向轴线或长轴线。

虽然示例性单元900a被示出为具有两个量子比特集合，但这并不是限制性的。在其他实施方式中，示例性单元900a可具有更多数量的量子比特集合(例如，三个集合)。

耦合器诸如耦合器935(仅标注一个耦合器)可提供相应对的量子比特之间的成对通信耦合，其中该对的一个量子比特选自第一量子比特集合910或第二量子比特集合920的一个量子比特，并且该对的另一个量子比特选自第一量子比特集合910或第二量子比特集合920中的不同一者。

耦合器935可提供第一量子比特集合910和第二量子比特集合920的量子比特之间的可调谐通信耦合。这些耦合器所处区域靠近第一集合910的量子比特与第二集合920的量子比特交汇的地方。在一些实施方式中，耦合器可位于离第一集合810的量子比特与第二集合820的量子比特交汇的区域的一定距离处。

单位瓦片900a中的每个量子比特存在至少2个单元间耦合器，诸如耦合器942a和942b(图9A中仅标注四个耦合器，统称940)，这些耦合器将示例性单元900a中的量子比特与邻近单元中的至少两个量子比特连接。

在一些实施方式中，单元中的水平量子比特经由单元间耦合器940通信地耦合到邻近单元中的水平量子比特。同样，单元间耦合器940可提供相邻单元中的各对竖直量子比特之间的可调谐通信耦合。如图9A所示，量子比特912具有单元间耦合器942a、942b、942c和942d。量子比特912被描绘为来自示例性单元900a的上边缘的第二水平量子比特。该编号方式是任意的，仅出于举例说明的目的，并非限制本说明书和所附权利要求书的范围。

每个单元间耦合器940提供示例性单元900a中的水平或竖直量子比特与邻近单元中的不同位置中的第一水平或竖直量子比特和邻近单元中的相同位置中的第二水平或竖直量子比特之间的可调谐通信耦合。

例如，单元间耦合器942a提供第二水平量子比特912与邻近单元中的第一水平量子比特之间的可调谐通信耦合，并且单元间耦合器942b提供第二水平量子比特912与邻近单元中的第二水平量子比特之间的可调谐通信耦合。同样，单元间耦合器942c提供第二水平量子比特912与邻近单元中的第一水平量子比特之间的可调谐通信耦合，并且单元间耦合器942d提供第二水平量子比特812与邻近单元中的第二水平量子比特之间的可调谐通信耦合。

单元间耦合器940在提供相邻单元中的各对水平量子比特与各对竖直量子比特之间的通信耦合时彼此不相交，但对角相邻单元之间的单元间耦合器除外，如图9B中更详细所示。在一些实施方式中，单元间耦合器940在提供相邻单元中的各对水平量子比特与各对竖直量子比特之间的通信耦合时可彼此相交。

图9B示出了根据本发明系统、方法和装置的量子处理器的示例性拓扑结构900b的一部分的示意图。示例性拓扑结构900a具有四个单元以及两个对角相邻单元之间的通信耦合。示例性拓扑结构900b示出了四个单元901、902、903和904，其中每个单元是图9A的示例性单元900a的实施方式。

如上所提及，单元间耦合器940连接相邻单元中的各对竖直量子比特和各对水平量子比特。参照图9B，单元901的第二水平量子比特912通信地耦合到单元902的第一水平量子比特914和第二水平量子比特915。类似地，单元901的第二竖直量子比特922通信地耦合到单元903的第一竖直量子比特924，并且通信地耦合到第二竖直量子比特925。

单元间耦合器还可提供对角相邻单元之间的可调谐通信耦合。如图9B所示，单元间耦合器941提供单元903的第一水平量子比特918与对角相邻单元902的第四水平量子比特917之间的可调谐通信耦合，并且单元间耦合器942提供单元903的第四竖直量子比特927与对角相邻单元902的第一竖直量子比特928之间的可调谐通信耦合。

在一些实施方式中，单元间耦合器941和942彼此在单元902和903之间的空间中相交。在一些实施方式中，单元间耦合器941和942彼此可在单元901、902、903或904之一的表面上方或下方或之内相交。

图10示出了根据本发明系统、方法和装置的量子处理器的示例性拓扑结构1000的一部分的示意图。示例性拓扑结构具有四个单元并且没有对角相邻单元之间的通信耦合。对角相邻单元之间的附加空间可由其他电子部件占用。示例性拓扑结构1000具有四个单元1001、1002、1003和1004。

单元1001至1004具有一个水平量子比特集合1010(图10中仅标注一个水平量子比特)和一个竖直量子比特集合1020(图10中仅标注一个竖直量子比特)。虽然水平量子比特集合1010和竖直量子比特集合1020的量子比特在图10中被示出为具有一个纵向轴线或长轴线(未示出)，但这并不是限制性的，并且在其他实施方式中，水平量子比特集合1010和/或竖直量子比特集合1020的量子比特可具有两个或更多个纵向轴线或长轴线。虽然每个集合被示出为具有四个量子比特，但这并不是限制性的。在其他实施方式中，单元中的每个量子比特集合可具有更多或更少数量的量子比特。在一些实施方式中，第一或水平集合1010中的量子比特的数量不等于第二或竖直集合1020中的量子比特的数量。虽然在图10中示例性拓扑结构1000中的每个单元被示出为具有两个量子比特集合，但这并不是限制性的，并且示例性拓扑结构1000中的每个单元可具有更多数量的量子比特集合(例如，三个集合)。

示例性拓扑结构1000中的量子比特被示出为具有形成H形或I形的超导回路，但是这并不是限制性的，并且量子比特可具有其他形式，诸如但不限于矩形或盘状矩形回路。在一些实施方式中，H形或I形回路可表示量子比特的一个区段。水平量子比特集合1010和/或竖直量子比特集合1020的每个量子比特可由至少一个相应约瑟夫逊结(未示出)间断。

与示例性拓扑结构800b类似，在示例性拓扑结构1000中，单元间耦合器1040(图10中仅标注一个单元间耦合器)连接相邻单元中的各对竖直量子比特和各对水平量子比特。与示例性拓扑结构800b不同，对角相邻单元不使用单元间耦合器进行通信耦合。

如图10所示，单元1001和单元1004在图10的页面平面中彼此对角相邻地排列。类似地，单元1002和1003彼此对角相邻地排列。图10中示出该布置是出于举例说明的目的，并非是限制性的。

与示例性拓扑结构800b不同，在示例性拓扑结构1000中，单元1001的第四水平量子比特1013通信地耦合到相邻单元1002的第四水平量子比特1017，并且第四竖直量子比特1023通信地耦合到相邻单元1003的第四竖直量子比特1027。单元1003的第一水平量子比特1018通信地耦合到相邻单元1004的第一水平量子比特1019，并且单元1002的第一竖直量子比特1028通信地耦合到相邻单元1004的第一竖直量子比特1029。

图11是根据本发明系统、方法和装置的量子处理器的示例性拓扑结构1100的一部分的示意图。示例性拓扑结构1100具有四个单元以及两个对角相邻单元之间的通信耦合。示例性拓扑结构1100具有四个单元1101、1102、1103和1104。

单元1101至1104具有一个水平量子比特集合1110(图11中仅标注一个水平量子比特)和一个竖直量子比特集合1120(图11中仅标注一个竖直量子比特)。虽然水平量子比特集合1110和竖直量子比特集合1120的量子比特在图11中被示出为具有一个纵向轴线或长轴线(未示出)，但这并不是限制性的，并且在其他实施方式中，水平量子比特集合1110和/或竖直量子比特集合1120的量子比特可具有两个或更多个纵向轴线或长轴线。虽然每个集合被示出为具有四个量子比特，但这并不是限制性的。在其他实施方式中，单元中的每个量子比特集合可具有更多或更少数量的量子比特。在一些实施方式中，第一或水平集合1110中的量子比特的数量不等于第二或竖直集合1120中的量子比特的数量。虽然在图11中示例性拓扑结构1100中的每个单元被示出为具有两个量子比特集合，但这并不是限制性的，并且示例性拓扑结构1100中的每个单元可具有更多数量的量子比特集合(例如，三个集合)。

示例性拓扑结构1100中的量子比特被示出为具有形成H形或I形的超导回路，但是这并不是限制性的，并且量子比特可具有其他形式，诸如但不限于矩形或盘状矩形回路。在一些实施方式中，H形或I形回路可表示量子比特的一个区段。每个量子比特1110-1120可由至少一个相应约瑟夫逊结(未示出)间断。

与示例性拓扑结构800b类似，在示例性拓扑结构1100中，单元间耦合器1140(图11中仅标注一个单元间耦合器)连接相邻单元中的各对竖直量子比特和各对水平量子比特。与示例性拓扑结构1000不同，对角相邻单元彼此通信地耦合，但与拓扑结构800b不同，仅两个对角相邻单元通信地耦合。在拓扑结构1100中，耦合器可在提供对角相邻单元之间的通信耦合时相交。

参见图11，单元1101的第四水平量子比特1113通信地耦合到相邻单元1102的第四水平量子比特1117，并且单元1103的第一水平量子比特1118通信地耦合到相邻单元1104的第一水平量子比特1119。单元1101的第四竖直量子比特1123通信地耦合到对角相邻单元1104的第一竖直量子比特1129，并且单元1103的第四竖直量子比特1127通信地耦合到对角相邻单元1102的第一竖直量子比特1128。

相对于图11的页面平面而言，示例性拓扑结构1100中的水平相邻单元之间的连接性类似于示例性拓扑结构1000中的水平相邻单元之间的连接性。示例性拓扑结构1100中的竖直相邻单元之间的连接性类似于示例性拓扑结构800b中的竖直相邻单元之间的连接性。

本领域技术人员将理解，相反的情况也是可能的，并且示例性拓扑结构1100可被实现为具有与竖直相邻单元之间的示例性拓扑结构1000类似的连接性以及与水平相邻单元之间的示例性拓扑结构800b类似的连接性。在量子比特1110和1120具有两个或更多个长轴线或纵向轴线的一些实施方式中，单元间耦合器1140可提供相邻单元中基本上平行的量子比特之间的可调谐通信耦合。

图12是根据本发明系统、方法和装置的示出量子处理器中的示例性单元1200的示意图。示例性单元1200具有两个量子比特集合以及相同集合的量子比特之间的耦合器。耦合器可提供基本上平行的量子比特之间的通信耦合。示例性单元1200具有第一量子比特集合1211至1214(统称1210)以及第二量子比特集合1221至1224(统称1220)。虽然在图12中示例性单元1200被示出为具有两个量子比特集合，但这并不是限制性的，并且示例性单元1200可具有更多数量的量子比特集合(例如，三个集合)。

虽然每个集合被示出为具有四个量子比特，但这并不是限制性的。在其他实施方式中，单元中的每个量子比特集合可具有更多或更少数量的量子比特。在一些实施方式中，第一集合1210中的量子比特的数量不等于第二集合1220中的量子比特的数量。

示例性单元1200中的量子比特被示出为具有呈矩形形状的超导回路，但是这并不是限制性的，并且量子比特可具有其他形式，诸如但不限于盘状矩形或椭圆形回路。在一些实施方式中，矩形回路可表示量子比特的一个区段。在一个实施方式中，每个量子比特1210-1220由至少一个相应约瑟夫逊结(未在图12中示出)间断。

示例性单元1200中的第一量子比特集合1210中的量子比特彼此基本上平行，并且可在图12的页面平面中大致水平地排列，且在本说明书和所附权利要求书中可称为水平量子比特。示例性单元1200中的第二量子比特集合1220中的量子比特彼此基本上平行，并且可在图12的页面平面中大致竖直地排列，且在本说明书和所附权利要求书中可称为竖直量子比特。水平量子比特集合1210的量子比特和竖直量子比特集合1220的量子比特是基本上非平行的(例如，以90度交汇)。虽然水平量子比特集合1210和竖直量子比特集合1220的量子比特在图12中被示出为具有一个纵向轴线或长轴线(未示出)，但这并不是限制性的，并且在其他实施方式中，水平量子比特集合1210和/或竖直量子比特集合1220的量子比特可具有两个或更多个纵向轴线或长轴线。

耦合器诸如耦合器1250(图12中仅标注一个耦合器)可提供相应对的量子比特之间的成对通信耦合，其中该对的一个量子比特选自水平量子比特集合1210的量子比特之一或竖直量子比特集合1220的量子比特之一，并且该对的另一个量子比特选自水平量子比特集合1210的量子比特或竖直量子比特集合1220的量子比特中的不同一者。

耦合器1250可提供量子比特1210与量子比特1220之间的可调谐通信耦合。这些耦合器所处区域可靠近量子比特1210与量子比特1220交汇的地方。在一些实施方式中，耦合器1250位于离量子比特1210与量子比特1220交汇的区域的一定距离处。

示例性单元1200具有八个耦合器1241至1248(统称1240)，这些耦合器提供各对水平量子比特之间以及各对竖直量子比特之间的可调谐通信耦合。一些耦合器1240可通信地耦合非相邻量子比特(例如，量子比特1222和1224)。其他耦合器1240可通信地耦合相邻量子比特(例如，量子比特1223和1224)。在量子比特1210和1220具有两个或更多个纵向轴线或长轴线的一些实施方式中，耦合器1240通信地耦合各对基本上平行的量子比特。

当通信地耦合非相邻量子比特时，耦合器1240可在示例性单元1200中的其他量子比特和/或耦合器和/或其他电子部件上方或下方跨越，并且与它们基本上电隔离。例如，当耦合器1247通信地耦合非相邻量子比特1222和1224时，耦合器1247不会通信地耦合到量子比特1223或任何其他量子比特，也不会干扰示例性单元1200的其他电子部件的正常操作。

当通信地耦合相邻量子比特时，耦合器1240可在存在于示例性单元1200中的水平量子比特之间或竖直量子比特之间的其他量子比特和/或耦合器和/或其他电子部件上方或下方跨越，并且与它们基本上电隔离。例如，当耦合器1248通信地耦合相邻量子比特1221和1222时，耦合器1248不会通信地耦合示例性单元1200中的任何其他量子比特，也不会干扰示例性单元1200的其他电子部件的正常操作。

如示例性单元1200中所示，每个量子比特具有六个连接性。例如，量子比特1211通过耦合器1250通信地耦合到每个竖直量子比特1221至1224，通过耦合器1241通信地耦合到水平量子比特1212，并且通过耦合器1242通信地耦合到水平量子比特1213。

在其他实施方式中，除了耦合器1250之外，示例性单元1200中的量子比特还具有将每个水平量子比特1210通信地耦合到另一些水平量子比特1210中的每一者和/或将每个竖直量子比特1220通信地耦合到另一些竖直量子比特1220中的每一者的耦合器1240，从而实现七个连接性。

另外，耦合器1240可提供从示例性单元1200到相邻或非相邻单元的单元间通信耦合。实现单元间连接性的耦合器的示例可见于美国专利申请号62/288,719。

图13是根据本发明系统、方法和装置的示出量子处理器中的示例性单元1300的示意图。示例性单元1300包括两个量子比特集合，每个量子比特具有L形。一个集合中的量子比特相对于对称轴线与另一个集合中的量子比特基本上对称。两个量子比特集合之间的耦合器可被定位成靠近这些量子比特改变方向的区域。示例性单元1300具有第一量子比特集合1311至1318(统称1310)以及第二量子比特集合1321至1328(统称1320)。虽然在图13中示例性单元1300被示出为具有两个量子比特集合，但这并不是限制性的，并且示例性单元1300可具有更多数量(例如三个)的量子比特集合。

虽然每个集合被示出为具有八个量子比特，但这并不是限制性的。在其他实施方式中，单元中的每个量子比特集合可具有更多或更少数量的量子比特。在一些实施方式中，第一集合1310中的量子比特的数量不等于第二集合1320中的量子比特的数量。

示例性单元1300中的量子比特被示出为具有形成L形的超导回路，但是这并不是限制性的，并且量子比特可具有其他形式，诸如但不限于矩形、椭圆形或盘状矩形回路。L形被限定为具有基本上非平行(例如，它们以90度交汇)的两个相邻区段或部分。在一些实施方式中，L形回路可表示量子比特的一个区段。每个量子比特1310-1320由至少一个相应约瑟夫逊结(未示出)间断。

示例性单元1300中的量子比特具有在图13的页面平面中水平的第一区段1361(图13中仅标注一个第一区段)以及在图13的页面平面中竖直的第二区段1362(图13中仅标注一个第二区段)，其中每个量子比特在第一区段1361与第二区段1362之间弯曲，并且每个量子比特具有基本上类似的长度。在一些实施方式中，示例性单元1300中的一些或所有量子比特可在第一区段1361与第二区段1362之间形成夹角或以一定角度弯曲，使得第一区段1361和第二区段1362是非正交的。

在其他实施方式中，示例性单元1300中的量子比特具有超过两个区段(例如，三个区段)，并且相邻区段(例如，第一区段1361和第二区段1362)与两个不同轴线基本上平行。

量子比特1310在示例性单元1300中如此布置，使得它们在沿着其相应长度的不同地方中在第一区段与第二区段之间弯曲，使得第一量子比特1311具有最短第一区段1361和最长第二区段1362，并且第八量子比特1318具有最长第一区段1361和最短第二区段1362。

量子比特1320在示例性单元1300中如此布置，使得它们在沿着其长度的不同地方中在第一区段与第二区段之间具有夹角或发生弯曲，使得第一量子比特1321具有最长第一区段1361和最短第二区段1362，并且第八量子比特1328具有最短第一区段1361和最长第二区段1362。

耦合器诸如耦合器1360(图13中仅标注一个耦合器)提供相应对的量子比特之间的成对可调谐通信耦合，其中该对的一个量子比特选自第一量子比特集合1310的一个量子比特，并且该对的另一个量子比特选自第一量子比特集合1310的不同一个量子比特，和/或其中量子比特之一选自第二量子比特集合1320的量子比特之一，并且另一个量子比特选自第二量子比特集合1320的量子比特中的不同一者。这些耦合器所处区域可靠近第一集合1310的量子比特与第一集合1310的量子比特中的不同一者交汇以及第二集合1320的量子比特与第二集合1320的量子比特中的不同一者交汇的地方。例如，耦合器1360提供量子比特1321与量子比特1328之间的可调谐通信耦合。在一些实施方式中，耦合器1360可位于离第一集合1310的量子比特与第一集合1310的量子比特中的不同一者交汇以及第二集合1320的量子比特与第二集合1320的量子比特中的不同一者交汇的区域的一定距离处。

耦合器诸如耦合器1350(图13中仅标注一个耦合器)提供第一集合1310的量子比特之一与第二集合1320的量子比特之一之间的可调谐通信耦合，使得第一集合1310的每个量子比特通信地耦合到第二集合1320的一个量子比特，并且第二集合1320的每个量子比特通信地耦合到第一集合1310的一个量子比特。例如，耦合器1350提供量子比特1318与量子比特1328之间的可调谐通信耦合。在示例性单元1300中，存在八个耦合器1350。

在示例性单元1300中，每个量子比特具有八个连接性。例如，量子比特1321通过耦合器1350通信地耦合到量子比特1311，并且通过耦合器1360通信地耦合到量子比特1322至1328。虽然在图13中每个量子比特被示出为具有八个连接性，但这并不是限制性的，并且在其他实施方式中，示例性单元1300中的量子比特可具有更少或更多连接性。

图14示出了根据本发明系统、方法和装置的量子处理器中的示例性单元1400的示意图。示例性单元1400包括四个量子比特集合。两个量子比特集合具有基本上矩形形状，并且另两个量子比特集合具有基本上L形。与示例性单元1300类似，一个L形量子比特集合相对于对称轴线与另一个L形量子比特集合对称，并且所存在的耦合器可靠近L形量子比特改变方向的区域。与示例性单元1300不同，矩形量子比特可耦合到L形量子比特。示例性单元1400具有第一量子比特集合1411至1414(统称1410)、第二量子比特集合1421至1424(统称1420)、第三量子比特集合1431至1434(统称1430)以及第四量子比特集合1441至1444(统称1440)。虽然在图14中示例性单元1400被示出为具有四个量子比特集合，但这并不是限制性的，并且示例性单元1400可具有更多数量的量子比特集合(例如五个集合)。

虽然每个集合被示出为具有四个量子比特，但这并不是限制性的。在其他实施方式中，单元中的每个量子比特集合可具有更多或更少数量的量子比特。在一些实施方式中，一个集合(例如，第一集合)中的量子比特的数量不等于另一个集合(例如，第三集合)中的量子比特的数量。第一量子比特集合、第二量子比特集合、第三量子比特集合和/或第四量子比特集合1410–1440中的每个量子比特可由至少一个相应约瑟夫逊结(未示出)间断。在一些实施方式中，第一量子比特集合、第二量子比特集合、第三量子比特集合和/或第四量子比特集合1410-1440中的一些或所有量子比特可表示量子比特的一个区段。

示例性单元1400中的第一量子比特集合1410的量子比特彼此基本上平行，并且可在图14的页面平面中大致水平地排列，且在本说明书和所附权利要求书中可称为水平量子比特。示例性单元1400中的第二量子比特集合1420的量子比特彼此基本上平行，并且可在图14的页面平面中大致竖直地排列，且在本说明书和所附权利要求书中可称为竖直量子比特。第一集合1410中的量子比特与第二集合1420中的量子比特是基本上非平行的(例如，以90度交汇)。

第一集合1410的量子比特各自具有相应纵向轴线或长轴线1473(图14中仅标注一个轴线)，第一集合1410的相应量子比特的超导路径或回路在量子比特的纵向方向上沿着该相应纵向轴线或长轴线延伸。同样，第二集合1420的量子比特各自具有相应纵向轴线或长轴线1472(图14中仅标注一个轴线)，第二集合1420的量子比特的超导路径或回路在量子比特的纵向方向上沿着该相应纵向轴线或长轴线延伸。

虽然量子比特1410和1420中的每一者在图14中被示出为具有一个纵向轴线或长轴线(分别为1473和1474)，但这并不是限制性的，并且在其他实施方式中，第一集合1410和/或第二集合1420的一些或所有量子比特可具有两个或更多个纵向轴线或长轴线。

第三集合的量子比特1430和第四集合的量子比特1440被示出为具有形成L形的超导回路，但是这并不是限制性的，并且量子比特可具有其他形式，诸如但不限于矩形、椭圆形或盘状矩形回路。L形被限定为具有基本上非平行(例如，它们以90度交汇)的两个相邻区段或部分。

第三集合1430的量子比特和第四集合1440的量子比特具有在图14的页面平面中水平的第一区段1481(图14中仅标注一个第一区段)以及在图14的页面平面中竖直的第二区段1482(图14中仅标注一个第二区段)，其中每个量子比特在第一区段1481与第二区段1482之间形成夹角或发生弯曲，并且每个量子比特具有基本上类似的长度。在一些实施方式中，示例性单元1400中的第三集合1430和第四集合1440的一些或所有量子比特可在第一区段1481与第二区段1482之间形成夹角或以一定角度弯曲，使得第一区段1481和第二区段1482是非正交的。

在其他实施方式中，示例性单元1400中的第三集合1430和第四集合1440的量子比特具有超过两个区段(例如，三个区段)，并且相邻区段(例如，第一区段1481和第二区段1482)与两个不同轴线基本上平行。

第三集合1430中的量子比特在示例性单元1400中如此布置，使得它们在沿着其长度的不同地方中在第一区段与第二区段之间形成夹角或发生弯曲，使得第一量子比特1431具有最短第一区段1481和最长第二区段1482，并且第四量子比特1434具有最长第一区段1481和最短第二区段1482；因此，第一集合、第二集合、第三集合和第四集合1410-1440的量子比特的长度基本上相等。

第四集合1440的量子比特在示例性单元1400中如此布置，使得它们在沿着其长度的不同地方中在第一区段与第二区段之间弯曲，使得第一量子比特1441具有最长第一区段1481和最短第二区段1482，并且第四量子比特1444具有最短第一区段1481和最长第二区段1482。

第三集合1430和第四集合1440的量子比特沿着轴线1471对称，例如量子比特1431的第一区段1481和量子比特1441的第二区段1482的长度基本上相等。

耦合器诸如耦合器1460(图14中仅标注一个耦合器)可提供相应对的量子比特之间的成对可调谐通信耦合，其中该对的一个量子比特选自一个量子比特集合(例如，第四集合1440)，并且该对的另一个量子比特选自相同量子比特集合(例如，第四集合1440)或不同量子比特集合(例如，第一集合1410)中的不同一者。这些耦合器所处区域可靠近示例性单元1400中的量子比特与另一个量子比特交汇的地方。在一些实施方式中，耦合器可位于离示例性单元1400中的量子比特与另一个量子比特交汇的区域的一定距离处。例如，耦合器1460提供量子比特1411与量子比特1444之间的可调谐通信耦合。

耦合器诸如耦合器1450(图14中仅标注一个耦合器)可提供第三集合1430的量子比特之一与第四集合1440的量子比特之一之间的可调谐通信耦合，使得第三集合1430中的每个量子比特通信地耦合到第四集合1440中的一个量子比特，并且第四集合1440中的每个量子比特通信地耦合到第三集合1430的一个量子比特。例如，耦合器1450提供量子比特1434与量子比特1444之间的可调谐通信耦合。在示例性单元1400中，存在四个耦合器1450。耦合器1450可位于量子比特1430和1440彼此最接近的地方，但是在其他实施方式中，耦合器1450可位于离量子比特1430和1440彼此最接近的区域的一定距离处。

在示例性单元1400中，每个量子比特具有八个连接性。例如，量子比特1434通过耦合器1450通信地耦合到量子比特1444，并且通过耦合器1460通信地耦合到量子比特1421至1424并通信地耦合到量子比特1431至1433。虽然在图14中每个量子比特被示出为具有八个连接性，但这并不是限制性的，并且在其他实施方式中，示例性单元1400中的量子比特可具有更少或更多连接性。

图15示出了根据本发明系统、方法和装置的量子处理器的示例性拓扑结构1500的示意图。示例性拓扑结构1500包括四个单元。耦合器可提供相邻单元中的竖直量子比特与水平量子比特之间的通信耦合。竖直量子比特在图15的页面平面中水平地拼接的单元之间通信地耦合，并且水平量子比特在图15的页面平面中竖直地拼接的单元之间通信地耦合。示例性拓扑结构1500具有四个单元1501至1504，然而这并不是限制性的，并且示例性拓扑结构1500可具有更多或更少数量的单元。

示例性拓扑结构1500中的每个单元具有第一量子比特集合1510(图15中仅标注一个量子比特)和第二量子比特集合1520(图15中仅标注一个量子比特)。虽然每个集合被示出为具有四个量子比特，但这并不是限制性的。在其他实施方式中，单元中的每个量子比特集合可具有更多或更少数量的量子比特。在一些实施方式中，第一集合1510中的量子比特的数量不等于第二集合1520中的量子比特的数量。虽然在图15中示例性拓扑结构1500中的每个单元被示出为具有两个量子比特集合，但这并不是限制性的，并且示例性拓扑结构1500中的每个单元可具有更多数量的量子比特集合(例如，三个集合)。

示例性拓扑结构1500中的量子比特被示出为具有矩形超导回路，但是这并不是限制性的，并且量子比特可具有其他形式，诸如但不限于盘状矩形或椭圆形回路。在一些实施方式中，矩形回路可表示量子比特的一个区段。每个量子比特1510-1520可由至少一个相应约瑟夫逊结(未示出)间断。

示例性拓扑结构1500中的第一量子比特集合1510c的量子比特彼此基本上平行，并且可在图15的页面平面中大致水平地排列，且在本说明书和所附权利要求书中可称为水平量子比特。示例性单元1500中的第二量子比特集合1520的量子比特彼此基本上平行，并且可在图15的页面平面中大致竖直地排列，且在本说明书和所附权利要求书中可称为竖直量子比特。第一或水平集合1510中的量子比特和第二或竖直集合1520中的量子比特是基本上非平行的(例如，以90度交汇)。

虽然第一集合1510和第二集合1520中的量子比特在图15中被示出为具有一个纵向轴线或长轴线(未示出)，但这并不是限制性的，并且在其他实施方式中，第一集合1510和/或第二集合1520的量子比特可具有两个或更多个纵向轴线或长轴线。

耦合器诸如耦合器1540(图15中仅标注一个耦合器)提供相应对的量子比特之间的成对可调谐通信耦合，其中该对的一个量子比特选自第一集合1510，并且该对的另一个量子比特选自第二集合1520。

耦合器1540可提供第一集合1510的量子比特与第二集合1520的量子比特之间的可调谐通信耦合。这些耦合器所处区域可靠近第一集合1510的量子比特与第二集合1520的量子比特交汇的地方。在一些实施方式中，这些量子比特位于离第一集合1510的量子比特与第二集合1520的量子比特交汇的区域的一定距离处。

远程耦合器可在比单元间耦合器更大的物理距离内直接耦合，因此可以以提供更大耦合强度的方式与量子比特通信地耦合。远程耦合器1530a至1530p(统称1530)提供一个单元(例如，单元1501)中的第一量子比特集合1510的量子比特与相邻单元(例如，单元1504)中的第一量子比特集合1510的量子比特之间、以及一个单元(例如，单元1501)中的第二量子比特集合1520的量子比特与相邻单元(例如，单元1502)中的第二量子比特集合1520的量子比特之间的可调谐通信耦合。图15中的每个量子比特被示出为具有一个远程耦合器1530，但是这并不是限制性的。在其他实施方式中，每个量子比特可具有两个或更多个远程耦合器1530。另选地或除此之外，每个量子比特可具有与远程耦合器1530不同的一个或多个远程耦合器。例如，可采用耦合器1240来补充或替代远程耦合器1530。

当远程耦合器1530提供水平量子比特之间的可调谐通信耦合时，它们提供竖直地定位在图15的页面平面中的单元之间的可调谐通信耦合，并且当远程耦合器1530提供竖直量子比特之间的可调谐通信耦合时，它们提供水平地定位在图15的页面平面中的单元之间的可调谐通信耦合。

在其他实施方式中，远程耦合器1530可提供彼此不相邻的水平或竖直定位的单元之间的可调谐通信耦合。

图16示出了根据本发明系统、方法和装置的量子处理器的示例性拓扑结构1600的示意图。示例性拓扑结构1600包括在图16的页面平面内拼接的相等尺寸的两个子拓扑结构。在一些实施方式中，示例性拓扑结构1600由示例性拓扑结构1500和第二拓扑结构1200a构成，其中拓扑结构1200a由四个示例性单元1200构成，而在其他实施方式中，示例性拓扑结构1600由与子拓扑结构1200a和1500基本上不同的子拓扑结构构成。

虽然在图16中示例性拓扑结构1600被示出为具有两个子拓扑结构，但这并不是限制性的，并且在其他实施方式中，示例性拓扑结构1600可具有三个或更多个子拓扑结构。

在示例性拓扑结构1600中，每个子拓扑结构由四个单元构成，但是这并非意在进行限制，并且每个子拓扑结构可具有更多或更少数量的单元。

在示例性拓扑结构1600中，每个子拓扑结构由相同数量(即，四个)单元构成，但是这并不是限制性的，并且示例性拓扑结构1600中的一个子拓扑结构(例如，拓扑结构1500)中的单元的数量可不等于另一个子拓扑结构(例如，拓扑结构1200a)中的单元的数量。

耦合器(未在图16中示出)提供各对相邻子拓扑结构之间的可调谐通信耦合。在一些实施方式中，耦合器提供各对非相邻子拓扑结构之间的可调谐通信耦合。

图17示出了根据本发明系统、方法和装置的量子处理器的示例性拓扑结构1700的示意图。示例性拓扑结构1700包括在图17的页面平面内拼接的不同尺寸的两个子拓扑结构。在一些实施方式中，示例性拓扑结构1700包括示例性拓扑结构1500和拓扑结构1200b，其中一个子拓扑结构(例如，拓扑结构1500)中的单元的数量不等于另一个子拓扑结构(例如，1200b)中的单元的数量，并且拓扑结构1500与拓扑结构1200b基本上不同。拓扑结构1200b由一个或多个示例性单元1200构成。

虽然在图17中拓扑结构1200b被示出为具有一个单元并且拓扑结构1500被示出为具有四个单元1501至1504(图17中仅标注一个单元)，但这并不是限制性的。在其他实施方式中，拓扑结构1500和1200b可具有更少或更多数量的单元。

为清楚起见，示例性拓扑结构1500和拓扑结构1200b的轮廓以虚线轮廓示出，并非旨在暗示任何物理结构。

在其他实施方式中，示例性拓扑结构1700由与拓扑结构1500和1200b基本上不同的子拓扑结构构成。在其他实施方式中，示例性拓扑结构1700可具有更多数量(例如，三个)的子拓扑结构。

耦合器(未在图17中示出)提供各对相邻子拓扑结构之间的可调谐通信耦合。在一些实施方式中，耦合器提供各对非相邻子拓扑结构之间的可调谐通信耦合。

图18示出了根据本发明系统、方法和装置的量子处理器的示例性拓扑结构1800的示意图。示例性拓扑结构1800包括量子比特的四个单元。耦合器可提供相邻单元中的量子比特之间以及非相邻单元中的量子比特之间的通信耦合。通信地耦合相邻单元中的量子比特的耦合器可将相邻单元中的竖直量子比特通信地耦合到水平量子比特，或将相邻单元中的水平量子比特通信地耦合到竖直量子比特。提供非相邻单元中的量子比特之间的通信耦合的耦合器可与一个或多个单元相交。此类耦合器可为远程耦合器。示例性拓扑结构1800包括四个单元1801至1804，但是这并不是限制性的，并且示例性拓扑结构1800可具有更多或更少数量的单元。

示例性拓扑结构1800中的每个单元具有第一量子比特集合1810(图18中仅标注一个量子比特)和第二量子比特集合1820(图18中仅标注一个量子比特)。虽然每个集合1810,1820被示出为具有四个量子比特，但这并不是限制性的。在其他实施方式中，单元中的每个量子比特集合1810,1820可具有更多或更少数量的量子比特。在一些实施方式中，第一集合1810中的量子比特的数量不等于第二集合1820中的量子比特的数量。虽然在图18中示例性拓扑结构1800中的每个单元被示出为具有两个量子比特集合，但这并不是限制性的，并且示例性拓扑结构1800中的每个单元可具有更多数量的量子比特集合(例如，三个集合)。

示例性拓扑结构1800中的量子比特被示出为具有矩形超导回路，但是这并不是限制性的，并且量子比特可具有其他形式，诸如但不限于盘状矩形或椭圆形回路。在一些实施方式中，矩形回路可表示量子比特的一个区段。第一集合1810和第二集合1820中的每个量子比特可由至少一个相应约瑟夫逊结(未示出)间断。

示例性拓扑结构1800中的第一量子比特集合1810的量子比特彼此基本上平行，并且可在图18的页面平面中大致水平地排列，且在本说明书和所附权利要求书中可称为水平量子比特。示例性单元1800中的第二量子比特集合1820的量子比特彼此基本上平行，并且可在图18的页面平面中大致竖直地排列，且在本说明书和所附权利要求书中可称为竖直量子比特。第一或水平集合1810中的量子比特与第二或竖直集合1820中的量子比特是基本上非平行的(例如，以90度交汇)。

虽然第一集合1810和第二集合1820中的量子比特在图18中被示出为具有一个纵向轴线或长轴线(未示出)，但这并不是限制性的，并且在其他实施方式中，第一集合1810和/或第二集合1820中的量子比特可具有两个或更多个纵向轴线或长轴线。

耦合器诸如耦合器1870(图18中仅标注一个耦合器)提供相应对的量子比特之间的成对通信耦合，其中该对的一个量子比特选自第一集合1810中的量子比特之一，并且该对的另一个量子比特选自相同单元中的第二集合1820中的量子比特之一。

耦合器1870提供第一集合1810中的量子比特与第二集合1820中的量子比特之间的可调谐通信耦合。耦合器1870所处区域靠近第一集合1810中的量子比特与第二集合1820中的量子比特交汇的地方。在一些实施方式中，耦合器1870位于离第一集合1810中的量子比特与第二集合1820中的量子比特交汇的区域的一定距离处。

远程耦合器1830a-1830i(图18中仅标注九个远程耦合器，统称1830)提供一个单元(例如，单元1801)中的第一量子比特集合1810的量子比特与非相邻单元中的第一集合1810中的量子比特之间、以及一个单元(例如，单元1801)中的第二量子比特集合1820中的量子比特与非相邻单元中的第二量子比特集合1820中的量子比特之间的可调谐通信耦合。

远程耦合器1830提供非相邻单元中的水平量子比特之间以及非相邻单元中的竖直量子比特之间的可调谐通信耦合。

例如，远程耦合器1830e提供单元1801中的第三水平量子比特1810与在图18的页面平面中定位在单元1802右侧上的单元中的第四水平量子比特之间的可调谐通信耦合，并且远程耦合器1830i提供单元1803中的第一竖直量子比特1820与在图18的页面平面中定位在单元1802上方的单元中的第二竖直量子比特1820之间的可调谐通信耦合。

虽然量子比特在图18中被示出为具有一个远程耦合器1830，但这并不是限制性的，并且在一些实施方式中，示例性拓扑结构1800中的量子比特可具有两个或更多个远程耦合器1830。

耦合器诸如远程耦合器1840a-1840g(图18中仅标注七个，统称1840)提供一个单元(例如，单元1801)中的第一量子比特集合1810与相邻单元(例如，单元1804)中的第二量子比特集合1820之间、以及一个单元(例如，单元1802)中的第二量子比特集合1820与相邻单元(例如，单元1803)中的第一量子比特集合之间的可调谐通信耦合。

为清楚起见，远程耦合器1840在图18中以虚线示出；该描绘并非旨在暗示任何物理结构。

远程耦合器1840提供相邻单元中的竖直量子比特和水平量子比特之间和/或相邻单元中的水平量子比特和竖直量子比特之间的可调谐通信耦合。例如，远程耦合器1840a提供单元1802中的第一竖直量子比特1820与单元1803中的第三水平量子比特1810之间的可调谐通信耦合。

虽然在图18中量子比特被示出为具有一个远程耦合器1840，但这并不是限制性的，并且在某个实施方式中，示例性拓扑结构18中的量子比特可具有两个或更多个远程耦合器1840。

在一些实施方式中，远程耦合器1840可提供非相邻单元中的水平量子比特和竖直量子比特之间的可调谐通信耦合。

在一些实施方式中，远程耦合器1830中的一者或多者在示例性拓扑结构1800中可被更换为远程耦合器1840中的一者或多者，或一个或多个远程耦合器1840可被更换为一个或多个远程耦合器1830。

图19示出了根据本发明系统、方法和装置的量子处理器的示例性拓扑结构1900的示意图。示例性拓扑结构1900采用围绕对称轴线改变方向的远程耦合器。在靠近远程耦合器改变方向的区域处可能有供量子处理器的其他电子部件使用的附加空间。示例性拓扑结构1900包括在图19的页面平面内以十字形状拼接的七个单元1901至1907，但是这并不是限制性的，并且示例性拓扑结构1900可具有更多或更少数量的单元。在示例性拓扑结构1900中，中心单元1903具有在图19的页面平面中的右侧上的单元(单元1907)以及左侧上的单元(单元1906)。中心单元1903具有在图19的页面平面中的上方的两个单元(1901和1902)以及下方的两个单元(1904和1905)。在一些实施方式中，示例性拓扑结构19中的单元可被定位成在图19的页面平面中形成不同形状。量子处理器的全拓扑结构可包括在一个区域内拼接的示例性拓扑结构1900的一种或多种情况。在一些实施方式中，示例性拓扑结构1900的一种或多种情况可在一个区域内重叠。

在示例性拓扑结构1900中，每个单元具有第一量子比特集合1910(图19中仅标注一个量子比特)和第二量子比特集合1920(图19中仅标注一个量子比特)。虽然每个集合被示出为具有四个量子比特，但这并不是限制性的。在其他实施方式中，单元中的每个量子比特集合可具有更多或更少数量的量子比特。在一些实施方式中，第一集合1910中的量子比特的数量不等于第二集合1920中的量子比特的数量。虽然在图19中示例性拓扑结构1900中的每个单元被示出为具有两个量子比特集合，但这并不是限制性的，并且示例性拓扑结构1900中的每个单元可具有更多数量的量子比特集合(例如，三个集合)。

示例性拓扑结构1900中的量子比特被示出为具有矩形超导回路，但是这并不是限制性的，并且量子比特可具有其他形式，诸如但不限于盘状矩形或椭圆形回路。在一些实施方式中，矩形回路可表示量子比特的一个区段。第一集合1910和/或第二集合1920中的每个量子比特可由至少一个相应约瑟夫逊结(未示出)间断。

示例性拓扑结构1900中的第一量子比特集合1910的量子比特彼此基本上平行，并且可在图19的页面平面中大致水平地排列，且在本说明书和所附权利要求书中可称为水平量子比特。示例性单元1900中的第二量子比特集合1920的量子比特彼此基本上平行，并且可在图19的页面平面中大致竖直地排列，且在本说明书和所附权利要求书中可称为竖直量子比特。第一集合1910中的量子比特与第二集合1920中的量子比特是基本上非平行的(例如，以90度交汇)。

虽然第一集合1910和第二集合1920中的量子比特在图19中被示出为具有一个纵向轴线或长轴线(未示出)，但这并不是限制性的，并且在其他实施方式中，第一集合1910和/或第二集合1920中的量子比特可具有两个或更多个纵向轴线或长轴线。

耦合器诸如耦合器1970(图19中仅标注一个耦合器)可提供相应对的量子比特之间的成对通信耦合，其中该对的一个量子比特选自第一集合1910的量子比特之一，并且该对的另一个量子比特选自相同单元中的第二集合1920的量子比特之一。

耦合器1970提供第一集合1910的量子比特与第二集合1920的量子比特之间的可调谐通信耦合。这些耦合器所处区域靠近第一集合1910的量子比特与第二集合1920的量子比特交汇的地方。在一些实施方式中，这些量子比特位于离第一集合1910的量子比特与第二集合1920的量子比特交汇的相应区域的一定距离处。

远程耦合器1930a-1930h(统称1930)提供一个单元(例如，单元1906)中的第一量子比特集合1910的量子比特与非相邻单元(例如，单元1901)中的第二量子比特集合1910的量子比特之间、以及一个单元(例如，单元1905)中的第二量子比特集合1920的量子比特与非相邻单元(例如，1907)中的第一量子比特集合1910的量子比特之间的可调谐通信耦合。

远程耦合器1930提供非相邻单元中的水平量子比特和竖直量子比特之间的可调谐通信耦合，其中远程耦合器1930绕过中心单元1903中的轴线1960，使得没有远程耦合器1930基本上与轴线1960相交。

远程耦合器1930具有第一区段1981(图19中仅标注一个第一区段)和第二区段1982(图19中仅标注一个第二区段)。第一区段1981和第二区段1982是基本上非平行的(例如，它们形成夹角或以90度交汇)。第一区段1981可具有与第二区段1982不同的长度。例如，在耦合器1930h中，第一区段1981短于第二区段1982。因此，远程耦合器1930或远程耦合器1930的群组具有基本上类似的长度。

例如，远程耦合器1930a提供单元1901中的第二或竖直量子比特集合1920的第一量子比特与单元1906中的第一或水平量子比特集合1910的第四量子比特之间的可调谐通信耦合，并且远程耦合器1930e提供单元1905中的第二或竖直量子比特集合1920的第一量子比特与单元1907中的第一或水平集合量子比特1910的第四量子比特之间的可调谐通信耦合。

虽然在图19中单元1901、1906、1905和1907中的量子比特被示出为具有一个远程耦合器1930，但这并不是限制性的，并且在一些实施方式中，示例性拓扑结构1900中的单元1901、1906、1905和1907中的量子比特可具有两个或更多个远程耦合器1930。

虽然在图19中单元1902、1903和1904中的量子比特被示出为不具有远程耦合器1930，但这并不是限制性的，并且在一些实施方式中示例性拓扑结构1900中的单元1902、1903和1904中的量子比特具有一个或多个远程耦合器1930。另选地或除此之外，每个量子比特可具有与远程耦合器1930不同的一个或多个远程耦合器。例如，可采用耦合器1240或1530来补充或替代远程耦合器1930。

图20示出了根据本发明系统、方法和装置的量子处理器的示例性拓扑结构2000的示意图。示例性拓扑结构2000采用两种不同类型的耦合器来提供对角相邻单元中的量子比特之间以及非相邻单元中的量子比特之间的通信耦合。示例性拓扑结构2000包括在图20的页面平面内以十字形状拼接的五个单元2001至2005，但是这并不是限制性的，并且示例性拓扑结构2000可具有更多或更少数量的单元。在示例性拓扑结构2000中，中心单元2003具有在图20的页面平面中的上方的单元(即，单元2001)、右侧上的单元(即，单元2004)、下方的单元(即，单元2004)以及左侧上的单元(即，单元2002)。在一些实施方式中，示例性拓扑结构20中的单元可被定位成在图20的页面平面中形成不同形状。量子处理器的全拓扑结构可包括在一个区域内拼接的拓扑结构2000的一种或多种情况。

示例性拓扑结构2000中的每个单元具有第一量子比特集合2010(图20中仅标注一个量子比特)和第二量子比特集合2020(图20中仅标注一个量子比特)。虽然每个集合被示出为具有四个量子比特，但这并不是限制性的。在其他实施方式中，单元中的每个量子比特集合可具有更多或更少数量的量子比特。在一些实施方式中，第一集合2010中的量子比特的数量不等于第二集合2020中的量子比特的数量。虽然在图20中示例性拓扑结构2000中的每个单元被示出为具有两个量子比特集合，但这并不是限制性的，并且示例性拓扑结构2000中的每个单元可具有更多数量的量子比特集合(例如，三个集合)。

示例性拓扑结构2000中的量子比特被示出为具有矩形超导回路，但是这并不是限制性的，并且量子比特可具有其他形式，诸如但不限于盘状矩形或椭圆形回路。在一些实施方式中，矩形回路可表示量子比特的一个区段。第一集合2010和第二集合2020中的每个量子比特可由至少一个相应约瑟夫逊结(未示出)间断。

示例性拓扑结构2000中的第一量子比特集合2010的量子比特彼此基本上平行，并且可在图20的页面平面中大致水平地排列，且在本说明书和所附权利要求书中可称为水平量子比特。示例性单元2000中的第二量子比特集合2020的量子比特彼此基本上平行，并且可在图20的页面平面中大致竖直地排列，且在本说明书和所附权利要求书中可称为竖直量子比特。第一集合2010中的量子比特与第二集合2020中的量子比特是基本上非平行的(例如，以90度交汇)。

虽然第一集合2010和第二集合2020中的量子比特在图20中被示出为具有一个纵向轴线或长轴线(未示出)，但这并不是限制性的，并且在其他实施方式中，第一集合2010和/或第二集合2020中的量子比特可具有两个或更多个纵向轴线或长轴线。

耦合器诸如耦合器2070(图20中仅标注一个耦合器)可提供相应对的量子比特之间的成对通信耦合，其中该对的一个量子比特选自第一集合2010的量子比特之一，并且该对的另一个量子比特选自相同单元中的第二集合2020的量子比特之一。

耦合器2070可提供第一集合2010的量子比特与第二集合2020的量子比特之间的可调谐通信耦合。这些耦合器所处区域可靠近第一集合2010的量子比特与第二集合2020的量子比特交汇的地方。在一些实施方式中，这些量子比特位于离第一集合2010的量子比特与第二集合2020的量子比特交汇的相应区域的一定距离处。

远程耦合器2030a-2030p(统称2030)提供中心单元2003中的第一量子比特集合2010的量子比特与非相邻单元中的第一量子比特集合2010的量子比特之间、以及中心单元2003中的第二量子比特集合2020的量子比特与非相邻单元中的第二量子比特集合2020的量子比特之间的可调谐通信耦合。

远程耦合器2030提供非相邻单元中的水平量子比特之间以及非相邻单元中的竖直量子比特之间的可调谐通信耦合。远程耦合器2030可在单元2001、2002、2004和/或2005的表面区域上方或下方穿过或横穿，并且与其他电子部件电隔离，使得远程耦合器2030不干扰单元2001、2002、2003和2004中的其他电子部件的操作。

例如，远程耦合器2030a提供中心单元2003中的第二或竖直量子比特集合2020的第一量子比特与在图20的页面平面中定位在单元2001上方的单元中的第二或竖直量子比特集合2020的第一量子比特之间的可调谐通信耦合。远程耦合器2030e提供中心单元2003中的第一或水平量子比特集合2010的第一量子比特与在图20的页面平面中定位在单元2004右侧上的单元中的第一或水平量子比特集合2010的第一量子比特之间的可调谐通信耦合。

虽然中心单元2003中的每个量子比特在图20中被示出为具有两个远程耦合器2030，但这并不是限制性的。在一些实施方式中，单元2003中的每个量子比特可具有更少或更多数量(例如，三个)的远程耦合器2030。另选地或除此之外，每个量子比特可具有与远程耦合器2030不同的一个或多个远程耦合器。例如，可采用耦合器1240或1530来补充或替代远程耦合器2030。

耦合器诸如远程耦合器2040a-2040d(图20中仅标注四个远程耦合器，统称2040)提供对角相邻单元中的水平量子比特之间以及对角相邻单元中的竖直量子比特之间的可调谐通信耦合。

在示例性拓扑结构2000中，单元2001中的竖直量子比特通信地耦合到单元2002中的竖直量子比特，并且通信地耦合到单元2004中的竖直量子比特。同样，单元2005中的竖直量子比特通信地耦合到竖直量子比特2002，并且通信地耦合到竖直量子比特2004。单元2002中的水平量子比特通信地耦合到单元2001中的水平量子比特，并且通信地耦合到单元2005中的水平量子比特。同样，单元2004中的水平量子比特通信地耦合到单元2001中的水平量子比特，并且通信地耦合到单元2005中的水平量子比特。

虽然单元2001和2005中的竖直量子比特在图20中被示出为具有三个连接性(即，通信地耦合到三个其他量子比特)，但这并不是限制性的，并且单元2001和2005中的竖直量子比特可具有更少或更多数量的远程耦合器2040。虽然单元2002和2004中的水平量子比特被示出为具有三个连接性(即，通信地耦合到三个其他量子比特)，但这并不是限制性的，并且单元2002和2004中的水平量子比特可具有更少或更多数量的远程耦合器2040。另选地或除此之外，每个量子比特可具有与远程耦合器2040不同的一个或多个远程耦合器。例如，可采用耦合器1240或1530来补充或替代远程耦合器2040。

图21A示出了根据本发明系统、方法和装置的量子处理器中的示例性量子比特2100a的示意图。示例性量子比特2100a可形成量子处理器的拓扑结构的基础。示例性量子比特2100a具有通信地耦合到相邻量子比特和相同单元中的量子比特的一个或多个耦合设备，以及通信地耦合到量子处理器的其他区域中的量子比特的一个或多个远程耦合器。

示例性量子比特2100a在图21A中被示出为具有细长矩形形状的超导回路，但是这并不是限制性的，并且其他形式(诸如但不限于椭圆形或盘状矩形)也是可能的。在一些实施方式中，矩形回路可表示量子比特的一个区段。示例性量子比特2100a可由至少一个相应约瑟夫逊结(未示出)间断。

示例性量子比特2100a具有两个远程耦合器2101a和2101b(统称2101)，它们提供示例性量子比特2100a与非相邻单元中的量子比特之间的可调谐通信耦合。在图21A中，远程耦合器2101被示出为从示例性量子比特2100a的长度的中间大约对称地设置，但是这并不是限制性的，并且在其他实施方式中，远程耦合器2101可设置在示例性量子比特2100a的长度上的其他区域处。

在一些实施方式中，示例性量子比特2100a可具有更多或更少数量的远程耦合器2101。在一些实施方式中，远程耦合器2101提供示例性量子比特2100a与非相邻单元中的量子比特之间的可调谐通信耦合。

耦合器诸如耦合器2102a至2102n(统称2102)提供量子比特2100a与相同单元中的量子比特或相邻单元中的量子比特之间的可调谐通信耦合。

示例性量子比特2100a在图21A中被示出为具有十四个耦合器2102，但是这并不是限制性的，并且在其他实施方式中，示例性量子比特2100a可具有更多或更少数量的耦合器。参照图21A，耦合器2102d、2102g、2102i、2102k和2102m可提供量子比特2100a与非相邻量子比特之间的可调谐通信耦合。参照图21A，耦合器2102a至2102c、2102e、2102f、2102j以及2102l至2102n提供量子比特2100a与相邻量子比特之间的可调谐通信耦合。

图21B示出了根据本发明系统、方法和装置的量子处理器中的示例性量子比特2100a的群组2100b的示意图。群组2100b由第一量子比特2100a-1和第二量子比特2100a-2构成，其中每个量子比特与图21A的示例性量子比特2100a基本上类似。

群组2100b中的量子比特相对于彼此定位，使得它们在图21B的页面平面中彼此基本上平行，并且一个量子比特(例如，量子比特2100a-2)相对于另一个量子比特(例如，2100a-1)旋转。在一些实施方式中，量子比特2100a-2相对于量子比特2100a-1旋转180度。

群组2100b在图21B中被示出为具有两个量子比特2100a-1和2100a-2，然而这并不是限制性的，并且群组2100b可具有更多数量的量子比特。

至少一个耦合器2102提供量子比特2100a-1与量子比特2100a-2之间的可调谐通信耦合。在图21B中，耦合器2102h通信地耦合量子比特2100a-1和2100a-2。在其他实施方式中，耦合器2102中的另一者(例如，耦合器2102f)可通信地耦合量子比特2100a-1和2100a-2。

图21C示出了根据本发明系统、方法和装置的量子处理器的示例性单元2100c的示意图。示例性单元2100c在图21C中被示出为具有量子比特的两个群组2100b-1和2100b-2，但是在一些实施方式中，示例性单元2100c可具有更多数量的量子比特群组。示例性单元2100c具有被拼接形成L形的两个量子比特的两个群组，其中一个量子比特群组(例如，竖直拼接的群组)相对于另一个量子比特群组(例如，水平拼接的群组)翻转。

群组2100b-1和2100b-2在图21C的页面平面中被定位成使得它们是基本上非平行的(例如，它们形成夹角或以90度交汇)。在一些实施方式中，一个量子比特群组(例如，群组2100b-2)在耦合器2102h-2的中点处根据对称轴线旋转，使得面朝图21C中的页面内的群组的区域面向图21C的页面外。

耦合器2102中的至少一者(例如，2102j)提供各对量子比特之间的可调谐通信耦合，其中该对的一个量子比特选自一个群组(例如，群组2100b-1)，并且另一个量子比特选自不同群组(例如，群组2100b-2)中的量子比特。

示例性单元2100c可形成量子处理器的拓扑结构的基础，其中单元在一个区域的表面上方拼接。

图22示出了根据本发明系统、方法和装置的量子处理器的示例性拓扑结构2200的示意图。示例性拓扑结构2200采用两种不同耦合器来提供非相邻单元中的量子比特之间的通信耦合。一些耦合器可为在中心单元的区域内改变方向的远程耦合器，从而允许为可存在于量子处理器中的附加电子部件留出空间。示例性拓扑结构2200具有五个单元2201至2205，但是这并不是限制性的，并且在其他实施方式中，示例性拓扑结构2200可具有更多或更少数量的单元。

在示例性拓扑结构2200中，中心单元2203具有在图22的页面平面中的上方的单元2201和下方的单元2205，以及在图22的页面平面中的左侧上的单元2202和右侧上的单元2204。

示例性拓扑结构2200中的每个单元具有第一量子比特集合2210和第二量子比特集合2220。虽然每个集合被示出为具有四个量子比特，但这并不是限制性的。在其他实施方式中，单元中的每个量子比特集合可具有更多或更少数量的量子比特。在一些实施方式中，一个集合(例如，集合2210)中的量子比特的数量不等于另一个集合(例如，集合2220)中的量子比特的数量。在一些实施方式中，示例性拓扑结构2200中的单元可具有超过两个量子比特集合。

示例性拓扑结构2200中的量子比特被示出为具有呈矩形形状的超导回路，但是这并不是限制性的。在其他实施方式中，示例性拓扑结构2200中的量子比特可具有其他形式，诸如但不限于盘状矩形或椭圆形。在一些实施方式中，矩形回路可表示量子比特的一个区段。第一集合2210和第二集合2220中的每个量子比特可由至少一个相应约瑟夫逊结(未示出)间断。

示例性拓扑结构2200中的单元中的第一量子比特集合2210中的量子比特彼此基本上平行，并且可在图22的页面平面中大致水平地排列，且在本说明书和所附权利要求书中可称为水平量子比特。示例性拓扑结构2200中的单元中的第二量子比特集合2220中的量子比特彼此基本上平行，并且可在图22的页面平面中大致竖直地排列，且在本说明书和所附权利要求书中可称为竖直量子比特。量子比特2210与量子比特2220是基本上非平行的(例如，具有夹角或以90度交汇)。

虽然第一或水平集合2210和第二或竖直集合2220中的量子比特在图22中被示出为具有一个纵向轴线或长轴线(未示出)，但这并不是限制性的，并且在其他实施方式中，第一或水平集合2210的量子比特和/或第二或竖直集合2220的量子比特可具有两个或更多个纵向轴线或长轴线。

耦合器诸如耦合器2250(图22中仅标注一个耦合器)可提供相应对的量子比特之间的成对通信耦合，其中该对的一个量子比特选自一个单元(例如，示例性拓扑结构2200中的单元2202)中的第一集合2210的量子比特或第二集合2220的量子比特之一，并且该对的另一个量子比特分别选自相同单元中的第二量子比特集合2220的量子比特或第一量子比特集合2210的量子比特中的不同一者。

耦合器2250可提供相同单元内的第一集合2210的量子比特与第二集合2220的量子比特之间的可调谐通信耦合。这些耦合器所处区域靠近第一集合2210的量子比特与第二集合2220的量子比特交汇的地方。在一些实施方式中，耦合器2250位于离第一集合2210的量子比特与第二集合2220的量子比特交汇的相应区域的一定距离处。

中心单元2203具有十六个远程耦合器2230a至2230p(统称2230)，它们提供中心单元2203中的量子比特与非相邻单元中的量子比特之间的可调谐通信耦合。例如，远程耦合器2230p提供中心单元2203中的第一或水平量子比特集合2210的第四量子比特与在图22的页面平面中的单元2204右侧上的单元中的第一或水平量子比特集合2210的第四量子比特之间的可调谐通信耦合。另选地或除此之外，远程耦合器2230p可通信地耦合到在图22的页面平面中的单元2204右侧上的非相邻示例性拓扑结构2200中的中心单元。

虽然在图22中中心单元中的每个量子比特被示出为具有两个远程耦合器2230，但这并不是限制性的。在其他实施方式中，中心单元2203中的量子比特可具有更多或更少数量的远程耦合器2230，使得中心单元2203可具有更多或更少数量的远程耦合器。另选地或除此之外，每个量子比特可具有与远程耦合器2230不同的一个或多个远程耦合器。例如，可采用耦合器1240或1530来补充或替代远程耦合器2230。

单元2201、2202、2204和2205中的量子比特具有耦合器，诸如耦合器2240a至2240p(统称2240)，这些耦合器提供非相邻单元中的各对水平量子比特与竖直量子比特之间的可调谐通信耦合。例如，耦合器2240c提供单元2201中的第二或竖直量子比特集合2220的第一量子比特与在图22的页面平面中的单元2202左侧上的单元中的第一或水平量子比特集合的第三量子比特之间的可调谐通信耦合。

参照图22中的单元2201，两个耦合器2240将竖直量子比特2220通信地耦合到在图22的页面平面中的单元2202左侧上的单元中的水平量子比特，并且两个耦合器2240将竖直量子比特2220通信地耦合到单元2204右侧上的单元中的水平量子比特。因此，单元2201中的耦合器2240中的一者或多者朝向单元2204的右侧弯曲，和/或耦合器2240中的一者或多者朝向单元2202的左侧弯曲。

参照图22中的单元2202，两个耦合器2240将水平量子比特2210通信地耦合到在图22的页面平面中的单元2205下方的单元中的竖直量子比特，并且两个耦合器2240将水平量子比特2210通信地耦合到单元2201上方的单元中的竖直量子比特。因此，单元2202中的耦合器2240中的一者或多者朝向单元2201的顶部弯曲或成一定角度，和/或耦合器2240中的一者或多者朝向单元2205的底部弯曲或成一定角度。

参照图22中的单元2204，两个耦合器2240将水平量子比特2210通信地耦合到在图22的页面平面中的单元2205下方的单元中的竖直量子比特，并且两个耦合器2240将水平量子比特2210通信地耦合到单元2201上方的单元中的竖直量子比特。因此，单元2204中的耦合器2240中的一者或多者朝向单元2201的顶部弯曲或成一定角度，和/或耦合器2240中的一者或多者朝向单元2205的底部弯曲或成一定角度。

参照图22中的单元2205，两个耦合器2240将竖直量子比特2220通信地耦合到在图22的页面平面中的单元2202左侧上的单元中的水平量子比特，并且两个耦合器2240将竖直量子比特2220通信地耦合到单元2204右侧上的单元中的水平量子比特。因此，单元2205中的耦合器2240中的一者或多者朝向单元2240的右侧弯曲或成一定角度，和/或耦合器2240中的一者或多者朝向单元2202的左侧弯曲或成一定角度。

在一些实施方式中，某个单元可具有更多或更少数量的耦合器2240。在一些实施方式中，耦合器2240通信地耦合对角相邻单元中的量子比特。另选地或除此之外，每个量子比特可具有与耦合器2240不同的一个或多个耦合器。例如，可采用耦合器1240或1530来补充或替代耦合器2240。

耦合器2240可在示例性拓扑结构2200中的其他量子比特或其他电子部件上方或下方跨越，并且与它们基本上电隔离。例如，当远程耦合器2240l通信地耦合从单元2205到图22的页面平面中的单元2204右侧上的单元的非相邻量子比特时，耦合器2240l不通信地耦合到任何其他量子比特，也不干扰示例性拓扑结构2200的其他电子部件的正常操作。

图23A是根据本发明系统、方法和装置的量子处理器的示例性单元2300a的示意图。示例性单元2300a包括四种类型的耦合器和偏移的量子比特。在示例性单元2300a中，量子比特中的至少一些的物理位置相对于其他量子比特中的一些偏移，使得量子比特中的一些的一部分可与相邻单元中的另一个量子比特的至少一部分相交。

示例性单元2300a具有比Chimera拓扑结构中的K_4,4单元更大的连接性–Chimera拓扑结构的描述可见于美国专利No.9,170,278。因此示例性单元2300a可适用于解决更大的问题并且减少采用嵌入技术(因此更多软件资源)的需要以克服有限的连接性。

在一个实施方式中，如果示例性单元2300a定位在量子处理器的边缘处，则示例性单元2300a可具有最多十六个或十五个连接性，但更低数量的连接也是可能的。

在一个实施方式中，示例性单元2300a包括第一量子比特集合中的十二个量子比特2302a-2302l(统称2302)以及第二量子比特集合中的十二个量子比特2304a-2304l(统称2304)，但在其他实施方式中，量子比特的数量可低于或高于每个集合中的十二个，或一个集合(例如，第一集合)中的量子比特数量可与另一个集合(例如，第二集合)中的量子比特数量不同。第一集合的量子比特2302具有彼此基本上平行的回路，并且第二集合的量子比特2304具有彼此基本上平行的回路。第一量子比特集合中的量子比特2302与第二量子比特集合的量子比特2304是非平行的(例如，正交的)。在不失一般性的情况下并且出于本说明书和所附权利要求书的目的，第一量子比特集合中的量子比特2302可称为竖直量子比特2302，并且第二量子比特集合中的量子比特2304可称为水平量子比特2304。

竖直量子比特2302中的至少一者相对于其他竖直量子比特纵向地偏移，并且水平量子比特2304中的至少一者相对于其他水平量子比特偏移。因此，竖直量子比特2302中的至少一者的一部分和水平量子比特2304中的至少一者的一部分在相邻单元中延伸，从而分别与相邻单元中的至少一个水平或竖直量子比特的一部分相交。在图23A中，量子比特2302a-2302d相对于其他量子比特2302纵向地偏移，并且类似地，量子比特2304a-2304d相对于其他量子比特2304纵向地偏移。

有关哪个量子比特相对于其他量子比特纵向地偏移的描述可为任意的，并且以其相对意义使用。当第一量子比特相对于第二量子比特纵向地偏移时，应当理解，第二量子比特可被认为相对于第一量子比特偏移。类似地，第一量子比特群组可相对于相同量子比特集合内的第二量子比特群组偏移。

每个量子比特相对于其他量子比特偏移的量可影响与其他量子比特的通信耦合，因此影响量子处理器的拓扑结构。在图23A中，量子比特群组(例如，量子比特2302a-2302d)偏移相同量(其总长的大约50％)，但是在其他实施方式中，偏移量以及偏移相同量的量子比特的数量可有所不同。另选地或除此之外，一个或多个量子比特可偏移与相同单元内的另一个或多个量子比特不同的量(例如，在示例性单元2300a中，量子比特2302a-2302d偏移其长度的50％，并且量子比特2302e-2302h偏移超过其长度的50％)。

每个量子比特可为超导材料的回路，并且可由至少一个相应约瑟夫逊结(未示出)间断。

示例性单元2300a具有十二×十二耦合器的网格2306(图23A中仅标注一个耦合器)，这些耦合器提供各对正交量子比特之间的可调谐通信耦合。例如，竖直量子比特2302d经由耦合器2306之一通信地耦合到水平量子比特2304a。在一个实施方式中，示例性单元2300a中的每个量子比特经由正好十个耦合器2306通信地耦合到正交量子比特。在示例性单元2300a位于量子处理器的边缘之一处的情况下，每个量子比特的耦合器2306的数量可更低。

考虑到一些水平量子比特和一些竖直量子比特在示例性单元2300a中偏移，耦合器2306中的一些可通信地耦合不在相同单元中的各对正交量子比特，如图23B中更好地示出。

示例性单元2300a具有十二个耦合器2308(为减少杂乱，图23A中仅标注一个耦合器)，其中六个在示例性单元2300a的右边缘处对准，并且六个在单元2300a的顶边缘处对准。耦合器2308提供示例性单元2300a内的两个相邻水平量子比特(例如，水平量子比特2304k和2304j)或两个相邻竖直量子比特(例如，竖直量子比特2302a和2302b)之间的可调谐通信耦合。在示例性单元2300a的一个实施方式中，每个量子比特正好有一个耦合器2308，但在其他实施方式中，每个量子比特的耦合器2308的数量可高于一个。

示例性单元2300a包括十二个耦合器2310(图23A中仅标注一个耦合器)，其中六个提供竖直相邻单元中的各对竖直对准的量子比特之间的直接可调谐通信耦合，并且六个提供水平相邻单元中的各对水平对准的量子比特之间的可调谐直接通信耦合。示例性单元2300a每个量子比特包括正好一个耦合器2310，使得未在量子处理器的边缘处的每个竖直量子比特2302通信地耦合到竖直相邻单元中的两个竖直量子比特(即，一个在相对于图23A的页面平面的上方，并且一个在下方)，并且未在量子处理器的边缘处的每个水平量子比特2304通信地耦合到水平相邻单元中的两个水平量子比特(即，一个在相对于图23A的页面平面的右侧，并且一个在左侧)。在示例性单元2300a位于量子处理器的边缘之一处的情况下，量子比特中的一些可经由耦合器2310耦合到仅一个其他量子比特。

示例性单元2300a可包括最多十二个远程耦合器2312，其中六个远程耦合器2312提供水平相邻单元中的两个非相邻竖直量子比特2302之间的可调谐直接通信耦合，并且六个远程耦合器2312提供竖直相邻单元中的两个非相邻水平量子比特2304之间的可调谐直接通信耦合。在一些实施方式中，示例性单元2300a可不具有远程耦合器2312或具有少于十二个远程耦合器2312。

在示例性单元2300a具有少于十二个水平量子比特和十二个竖直量子比特的替代实施方式中，耦合器2306、2308、2310和2312的数量相应减少。例如，如果示例性单元2300a的一个实施方式包括六个水平量子比特和六个竖直量子比特，则示例性单元2300a可包括六×六耦合器的网格2306、六个耦合器2308(三个在示例性单元2300a的顶边缘处，并且三个在示例性单元2300a的右边缘处)、六个耦合器2310以及最多六个远程耦合器2312(例如三个水平和三个竖直)。

类似地，在示例性单元2300a具有超过十二个水平量子比特和十二个竖直量子比特的替代实施方式中，耦合器2306、2308、2310和2312的数量相应增加。例如，如果示例性单元2300a的一个实施方式包括二十四个水平量子比特和二十四个竖直量子比特，则示例性单元2300a可包括二十四×二十四耦合器的网格2306、二十四个耦合器2308(十二个在示例性单元2300a的顶边缘处，并且十二个在示例性单元2300a的右边缘处)、二十四个耦合器2310以及最多二十四个远程耦合器2312(例如十二个水平和十二个竖直)。

图23B是示例性拓扑结构2300b的一部分的示意图，该拓扑结构包括图23A的示例性单元2300a的网格(图23A中仅标注一个单元)。在图23B所示的实施方式中，示例性拓扑结构2300b包括三×三示例性单元的网格2300a(虚线示出了这些单元的近似轮廓，并且考虑到一些水平量子比特和一些竖直量子比特可偏移并因此延伸到相邻单元中，这仅出于举例说明的目的)，但单元的不同布置也是可能的。

在拓扑结构2300b中，未在处理器的底部或左边缘处的单元中的耦合器2306(为减少杂乱，图23B中仅标注一个耦合器)用于可调谐通信地耦合来自两个不同单元的一个水平量子比特和一个竖直量子比特，从而增加具有拓扑结构2300b的量子处理器的总体连接性。

使用量子处理器来解决计算问题的许多技术涉及寻找将问题的表示直接映射到量子处理器自身的方式。考虑到硬件处理器的一般固定的拓扑结构和/或固定的连接性，一些类别的问题可受益于嵌入技术。嵌入技术的示例在美国专利No 7,984,012、美国专利No8,244,662以及美国专利公布2014/0250288中有所描述。固定的拓扑结构的一个示例是Chimera拓扑结构。量子处理器拓扑结构(包括Chimera拓扑结构)的示例在国际专利申请WO2006066415、美国专利No.9,170,278和美国专利No 9,178,154中更详细描述。

团嵌入(clique embedding)可被定义为将团(clique)嵌入在表示硬件处理器结构的图中。存在寻找Chimera图中的团嵌入的方法和算法。用于寻找团嵌入的方法或算法的示例是Boothby等人所述的Chimera图(参见http://arxiv.org/abs/1507.04774)。可以采用现有方法通过以下方式构建本说明书中所述的团嵌入拓扑结构图：构建逻辑或虚拟“子量子比特”，使用逻辑或虚拟耦合器将这些子量子比特连接在一起，从而产生类似Chimera的图，在该图上运行现有算法。应当理解，可通过采用任何合适的方法或算法在Chimera图中寻找团嵌入，并且本说明书和所附权利要求书不限于特定方法或算法。

在本说明书中所述的拓扑结构(例如此处所述的拓扑结构800b、900b、1000或1100或其他拓扑结构)上，数字或经典处理器可划分量子处理器拓扑结构，使得所有水平对准的量子比特被分组为“水平对准的群组”并且所有竖直对准的量子比特被分组为“竖直对准的群组”。每一对量子比特(其中该对的一个成员选自“水平对准的群组”并且另一个成员选自“竖直对准的群组”)具有“竖直对准的群组”中的所有量子比特通信地耦合到“水平对准的群组”中的所有量子比特或者“竖直对准的群组”中的任何量子比特都不通信地耦合到“水平对准的群组”中的任何量子比特的特性。

本领域技术人员将理解，当量子处理器拓扑结构包括超过两个量子比特集合(例如，水平量子比特、竖直量子比特和对角取向的量子比特)时，数字处理器可将量子处理器拓扑结构划分在超过两个集合中。类似地，数字处理器将考虑具有两个或更多个纵向轴线或长轴线的量子比特。

然后数字处理器可将“水平对准的群组”中的每个量子比特和“竖直对准的群组”中的每个量子比特划分到“水平对准的子量子比特群组”和“竖直对准的子量子比特群组”中。“水平对准的子量子比特群组”中的每个子量子比特通信地耦合到正好一个“竖直对准的子量子比特群组”中的所有子量子比特。同样，“竖直对准的子量子比特群组”中的每个子量子比特通信地耦合到正好一个“水平对准的子量子比特群组”中的所有子量子比特。如果一些子量子比特在处理器的边界上或被禁用，则它们可不通信地耦合到正交量子比特。

然后数字处理器可在子量子比特之间添加虚拟或虚构耦合器，使得物理相邻的量子比特由虚拟或虚构耦合器通信地耦合以在非Chimera拓扑结构上构建Chimera图。之后数字处理器可在所构建的Chimera图上运行任何合适的嵌入方法或算法以寻找团嵌入。

上述各种实施方案可组合以提供另外的实施方案。在它们与本文的特定教导内容和定义不相矛盾的程度上，本说明书中提到和/或申请数据表中列出并且共同转让给D-Wave系统公司(D-Wave Systems Inc.)的所有美国专利、美国专利申请公布、美国专利申请(包括2016年6月7日提交的美国申请序列号62/346,917以及2016年9月28日提交的美国申请序列号62/400,990)全文以引用方式并入本文。如有必要，可以修改这些实施方案的各方面，以采用各种专利、申请和公布的系统、电路和概念来提供另外的实施方案。

鉴于以上的详细描述，可对这些实施方案做出这些和其他改变。一般来讲，在以下权利要求中，所使用的术语不应当解释为将权利要求限制于本说明书和权利要求中所公开的特定实施方案，而是应当解释为包括所有可能的实施方案，以及这些权利要求所享有的等同物的整个范围。因此，权利要求并不受到公开内容的限制。

Claims (52)

1.一种量子处理器，包括：

在一个区域内拼接的多个单元，使得每个单元被定位成与至少一个其他单元贴近地相邻，每个单元包括：

第一量子比特集合；

第二量子比特集合，其中所述第一量子比特集合中的至少一个量子比特的一部分与所述第二量子比特集合中的至少一个量子比特的一部分相交，并且其中所述第一量子比特集合中的至少一个量子比特的一部分与相邻单元中的所述第二量子比特集合中的所述量子比特中至少一者的一部分相交；

第一单元间耦合器集合，其中所述单元间耦合器中的每一者被定位成靠近所述第一量子比特集合中的所述量子比特中每一者的第一端和所述第二量子比特集合中的所述量子比特中每一者的第一端，并且其中所述单元间耦合器中的每一者提供所述第一量子比特集合中的所述量子比特之一与相邻单元中的所述第一量子比特集合中的所述量子比特之一之间、或所述第二量子比特集合中的所述量子比特之一与相邻单元中的所述第二量子比特集合中的所述量子比特之一之间的可调谐通信耦合；

第一单元内耦合器集合，其中所述第一单元内耦合器集合中的所述单元内耦合器中的每一者被定位成靠近所述第一量子比特集合中的所述量子比特之一与所述第二量子比特集合中的所述量子比特之一相交的区域，并且提供所述第一量子比特集合中的所述量子比特之一与所述第二量子比特集合中的所述量子比特之一之间的可调谐通信耦合；以及

第二集合内耦合器集合，其中所述第二集合内耦合器集合中的所述单元内耦合器中的每一者提供所述第一量子比特集合中的一个量子比特与所述第一量子比特集合中的所述量子比特中的另一者之间、或所述第二量子比特集合中的所述量子比特之一与所述第二量子比特集合中的所述量子比特中的另一者之间的可调谐通信耦合。

2.根据权利要求1所述的量子处理器，其中每个单元还包括第二单元间耦合器集合，所述第二单元间耦合器集合中的所述单元间耦合器中的每一者提供所述第一量子比特集合中的所述量子比特之一与相邻单元中的所述第一量子比特集合中的所述量子比特之一之间的可调谐通信耦合，其中所述相邻单元相对于所述单元沿着第一方向定位并且所述第一方向与所述第一量子比特集合的纵向轴线为非平行的，或提供所述第二量子比特集合中的所述量子比特之一与相邻单元中的所述第二量子比特集合中的所述量子比特之一之间的可调谐通信耦合，其中所述相邻单元相对于所述单元沿着第二方向定位并且所述第二方向与所述第二量子比特集合的纵向轴线为非平行的。

3.根据权利要求1所述的量子处理器，其中所述第一量子比特集合和所述第二量子比特集合中的所述量子比特中的每一者由至少一个约瑟夫逊结间断的超导材料回路构成。

4.根据权利要求1所述的量子处理器，其中所述第一量子比特集合中的所述量子比特中的每一者的纵向轴线与第三方向平行，并且所述第二量子比特集合中的每个量子比特的纵向轴线与第四方向平行。

5.根据权利要求4所述的量子处理器，其中所述第三方向与所述第四方向正交。

6.根据权利要求1所述的量子处理器，其中每个单元包括所述第一量子比特集合中的十二个量子比特以及所述第二量子比特集合中的十二个量子比特。

7.一种量子处理器，包括：

第一量子比特集合，所述第一量子比特集合中的每个量子比特沿着所述量子比特的长度的至少大部分与第一长轴线平行地延伸；

第二量子比特集合，所述第二量子比特集合中的每个量子比特沿着所述量子比特的长度的至少大部分与第二长轴线平行地延伸，所述第二量子比特集合中的每个量子比特与所述第一量子比特集合中的至少一个量子比特相交；

第三量子比特集合，所述第三量子比特集合中的每个量子比特与所述第一量子比特集合中的至少一个量子比特和所述第二量子比特集合中的每个量子比特相交；以及

单元内耦合器集合，每个耦合器靠近所述第一量子比特集合、所述第二量子比特集合或所述第三量子比特集合中的第一量子比特与所述第一量子比特集合、所述第二量子比特集合和所述第三量子比特集合中的不同集合中的第二量子比特相交的相应点，每个耦合器提供所述第一量子比特和所述第二量子比特之间的通信耦合，其中所述第一长轴线与所述第二长轴线正交；所述第三量子比特集合中的每个量子比特包括与所述第一长轴线平行地延伸的第一部分和与所述第二长轴线平行地延伸的第二部分；所述第二量子比特集合中的每个量子比特与所述第一量子比特集合中的每个量子比特正交地相交；并且所述第一量子比特集合和所述第二量子比特集合中的每个量子比特与所述第三量子比特集合中的至少一个量子比特正交地相交，

其中所述第三量子比特集合的至少一个量子比特包括所述至少一个量子比特的所述第一部分和所述第二部分之间的第三部分，所述第三部分包括以下至少一者：弯曲和曲率，

其中所述第三量子比特集合的所述至少一个量子比特包括靠近所述至少一个量子比特与所述第一量子比特集合的至少一个量子比特之间的交点的第四部分，所述第四部分与所述第一长轴线和所述第二长轴线非正交地延伸，并且远离所述第一量子比特集合和所述第二量子比特集合延伸。

8.一种量子处理器，包括：

第一量子比特集合，所述第一量子比特集合中的每个量子比特沿着所述量子比特的长度的至少大部分与第一长轴线平行地延伸；

第二量子比特集合，所述第二量子比特集合中的每个量子比特沿着所述量子比特的长度的至少大部分与第二长轴线平行地延伸，所述第二量子比特集合中的每个量子比特与所述第一量子比特集合中的至少一个量子比特相交；

第三量子比特集合，所述第三量子比特集合中的每个量子比特与所述第一量子比特集合中的至少一个量子比特和所述第二量子比特集合中的每个量子比特相交；以及

单元内耦合器集合，每个耦合器靠近所述第一量子比特集合、所述第二量子比特集合或所述第三量子比特集合中的第一量子比特与所述第一量子比特集合、所述第二量子比特集合和所述第三量子比特集合中的不同集合中的第二量子比特相交的相应点，每个耦合器提供所述第一量子比特和所述第二量子比特之间的通信耦合，

其中所述第一长轴线与所述第二长轴线正交；所述第三量子比特集合中的每个量子比特包括与所述第一长轴线平行地延伸的第一部分和与所述第二长轴线平行地延伸的第二部分；所述第二量子比特集合中的每个量子比特与所述第一量子比特集合中的每个量子比特正交地相交；并且所述第一量子比特集合和所述第二量子比特集合中的每个量子比特与所述第三量子比特集合中的至少一个量子比特正交地相交，

其中所述第三量子比特集合的至少一个量子比特包括所述至少一个量子比特的所述第一部分和所述第二部分之间的第三部分，所述第三部分包括以下至少一者：弯曲和曲率，

其中所述第三部分包括靠近所述第一部分的第一弯曲和靠近所述第二部分的第二弯曲，

其中所述第一量子比特集合和所述第二量子比特集合的所述量子比特各自具有小于或等于阈值长度的长度，并且所述第三量子比特集合的所述至少一个量子比特具有大于所述阈值长度的长度。

9.一种量子处理器，包括：

第一量子比特集合，所述第一量子比特集合中的每个量子比特沿着所述量子比特的长度的至少大部分与第一长轴线平行地延伸；

第二量子比特集合，所述第二量子比特集合中的每个量子比特沿着所述量子比特的长度的至少大部分与第二长轴线平行地延伸，所述第二量子比特集合中的每个量子比特与所述第一量子比特集合中的至少一个量子比特相交；

第三量子比特集合，所述第三量子比特集合中的每个量子比特与所述第一量子比特集合中的至少一个量子比特和所述第二量子比特集合中的每个量子比特相交；以及

单元内耦合器集合，每个耦合器靠近所述第一量子比特集合、所述第二量子比特集合或所述第三量子比特集合中的第一量子比特与所述第一量子比特集合、所述第二量子比特集合和所述第三量子比特集合中的不同集合中的第二量子比特相交的相应点，每个耦合器提供所述第一量子比特和所述第二量子比特之间的通信耦合，

其中所述第一长轴线与所述第二长轴线正交；所述第三量子比特集合中的每个量子比特包括与所述第一长轴线平行地延伸的第一部分和与所述第二长轴线平行地延伸的第二部分；所述第二量子比特集合中的每个量子比特与所述第一量子比特集合中的每个量子比特正交地相交；并且所述第一量子比特集合和所述第二量子比特集合中的每个量子比特与所述第三量子比特集合中的至少一个量子比特正交地相交，

其中所述第三量子比特集合的至少一个量子比特包括所述至少一个量子比特的所述第一部分和所述第二部分之间的第三部分，所述第三部分包括以下至少一者：弯曲和曲率，

其中所述第一量子比特集合和所述第二量子比特集合的所述量子比特彼此相交于中心区域中，并且所述第三量子比特集合的每个量子比特与所述第一量子比特集合和所述第二量子比特集合的所述量子比特中每一者相交于界定所述中心区域的边界区域中。

10.一种量子处理器，包括：

第一量子比特集合，所述第一量子比特集合中的每个量子比特沿着所述量子比特的长度的至少大部分与第一长轴线平行地延伸；

第二量子比特集合，所述第二量子比特集合中的每个量子比特沿着所述量子比特的长度的至少大部分与第二长轴线平行地延伸，所述第二量子比特集合中的每个量子比特与所述第一量子比特集合中的至少一个量子比特相交；

第三量子比特集合，所述第三量子比特集合中的每个量子比特与所述第一量子比特集合中的至少一个量子比特和所述第二量子比特集合中的每个量子比特相交；以及

单元内耦合器集合，每个耦合器靠近所述第一量子比特集合、所述第二量子比特集合或所述第三量子比特集合中的第一量子比特与所述第一量子比特集合、所述第二量子比特集合和所述第三量子比特集合中的不同集合中的第二量子比特相交的相应点，每个耦合器提供所述第一量子比特和所述第二量子比特之间的通信耦合，

其中所述第一长轴线与所述第二长轴线正交；所述第三量子比特集合中的每个量子比特包括与所述第一长轴线平行地延伸的第一部分和与所述第二长轴线平行地延伸的第二部分；所述第二量子比特集合中的每个量子比特与所述第一量子比特集合中的每个量子比特正交地相交；并且所述第一量子比特集合和所述第二量子比特集合中的每个量子比特与所述第三量子比特集合中的至少一个量子比特正交地相交，

其中所述第一量子比特集合包括第一多个子集，并且所述第二量子比特集合包括第二多个子集，其中所述第三量子比特集合的每个量子比特与所述第一多个子集的至少一个子集和所述第二多个子集的至少一个子集的每个量子比特相交。

11.根据权利要求10所述的量子处理器，其中对于所述第一多个子集的第一子集和所述第二多个子集的第二子集的每个配对而言，存在与所述第一子集和所述第二子集的每个量子比特相交的所述第三量子比特集合的相应量子比特。

12.根据权利要求10所述的量子处理器，其中所述第三量子比特集合的每个量子比特包括所述量子比特的相应第一部分和第二部分之间的第三部分，所述第三量子比特集合的每个量子比特的所述第三部分被布置在中心区域中，所述第三量子比特集合的每个量子比特与所述第一量子比特集合和所述第二量子比特集合的量子比特相交于界定所述中心区域的边界区域中，所述第一量子比特集合和所述第二量子比特集合中的量子比特的每个交点也在所述边界区域中。

13.根据权利要求12所述的量子处理器，包括一个或多个另外的单元内耦合器，每个耦合器靠近所述第三量子比特集合的第三量子比特和第四量子比特，并且提供所述第三量子比特和所述第四量子比特之间的通信耦合。

14.根据权利要求12所述的量子处理器，其中所述第三量子比特子集的所述至少一个量子比特的总长等于所述第一量子比特集合和所述第二量子比特集合的量子比特的总长。

15.根据权利要求10所述的量子处理器，其中所述第一多个子集包括具有所述第一量子比特集合的一半所述量子比特的第一子集以及具有所述第一量子比特集合的另一半所述量子比特的第二子集，并且所述第二多个子集包括具有所述第二量子比特集合的一半所述量子比特的第三子集以及具有所述第二量子比特集合的另一半所述量子比特的第四子集；所述第一子集、所述第二子集、所述第三子集和所述第四子集不相交；并且对于所述第三量子比特集合的每个量子比特而言，所述第一部分与所述第一子集和所述第二子集之一中的每个量子比特相交，并且所述第二部分与所述第三子集和所述第四子集之一中的每个量子比特相交。

16.一种量子处理器，包括：

第一量子比特集合，所述第一量子比特集合中的每个量子比特沿着所述量子比特的长度的至少大部分与第一长轴线平行地延伸；

第二量子比特集合，所述第二量子比特集合中的每个量子比特沿着所述量子比特的长度的至少大部分与第二长轴线平行地延伸，所述第二量子比特集合中的每个量子比特与所述第一量子比特集合中的至少一个量子比特相交；

第三量子比特集合，所述第三量子比特集合中的每个量子比特与所述第一量子比特集合中的至少一个量子比特和所述第二量子比特集合中的每个量子比特相交；以及

单元内耦合器集合，每个耦合器靠近所述第一量子比特集合、所述第二量子比特集合或所述第三量子比特集合中的第一量子比特与所述第一量子比特集合、所述第二量子比特集合和所述第三量子比特集合中的不同集合中的第二量子比特相交的相应点，每个耦合器提供所述第一量子比特和所述第二量子比特之间的通信耦合，其中

在一个区域内拼接的多个单元，使得每个单元被定位成与至少一个其他单元贴近地相邻，第一单元包括所述第一量子比特集合、所述第二量子比特集合和所述第三量子比特集合，并且所述多个单元的每个其他单元包括类似的第一量子比特集合、第二量子比特集合和第三量子比特集合；单元间耦合器集合，每个单元间耦合器提供相邻单元中的各对量子比特之间的可调谐通信耦合；

其中所述单元间耦合器集合提供所述第一单元的所述第一量子比特集合中的至少一个量子比特与第二单元的所述第一量子比特集合中的所述量子比特中的至少一者之间的可调谐通信耦合，所述第一单元的所述第二量子比特集合中的所述量子比特中的至少一者与第三单元的所述第二量子比特集合中的所述量子比特中的至少一者之间的可调谐通信耦合，以及所述第一单元的所述第三量子比特集合中的所述量子比特中的至少一者与第四单元的所述第三量子比特集合中的所述量子比特中的至少一者之间的可调谐通信耦合。

17.一种量子处理器，包括多个超导量子比特，所述多个超导量子比特的至少第一量子比特包括超导材料的回路，所述回路包括：

中心部分，所述中心部分沿着中心轴线延伸；

第一远侧部分，所述第一远侧部分被布置在所述中心部分的第一端并与所述中心部分的所述第一端一体地形成，所述第一远侧部分沿着与所述中心轴线非平行的第一远侧轴线延伸；

第二远侧部分，所述第二远侧部分被布置在所述中心部分的第二端并与所述中心部分的所述第二端一体地形成，所述第二端沿着所述中心轴线与所述第一端相对，所述第二远侧部分沿着与所述中心轴线非平行的第二远侧轴线延伸。

18.根据权利要求17所述的量子处理器，其中所述第一远侧轴线和所述第二远侧轴线彼此平行并且与所述中心轴线正交。

19.根据权利要求18所述的量子处理器，其中所述第一量子比特具有包括以下至少一者的形状：H形和I形，其中所述中心部分的所述第一端和所述第二端分别沿着所述第一远侧轴线和所述第二远侧轴线靠近所述第一远侧部分和所述第二远侧部分的中心区域。

20.根据权利要求18所述的量子处理器，其中所述第一量子比特具有包括U形的形状，其中所述中心部分的所述第一端和所述第二端分别沿着所述第一远侧轴线和所述第二远侧轴线靠近所述第一远侧部分和所述第二远侧部分的端部。

21.根据权利要求17所述的量子处理器，包括：

在一个区域内拼接的多个单元，使得每个单元被定位成与至少一个其他单元贴近地相邻，第一单元包括至少一个量子比特和一个或多个类似量子比特；

用于每个单元的单元内耦合器集合，所述单元内耦合器提供所述单元中的量子比特之间的可调谐通信耦合；

单元间耦合器集合，每个单元间耦合器提供相邻单元中的量子比特之间的可调谐通信耦合；

其中包括两个或更多个单元间耦合器的第一耦合器子集将所述第一量子比特经由所述第一远侧部分通信地耦合到包括一个或多个相邻单元中的两个或更多个量子比特的第一量子比特子集；并且

包括两个或更多个单元间耦合器的第二耦合器子集将所述第一量子比特经由所述第二远侧部分通信地耦合到包括一个或多个相邻单元中的两个或更多个量子比特的第二量子比特子集。

22.根据权利要求21所述的量子处理器，其中所述第一耦合器子集的第一单元间耦合器将所述第一量子比特经由所述第一远侧部分通信地耦合到所述第一量子比特子集的第一相邻量子比特，所述第一相邻量子比特位于与所述第一单元类似的第一相邻单元中，所述第一相邻量子比特在所述第一相邻单元中占用的位置不同于所述第一量子比特在所述第一单元中的位置。

23.根据权利要求22所述的量子处理器，其中所述第一单元间耦合器相对于所述第一量子比特沿对角线方向延伸，从而与所述中心轴线及所述第一远侧轴线和所述第二远侧轴线非正交且非平行地延伸。

24.根据权利要求23所述的量子处理器，其中所述第一单元间耦合器与第二单元间耦合器相交，所述第二单元间耦合器将所述第一单元中的第二量子比特耦合到所述第一相邻单元中的第二相邻量子比特，所述第二量子比特靠近所述第一量子比特，并且所述第二相邻量子比特在所述第一相邻单元中占用的位置对应于所述第一量子比特的位置。

25.根据权利要求23所述的量子处理器，其中所述第一单元间耦合器与第二单元间耦合器基本上平行地延伸，所述第二单元间耦合器将所述第一单元中的第二量子比特耦合到所述第一相邻单元中的第二相邻量子比特，所述第二量子比特靠近所述第一量子比特，并且所述第二相邻量子比特在所述第一相邻单元中占用的位置对应于所述第一量子比特的位置。

26.根据权利要求22所述的量子处理器，包括第一拐角单元间耦合器，所述第一拐角单元间耦合器将所述第一单元的第一拐角量子比特的第一拐角远侧部分可通信地耦合到第二单元的第一相邻拐角量子比特，所述第二单元沿着所述中心轴线及所述第一远侧轴线和所述第二远侧轴线中的至少一者邻近与所述第一单元相邻的一个或多个单元；

其中所述第一拐角单元间耦合器耦合到所述第一拐角量子比特的远侧部分的第一端，所述第一端沿着所述中心轴线以及所述第一远侧轴线和所述第二远侧轴线中的至少一者靠近所述第一单元的外边界。

27.根据权利要求26所述的量子处理器，包括第二拐角单元间耦合器，所述第二拐角单元间耦合器将所述第一单元的第二拐角量子比特的第二拐角远侧部分可通信地耦合到所述第二单元的第二相邻拐角量子比特，所述第二拐角远侧部分与所述第一拐角远侧部分正交地延伸，所述第二拐角单元间耦合器与所述第一单元间耦合器相交。

28.根据权利要求26所述的量子处理器，包括第二拐角单元间耦合器，所述第二拐角单元间耦合器将所述第一单元的第二拐角量子比特的第二拐角远侧部分可通信地耦合到第三单元的第二相邻拐角量子比特，所述第二拐角远侧部分与所述第一拐角远侧部分正交地延伸，所述第二拐角单元间耦合器与所述第一单元间耦合器正交且非重叠地延伸。

29.一种量子处理器，包括：

多个超导量子比特，每个超导量子比特包括超导材料的回路，所述多个超导量子比特包括第一量子比特集合和第二量子比特集合，所述第一量子比特集合的所述量子比特与第一轴线平行地延伸，并且所述第二量子比特集合的所述量子比特与正交于所述第一轴线的第二轴线平行地延伸，所述第一量子比特集合的一个或多个量子比特与所述第二量子比特集合的一个或多个量子比特相交于一个或多个相交区域处；

第一耦合器集合，所述第一耦合器集合将所述第一量子比特集合的所述一个或多个量子比特在所述一个或多个相交区域处可通信地耦合到所述第二量子比特集合的所述一个或多个量子比特；以及

第二耦合器集合，所述第二耦合器集合包括至少第一耦合器，所述第一耦合器将所述第一量子比特集合的第一量子比特可通信地耦合到所述第一量子比特集合的第二量子比特，所述第一量子比特和所述第二量子比特为非重叠的，所述第一耦合器包括耦合到所述第一量子比特的第一耦合部分、耦合到所述第二量子比特的第二耦合部分、以及与所述第一量子比特和所述第二量子比特正交地延伸且通信地耦合所述第一耦合部分和所述第二耦合部分的延伸部分。

30.根据权利要求29所述的量子处理器，其中所述第一耦合器与所述第一量子比特集合的第三量子比特非通信地相交，所述第三量子比特设置在所述第一量子比特和所述第二量子比特之间。

31.根据权利要求29所述的量子处理器，其中所述第一量子比特集合的每个量子比特由所述第一耦合器集合的相应耦合器耦合到所述第二量子比特集合的每个量子比特；所述第一量子比特集合的每对量子比特由所述第二耦合器集合的相应耦合器通信地彼此耦合；并且所述第二量子比特集合的每对量子比特由所述第二耦合器集合的相应耦合器通信地彼此耦合。

32.根据权利要求29所述的量子处理器，包括在一个区域内拼接的多个单元，使得每个单元被定位成与至少一个其他单元贴近地相邻，第一单元包括所述第一量子比特和一个或多个类似量子比特，并且第二单元包括所述第二量子比特和一个或多个类似量子比特；

其中所述第二耦合器集合包括：

第一单元间耦合器子集，所述第一单元间耦合器子集提供相邻单元中彼此贴近地相邻的量子比特之间在单元间距离内的可调谐通信耦合；以及

第二远程耦合器子集，所述第二远程耦合器子集提供不同单元中的所述第一量子比特集合的非贴近相邻的量子比特之间的可调谐通信耦合，第一远程耦合器在远程距离内通信地耦合所述第一量子比特和所述第二量子比特，所述远程距离大于所述单元间距离。

33.根据权利要求32所述的量子处理器，其中每个远程耦合器通信地耦合在其相应单元中具有类似位置的量子比特。

34.根据权利要求32所述的量子处理器，其中所述第一量子比特在所述第一单元中占用第一位置，并且所述第二量子比特在所述第二单元中占用与所述第一位置不同的第二位置。

35.根据权利要求29所述的量子处理器，包括在一个区域内拼接的多个单元，使得每个单元被定位成与至少一个其他单元贴近地相邻，第一单元包括所述第一量子比特和一个或多个类似量子比特，并且第二单元包括包含第三量子比特的一个或多个类似量子比特；

其中所述第二耦合器集合包括：

第一单元间耦合器子集，所述第一单元间耦合器子集提供相邻单元中彼此贴近地相邻的量子比特之间在单元间距离内的可调谐通信耦合；以及

第二远程耦合器子集，所述第二远程耦合器子集提供不同单元中的所述第一量子比特集合的非贴近相邻的量子比特之间的可调谐通信耦合，第一远程耦合器在远程距离内通信地耦合所述第一量子比特和所述第三量子比特，所述远程距离大于所述单元间距离；

其中所述第一量子比特和所述第三量子比特与相应非平行轴线平行地延伸。

36.根据权利要求32所述的量子处理器，其中所述第二远程耦合器子集的远程耦合器围绕对称轴线改变方向，所述远程耦合器中的每一者沿着第一部分与第一延伸轴线平行地从第一端朝向所述对称轴线延伸，在靠近所述对称轴线的弯曲区域处弯曲，并且沿着第二部分与正交于所述第一延伸轴线的第二延伸轴线平行地朝向第二端且远离所述对称轴线延伸。

37.根据权利要求36所述的量子处理器，其中所述对称轴线穿过中心瓦片，多个远程耦合器的所述弯曲区域设置在中心单元中，所述远程耦合器中的每一者完全设置在所述对称轴线的相应侧面上。

38.根据权利要求32所述的量子处理器，其中所述多个量子比特包括第一相邻单元集合和第二远程单元集合，所述第二远程单元集合包括所述第二单元，所述第一相邻单元集合包括多个单元，每个单元与所述第一单元贴近地相邻并且彼此相互非贴近地相邻。

39.根据权利要求38所述的量子处理器，其中所述第二远程耦合器子集的远程耦合器将第一相邻单元中的所述第一量子比特集合的一个或多个量子比特通信地耦合到第二相邻单元中的所述第一量子比特集合的一个或多个对应量子比特，所述第一相邻单元的所述一个或多个量子比特耦合到所述第一单元的一个或多个量子比特，并且所述第二相邻单元的所述一个或多个量子比特至少由所述第一相邻单元的所述一个或多个量子比特间接地耦合到所述第一单元。

40.根据权利要求39所述的量子处理器，其中所述相邻单元在拼接区域中彼此沿对角线方向偏移。

41.根据权利要求32所述的量子处理器，其中所述第二耦合器集合还包括第三耦合器子集，并且对于所述多个单元中的一者或多者而言，所述单元中的所述第一量子比特集合的每对量子比特由所述第三耦合器集合的相应耦合器通信地彼此耦合；并且所述单元中的所述第二量子比特集合的每对量子比特由所述第三耦合器集合的相应耦合器通信地彼此耦合。

42.根据权利要求35所述的量子处理器，其中在所述区域内拼接的所述多个单元包括具有一个或多个单元的第一集合的子拓扑结构，所述一个或多个单元的第一集合包括由第三耦合器子集在每个单元内彼此耦合的量子比特，所述一个或多个单元的第一集合被设置成与一个或多个单元的第二集合相邻，所述一个或多个单元的第二集合包括由所述第二远程耦合器子集耦合到所述其他单元中的量子比特的量子比特，所述子拓扑结构在所述区域内拼接。

43.根据权利要求42所述的量子处理器，其中所述第一量子比特集合和所述第二量子比特集合各自包括相同数量的单元。

44.根据权利要求42所述的量子处理器，其中所述第一量子比特子集包括比所述第二量子比特子集更少的单元。

45.一种量子处理器，包括：

多个超导量子比特，每个超导量子比特包括超导材料的回路，所述多个超导量子比特包括第一量子比特集合和第二量子比特集合，所述第一量子比特集合和所述第二量子比特集合分别包括第一弯曲量子比特和第二弯曲量子比特，所述第一弯曲量子比特和所述第二弯曲量子比特中的每一者分别包括与第一轴线平行地延伸的第一部分、与第二轴线平行地延伸的第二部分、以及连接并通信地耦合所述第一部分和所述第二部分的弯曲区域，所述第一弯曲量子比特的所述第一部分与所述第一量子比特集合的第一量子比特相交于第一相交区域处；

第一耦合器集合，所述第一耦合器集合包括靠近所述第一弯曲量子比特和所述第二弯曲量子比特的相应弯曲区域的至少第一耦合器，所述第一耦合器经由所述相应弯曲区域可通信地耦合所述第一弯曲量子比特和所述第二弯曲量子比特；

第二耦合器集合，所述第二耦合器集合包括靠近所述第一相交区域的至少第二耦合器，所述第二耦合器通信地耦合所述第一弯曲量子比特和所述第一量子比特。

46.根据权利要求45所述的量子处理器，其中所述第一量子比特集合和所述第二量子比特集合的每个量子比特分别包括与第一轴线平行地延伸的第一部分、与第二轴线平行地延伸的第二部分、以及连接并通信地耦合所述第一部分和所述第二部分的弯曲区域；所述第一量子比特集合的每个量子比特在相应相交区域处通信地耦合到所述第一量子比特集合的每个其他量子比特，在所述相应相交区域中，所述量子比特和所述其他量子比特由所述第二耦合器集合的耦合器进行相交。

47.根据权利要求46所述的量子处理器，其中对于所述第一量子比特集合的每个量子比特而言，所述第一耦合器集合的耦合器将所述量子比特通信地耦合到所述第二量子比特集合的另外一个量子比特，所述耦合器靠近所述量子比特和所述另外一个量子比特的所述弯曲区域。

48.根据权利要求46所述的量子处理器，其中所述第一量子比特集合和所述第二量子比特集合的所述第一轴线彼此平行，并且所述第一量子比特集合和所述第二量子比特集合的所述第二轴线彼此平行且与所述第一轴线正交。

49.根据权利要求48所述的量子处理器，其中所述第一量子比特集合的每个量子比特的长度与所述第一量子比特集合的每个其他量子比特的长度基本上相同。

50.根据权利要求45所述的量子处理器，其中所述第一量子比特集合和所述第二量子比特集合中的每一者分别包括一个或多个线性量子比特，所述第一量子比特集合的每个线性量子比特与第一延伸轴线平行地延伸，所述第一延伸轴线与所述第一弯曲量子比特的所述第一轴线和所述第二轴线之一平行，并且所述第二量子比特集合的每个线性量子比特与第二延伸轴线平行地延伸，所述第二延伸轴线与所述第二弯曲量子比特的所述第一轴线和所述第二轴线之一平行。

51.根据权利要求50所述的量子处理器，其中所述第一量子比特包括所述一个或多个线性量子比特的第一线性量子比特，所述第一线性量子比特与所述第一量子比特集合和所述第二量子比特集合两者中一定数量的量子比特相交于对应数量的相交区域处，所述第一线性量子比特经由靠近所述对应数量的相交区域的所述第二耦合器集合的耦合器通信地耦合到所述数量的量子比特中每一者。

52.根据权利要求51所述的量子处理器，其中所述一个或多个线性量子比特以及类似所述第一弯曲量子比特的一个或多个弯曲量子比特沿着与所述第一延伸轴线正交的轴线交替地设置在线性量子比特和弯曲量子比特之间。