KR20240050025A

KR20240050025A - 양자 어닐러에서 이진 변수를 큐비트에 매핑하는 방법 및 장치

Info

Publication number: KR20240050025A
Application number: KR1020220129693A
Authority: KR
Inventors: 김창준
Original assignee: 주식회사 엘지유플러스
Priority date: 2022-10-11
Filing date: 2022-10-11
Publication date: 2024-04-18

Abstract

본 명세서의 일 실시예에 따른 양자 어닐러 매핑 방법 및 장치는, QUBO 문제를 설정하고, 상기 문제의 이진 변수의 영향력과 큐비트의 영향을 고려하여 이진 변수를 큐비트에 매핑하는 동작을 포함한다.

Description

양자 어닐러에서 이진 변수를 큐비트에 매핑하는 방법 및 장치{METHOD AND APPARATUS FOR MAPPING BINARY VARIABLE TO QUBIT IN QUANTUM ANNEALER}

본 발명은 QBUO 문제에 따라 이진 변수를 큐비트에 매핑하는 방법 및 장치에 관한 것이다.

양자 어닐링은 주로 이차 비한정 이진 최적화(Quadratic Unconstrained Binary Optimization; QUBO)에 사용되고 있으며, 실질적으로 이징 모델(Ising Model)을 구현한 한 초전도체 기반의 양자 어닐러가 사용되고 있다. 하지만 기술적 한계로 인하여 이징 모델을 구성하는 각각 큐비트들의 초기화 및 조작에 어려움을 겪고 있으며, 이로 인해 발생하는 에러는 사용자가 프로그래밍한 모델을 정확하게 계산하지 못하여 부정확한 결과를 야기시킨다. 따라서 이러한 에러를 보정하기 위하여 여러 방법론들이 제시되고 있다.

- 형태 문법을 활용한 QPU 매핑 최적화 방법 및 양자 회로 최적화 방법 (공개특허 10-2021-0008674, 공개일자 2021년 01월 25일) GRAPHEMBEDDING TECHNIQUES (미국공개특허 US 2008/0218519 A1, 공개일자 2008년 09월 11일) 양자 프로세서 토폴로지를 위한 시스템 및 방법 (공개특허 10-2019-007092, 공개일자 2019년 01월 21일)

- Nested quantum annealing correction, Walter Vinci, Tameem Albash, Daniel A Lidar (tps://doi.org/10.1038/npjqi.2016.17.) Multi-qubit correction for quantum annealers, Ayanzadeh, Ramin, Dorband, John, Halem, Milton, Finin, Tim (https://doi.org/10.1038/s41598-021-95482-w)

본 발명이 이루고자 하는 기술적 과제는, QUBO에서 연관성이 큰 변수들일수록 가까운 논리적 큐비트들에 매핑시키는 방법 및 장치를 제공함에 있다.

본 발명의 기술적 과제는 상술된 기술적 과제에 제한되지 않으며, 다른 기술적 과제들이 본 발명의 실시예로부터 유추될 수 있다.

본 발명은 무선 통신 시스템에서의 네트워크 구성 방법 및 장치를 제공한다.

본 발명의 일 양태로서, QUBO (Quadratic Unconstrained Binary Optimization) 문제의 변수들을 양자 어닐러(annealer)를 구성하는 큐비트(qubit)들에 매핑(mapping)하는 방법으로서, 상기 QUBO 문제를 설정하는 단계; 상기 QUBO 문제의 Q 행렬의 각 성분들을 내림차순으로 정렬하는 단계; 및 상기 정렬된 각 성분들에 기반하여, 상기 QUBO 문제의 이진 변수들을 논리적 큐비트들에 순차적으로 매핑하는 단계; 를 포함하며, 상기 각 성분들은 상기 이진 변수들 중 두 이진 변수들 간 관계를 수치화한 값을 가지는, 양자 어닐러 매핑 방법이 제공된다.

본 발명의 다른 일 양태로서, QUBO (Quadratic Unconstrained Binary Optimization) 문제의 변수들을 양자 어닐러(annealer)를 구성하는 큐비트(qubit)들에 매핑(mapping)하기 위한 장치에 있어서, 적어도 하나의 프로세서; 및 상기 적어도 하나의 프로세서에 동작 가능하도록 연결되고, 실행될 경우 상기 적어도 하나의 프로세서가 특정 동작을 수행하도록 하는 명령들(instructions)을 저장하는 적어도 하나의 메모리; 를 포함하고, 상기 특정 동작은: 상기 QUBO 문제를 설정하는 단계; 상기 QUBO 문제의 Q 행렬의 각 성분들을 내림차순으로 정렬하는 단계; 및 상기 정렬된 각 성분들에 기반하여, 상기 QUBO 문제의 이진 변수들을 논리적 큐비트들에 순차적으로 매핑하는 단계; 를 포함하며, 상기 각 성분들은 상기 이진 변수들 중 두 이진 변수들 간 관계를 수치화한 값을 가지는, 양자 어닐러 매핑 장치가 제공된다.

본 발명의 다른 일 양태로서, 적어도 하나의 프로세서가 동작을 수행하도록 하는 적어도 하나의 컴퓨터 프로그램을 포함하는 컴퓨터 판독가능한 비휘발성 저장 매체로서, 상기 동작은: 상기 QUBO 문제를 설정하는 단계; 상기 QUBO 문제의 Q 행렬의 각 성분들을 내림차순으로 정렬하는 단계; 및 상기 정렬된 각 성분들에 기반하여, 상기 QUBO 문제의 이진 변수들을 논리적 큐비트들에 순차적으로 매핑하는 단계; 를 포함하며, 상기 각 성분들은 상기 이진 변수들 중 두 이진 변수들 간 관계를 수치화한 값을 가지는, 저장 매체가 제공된다.

상술한 본 발명의 양태들은 본 발명의 바람직한 실시예들 중 일부에 불과하며, 본원 발명의 기술적 특징들이 반영된 다양한 실시예들이 당해 기술분야의 통상적인 지식을 가진 자에 의해 이하 상술할 본 발명의 상세한 설명을 기반으로 도출되고 이해될 수 있다.

본 발명의 일 실시예에 따르면, QUBO 문제 별로 이진 변수와 큐비트 간 매핑 관계를 최적화함으로써, 양자 어닐러가 도출하는 솔루션의 정확도를 증가시킬 수 있다.

본 발명의 기술적 효과는 상술된 기술적 효과에 제한되지 않으며, 다른 기술적 효과들이 본 발명의 실시예로부터 유추될 수 있다.

도 1은, 양자 어닐러의 큐비트 맵을 나타낸다.
도 2 내지 4는, 본 발명의 실시예에 따른 양자 어닐러 매핑 방법을 설명하기 위한 도면이다.
도 5는, 본 발명의 실시예에 다른 양자 어닐러 매핑 장치를 포함하는 솔루션 계산 장치의 일 예를 나타낸다.

본 발명의 과제 해결 수단의 특징 및 이점을 보다 명확히 하기 위하여, 첨부된 도면에 도시된 본 발명의 특정 실시 예를 참조하여 본 발명을 더 상세하게 설명한다.

다만, 하기의 설명 및 첨부된 도면에서 본 발명의 요지를 흐릴 수 있는 공지 기능 또는 구성에 대한 상세한 설명은 생략한다. 또한, 도면 전체에 걸쳐 동일한 구성 요소들은 가능한 한 동일한 도면 부호로 나타내고 있음에 유의하여야 한다.

이하의 설명 및 도면에서 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위한 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시 예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시 예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원 시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.

또한, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가진 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

또한, 제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하기 위해 사용하는 것으로, 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용될 뿐, 상기 구성요소들을 한정하기 위해 사용되지 않는다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제2 구성요소는 제1 구성요소로 명명될 수 있고, 유사하게 제1 구성요소도 제2 구성요소로 명명될 수 있다.

또한, 본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한, 본 명세서에서 기술되는 "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

또한, 명세서에 기재된 "부", "기", "모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다. 또한, "일(a 또는 an)", "하나(one)", "그(the)" 및 유사 관련어는 본 발명을 기술하는 문맥에 있어서(특히, 이하의 청구항의 문맥에서) 본 명세서에 달리 지시되거나 문맥에 의해 분명하게 반박되지 않는 한, 단수 및 복수 모두를 포함하는 의미로 사용될 수 있다.

본 개시의 다양한 예에서, "/" 및 ","는 "및/또는"을 나타내는 것으로 해석되어야 한다. 예를 들어, "A/B"는 "A 및/또는 B"를 의미할 수 있다. 나아가, "A, B"는 "A 및/또는 B"를 의미할 수 있다. 나아가, "A/B/C"는 "A, B 및/또는 C 중 적어도 어느 하나"를 의미할 수 있다. 나아가, "A, B, C"는 "A, B 및/또는 C 중 적어도 어느 하나"를 의미할 수 있다.

본 개시의 다양한 예에서, "또는"은 "및/또는"을 나타내는 것으로 해석되어야 한다. 예를 들어, "A 또는 B"는 "오직 A", "오직 B", 및/또는 "A 및 B 모두"를 포함할 수 있다. 다시 말해, "또는"은 "부가적으로 또는 대안적으로"를 나타내는 것으로 해석되어야 한다.

상술한 용어들 이외에, 이하의 설명에서 사용되는 특정 용어들은 본 발명의 이해를 돕기 위해서 제공된 것이며, 이러한 특정 용어의 사용은 본 발명의 기술적 사상을 벗어나지 않는 범위에서 다른 형태로 변경될 수 있다.

아울러, 본 발명의 범위 내의 실시 예들은 컴퓨터 실행가능 명령어 또는 컴퓨터 판독가능 매체에 저장된 데이터 구조를 가지거나 전달하는 컴퓨터 판독가능 매체를 포함한다. 이러한 컴퓨터 판독가능 매체는, 범용 또는 특수 목적의 컴퓨터 시스템에 의해 액세스 가능한 임의의 이용 가능한 매체일 수 있다. 예로서, 이러한 컴퓨터 판독 가능 매체는 RAM, ROM, EPROM, CD-ROM 또는 기타 광 디스크 저장장치, 자기 디스크 저장장치 또는 기타 자기 저장장치, 또는 컴퓨터 실행가능 명령어, 컴퓨터 판독가능 명령어 또는 데이터 구조의 형태로 된 소정의 프로그램 코드 수단을 저장하거나 전달하는 데에 이용될 수 있고, 범용 또는 특수 목적 컴퓨터 시스템에 의해 액세스 될 수 있는 임의의 기타 매체와 같은 물리적 저장 매체를 포함할 수 있지만, 이에 한정되지 않는다.

아울러, 본 발명은 퍼스널 컴퓨터, 랩탑 컴퓨터, 핸드헬드 장치, 멀티프로세서 시스템, 마이크로프로세서-기반 또는 프로그램 가능한 가전제품(programmable consumer electronics), 네트워크 PC, 미니컴퓨터, 메인프레임 컴퓨터, 모바일 전화, PDA, 페이저(pager) 등을 포함하는 다양한 유형의 컴퓨터 시스템 구성을 가지는 네트워크 컴퓨팅 환경에서 실시될 수 있다. 본 발명은 또한 네트워크를 통해 유선 데이터 링크, 무선 데이터 링크, 또는 유선 및 무선 데이터 링크의 조합으로 링크된 로컬 및 원격 컴퓨터 시스템 모두가 태스크를 수행하는 분산형 시스템 환경에서 실행될 수 있다. 분산형 시스템 환경에서, 프로그램 모듈은 로컬 및 원격 메모리 저장 장치에 위치될 수 있다.

또한, 처리 흐름도 도면들의 각 블록과 흐름도 도면들의 조합들은 컴퓨터 프로그램 인스트럭션들에 의해 수행될 수 있음을 이해할 수 있을 것이다. 이들 컴퓨터 프로그램 인스트럭션들은 범용 컴퓨터, 특수용 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서에 탑재될 수 있으므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서를 통해 수행되는 그 인스트럭션들이 흐름도 블록(들)에서 설명된 기능들을 수행하는 수단을 생성하게 된다. 이들 컴퓨터 프로그램 인스트럭션들은 특정 방식으로 기능을 구현하기 위해 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 지향할 수 있는 컴퓨터 이용 가능 또는 컴퓨터 판독 가능 메모리에 저장되는 것도 가능하므로, 그 컴퓨터 이용가능 또는 컴퓨터 판독 가능 메모리에 저장된 인스트럭션들은 흐름도 블록(들)에서 설명된 기능을 수행하는 인스트럭션 수단을 내포하는 제조 품목을 생산하는 것도 가능하다. 컴퓨터 프로그램 인스트럭션들은 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에 탑재되는 것도 가능하므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에서 일련의 동작 단계들이 수행되어 컴퓨터로 실행되는 프로세스를 생성해서 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 수행하는 인스트럭션들은 흐름도 블록(들)에서 설명된 기능들을 실행하기 위한 단계들을 제공하는 것도 가능하다.

또한, 각 블록은 특정된 논리적 기능(들)을 실행하기 위한 하나 이상의 실행 가능한 인스트럭션들을 포함하는 모듈, 세그먼트 또는 코드의 일부를 나타낼 수 있다. 또, 몇 가지 대체 실행 예들에서는 블록들에서 언급된 기능들이 순서를 벗어나서 발생하는 것도 가능함을 주목해야 한다. 예컨대, 잇달아 도시되어 있는 두 개의 블록들은 사실 실질적으로 동시에 수행되는 것도 가능하고 또는 그 블록들이 때때로 해당하는 기능에 따라 역순으로 수행되는 것도 가능하다.

본 개시의 실시예들을 구체적으로 설명함에 있어서, 특정 시스템의 예를 주된 대상으로 할 것이지만, 본 명세서에서 청구하고자 하는 주요한 요지는 유사한 기술적 배경을 가지는 여타의 통신 시스템 및 서비스에도 본 명세서에 개시된 범위를 크게 벗어나지 아니하는 범위에서 적용 가능하며, 이는 당해 기술분야에서 숙련된 기술적 지식을 가진 자의 판단으로 가능할 것이다.

이하의 설명에서, '^'이후의 문자는 위첨자, '_' 이후의 문자는 아래첨자를 의미한다. 예를 들어, 'x^y'는 'x^y'를,'x_y'는 'x_y'를 의미한다.'x_y^z'는 ''를 의미한다.

그러면 이제, 본 발명의 실시 예에 따른, QUBO (Quadratic Unconstrained Binary Optimization) 문제의 변수들을 양자 어닐러(annealer)를 구성하는 큐비트(qubit)들에 매핑(mapping)하는 방법 및 해당 방법에 의해 구성된 장치에 대하여 도면을 참조하여 상세하게 설명하도록 한다.

먼저 본 발명의 실시 예에 따른 양자 어닐러 매핑 방법을 구성하는 요소로서의 배경 기술에 대해 개략적으로 설명하도록 한다.

도 1은, 양자 어닐러를 구성하는 큐비트 맵의 일 예를 나타낸다. 도 1에서 하나의 점은 하나의 물리적 큐비트를 나타내며, 각 점들을 연결하는 실선은 큐비트들 간 연결 관계를 나타낸다.

큐비트(또는 양자 비트)는 양자 컴퓨팅의 기본 정보 단위이다. 이진 비트는 기존 컴퓨팅의 기본 정보 단위로, 0과 1 중 하나를 나타내었다. 반면, 큐비트는 양자 역학 현상을 이용하여 두 상태의 선형 조합을 구현할 수 있다. 큐비트는 0일 확률이 확실한 상태와 1일 확률이 확실한 상태의 두 가지 상태 중첩으로 0과 1의 임의 비율을 나타낼 수 있다. 예를 들어, 큐비트는 0일 확률이 3/10, 1일 확률이 7/10인 상태를 나타낼 수 있다. 큐비트는 포획된 이온, 광자, 인공 또는 실제 원자, 준입자 등을 통해 구현될 수 있다.

양자 어닐링은 최대값(또는 최소값)을 최단 시간 내에 찾아야 하는 최적화 문제를 효과적으로 해결한다. 기존 컴퓨팅의 '힐 클라이밍(hill-climbing)'은 현재 솔루션보다 조금 더 나은 솔루션을 찾기 위해 매개변수를 반복적으로 변경하여 로컬 최대값(local maximum)을 파악하는 접근 방식이다. 문제는 여기서 찾은 '로컬 최대값'이 목표(global maximum)와 가장 가까운 값은 아닐 수도 있다는 점이다. 반면, 양자 어닐링은 더 높은 다른 언덕으로 건너가서 목표에 다다르는 방법을 제공한다. 양자 어닐링이라는 이름은 시뮬레이티드 어닐링(simulated annealing)이라는 고전 컴퓨팅 기법에서 유래했다. 접근 방식은 서로 비슷하지만 올라야 할 더 높은 언덕을 찾기 위해 양자 어닐링은 물리적 양자 현상을 이용하고 시뮬레이티드 어닐링은 난수를 이용한다는 점이 다르다.

구체적인 예를 들면, 양자 어닐러는 금속 나이오븀(Nb)을 가공하여 생성된 금속 링(ring)을 포함할 수 있다. 복수의 링들이 양자 어닐러를 위해 사용된다. 금속 링에 흐르는 전류의 방향에 따라, 금속 링을 통해 표현되는 큐비트 값이 1 또는 0이 될 수 있다. 예를 들어, 전류가 반시계 방향으로 흐른다면 큐비트 값이 1, 전류가 시계 방향으로 흐른다면 큐비트 값이 0일 수 있다.

금속 링의 온도가 절대영도가 되면, 금속 링은 초전도체가 되며, 양 방향으로 전류가 흐르게 되어, 0과 1의 중첩 상태가 표현될 수 있다.

금속 링들이 중첩 상태일 때, 횡(橫) 방향으로 자기장이 걸리면, 금속 링의 온도가 상승하여 초전도체의 효과가 없어진다. 이후 자기장이 점차 약화되면, 각 금속 링들 간 상호작용이 발생된다. 각 금속 링들 간 상호 작용에 따라, 각 금속 링들에는 전류가 시계 방향 또는 반시계 방향 중 하나로 흐르게 된다. 각 금속 링들 간의 상호 작용을 조절하면, 각 금속 링들 별 전류 방향이 조절될 수 있다. 동일한 방향으로 전류가 흐르는 금속 링들이 많을수록 높은 신호가 측정된다.

금속 링들 간 상호 작용의 조합을 바꾸어 가며 신호 측정을 반복하면, 최적화된 조합이 도출될 수 있다.

도 1에서 하나의 점이 하나의 금속 링에 해당할 수 있다. 각 점들을 연결하는 실선은, 연결된 두 점들 간 상호 작용이 있음을 나타낼 수 있다. 예를 들어, 연결된 두 큐비트들은 서로 얽힘 또는 중첩 상태에 놓일 수 있다. 도 1에 도시된 물리적 큐비트들 중, QUBO 문제의 해결에 사용되는 큐비트는 논리적 큐비트로 지칭될 수 있다. 논리적 큐비트가 아닌 큐비트는, 큐비트들 간 결어긋남을 보정하여 오류를 정정하기 위해 사용되는 큐비트일 수 있다.

양자 어닐러(annealer)는 조합 최적화에 사용되는 휴리스틱한 방법론 중 하나이다. 휴리스틱(heuristics) 또는　발견법(發見法)이란 불충분한 시간이나 정보로 인하여 합리적인 판단을 할 수 없거나, 체계적이면서 합리적인 판단이 굳이 필요하지 않은 상황에서 빠르게 해답을 도출할 수 있도록 구성된 간편추론의 방법이다.

양자 어닐러는 기존의 고전적인 어닐링 방법과 비교하여 양자 터널 효과를 사용하여 주어진 시스템의 바닥 상태 에너지를 찾아낸다. 본 발명에서, 양자 어닐러는 특정 장치 내에 프로그램 형태로 구현된 양자 어닐링 모듈일 수 있다. 또는, 양자 어닐러는, 본 발명의 실시 예에 따른 솔루션 계산 장치와 연결된 별도의 장치일 수도 있다. 양자 터널 효과를 사용 시, 고전 어닐링을 비롯한 여러 방법론과 비교하여 이득을 기대할 수 있다. 다만 현재 기술적 한계로 인하여 양자 어닐러의 성능의 최대치를 끌어내는데 어려움이 있다.

외부 환경의 노이즈(noise), 양자 결맞음 현상, 어닐러 내 큐비트(Qubit)들 간의 연결성의 한계, 큐비트 조작 정밀도의 한계 등, 여러가지 복합적인 이유들로 인하여 양자 어닐러에서 에러(error)가 발생될 수 있다. 에러로 인해, 양자 어닐러는 사용자가 초기에 프로그래밍하고 의도한 바와 다르게 부정확한 결과를 출력한다.

에러의 요인들을 각각 모두 파악하고 해결하기에는 실질적으로 많은 어려움이 있다. 또한 양자 어닐링을 비롯한 휴리스틱한 방법론들은 특성상 같은 문제를 반복적으로 계산하여 최적의 해에 가까운 답을 도출해내는데, 물리적으로 가까이 위치하는 큐비트들 간의 영향력이, 물리적으로 먼 큐비트들 간의 영향력보다 크다. 종래에는 QUBO 문제의 변수들 상호 간의 관계가 고려되지 않고, 각 변수들이 큐비트에 매핑되었다. 따라서 QUBO 내에서 서로 영향력이 큰 변수들이 물리적으로 가까운 큐비트들에 매핑되지 않아, 에러율이 커지는 문제점이 있었다.

본 발명에서 제시하는 방법을 통하여 양자 어닐러가 솔루션을 구할 문제 자체를 최적화하고, 큐비트들 간 물리적인 영향을 고려하여 입력 변수와 큐비트를 매핑함으로써, 양자 어닐러의 에러가 감소되고 정확도가 증가될 수 있다.

이하, 본 발명의 일 실시 예에 따른 솔루션 계산 방법에 대해 설명한다.

양자 어닐링을 통해 문제에 대한 해답을 도출하기 위해서는, QUBO 문제로 표현된 수식을, 도 1과 같은 큐비트 맵에 초기값으로 매핑하는 과정이 수행되어야 한다.

QUBO 문제는, 예를 들어, 수학식 1과 같은 형태를 가질 수 있다.

[수학식 1]

수학식 1에서, Q_(i,j)는 i와 j간의 관계를 나타내는 변수이다.

i 및 j는 문제의 종류에 따라, 문제의 대상에 대해 매겨진 번호에 해당한다. 예를 들어, QUBO 문제는 순회 판매원 문제일 수 있다. 도 2를 참조하면, 각 도시들의 위치가 기호로 표시되어 있다. 여기서, 각 도시들의 번호가 수학식 1에 i, j로 반영될 수 있다. 다른 예로, 만약 해답을 도출하고자 하는 문제가 인공위성들 간의 네트워크 토폴로지를 구성하는 것이라면, i, j는 각 위성에 매겨진 번호를 의미할 수 있다. 또 다른 예로, 만약 해답을 도출하고자 하는 문제가 사람들을 친밀도에 따라 그룹화하는 것이라면, i, j는 각 사람들에 매겨진 번호를 의미할 수 있다.

다시 말해서, 문제 별로 고려해야 하는 노드의 수가 결정되며, 해당 노드들 중 두 노드가 i, j로 표현된다. 도 2에서는, 표시된 도시들 중 두 도시가 i, j로서 수학식 1에 반영될 수 있다.

본 명세서에서는 Q로 표현되었으나, 두 노드들 간 관계를 수치로 나타내기 위한 것이라면 명칭에 상관없이 본 명세서의 Q에 해당할 수 있다.

도 2의 예시에서, QUBO 문제는, 판매원이 첫 번째 도시를 제외한 각 도시를 한 번씩 반복하여 방문하도록 하는 가장 짧은 닫힌 경로를 구하는데 사용될 수 있다.

Q_(i,j)는 i와 j간의 관계를 나타내므로, 도시 i 및 j의 거리가 가까울수록 Q_(i,j) 값은 커진다. x_i, x_j는 이진 변수이다. 이진 변수는 도 2의 예에서는 x_(i,a) 및 x_(j,a+1)로 구체화될 수 있다. 이진 변수 x_(i,a)는, 판매원이 첫 번째 도시를 제외한 각 도시를 한 번씩 반복하여 방문하도록 하는 가장 짧은 닫힌 경로가 구해질 때, 장소 i가 a번째로 나타나면 1, a번째로 나타나지 않으면 0의 값을 가진다. 따라서, 경로 상에서 x_(i,a)가 a번째로 나타나고, x_(j,a+1)가 바로 다음으로 나타나면, x_(i,a) 및 x_(j,a+1) 값이 모두 1이 되고, 수학식 1의 결과값에 대응하는 Q_(i,j) 값이 더해진다.

Q_(i,j)은 i와 j가 가까울 수록 큰 값을 가지므로, 결정된 최종 경로에서 가까운 도시들끼리 직접 연결되어 있을수록 결과 값은 커진다. 예를 들어, 도 2에서 Q_(1,2)는 Q_(1,3)보다 큰 값을 가진다. 한편, Q_(6,7)보다 Q_(6,10)이 더 큰 값을 가질 수 있다.

QUBO 식은 가장 큰 결과 값을 계산하기 어려운 상황에서 가능한 한 큰 결과 값을 얻기 위한 것이다. 결과 값을 도출하기 위해 모든 두 도시들 간 관계 별로, 즉 (i,j)의 조합 별로 Q_(i,j) 값이 도출된다. 이후, Q_(i,j) 값이 큰 순서대로(내림차순으로), Q_(i,j) 값이 정렬된다.

복수의 Q_(i,j)들은 하나의 i 당 i-1개의 j가 대응되는 행렬의 형태로도 표현될 수 있다. 복수의 Q_(i,j)들로 구성된 행렬은 Q 행렬(Q 매트릭스)로 지칭될 수 있다. 도 2의 예에서, Q 행렬의 첫 행은 (Q_(1,1), Q_(1,2), Q_(1,3), Q_(1,4), ... , Q_(1,18))로 구성될 수 있다. Q 행렬의 두 번째 행은 (Q_(2,1), Q_(2,2), Q_(2,3), Q_(2,4), ..., Q_(2,18))로 구성될 수 있다.

본 발명의 실시예에서, Q 행렬의 모든 성분들은 내림차순으로 정렬된다. 도 2의 예에서 (i,j)의 조합이 아닌 (i,i)의 조합으로 구성된 Q들은 정렬 및/또는 연산에서 제외될 수 있다.

또한, 도 1과 같은 큐비트 맵의 각 큐비트는, 주변 큐비트들에 영향을 많이 주는 순서대로 정렬될 수 있다. 여기서 정렬은 큐비트들의 물리적 구조를 재편한다는 의미는 아니며, 도 1의 큐비트 맵을 유지하며 큐비트들에 논리적 순서를 부여하는 것으로 이해할 수 있다. 구체적인 예로, 각 큐비트들은, 다른 큐비트와 연결이 많은 순서대로 정렬될 수 있다. 정렬되는 큐비트는, 논리적 큐비트로 한정될 수 있다.

이후, 가장 큰 Q_(i,j) 값이, 논리적 큐비트들 중 가장 높은 순서를 부여받은 큐비트에 매핑된다. 예를 들어, Q_(i,j) 값들이 (도 2에 도시된 선의 길이와는 별개로) Q_(1,2), Q_(3,5), Q_(8,10), .... 순으로 정렬되었다고 가정한다. 또한, 도 1의 큐비트 맵 중 도 3에서 ①로 표시된 논리적 큐비트가 다른 큐비트들에 가장 영향이 큰 큐비트라고 가정한다.

정렬된 Q들 중 Q_(1,2)가 가장 큰 값을 가지며, Q_(1,2)는 도시 1과 도시 2의 조합에 기반한 값이므로, 도시 1과 2 중 다른 Q에 영향을 더 많이 주는 도시가 큐비트 ①에 매핑된다.

어느 도시가 다른 Q에 영향을 더 많이 주는지는, 도시 1이 포함된 Q 값들 및 도시 2가 포함된 Q 값들에 기반하여 결정될 수 있다. 예를 들어, (i,j) 중 1이 포함된 Q_(i,j)들의 합과 2가 포함된 Q_(i,j)들의 합이 비교될 수 있다.

비교 결과 도시 1이 다른 Q에 더 많은 영향을 주는 것으로 결정되었다고 가정하면, 도시 1, 즉 i=1은 큐비트 ①에 매핑된다. Q_(1,2)에 포함된 조합 중 도시 2, 즉 i=2는, 큐비트 ①과 연결된 큐비트들 중 다른 큐비트들에 가장 많은 영향을 주는 큐비트에 매핑된다. 구체적으로, i=2는, 큐비트 ①과 연결된 큐비트들 중 다른 큐비트와의 연결이 가장 많은 큐비트에 매핑될 수 있다. 또한, i=2는, 큐비트 ①의 다음으로 다른 큐비트와의 연결이 가장 많은 큐비트들 중, 큐비트 ①과 연결된 큐비트에 매핑될 수도 있다. 도 3에서 ②로 표시된 논리적 큐비트가 큐비트 ①과 연결된 큐비트들 중 다른 큐비트와의 연결이 가장 많은 큐비트라고 가정하면, i=2는 큐비트 ②에 매핑될 수 있다.

큐비트는 이진 변수의 값과 관련되어 있으므로, 본 명세서에서 i가 큐비트에 매핑되었다는 표현은, 이진 변수 x_i가 해당 큐비트에 매핑된 것으로 이해될 수 있다. 따라서, 도시 i가 큐비트 ①에 매핑되면, 도시 i에 대한 이진 변수 x_i의 값이 큐비트 ①에 의해 도출될 수 있다.

도시 i와 큐비트 간의 매핑은, 그리디(greedy)방식으로 계속된다.

예를 들어, 정렬된 다음 Q_(i,j)에, 이미 논리적 큐비트에 매핑된 i가 포함되어 있다면, 큐비트 ①과 연결된 큐비트들 중 다른 큐비트와의 연결이 가장 많은 큐비트에 j가 매핑될 수 있다. i,j는 동일한 종류의 노드를 순번에 따라 다르게 표현한 것이므로, 정렬된 다음 Q_(i,j)에, 이미 논리적 큐비트에 매핑된 j가 포함되어 있다면, 큐비트 ①과 연결된 큐비트들 중 다른 큐비트와의 연결이 가장 많은 큐비트에 i가 매핑될 수 있다.

예를 들어, 가장 큰 Q 값인 Q_(1,2)에 기반하여 i=1과 i=2가 각 큐비트에 매핑되었다고 가정한다. 다음으로 큰 Q 값이 Q_(2,5)라고 가정하면, i=2가 이미 논리적 큐비트에 매핑된 i이므로, i=5는 큐비트 ②와 연결된 큐비트들 중 다른 큐비트와의 연결이 가장 많은 큐비트에 매핑될 수 있다. 또한, i=5는, 큐비트 ②의 다음으로 다른 큐비트와의 연결이 가장 많은 큐비트들 중, 큐비트 ②와 연결된 큐비트에 매핑될 수도 있다.

정렬된 다음 Q_(i,j)에, 이미 논리적 큐비트에 매핑된 i 나 j가 포함되어 있지 않다면, (큐비트 ① 또는 ②와 연결된 큐비트인지와 관계없이) 다른 큐비트와의 연결이 가장 적은 임의의 큐비트에 i 및 j가 매핑될 수 있다.

예를 들어, 가장 큰 Q 값인 Q_(1,2)에 기반하여 i=1과 i=2가 각 큐비트에 매핑되었다고 가정한다. 다음으로 큰 Q 값이 Q_(3,5)라고 가정하면, i=3과 i=5는 모두 논리적 큐비트에 기 매핑되지 않았으므로, 다른 큐비트와의 연결이 가장 적은 임의의 큐비트에 각각 매핑된다.

이 때, 도시 3과 5 중 다른 Q에 영향을 더 적게 주는 도시가 다른 큐비트와의 연결이 가장 적은 임의의 큐비트에 매핑될 수 있다.

어느 도시가 다른 Q에 영향을 더 적게 주는지는, 도시 3이 포함된 Q 값들 및 도시 5가 포함된 Q 값들에 기반하여 결정될 수 있다. 예를 들어, (i,j) 중 3이 포함된 Q_(i,j)들의 합과 5가 포함된 Q_(i,j)들의 합이 비교될 수 있다.

이하, 도 1 내지 3을 통해 설명된 양자 어닐러 매핑 방법을 도 4의 플로우 차트를 통해 정리하여 설명한다.

도 4를 참조하면, 본 발명의 실시예에 따른 양자 어닐러 매핑 방법은, QUBO 문제의 변수들을 양자 어닐러를 구성하는 큐비트들에 매핑하는 방법으로서, 상기 QUBO 문제를 설정하는 단계(S501), 상기 QUBO 문제의 Q 행렬의 각 성분들을 내림차순으로 정렬하는 단계(S503) 및 상기 정렬된 각 성분들에 기반하여, 상기 QUBO 문제의 이진 변수들을 논리적 큐비트들에 순차적으로 매핑하는 단계(S507)을 포함하여 구성될 수 있다.

앞서 설명된 바와 같이, Q 행렬의 각 성분들인 Q_(i,j)들은, QUBO 문제의 두 노드들 간 관계에 기반하여 결정되는 값이다. 따라서 Q행렬의 각 성분들은 QUBO 문제와 관련된 모든 이진 변수들 중 해당 성분과 관련된 두 이진 변수들 간 관계를 수치화한 값을 가진다.

본 발명의 실시예에 따른 양자 어닐러 매핑 방법은, 이진 변수들이 매핑될 논리적 큐비트들을, 다른 큐비트들과 연결이 많은 순서대로 정렬하는 것을 포함할 수 있다. 이는 물리적인 큐비트들의 재편은 아니며, 각 큐비트들에 가상의 순서를 매기는 것으로 이해될 수 있다. 이를 통해, Q 값에 영향이 큰 이진 변수가 다른 큐비트들에 영향이 큰 논리적 큐비트에 매핑될 수 있다.

구체적으로, S507 단계는, 내림차순으로 정렬된 Q_(i,j)들 중 가장 큰 값을 가지는 제1 Q_(i,j)과 연관된 두 이진 변수들 중, Q 행렬의 Q_(i,j)들에 영향이 더 큰 제1 이진 변수를 결정하는 것을 포함할 수 있다. 더하여, S507 단계는, 제1 이진 변수를 논리적 큐비트들 중 다른 큐비트들과 가장 연결이 많은 제1 논리적 큐비트에 매핑하는 것을 포함할 수 있다.

제1 이진 변수가 결정되면, 내림차순으로 정렬된 Q_(i,j)들 중 가장 큰 값을 가지는 제1 Q_(i,j)과 연관된 두 이진 변수들 중, Q 행렬의 Q_(i,j)들에 영향이 더 적은 제2 이진 변수도 결정될 수 있다. S507 단계는, 제2 이진 변수를 상기 제1 논리적 큐비트와 연결된 큐비트들 중 다른 큐비트들과 가장 연결이 많은 제2 논리적 큐비트에 매핑하는 것을 포함할 수 있다.

본 발명의 실시예에 따른 양자 어닐러 매핑 방법은, 상기 S507 단계 이후, 내림차순으로 정렬된 Q_(i,j)들 중 제1 Q_(i,j) 바로 다음으로 큰 값을 가지는 제2 Q_(i,j)와 연관된 두 이진 변수들 중 하나가 상기 제1 이진 변수 또는 상기 제2 이진 변수인지 확인하는 단계를 더 포함할 수 있다.

제2 Q_(i,j)과 연관된 두 이진 변수들 중 하나가 상기 제1 이진 변수인 경우, 제2 Q_(i,j)과 연관된 두 이진 변수들 중 나머지 하나인 제3 이진 변수는 제1 논리적 큐비트와 연결된 큐비트들 중 상기 제2 논리적 큐비트 다음으로 다른 큐비트들과 가장 연결이 많은 제3 논리적 큐비트에 매핑될 수 있다.

제2 Q_(i,j)과 연관된 두 이진 변수들 중 하나가 제2 이진 변수인 경우, 제2 Q_(i,j)과 연관된 두 이진 변수들 중 나머지 하나인 제3 이진 변수는 제2 논리적 큐비트와 연결된 큐비트들 중 다른 큐비트들과 가장 연결이 많은 제3 논리적 큐비트에 매핑될 수 있다. 제3 논리적 큐비트가 결정될 때, 제2 논리적 큐비트와 연결된 제1 논리적 큐비트를 제외될 수 있다.

제2 Q_(i,j)과 연관된 두 이진 변수들 모두 제1 이진 변수 및 제2 이진 변수가 아닌 경우, 제2 Q_(i,j)과 연관된 두 이진 변수들은 다른 큐비트들과의 연결이 가장 적은 큐비트들에 각각 매핑될 수 있다. 두 이진 변수들 중 Q행렬의 각 Q_(i,j)들에 영향이 더 작은 제3 이진 변수가 있는 경우, 해당 제3 이진 변수가 논리적 큐비트들 중 다른 큐비트들과 가장 연결이 적은 제3 논리적 큐비트에 매핑될 수 있다.

이상으로, 본 발명의 일 실시 예에 따른 솔루션 계산 방법에 대해 설명하였다. 이하, 도 2를 통해 본 발명의 일 실시 예에 따른 솔루션 계산 장치에 대해 설명한다.

도 5는 양자 어닐러 매핑 장치(300)의 주요 구성을 도시하는 블록도이다. 본 발명의 양자 어닐러 매핑 장치(300)는 QUBO 문제의 솔루션을 도출하기 위한 솔루션 계산 장치(300)로도 동작할 수 있다.

도 2를 참조하면, 본 발명에 따른 솔루션 계산 장치(300)는 입력 모듈(310), 출력 모듈(330), 양자 어닐링 모듈(350), 저장 모듈(370), 제어 모듈(390)을 포함하여 구성될 수 있다.

입력 모듈(310)은 음성 및/또는 문자 정보 등의 다양한 정보를 입력 받고, 각종 기능을 설정 및 솔루션 계산 장치(300)의 기능 제어와 관련하여 입력되는 신호를 제어 모듈(390)로 전달한다. 또한, 입력 모듈(310)은 사용자의 터치 또는 조작에 따른 입력 신호를 발생하는 키패드와 터치패드 및/또는 사용자 발화에 따른 음성에 대한 입력 신호를 발생하는 마이크 중 적어도 하나를 포함하여 구성될 수 있다. 이때, 입력 모듈(310)은 출력 모듈(330)와 함께 하나의 터치패널(또는 터치스크린(touch screen))의 형태로 구성되어 입력과 표시 기능을 동시에 수행할 수 있다. 또한, 입력 모듈(310)은 키보드, 키패드, 마우스, 조이스틱 등과 같은 입력 장치 외에도 향후 개발될 수 있는 모든 형태의 입력 수단이 사용될 수 있다. 특히, 본 발명에 따른 입력 모듈(310)은 사용자로부터 입력되는 입력 정보를 감지하여 제어 모듈(390)로 전달한다.

특히, 본 발명에서 솔루션 계산 장치(300)는 입력 모듈(310)을 통해 솔루션을 계산해야 할 QUBO 문제를 입력받을 수 있다.

출력 모듈(330)은 솔루션 계산 장치(300)의 기능 수행 중에 발생하는 일련의 동작상태 및 동작결과 등에 대한 정보를 표시한다. 또한, 출력 모듈(330)은 솔루션 계산 장치(300)의 메뉴 및 사용자가 입력한 사용자 데이터 등을 표시할 수 있다. 여기서, 출력 모듈(390)은 액정표시장치(LCD, Liquid Crystal Display), 초박막 액정표시장치(TFT-LCD, Thin Film Transistor LCD), 발광다이오드(LED, Light Emitting Diode), 유기 발광다이오드(OLED, Organic LED), 능동형 유기발광다이오드(AMOLED, Active Matrix OLED), 레티나 디스플레이(Retina Display), 플렉시블 디스플레이(Flexible display) 및 3차원(3 Dimension) 디스플레이 등으로 구성될 수 있다. 또한, 출력 모듈(390)은 전기 신호를 소리의 형태로 출력하는 스피커를 포함할 수 있다. 이때, 출력 모듈(330)이 터치스크린(Touch screen) 형태로 구성된 경우, 출력 모듈(330)은 입력 모듈(310)의 기능 중 일부 또는 전부를 수행할 수 있다.

특히, 본 발명에서 솔루션 계산 장치(300)는 도출한 솔루션을 출력 모듈(330)을 통해 사용자 인식할 수 있는 형태의 그래픽, 텍스트, 사운드 등을 사용하여 표시할 수 있다.

양자 어닐러 모듈(350)은 앞서 설명된 양자 어닐러의 기능을 수행하기 위한 모듈이다. 양자 어닐러 모듈(350)은 본 발명의 실시예에 따른 양자 어닐러 매핑 방법을 단독으로 수행할 수 있다. 또한, 입력 모듈(310)를 통해 입력된 문제에 대해 양자 어닐링을 수행할 수 있다.

저장 모듈(370)은 데이터를 저장하기 위한 장치로, 주 기억 장치 및 보조 기억 장치를 포함하고, 솔루션 계산 장치(300)의 기능 동작에 필요한 응용 프로그램을 저장한다. 저장 모듈(370)은 RAM(Random Access Memory), DRAM(Dynamic RAM), ROM(Read Only Memory), 플래시 메모리(flash memory), 휘발성 메모리(volatile memory), 비-휘발성 메모리(non-volatile memory) 및/또는 이들의 조합으로 구성될 수 있다. 이러한 저장 모듈(370)은 크게 프로그램 영역과 데이터 영역을 포함할 수 있다. 여기서, 솔루션 계산 장치(300)는 사용자의 요청에 상응하여 각 기능을 활성화하는 경우, 제어 모듈(390)의 제어 하에 해당 응용 프로그램들을 실행하여 각 기능을 제공하게 된다.

본 발명에 따른 저장 모듈(370)은 솔루션 계산 장치(300)를 부팅시키는 운영체제, 다양한 어플리케이션 프로그램, 솔루션 계산 장치(300)에 매칭되는 사용자 정보 등을 저장할 수 있다. 특히, 본 발명에 따른 저장 모듈(370)은 본 발명에 따른 솔루션 계산 방법 제공하기 위한 솔루션 계산 프로그램(371)을 저장할 수 있다.

제어 모듈(390)은 운영 체제(OS, Operation System) 및 각 구성을 구동시키는 프로세스 장치가 될 수 있다. 예를 들어, 제어 모듈(390)은 하나 이상의 프로세서 집합으로 구성될 수 있다. 또한, 제어 모듈(390)은 통신 제어 프로세서, 어플리케이션 프로세서(Application processor), ECU(Electronic Control Unit), 그래픽 처리 프로세서, 메모리 제어 프로세서 등의 집합으로 구성될 수 있다.

제어 모듈(390)은 입력 모듈(310)을 통해 입력받은 신호를 스스로 도 1 내지 도 5의 양자 어닐러 매핑 방법을 통해 설명된 동작들 중 하나 이상의 조합을 통해 처리하여 출력 모듈(330)을 통해 출력하도록 제어하며, 이 과정에서 발생하는 정보 또는 데이터 등을 저장 모듈(370)에 저장하도록 제어할 수 있다.

도시되지는 않았으나, 솔루션 계산 장치(300)는 통신 모듈을 더 포함할 수 있다. 통신 모듈(미도시)은 송신되는 신호의 주파수를 상승 변환 및 증폭하는 RF 송신 수단과 수신되는 신호를 저잡음 증폭하고 주파수를 하강 변환하는 RF 수신 수단, 특정 통신 방식에 따른 통신 프로토콜을 처리하기 위한 데이터 처리 수단 등을 포함한다. 이러한 통신 모듈(미도시)는 무선통신 모듈(미도시) 및 유선통신 모듈(미도시) 중 적어도 하나를 포함할 수 있다. 그리고, 무선통신 모듈은 무선 통신 방법에 따라 데이터를 송수신하기 위한 구성이며, 솔루션 계산 장치(300)가 무선 통신을 이용하는 경우, 무선망 통신 모듈, 무선 랜 통신 모듈 및 무선 팬 통신 모듈 중 어느 하나를 이용하여 입력된 문제 및 도출된 솔루션을 외부 장치와 송수신할 수 있다.

앞서 설명된 바와 같이, 도 5를 통해 설명된 모듈들은 물리적으로 단일 장치 내에 포함될 수도 있다. 또한 분산형 컴퓨팅 환경에서 물리적으로 분리된 각 모듈이 유/무선으로 연결된 형태로 구성될 수도 있다.

도시되지는 않았으나, 본 발명의 실시예에 따른 양자 어닐러 매핑 방법을 제공하기 위한 비휘발성 저장 매체가 제공될 수 있다.

필수적이지는 않으나, 본 발명의 실시 예에 따른 양자 어닐러 매핑 장치는 통신망과 연결될 수 있다. 통신망은 시스템 구현 방식에 따라 이더넷(Ethernet), xDSL(ADSL, VDSL), HFC(Hybrid Fiber Coaxial Cable), FTTC(Fiber to The Curb), FTTH(Fiber To The Home) 등의 유선 통신 방식을 이용할 수도 있고, WLAN(Wireless LAN), 와이파이(Wi-Fi), 와이브로(Wibro), 와이맥스(Wimax), HSDPA(High Speed Downlink Packet Access), LTE(Long Term Evolution), LTE-A (Long Term Evolution Advanced), NR (New RAT) 등의 무선 통신 방식을 이용할 수도 있다.

아울러, 이러한 통신망은 예컨대, 다수의 접속망(미도시) 및 코어망(미도시)을 포함하며, 외부망, 예컨대 인터넷망(미도시)을 포함하여 구성될 수 있다. 여기서, 접속망(미도시)은 사용자 단말 장치와 유무선 통신을 수행하는 접속망으로서, 예를 들어, BS(Base Station), BTS(Base Transceiver Station), NodeB, eNodeB, gNodeB 등과 같은 다수의 기지국과, BSC(Base Station Controller), RNC(Radio Network Controller)와 같은 기지국 제어기로 구현될 수 있다.

또한, 접속망(미도시)과 함께 모바일 망을 구성하는 코어망(미도시)은 접속망(미도시)과 외부 망, 예컨대, 인터넷망(미도시)을 연결하는 역할을 수행한다.

이러한 코어망(미도시)은, 접속망(미도시) 간의 이동성 제어 및 스위칭 등의 이동통신 서비스를 위한 주요 기능을 수행하는 네트워크 시스템으로서, 서킷 교환(circuit switching) 또는 패킷 교환(packet switching)을 수행하며, 모바일 망 내에서의 패킷 흐름을 관리 및 제어한다. 또한, 코어망(미도시)은 주파수간 이동성을 관리하고, 접속망(미도시) 및 코어망(미도시) 내의 트래픽 및 다른 네트워크, 예컨대 인터넷망(미도시)과의 연동을 위한 역할을 수행할 수도 있다. 이러한 코어망(미도시)은 SGW(Serving GateWay), PGW(PDN GateWay), MSC(Mobile Switching Center), HLR(Home Location Register), MME(Mobile Mobility Entity)와 HSS(Home Subscriber Server) 등을 더 포함하여 구성될 수도 있다.

또한, 인터넷망(미도시)은 TCP/IP 프로토콜에 따라서 정보가 교환되는 통상의 공개된 통신망, 즉 공용망을 의미한다.

한편, 본 발명의 각 장치에 탑재되는 메모리는 그 장치 내에서 정보를 저장한다. 일 구현예의 경우, 메모리는 컴퓨터로 판독 가능한 매체이다. 일 구현 예에서, 메모리는 휘발성 메모리 유닛일 수 있으며, 다른 구현예의 경우, 메모리는 비휘발성 메모리 유닛일 수도 있다. 일 구현예의 경우, 저장장치는 컴퓨터로 판독 가능한 매체이다. 다양한 서로 다른 구현 예에서, 저장장치는 예컨대 하드디스크 장치, 광학디스크 장치, 혹은 어떤 다른 대용량 저장장치를 포함할 수도 있다.

비록 본 명세서와 도면에서는 예시적인 장치 구성을 기술하고 있지만, 본 명세서에서 설명하는 기능적인 동작과 주제의 구현물들은 다른 유형의 디지털 전자 회로로 구현되거나, 본 명세서에서 개시하는 구조 및 그 구조적인 등가물들을 포함하는 컴퓨터 소프트웨어, 펌웨어 혹은 하드웨어로 구현되거나, 이들 중 하나 이상의 결합으로 구현 가능하다. 본 명세서에서 설명하는 주제의 구현물들은 하나 이상의 컴퓨터 프로그램 제품, 다시 말해 본 발명에 따른 장치의 동작을 제어하기 위하여 혹은 이것에 의한 실행을 위하여 유형의 프로그램 저장매체 상에 인코딩된 컴퓨터 프로그램 명령에 관한 하나 이상의 모듈로서 구현될 수 있다. 컴퓨터로 판독 가능한 매체는 기계로 판독 가능한 저장 장치, 기계로 판독 가능한 저장 기판, 메모리 장치, 기계로 판독 가능한 전파형 신호에 영향을 미치는 물질의 조성물 혹은 이들 중 하나 이상의 조합일 수 있다.

아울러, 본 발명의 양자 어닐러 매핑 방법을 실행 시 발생되는 다양한 정보는 컴퓨팅 시스템에 관련된 임의의 컴퓨터 판독가능 매체에 저장되고 액세스될 수 있다. 예를 들면, 이러한 프로그램 모듈들의 일부 및 관련 프로그램 데이터의 일부는, 시스템 메모리에 저장하기 위해, 오퍼레이팅 시스템, 애플리케이션 프로그램, 프로그램 모듈, 및/또는 프로그램 데이터에 포함될 수 있다.

또한, 하드 디스크와 같은 대용량(mass) 저장 장치가 컴퓨팅 시스템에 연결되면, 이러한 프로그램 모듈 및 관련 프로그램 데이터는 대용량 저장 장치에 저장될 수 있다. 네트워크 환경에서, 본 발명과 관련된 프로그램 모듈 또는 그 일부는 입출력 인터페이스의 모뎀 또는 네트워크 인터페이스를 통해 연결된 원격 컴퓨터 시스템에 저장될 수 있다. 이러한 모듈의 실행은 분산형 환경에서 수행될 수 있다.

이상에서 설명한 바와 같이, 본 명세서는 다수의 특정한 구현물의 세부사항들을 포함하지만, 이들은 어떠한 발명이나 청구 가능한 것의 범위에 대해서도 제한적인 것으로서 이해되어서는 안되며, 오히려 특정한 발명의 특정한 실시형태에 특유할 수 있는 특징들에 대한 설명으로서 이해되어야 한다. 개별적인 실시형태의 문맥에서 본 명세서에 기술된 특정한 특징들은 단일 실시형태에서 조합하여 구현될 수도 있다. 반대로, 단일 실시형태의 문맥에서 기술한 다양한 특징들 역시 개별적으로 혹은 어떠한 적절한 하위 조합으로도 복수의 실시형태에서 구현 가능하다. 나아가, 특징들이 특정한 조합으로 동작하고 초기에 그와 같이 청구된 바와 같이 묘사될 수 있지만, 청구된 조합으로부터의 하나 이상의 특징들은 일부 경우에 그 조합으로부터 배제될 수 있으며, 그 청구된 조합은 하위 조합이나 하위 조합의 변형물로 변경될 수 있다.

마찬가지로, 특정한 순서로 도면에서 동작들을 묘사하고 있지만, 이는 바람직한 결과를 얻기 위하여 도시된 그 특정한 순서나 순차적인 순서대로 그러한 동작들을 수행하여야 한다거나 모든 도시된 동작들이 수행되어야 하는 것으로 이해되어서는 안 된다. 특정한 경우, 멀티태스킹과 병렬 프로세싱이 유리할 수 있다. 또한, 상술한 실시형태의 다양한 시스템 컴포넌트의 분리는 그러한 분리를 모든 실시형태에서 요구하는 것으로 이해되어서는 안되며, 설명한 프로그램 컴포넌트와 시스템들은 일반적으로 단일의 소프트웨어 제품으로 함께 통합되거나 다중 소프트웨어 제품에 패키징될 수 있다는 점을 이해하여야 한다.

본 명세서에서 설명한 주제의 특정한 실시형태를 설명하였다. 기타의 실시형태들은 이하의 청구항의 범위 내에 속한다. 예컨대, 청구항에서 인용된 동작들은 상이한 순서로 수행되면서도 여전히 바람직한 결과를 성취할 수 있다. 일 예로서, 첨부도면에 도시한 프로세스는 바람직한 결과를 얻기 위하여 반드시 그 특정한 도시된 순서나 순차적인 순서를 요구하지 않는다. 특정한 구현 예에서, 멀티태스킹과 병렬 프로세싱이 유리할 수 있다.

본 기술한 설명은 본 발명의 최상의 모드를 제시하고 있으며, 본 발명을 설명하기 위하여, 그리고 통상의 기술자가 본 발명을 제작 및 이용할 수 있도록 하기 위한 예를 제공하고 있다. 이렇게 작성된 명세서는 그 제시된 구체적인 용어에 본 발명을 제한하는 것이 아니다. 따라서, 상술한 예를 참조하여 본 발명을 상세하게 설명하였지만, 통상의 기술자라면 본 발명의 범위를 벗어나지 않으면서도 본 예들에 대한 개조, 변경 및 변형을 가할 수 있다.

따라서 본 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위에 의해 정하여져야 한다.

본 발명은 양자 어닐러 매핑 방법 및 장치에 대한 것으로서, 더욱 상세하게는 이진 변수들 간 관계 및 논리적 큐비트들 간 영향력을 고려하여 이진 변수들을 논리적 큐비트들에 매핑함을 통해, QUBO 문제의 솔루션을 보다 효율적으로 도출할 수 있는 양자 어닐러 장치를 구성할 수 있다.

따라서 본 발명은 양자 어닐러 매핑 방법 및 장치의 제공을 통해 관련 산업 발전에 이바지할 수 있으며, 시판 또는 영업의 가능성이 충분할 뿐만 아니라 현실적으로 명백하게 실시할 수 있는 정도이므로 산업상 이용가능성이 있다.

Claims

QUBO (Quadratic Unconstrained Binary Optimization) 문제의 변수들을 양자 어닐러(annealer)를 구성하는 큐비트(qubit)들에 매핑(mapping)하는 방법으로서,
상기 QUBO 문제를 설정하는 단계;
상기 QUBO 문제의 Q 행렬의 각 성분들을 내림차순으로 정렬하는 단계; 및
상기 정렬된 각 성분들에 기반하여, 상기 QUBO 문제의 이진 변수들을 논리적 큐비트들에 순차적으로 매핑하는 단계; 를 포함하며,
상기 각 성분들은 상기 이진 변수들 중 두 이진 변수들 간 관계를 수치화한 값을 가지는,
양자 어닐러 매핑 방법.
제1항에 있어서,
상기 논리적 큐비트들을, 다른 큐비트들과 연결이 많은 순서대로 정렬하는 단계; 를 더 포함하는,
양자 어닐러 매핑 방법.
제2항에 있어서,
상기 매핑하는 단계는:
상기 정렬된 각 성분들 중 가장 큰 값을 가지는 제1 성분과 연관된 두 이진 변수들 중, 상기 Q 행렬의 각 성분들에 영향이 더 큰 제1 이진 변수를 결정하는 단계; 및
상기 제1 이진 변수를 상기 논리적 큐비트들 중 다른 큐비트들과 가장 연결이 많은 제1 논리적 큐비트에 매핑하는 단계; 를 포함하는,
양자 어닐러 매핑 방법.
제3항에 있어서,
상기 매핑하는 단계는:
상기 제1 성분과 연관된 두 이진 변수들 중, 상기 Q 행렬의 각 성분들에 영향이 더 작은 제2 이진 변수를 결정하는 단계; 및
상기 제2 이진 변수를 상기 제1 논리적 큐비트와 연결된 큐비트들 중 다른 큐비트들과 가장 연결이 많은 제2 논리적 큐비트에 매핑하는 단계; 를 포함하는,
양자 어닐러 매핑 방법.
제4항에 있어서,
상기 영향은, 상기 Q 행렬의 각 성분들 중 상기 제1 이진 변수와 연관된 성분들의 합과 상기 제2 이진 변수와 연관된 성분들의 합을 비교하여 결정되는,
양자 어닐러 매핑 방법.
제4항에 있어서,
상기 정렬된 각 성분들 중 제1 성분 바로 다음으로 큰 값을 가지는 제2 성분과 연관된 두 이진 변수들 중 하나가 상기 제1 이진 변수 또는 상기 제2 이진 변수인지 확인하는 단계; 를 더 포함하는,
양자 어닐러 매핑 방법.
제6항에 있어서,
상기 제2 성분과 연관된 두 이진 변수들 중 하나가 상기 제1 이진 변수인 경우, 상기 제2 성분과 연관된 두 이진 변수들 중 나머지 하나인 제3 이진 변수를 상기 제1 논리적 큐비트와 연결된 큐비트들 중 상기 제2 논리적 큐비트 다음으로 다른 큐비트들과 가장 연결이 많은 제3 논리적 큐비트에 매핑하는 단계; 를 더 포함하는,
양자 어닐러 매핑 방법.
제6항에 있어서,
상기 제2 성분과 연관된 두 이진 변수들 중 하나가 상기 제2 이진 변수인 경우, 상기 제2 성분과 연관된 두 이진 변수들 중 나머지 하나인 제3 이진 변수를 상기 제2 논리적 큐비트와 연결된 큐비트들 중 상기 제1 논리적 큐비트를 제외하고, 다른 큐비트들과 가장 연결이 많은 제3 논리적 큐비트에 매핑하는 단계; 를 더 포함하는,
양자 어닐러 매핑 방법.
제6항에 있어서,
상기 제2 성분과 연관된 두 이진 변수들 모두 상기 제1 이진 변수 및 상기 제2 이진 변수가 아닌 경우, 상기 제2 성분과 연관된 두 이진 변수들을 다른 큐비트들과의 연결이 가장 적은 큐비트들에 각각 매핑하는 단계; 를 더 포함하는,
양자 어닐러 매핑 방법.
제9항에 있어서,
상기 각각 매핑하는 단계는:
상기 제2 성분과 연관된 두 이진 변수들 모두 상기 제1 이진 변수 및 상기 제2 이진 변수가 아닌 경우, 상기 Q 행렬의 각 성분들에 영향이 더 작은 제3 이진 변수를 결정하는 단계; 및
상기 제3 이진 변수를 상기 논리적 큐비트들 중 다른 큐비트들과 가장 연결이 적은 제3 논리적 큐비트에 매핑하는 단계; 를 포함하는,
양자 어닐러 매핑 방법.
QUBO (Quadratic Unconstrained Binary Optimization) 문제의 변수들을 양자 어닐러(annealer)를 구성하는 큐비트(qubit)들에 매핑(mapping)하기 위한 장치에 있어서,
적어도 하나의 프로세서; 및
상기 적어도 하나의 프로세서에 동작 가능하도록 연결되고, 실행될 경우 상기 적어도 하나의 프로세서가 특정 동작을 수행하도록 하는 명령들(instructions)을 저장하는 적어도 하나의 메모리; 를 포함하고,
상기 특정 동작은:
상기 QUBO 문제를 설정하는 단계;
상기 QUBO 문제의 Q 행렬의 각 성분들을 내림차순으로 정렬하는 단계; 및
상기 정렬된 각 성분들에 기반하여, 상기 QUBO 문제의 이진 변수들을 논리적 큐비트들에 순차적으로 매핑하는 단계; 를 포함하며,
상기 각 성분들은 상기 이진 변수들 중 두 이진 변수들 간 관계를 수치화한 값을 가지는,
양자 어닐러 매핑 장치.
제11항에 있어서,
상기 매핑하는 단계는:
상기 논리적 큐비트들을, 다른 큐비트들과 연결이 많은 순서대로 정렬하는 것을 포함하는,
양자 어닐러 매핑 장치.
제12항에 있어서,
상기 매핑하는 단계는:
상기 정렬된 각 성분들 중 가장 큰 값을 가지는 제1 성분과 연관된 두 이진 변수들 중, 상기 Q 행렬의 각 성분들에 영향이 더 큰 제1 이진 변수를 결정하는 단계; 및
상기 제1 이진 변수를 상기 논리적 큐비트들 중 다른 큐비트들과 가장 연결이 많은 제1 논리적 큐비트에 매핑하는 단계; 를 포함하는,
양자 어닐러 매핑 장치.
제13항에 있어서,
상기 매핑하는 단계는:
상기 제1 성분과 연관된 두 이진 변수들 중, 상기 Q 행렬의 각 성분들에 영향이 더 작은 제2 이진 변수를 결정하는 단계; 및
상기 제2 이진 변수를 상기 제1 논리적 큐비트와 연결된 큐비트들 중 다른 큐비트들과 가장 연결이 많은 제2 논리적 큐비트에 매핑하는 단계; 를 포함하는,
양자 어닐러 매핑 장치.
제14항에 있어서,
상기 영향은, 상기 Q 행렬의 각 성분들 중 상기 제1 이진 변수와 연관된 성분들의 합과 상기 제2 이진 변수와 연관된 성분들의 합을 비교하여 결정되는,
양자 어닐러 매핑 장치.
제14항에 있어서,
상기 정렬된 각 성분들 중 제1 성분 바로 다음으로 큰 값을 가지는 제2 성분과 연관된 두 이진 변수들 중 하나가 상기 제1 이진 변수 또는 상기 제2 이진 변수인지 확인하는 단계; 를 더 포함하는,
양자 어닐러 매핑 장치.
제16항에 있어서,
상기 제2 성분과 연관된 두 이진 변수들 중 하나가 상기 제1 이진 변수인 경우, 상기 제2 성분과 연관된 두 이진 변수들 중 나머지 하나인 제3 이진 변수를 상기 제1 논리적 큐비트와 연결된 큐비트들 중 상기 제2 논리적 큐비트 다음으로 다른 큐비트들과 가장 연결이 많은 제3 논리적 큐비트에 매핑하는 단계; 를 더 포함하는,
양자 어닐러 매핑 장치.
제16항에 있어서,
상기 제2 성분과 연관된 두 이진 변수들 중 하나가 상기 제2 이진 변수인 경우, 상기 제2 성분과 연관된 두 이진 변수들 중 나머지 하나인 제3 이진 변수를 상기 제2 논리적 큐비트와 연결된 큐비트들 중 상기 제1 논리적 큐비트를 제외하고, 다른 큐비트들과 가장 연결이 많은 제3 논리적 큐비트에 매핑하는 단계; 를 더 포함하는,
양자 어닐러 매핑 장치.
제16항에 있어서,
상기 제2 성분과 연관된 두 이진 변수들 모두 상기 제1 이진 변수 및 상기 제2 이진 변수가 아닌 경우, 상기 제2 성분과 연관된 두 이진 변수들을 다른 큐비트들과의 연결이 가장 적은 큐비트들에 각각 매핑하는 단계; 를 더 포함하는,
양자 어닐러 매핑 장치.
제19항에 있어서,
상기 각각 매핑하는 단계는:
상기 제2 성분과 연관된 두 이진 변수들 모두 상기 제1 이진 변수 및 상기 제2 이진 변수가 아닌 경우, 상기 Q 행렬의 각 성분들에 영향이 더 작은 제3 이진 변수를 결정하는 단계; 및
상기 제3 이진 변수를 상기 논리적 큐비트들 중 다른 큐비트들과 가장 연결이 적은 제3 논리적 큐비트에 매핑하는 단계; 를 포함하는,
양자 어닐러 매핑 장치.
적어도 하나의 프로세서가 동작을 수행하도록 하는 적어도 하나의 컴퓨터 프로그램을 포함하는 컴퓨터 판독가능한 비휘발성 저장 매체로서, 상기 동작은:
상기 QUBO 문제를 설정하는 단계;
상기 QUBO 문제의 Q 행렬의 각 성분들을 내림차순으로 정렬하는 단계; 및
상기 정렬된 각 성분들에 기반하여, 상기 QUBO 문제의 이진 변수들을 논리적 큐비트들에 순차적으로 매핑하는 단계; 를 포함하며,
상기 각 성분들은 상기 이진 변수들 중 두 이진 변수들 간 관계를 수치화한 값을 가지는,
저장 매체.